CN1299191A

CN1299191A - 路径定时检测电路及其检测方法

Info

Publication number: CN1299191A
Application number: CN00137158A
Authority: CN
Inventors: 大菅道广
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-11-04
Filing date: 2000-11-04
Publication date: 2001-06-13
Also published as: JP3358603B2; JP2001136101A; AU771222C; AU771222B2; EP1098450A3; US6763056B1; AU6966800A; EP1098450A2

Abstract

一个路径定时检测电路,可以通过当传播环境相对好时省去不必要的长相关长度L的相关算术操作(累积)节省消耗的电流,并且多个路径可以高精度地被检测。该路径定时检测器电路,执行具有给定延迟时间的扩展调制波和预定扩展码的相关算术操作并根据该相关算术操作结果检测通过每个路径的扩展调制信号的接收定时,包括:用于在相关算术操作过程中监视累积值是否超过一个阈值的监视装置,和响应于超过用于停止在相应延迟时间中的相关算术操作的阈值的累积值和相关算术操作控制装置。

Description

路径定时检测电路及其检测方法

本发明一般涉及路径定时检测电路及其检测方法。特别是，该发明涉及用于码分多址(CDMA)接收机设备的路径定时检测电路及其检测方法。

路径定时检测电路用于检测来自传输路径(多个路径)的每个信号的到达定时。图15是说明多个路径的概要说明图。如图15所示，例如，从发送设备101传输到接收机设备102的信号是由接收机102从发送设备101直接接收的信号S1，从发送设备101发送并从屏蔽103反射的由接收机设备102接收的信号S2，和从发送设备101发送并从屏蔽104反射的由接收机设备102接收的信号S3。来自发送设备101的信号S2和S3由屏蔽103和104反射并且接着到达接收设备102。因此，到达接收设备102的定时滞后于信号S1的的定时。

图16是说明多个路径的接收定时的说明性示意图。在图16中，纵坐标轴表示信号电平而横坐标轴表示时间。如图16所示，具有信号S1之后的最短传输路径的信号S2被第二接收，而具有最长传输路径的信号S3被最后接收到。

根据本发明的路径定时检测电路特别用于确定在CDMA系统的通信设备中采用的瑞克接收机的指针(finger)的接收定时。

这种路径定时检测电路一般通过使用滑动相关器或匹配的滤波器(延迟线匹配滤波器)执行接收信号和扩展码的相关算术操作测量传输路径的延迟分布并检测延迟分布的相关最高位置。“延迟的分布”意味着图16所示的特点。即，“延迟的分布”意味着信号的延迟时间t1到t3和强度V1到V3的平均分布。

这里，将给出“接收信号和扩展码的相关算术操作”的简要论述。图17是说明接收信号和扩展码的相关算术操作的概要示意图。作为一个例子，接收数据由总共(n+1)(其中n是正整数)的R(n)表示并且扩展码由总共(n+1)的P(n)表示。这里，接收数据R(n)是由传输中预定的扩展码调制的信号。作为在相关算术操作中使用的扩展码P(n)，在传输中使用相同的码作为扩展码。如图17所示，一个码元具有(N+1)时间片。

接收信号和扩展码的“相关算术操作”在接收信号的去扩展意义上是相似的。即，在相关算术操作中，执行接收数据R(0)和扩展码P(0)相乘，接收数据R(1)和扩展码P(1)相乘，并且相似地，接收数据R(n)和扩展码P(n)相乘。下一步，对这些相乘的乘积求和。因此，一个增加的值D由乘法乘积的和表示(R(0)×P(0)+R(1)×P(1)+R(n)×P(n))。该增加的值D表示该接收信号的相关功率E。当相关功率E超过预定值时，判断该接收信号作为目标信号。另一方面，接收数据R(n)和扩展码R(n)相乘的次数成为累积L的次数(或相关长度)(即，L=n+1)。

这里，对于便携式电话机等的应用，需要降低或减小与CDMA系统频带扩展有关的电流消耗，和提高性能。为了满足这个要求，如日本待审专利公开文件号平10-190522(下文称作参考文献1)，例如，使用匹配的滤波器产生平均的延迟分布和平均的信号功率测量分配，根据该平均分布的最大值信号功率设置一个阈值，并且选择超过该阈值的多个路径作为瑞克组合目标。

在如前面的参考文献1公开的常规的相关器中，输出由关于一个预定相关长度(累积的次数)L的相关算术操作产生的相关结果。当作为相关器输出的相关值E的电平为高时，则作出判断检测到接收波(路径)。当传播环境中的噪声电平和干涉波低时，相关长度可以相当短。

在日本待审专利公开文件号平9-321663(下文称作参考文献2)中，公开了根据路径功率设置相关器的相关长度L的一种同步跟踪设备的实例。在该参考文献2公开的方法中，在相对好的传播环境中相关长度可以设置得较短并且在相对差的传播环境中相关长度可以设置得较长。因此，可以在经常稳定的条件下执行路径跟踪。

另一方面，在日本待审专利公开文件号平10-94041、日本待审专利公开文件号平10-336072、日本待审专利公开文件号平10-200444和日本待审专利公开文件号平10-200505中公开了路径定时检测电路的另一个例子。

但是，利用前面参考文献1中公开的发明，当传播环境差时，不能检测到噪声中埋设的路径除非相关长度L设置得足够长。因此，为了保持该设备得接收性能，需要形成适合于差的传播环境的具有长的相关长度L的相关器。但是，当传播环境好时，也要固有地执行浪费的算术操作。

另一方面，前面的参考文献2公开的发明用于从宽范围中找到一个路径而不是检测多个路径的保持同步的同步捕获装置。因此，没有提出检测多个路径的装置。其它文献也没有提供。

本发明的一个目的是提供一个多路定时检测电路及其检测方法，该发明可以通过当传播环境相对好时省去不必要的长相关长度L的相关算术操作(累积)节省消耗的电流，可以高精度检测各条路径。

根据该发明的第一方面，执行具有给定延迟时间的扩展调制波和预定扩展码的相关算术操作并根据该相关算术操作结果检测通过每个路径的扩展调制信号的接收定时的一种路径定时检测器电路，包括：

用于在相关算术操作过程中监视累积值是否超过一个阈值的监视装置；和响应于超过用于停止在相应延迟时间中的相关算术操作的阈值的累积值的相关算术操作控制装置。

该相关算术操作可以以给定的延迟时间执行多次。路径定时检测器电路还可以包括保持装置，用于在停止相关算术操作时保持累积次数，和路径侯选分类装置，用于根据保持的累积次数对检测到的侯选路径分类。

该路径定时检测器电路可以包括多个相关算术操作装置，用于同时执行相应于多个延迟时间的多个相关算术操作。而且，该路径检测器电路还包括第二相关算术操作控制装置，用于当超过该阈值的累积值的次数超过一个预定数时停止所有相关算术操作中的算术操作。多个相关算术操作装置可以被分组以便形成每组至少两个，并且该路径定时检测器电路还包括或装置，用于得到关于一组相关算术操作装置的一组监视装置的输出的或，该相关算术操作控制装置根据该或装置的输出通过一组相关算术操作装置停止相关算术操作。该累积电路可以包括当超过该阈值时溢出的一个加法器，并且该监视装置在溢出发生时判断该阈值超出。

该路径定时检测器电路还可以包括平均值导出装置，用于得出从路径侯选分类装置输出的路径侯选的累积次数的平均值。另外，该路径定时检测器电路还可以包括阈值估计装置，用于估计从多个相关算术操作装置中输出的阈值。

路径定时检测器电路还可以包括一个接收场强估计装置，用于根据在相关算术操作过程中的累积值超过该阈值时的累积次数和在引起该累积值的接收波的接收中的高频接收电路的AGC系数估计接收波的场强。

根据本发明的第二方面，执行具有给定延迟时间的扩展调制波和预定扩展码的相关算术操作并根据该相关算术操作结果检测通过每个路径的扩展调制信号的接收定时的一种路径定时检测器方法，包括：

用于在相关算术操作过程中监视累积值是否超过一个阈值的第一监视步骤；和

响应于超过用于停止在相应延迟时间中的相关算术操作的阈值的累积值而开始的第二步骤。

该相关算术操作可以以给定的延迟时间执行多次。路径定时检测器方法还可以包括用于在在第二步骤停止相关算术操作时保持的累积次数，对检测的候选路径分类的第二步骤。

本发明从下面给出的详细描述和本发明的优选实施例的附图中会更全面地得到理解，其中，优选实施例不应该作为对本发明的限制，而是仅用于解释和理解。

附图中：

图1是表示根据本发明的路径定时检测电路的最佳方式的结构示意图；

图2是包括根据本发明的的路径定时检测电路的CDMA接收机设备的主要部分的结构示意图；

图3A和3B是传播路径的延迟分布的一个例子的典型图；

图4是表示路径定时检测电路的操作的流程图；

图5是表示相关器14的操作的流程图；

图6是表示根据本发明的路径定时检测电路6的第一实施例的结构示意图；

图7是表示根据本发明的路径定时检测电路6的第二实施例的结构示意图；

图8是一个采样的实例的图；

图9是表示根据本发明的路径定时检测电路6的第三实施例的结构示意图；

图10是一个累积器的结构示意图；

图11是表示根据本发明的路径定时检测电路6的第四实施例的结构示意图；

图12是表示根据本发明的路径定时检测电路6的第五实施例的结构示意图；

图13是一个阈值估计部分32的结构示意图；

图14是表示根据本发明的路径定时检测电路6的第六实施例的结构示意图；

图15是说明多路的概略结构示意图；

图16是说明多路的接收定时的说明性示意图；和

图17是说明接收信号和扩展码的相关算术操作的概略示意图。

下文将参照附图就本发明的优选实施例详细论述本发明。在下面的描述中，为了提供对本发明的全面理解，阐述大量的具体细节。但是，对本领域技术人员而言，本发明可以脱离这些具体细节实现是显而易见的。在其它情况，公知的结构没有详细示出以便避免对本发明的不必要的含糊不清。

图1是表示根据本发明的路径定时检测电路的最佳方式的结构示意图，而图2是包括根据本发明的路径定时检测电路的CDMA接收机设备的主要部分的结构示意图。

首先，参照图2论述CDMA接收设备的主要部分的结构。构造CDMA接收设备具有天线部分1，高频接收机电路部分2，和A/D变换器部分3，瑞克指针部分4，瑞克组合部分5和路径定时检测部分6。

无线电波中传输的数据(扩展调制波)经天线部分1输入到高频接收机电路部分2，进行频率变换(下变换)。下面，频率变换的数据输入到A/D变换器3并且从模拟信号变换成数字信号。接着，变换成数字信号的数据提供给路径定时检测部分6。在路径定时检测部分6中，测量传输路径的延迟分布用于检测多路的定时。接着，检测值用作瑞克指针部分45的接收定时输入。在各个定时接收的数据在瑞克组合部分5中组合。

图3A和3B是传播路径的延迟分布的一个实例的典型图。图3A和3B表示图16的另一个例子。在图3A中，纵坐标轴表示相关的功率值(相关值)E和横坐标轴表示传播延迟时间t(即，经过时间)。图3A分别表示数据S11由总线定时检测部分6在定时t₁₁检测到，数据S12在定时t12检测到，数据S13在定时t₁₃检测到，数据S14在定时t₁₄检测到，数据S15在定时t₁₅检测到，和数据S16在定时t₁₆检测到。

下面，论述CDMA接收设备中的路径定时检测电路的操作。图4是表示路径定时检测电路的操作的流程图。参照图4，首先，从一个预先设置的延迟分布测量开始定时(检测相位F=0)，即图3A的传播延迟定时t10，执行相关算术操作以便判断相关算术操作结果是否超过阈值，即接收的有效路径是否存在。下面，随着每一个采样执行相关算术操作的定时的移动(F=F+1；例如，从给定期间中定时t₁₀前进到t_10’)，执行类似的相关算术操作(S3)。接着，执行这些步骤S2和S3直到完成整个范围的查找(S4的否的情况)。这个“整个范围”意味着图3的传播延迟定时t₁₀到t₁₇。在完成整个范围(S4的是的情况)的查找之后，判断为有效的路径定时以相关长度L(S5)的升序被分类并且按次序输出作为瑞克指针的接收定时(S6)。这里，假定出现四个瑞克指针部分4，作为一个例子，判断为有效的四个路径定时以相关长度的升序被取出以便输出到各个瑞克指针部分4。

下面，论述路径定时检测电路的结构。参照图1，提供路径定时检测电路6具有一个产生扩展码的PN发生器11，构造一个相关器14具有执行产生的PN序列和接收信号的相关算术操作的一个乘法器12，和一个累积器13，用于在各个接收定时计算相关值的一个延迟电路15，用于通过计数累积器13中的累积次数测量相关长度L的一个相关长度测量部分16，比较相关算术操作结果和阈值21的一个功率比较器17，用于当相关值超过该阈值21时存储相关长度L的一个相关长度存储部分18，和一个路径次序分类部分19，从最小值以升序分类累积数(相关长度)L直到阈值21到达接收定时。路径定时检测电路6根据延迟电路15每个延迟量执行扩展码P和该接收定时的接收信号R的相关算术操作。相关算术操作可以当该接收数据是由二相移相键控(BPSK)处理的实数据时或当该接收数据是由四相移相键控(QPSK)调制的复数数据时执行。

在常规的相关器中，输出在给定的相关长度(累积数)上的相关算术操作的结果以便判断当相关值电平高时检测到接收波(路径)。当传播环境中的噪声和干涉波电平低时相关算术操作中的相关长度可能相对短，并且不能检测到在噪声中埋设的路径除非当传播环境差时相关长度被设置得足够长。

因此，根据本发明，在给定的相关长度上不执行相关算术操作的情况下，由功率比较器17作出判断作为在该阈值设置相关值E的定时的有效路径以便停止相关算术操作。这时，相关长度L存储在相关长度存储部分18中。利用改变查找超过阈值21的路径位置的延迟电路15的值在若干个点上执行相关算术操作。当检测到超过该阈值21的多个(有效)路径时，从具有存储在相关长度存储部分18中的最短相关长度的路径中确定接收定时的优先顺序，例如第一路径，第二路径等。

这是基于当得到预定相关值(相关功率)E的考虑，很可能在较短的相关长度L上具有较高的接收功率。在图3A和3B中，示出相关功率值E和相关长度L之间的关系。例如，在延迟时间t_10’，阐明即使在最大相关长度L，相关值E也没有到达阈值21，即，甚至当执行最大次数的累积时。在延迟时间t₁₁，t₁₂，t₁₃，t₁₄，t₁₅和t₁₆，示出在累积次数没有到达最大相关次数之前，相关功率值E到达阈值21。即，与其它相比以较小的累积次数，相关功率值E到达阈值21的事实，意味着这种接收信号的功率值高于其它的接收信号。

因此，当传播环境好时，以短的相关长度可以检测到足够的相关值以便在中途终止相关算术操作。另一方面，通过减少求和的相关值数，用于存储算术操作结果的缓冲器部分的容量和加法器的位数可以减少。如上所述，利用所示的实施例，能够减少电路规模和电流消耗。而且，即使当检测到具有超过阈值的相关功率值E的多个路径时，因为可以设置优先的次序，所以能够获得稳定的接收新能。应该注意到虽然延迟电路15被安排在PN发生器11的输出端，但是即使延迟电路15被安排在乘法器12的输入端，也能获得相似的效果。另一方面，图1的PN发生器11和图2的瑞克指针部分4对本领域技术人员是公知的并且不直接涉及本发明。因此，为了保持公开文件尽可能简单足以方便对本发明的清楚理解，将省略对这些部分的论述。

下面，将给出图14的操作的论述。图5是表示相关器14的操作的流程图。首先，表示相关长度L的相关长度计数器n清零以便对累积器13(S11)的值清零。下面，扩展码(PN码)P(n)和接收数据R(n)相乘(S12)。乘法被执行多次从n=0到n=1，n=2，…。接着，乘法结果被累积(S13)。当累积结果D(即，相关值E)超过预先设置的阈值21(S14的是)时，结束相关算术操作以便在超过阈值的定时存储相关长度的计数值L。

另一方面，当在S14没有超过阈值时(S14的是)，通过将相关长度计数器n增加1执行累积(S12和S13)。如果相关长度没有到达最大相关长度(当S17的否时)，处理返回步骤S12以便重复步骤S12和S13的处理。如果累积D没有超过阈值(当S14的否时)和累积数(相关长度)到达预定相关长度(最大相关长度)(当S17的是时)，则作出判断没有出现有效路径(S18)以便结束操作。关于每个延迟时间执行这些步骤的处理S11到S18)。

在所示的实施例中的路径定时检测电路6中，因为当超过设置的阈值21时终止相关算术操作，所以当传播环境好时能够在短的相关长度上检测到路径以便不执行额外的算术操作。因此，可以减少电流消耗。而且，相关结果的位数能够比正常的算术操作结果减小一些。因此，能够减少累积器13的位数和存储累积值D的缓冲器以便较小电路规模。而且，在所示的实施例中，通过提供执行在根据当超过阈值时的相关长度L的有效路径中的优先次序的功能，即使当有效路径大于指针数，该路径也可以从具有较高优选次序的路径中被指定为指针以便防止性能的退化。

下面，将给出有关路径定时检测电路6的实施例的论述。首先，给出第一实施例的论述。在上面阐述的本发明的实施例中，路径定时检测电路6具有一个相关器14，这个第一实施例具有多个相关器。图6是路径定时检测电路6的第一实施例的结构示意图。在图6中，与前面实施例(图1)相同的部件将由相同的标号表达并且为了避免冗余论述将省略因此的论述并且藉此保持公开文本的足够简单以方便对本发明的清楚理解。

参见图6，构造路径定时检测电路6-2具有一个PN发生器11，n个延迟电路15(15-1到15-n)，n个相关器14(14-1到14-n)，n个功率比较器17(17-1到17-n)，一个阈值21和一个有效路径号计数部分22。

对于各n个延迟电路15，以一个预定的常数设置彼此不同的延迟时间。例如，使用图3A和3B所示的例子，假定延迟时间t11在延迟电路15-1中设置，延迟时间t12在延迟电路15-2中设置，延迟时间t13在延迟电路15-3中设置，延迟时间t14在延迟电路15-4(未示出)中设置，延迟时间t15在延迟电路15-5(未示出)中设置，并且延迟时间t16在延迟电路15-6(未示出)中设置，或相反，各个延长时间稍微之前的时间被设置用于各延迟电路。在这种情况下，当开始路径定时检测时，六个相关器14-1到14-6在实质上相同的定时开始累积。因此，如图3B所示，具有最短相关长度L的信号S12首先到达阈值21。因此，有效路径号计数部分22存储得到信号S12时的延迟时间t₁₂，及其相关长度L。

现在，假设提供图2中的四个瑞克指针部分4，有效路径号计数部分22存储信号S12之后具有第二最短相关长度L的信号S15，具有略短于信号S15的长度L的相关长度的信号S14和具有略短于信号S14的长度L的相关长度的信号S16之间的延迟时间t₁₂，t₁₅，t₁₄和t₁₆，以及它们的相关长度L。接着，延迟时间t和相应的相关长度L的组合馈入每个瑞克指针。接着，在四个有效路径号(信号S12，S15，S16和S14)由有效路径号计数部分22计数时，路径定时检测电路6-2结束所有相关器14-1到14-n中的算术操作。

这时，在发现所需的路径定时号时，输出到瑞克指针部分4成为可能并且前面实施例中的路径次序分类部分17变成不必要的。因此，可以实现电路的简化和降低电流消耗。

下面，论述第二实施例。图7是根据本发明的路径定时检测电路的第二实施例的结构示意图。在图7中，与第一实施例(图6)相同的部件由相同的标号识别并且为了避免冗余的论述和由此保持公开文本的简单以方便本发明的理解将省略对这些相同部件的详细论述。第二实施例与第一实施例有区别，其中第二实施例中的路径定时检测电路6-3具有分成两个一组的相关器14。例如，相关器14-1和14-2形成一组以便输入功率比较器17-1和17-2的输出到一个或电路23。利用或电路23的输出，控制相关器14-1和14-2的算术操作。相似地，由相关器14-(n-1)和14-n形成一组以便输入功率比较器17-(n-1)和17-n的输出到或电路23以便利用或电路23的输出控制相关器14-(n-1)和14-n的算术操作。

利用上面所述的结构，当至少一组中的一个相关值E超过该阈值时，由该组中的所有相关器14的或电路23产生停止信号。因此，在一组中只能找到一个有效路径。但是，如图8的采样实例图所示，例如，当在一个时间片中执行过采样时和当该组以一个时间片形成时，即使在一个时间片的三个定时G1，G2和G3接收到信号S21，也只有相同的路径被接收到。其原因是，在所示的采样定时中，对相同信号S21的峰值只能执行采样三次。因此，在这种情况下，在一组中检测一个定时(理想地，到该峰值的最近的定时G1)是足够的。在这种情况下，通过使用所示的结构，能够另外减少电流消耗。

应该注意到在所示的实施例中，两个功率比较器17形成一组。但是，一组可以以三个或多个功率比较器形成以实现相似的效果。

下面，给出第三个实施例的论述。图9是表示根据本发明的路径定时检测电路的第三实施例的结构示意图，而图10是一个累积器的结构示意图。在图7中，与前面实施例(图1)相同的部件由相同的标号表示并且省略对其的详细描述以避免冗余的论述和由此保持公开文件的简捷以便于清楚理解本发明。第三个实施例不同于图1的实施例，其中第三实施例的路径定时检测电路6-4具有累积器25，它作为累积器能够输出一个溢出信号26。

构造这个累积器具有一个N位加法器27和一个累积值缓冲器部分28。N位加法器的位数预先设置为该比特数以便当阈值21超过时引起溢出以便利用N位加法器27的溢出信号26作为前面实施例中的功率比较器17的替换。这时，可以减小功率比较器17的电路规模以便实现本发明的目的。

下面，将给出有关第四实施例的论述。图11是根据本发明的路径定时检测电路的第四实施例的结构示意图。在图11中，与前面实施例(图1)相同的部件由相同的标号表示并且省略对其的详细描述以避免冗余的论述和由此保持公开文件的简捷以便于清楚理解本发明。第四实施例不同于图1的实施例，其中第四实施例的路径定时检测电路6-5具有相关长度平均部分31，在路径顺序分类部分19的输出端提供该部分。

利用在前面实施例中增加相关长度平均部分21，通过多次重复路径检测处理，在每个采样点取到达阈值21的相关长度(累积数)的平均成为可能。接着，对于瑞克指针部分4，按照到达阈值的较小的累积值(相关长度)L的平均排列，输出每个指针部分。如上所述，这是因为可以对具有较高接收电平的到达较小累积数，即甚至等效电在低的传播速率的条件下到达该阈值的路径进行判断。在实际的传播环境中，在包含大量噪声和干扰成分的环境中，利用上述的结构可以减小路径检测中的差错。

另一方面，在移动通信中，平均由于在运动和遮蔽等期间的衰落引起的路径电平的波动成为可能。常规地，已经公知平均在一个相对长的期间得到的相关功率以便获得类似的效果。但是，在这种情况下，数据的比特宽度变大了。与此相反，在所示实施例中平均的情况下，只需要平均加法次数的计数值，平均可以以相对小的位数执行。

下面，论述第五实施例。图12是表示根据本发明的路径定时检测电路的第五实施例的结构示意图。在图12中，与前面实施例(图1)相同的部件由相同的标号表示并且省略对其的详细描述以避免冗余的论述和由此保持公开文件的简捷以便于清楚理解本发明。第五实施例不同于图1的实施例，其中第五实施例的路径定时检测电路6-6具有阈值估计部分32，代替阈值21。虽然在前面实施例中取阈值作为固定值，但是使阈值对于能够进行最佳设置可变也是可能的。对于阈值估计部分32，从每个累积器13输入累积值以便将指定的阈值输出到每个功率比较器17。图13示出阈值估计部分32结构的一个实例。参照图13，构造阈值估计部分32具有一个平均功率计算部分33，计算各个相关器4的相关结果的功率平均值，一个扩展计算部分34，计算所有采样点的扩展，一个乘法器35，执行扩展计算部分34的输出和常数α的乘积和一个加法器36，用于将乘法器35的输出和平均功率计算部分33的输出相加。

这时，估计各个采样点的相关结果分配中的平均值和分配的宽度以便输出阈值=平均功率值+扩展Xα(α是预先设置的常数)。因此，该操作可以代替取判断为关于延迟分布的下限波动足够大的电平，作为阈值21。可以设置根据干扰电平等环境的阈值。为此，当传播环境好时，可以以较少的消耗电流执行适当的路径判断。通过增加根据传播环境退化的算术操作量，能够提高检测准确率。

下面，讨论根据本发明的路径定时检测电路的第六实施例。图14是第六实施例的结构示意图。在图14中，与前面实施例(图1)相同的部件由相同的标号表示并且省略对其的详细描述以避免冗余的论述和由此保持公开文件的简捷以便于清楚理解本发明。第六实施例不同于前面图1的实施例，其中第六实施例中的路径定时检测电路6-7中，路径顺序分类部分19和接收场强估计部分38并行连接到相关长度存储部分18的输出端。

在前面图1的实施例的情况下，相关值(相关功率值)不会受到接收电平的相对比较，因为相关长度L不是恒定的。因此，接收场强估计部分38可以计算相关长度xAGC(自动增益控制器)系数并且由此可以估计接收场强。这里，AGC系数是从图2的高频接收电路部分2的AGC放大器的增益变换的系数。这时，甚至在如上所述请求测量每个路径接收场强的系统中，可以采用根据本发明的路径定时检测电路。

根据本发明，因为执行具有给定延迟时间的扩展调制波和预定扩展码的相关算术操作的路径定时检测电路并根据该相关算术操作结果检测通过每个路径的扩展调制信号的接收定时，包括：用于在相关算术操作过程中监视累积值是否超过一个阈值的监视装置，和响应于超过用于停止在相应延迟时间中的相关算术操作的阈值的累积值的相关算术操作控制装置，所以可以节省电流。

特别是，根据本发明，因为在超过该设置的阈值时停止相关算术操作，所以可以以短的相关长度检测路径特别是在好的传播环境中。因此，可以避免必需的额外相关算术操作。而且，因为相关结果的位数可以比正常算术操作的结果小，所以在累积部分中的加法器的位数和存储该累积值的缓冲器可以减少以便利于减小电路规模。而且，根据超过阈值时的相关长度通过提供有效路径中的一个优选路径，甚至当有效路径数大于瑞克指针数，这些路径可以以较高的优先顺序被指定为指针。

另一方面，根据本发明的另一个方面，因为路径定时检测器方法执行具有给定延迟时间的扩展调制波和预定扩展码的相关算术操作并根据该相关算术操作结果检测通过每个路径的扩展调制信号的接收定时，包括：用于在相关算术操作过程中监视累积值是否超过一个阈值的第一监视步骤；和响应于超过用于停止在相应延迟时间中的相关算术操作的阈值的累积值而开始的第二步骤，所以可以得到上面阐述的相似效果。

尽管已经关于所示实施例说明和描述了本发明，但是本领域技术人员应该理解在不脱离本发明精神和范围的情况下可以对其作出前面的和各种其它改变，省略和增加。因此，应该理解本发明不限于上述的特定的实施例，而是可以包括在关于所附权利要求书阐述的特征所包括的范围及其等同范围内体现的所有可能的实施例。

Claims

1．一种路径定时检测器电路，执行具有给定延迟时间的扩展调制波和预定扩展码的相关算术操作并根据该相关算术操作结果检测通过每个路径的扩展调制信号的接收定时，包括：

2．如权利要求1所述的路径定时检测电路，其中所述相关算术操作可以以给定的延迟时间执行多次。

3．如权利要求1所述的路径定时检测电路，它还包括保持装置，用于在停止所述相关算术操作时保持累积次数；和路径侯选分类装置，用于根据保持的累积次数对检测到的侯选路径分类。

4．如权利要求1所述的路径定时检测电路，它包括多个相关算术操作装置，用于同时执行相应于多个延迟时间的多个相关算术操作。

5．如权利要求1所述的路径定时检测电路，它还包括第二相关算术操作控制装置，用于当超过所述阈值的累积值的次数超过一个预定数时停止所有所述相关算术操作中的算术操作。

6．如权利要求1所述的路径定时检测电路，其中多个相关算术操作装置可以被分组以便形成每组至少两个，并且所述路径定时检测器电路还包括或装置，用于得到关于一组相关算术操作装置的一组监视装置的输出的或，所述相关算术操作控制装置根据所述或装置的输出通过一组相关算术操作装置停止相关算术操作。

7．如权利要求1所述的路径定时检测电路，其中所述累积电路可以包括当超过该阈值时溢出的一个加法器，并且所述监视装置在溢出发生时判断该阈值超出。

8．如权利要求3所述的路径定时检测电路，其中还包括平均值导出装置，用于得出从所述路径侯选分类装置输出的路径侯选的累积次数的平均值。

9．如权利要求4所述的路径定时检测电路，它还包括阈值估计装置，用于估计从多个相关算术操作装置中输出的所述阈值。

10．如权利要求1所述的路径定时检测电路，它还包括一个接收场强估计装置，用于根据在相关算术操作过程中的累积值超过该阈值时的累积次数和在引起该累积值的接收波的接收中的高频接收电路的AGC系数估计接收波的场强。

11．一种路径定时检测器方法，执行具有给定延迟时间的扩展调制波和预定扩展码的相关算术操作并根据该相关算术操作结果检测通过每个路径的所述扩展调制信号的接收定时，包括：

响应于超过用于停止在相应延迟时间中的相关算术操作的所述阈值的所述累积值而开始的第二步骤。

12．如权利要求11所述的路径定时检测方法，其中所述相关算术操作可以以给定的延迟时间执行多次。

13．如权利要求11所述的路径定时检测方法，它还包括根据在所述第二步骤停止所述相关算术操作中保持的累积数分类检测到的侯选路径的第三步骤。

14．一种路径定时检测器电路，执行具有给定延迟时间的扩展调制波和预定扩展码的相关算术操作并根据该相关算术操作结果检测通过每个路径的扩展调制信号的接收定时，包括：

用于在相关算术操作过程中监视累积值是否超过一个阈值的监视电路；和响应于超过用于停止在相应延迟时间中的相关算术操作的阈值的累积值的相关算术操作控制电路。

15．如权利要求14所述的路径定时检测电路，其中所述相关算术操作可以以给定的延迟时间执行多次。

16．如权利要求14所述的路径定时检测电路，它还包括

保持电路，用于在停止所述相关算术操作时保持累积次数；和

路径侯选分类电路，用于根据保持的累积次数对检测到的侯选路径分类。

17．如权利要求14所述的路径定时检测电路，它包括多个相关算术操作电路，用于同时执行相应于多个延迟时间的多个相关算术操作。

18．如权利要求14所述的路径定时检测电路，它还包括第二相关算术操作控制电路，用于当超过所述阈值的累积值的次数超过一个预定数时停止所有所述相关算术操作中的算术操作。

19．如权利要求14所述的路径定时检测电路，其中多个相关算术操作电路可以被分组以便形成每组至少两个，并且所述路径定时检测器电路还包括或电路，用于得到关于一组相关算术操作电路的一组监视电路的输出的或，所述相关算术操作控制电路根据所述或电路的输出通过一组相关算术操作电路停止相关算术操作。

20．如权利要求14所述的路径定时检测电路，其中所述累积电路可以包括当超过该阈值时溢出的一个加法器，并且所述监视电路在溢出发生时判断该阈值超出。

21．如权利要求16所述的路径定时检测电路，其中还包括平均值导出电路，用于得出从所述路径侯选分类电路输出的路径侯选的累积次数的平均值。

22．如权利要求17所述的路径定时检测电路，它还包括阈值估计电路，用于估计从多个相关算术操作电路中输出的所述阈值。

23．如权利要求14所述的路径定时检测电路，它还包括一个接收场强估计电路，用于根据在相关算术操作过程中的累积值超过该阈值时的累积次数和在引起该累积值的接收波的接收中的高频接收电路的AGC系数估计接收波的场强。