CN1272802C - 增进感测放大器速度及稳定性的电路及方法 - Google Patents

Abstract

一种增进感测放大器进度及稳定性的电路及方法，包括一补偿电流装置及一放电电流装置连接一传输晶体管一侧的数据节点，传输晶体管另一侧的感测节点连接一充电电流装置及一漏电流装置，漏电流是从补偿电流镜射。补偿电流维持传输晶体管不完全关闭及数据节点不超过一定的电压，因而提升感测放大器的速度。漏电流增进感测放大器的稳定性。从补偿电流镜射漏电流使感测放大器的操作及性能获得良好的控制。

Description

增进感测放大器速度及稳定性的电路及方法

技术领域

本发明涉及一种用于半导体存储器的感测放大器(sense amplifier)，更确切地说，涉及一种增进一感测放大器速度及稳定性的电路及方法。

背景技术

在一半导体存储器中，感测放大器被用来从存储单元(memory cell)读取数据，感测放大器的速度及稳定性因而主导了存储器的性能。图1显示一典型的半导体存储器电路10的基本架构(architecture)，其含有一由许多存储晶体管(storage transistor)构成的单元阵列(cell array)12，为简明起见，此图中仅代表性地绘出部份的存储单元。一X解码器14及一Y解码器16从单元阵列12的行及列方向选择特定的存储单元。来自X解码器14的选择信号线WL1、WL2、……、WLM称为字元线(word line)，而来自Y解码器16的选择信号线YS1、YS2、……、YSN称为位元线(bit line)。被选择的存储单元经过位元线选择晶体管18连接数据线DL，从此处被感测放大器20读取，因而在感测放大器20的输出端产生数据信号OUT。图2说明一感测放大器的基本操作原理，图3则是其时序图(timing diagram)。感测放大器22含有一传输晶体管(transmission transistor)MN1分隔一数据节点VD及一感测节点VZ，数据节点VD连接数据线DL，以提供读取存储单元的途径，感测节点VZ则经一输出级X2送出数据信号OUT，从数据节点VD及感测节点VZ看到的电容总合表示为C2及C1。当被选择的存储单元是一导通的晶体管时，称为低态。此时数据线DL上出现一单元电流Icell；反之，当被选择的存储单元是一非导通的晶体管时，称为高态。此时数据线DL上的单元电流Icell为零。当感测放大器22读取低态时，数据节点VD被单元电流Icell放电，引发传输晶体管MN1导通一感测电流Isense，感测节点VZ的电压因而下降至一相对的低电压。当感测放大器22读取高态时，单元电流Icell为零，感测电流Isense为零或极微小，感测节点VZ保持在一相对的高电压。在读取低态时，传输晶体管MN1从关闭到开启导致一时间延迟，造成感测速度较低，而且，由于数据节点VD上的电压对传输晶体管MN1的反馈作用，使得传输晶体管MN1被开启的速度更加缓慢。而在读取高态时，可能因为杂讯而导致传输晶体管MN1不当开启，因而产生不稳定的动作。此外，数据节点VD在反复的读取周期之后，可能被过度充电而使其电压上升至一相当高的电压，如此将导致传输晶体管MN1被开启的速度更降低，而造成感测速度更慢。

为增加感测放大器的稳定性，一传统技术是对感测节点VZ额外充电，如图4中所示，此感测放大器24被加入一电流装置，其时序图在图5中，晶体管MP2被提供一偏压BIAS而产生一漏电流(leakage current)Ileakage供应给感测节点VZ，因而获得较佳的稳定性。

如图6中所示，另一传统技术在感测放大器26中增加一放电电流装置MN3经一开关MN2连接数据节点VD，其时序图在图7中，感测放大器26在预充电期间先行对数据节点VD放电，以加速传输晶体管MN1被开启。

Smarandoiu等人在美国专利第5390147号中的改进感测放大器增加一润滑电流镜连接数据节点及参考节点，并利用参考电流镜的反馈，以改善感测放大器的速度。然而，如此的安排使得润滑电流及参考电流经过反馈路径影响感测电流，当非理想的状况出现时，例如制造过程的差异造成参考电流的变动，将导致感测电流变化，因而发生感测速度变慢，甚至发生感测结果错误。因此，对感测放大器需要进行更进一步的改进。

发明内容

本发明的目的是提供一种改进的感测放大器，以增进其感测速度及稳定性，其是在传输晶体管一侧的数据节点连接一补偿电流装置(offsetcurrent apparatus)，藉由补偿电流使传输晶体管不被完全关闭以及数据节点不超过一定的电压，因而提升感测放大器的速度；而传输晶体管另一侧的感测节点则连接一漏电流装置，以增进感测放大器的稳定性。利用电流镜从补偿电流镜射产生漏电流，使感测放大器的操作及性能获得良好的控制。数据节点另连接一放电电流装置，以抵消导入传输晶体管的漏电流。

本发明的电路是这样实现的：一种增进感测放大器速度及稳定性的电路，该感测放大器含有一传输晶体管具有一输入端及一输出端，该输出端耦合一感测节点，该输入端耦合一数据节点以连接一数据线，感测一存储单元的存储状态，而从该感测节点经一输出级送出一数据信号，其特征在于：该电路包括：第一电流镜，含有第一及第二分支，以从该第一分支镜射一中介电流在该第二分支，该第一分支包含一第一晶体管，该第二分支包含一第二晶体管，该第一及第二晶体管各具有一源极、一漏汲与一栅极，所述两个源极接地，所述两个栅极彼此连接，所述第一晶体管的漏极连接其栅极，该第一分支与该数据节点之间插入一补偿电流装置，受控于第一控制信号而导通一补偿电流，该补偿电流装置包含一第三晶体管具有一源极、一漏极与一栅极，所述漏极连接该数据节点，所述栅极连接一偏压信号，所述源极连接该第二晶体管的漏极；第二电流镜，含有第三及第四分支，该第三分支包含一第四晶体管，该第四分支包含一第五晶体管，该第四及第五晶体管各具有一源极、一漏汲与一栅极，所述两个源极连接一电源电压，所述第四晶体管的漏极连接其栅极，所述第五晶体管的漏极连接该感测节点，该第四分支耦合该感测节点，该第三分支适应该中介电流而镜射一漏电流在该第四分支；以及一充电电流装置耦合该感测节点，并受控于第二控制信号的反相输入而导通一充电电流。

其中该第一控制信号是电源电压。

其中该第一电流镜具有一镜射比为1比1至3比4。

其中该第二电流镜具有一镜射比为1比1。

其中该补偿电流对该漏电流比为1比1至3比4。

更包括一放电电流装置插入该数据节点与该第一电流镜的第一分支之间，并受控于第三控制信号而导通一放电电流。

其中该第三控制信号为该第二控制信号的互补。

其中该充电电流对该放电电流比为5比1至10比1。

更包括一中介晶体管与该传输晶体管共栅极，且其源极与漏极分别连接该第一电流镜的第二分支与该第二电流镜的第三分支。

本发明的电路也可以是这样实现的：一种增进感测放大器速度及稳定性的电路，该感测放大器含有一传输晶体管具有一源极与一漏极，该漏极作为一感测节点，该源极作为一数据节点以连接一数据线，感测一存储单元的存储状态，而从该感测节点经一输出级送出一存储信号，其特征在于：该电路包括：第一晶体管，具有一源极、一漏极与一栅极，该漏极连接该数据节点，该栅极连接一偏压信号；第二及第三晶体管组成的第一电流镜，该第二及第三晶体管各具有一源极、一漏极与一栅极，该两个源极接地，该两个栅极彼此连接，该第二晶体管的漏极连接其栅极以及该第一晶体管的源极；第四晶体管，具有一源极、一漏极与一栅极，该源极连接该第三晶体管的漏极，该栅极连接该传输晶体管的栅极；第五及第六晶体管组成的第二电流镜，该第五及第六晶体管各具有一源极、一漏极与一栅极，该两个源极连接一电源电压，该两个栅极彼此连接，该第五晶体管的漏极连接其栅极以及该第四晶体管的漏极，该第六晶体管的漏极连接该感测节点；以及第七晶体管，具有一源极、一漏极与一栅极，该源极连接电源电压，该漏极连接该感测节点，该栅极连接一预充电信号的互补信号的反相输入。

其中该第二及第三晶体管的大小比为1比1至3比1。

其中该第五及第六晶体管的大小比为1比1。

其中该第二及第六晶体管导通的电流比为1比1至3比1。

更包括第八晶体管，具有一源极、一漏极与一栅极，该漏极连接该数据节点，该栅极连接该预充电信号。

其中该第七及第六晶体管导通的电流比为5比1至10比1。

本发明的方法是这样实现的：一种增进感测放大器速度及稳定性的方法，该感测放大器含有一传输晶体管具有一输入端及一输出端，该输出端耦合一感测节点，该输入端耦合一数据节点以连接一数据线，感测一存储单元的存储状态，而从该感测节点经一输出级送出一数据信号，其特征在于：该方法包括下列步骤：利用一补偿电流装置供应一补偿电流至该数据节点，以维持该传输晶体管不完全关闭及该数据节点不超过一定的电压；通过一第一电流镜镜射该补偿电流，产生一中介电流；通过一第二电流镜镜射该中介电流，以产生一漏电流耦合该感测节点；以及控制耦合该感测节点的充电电流装置产生一充电电流至该感测节点。

更包括施于一偏压以操控该补偿电流。

更包括施于一预充电信号的互补信号以操控该充电电流。

其中该补偿电流对漏电流比为1比1至3比4。

更包括耦合一放电电流至该数据节点。

更包括施于一预充电信号以操控该放电电流。

其中该充电电流对放电电流比为5比1至10比1。

更包括耦合一中介晶体管与该传输晶体管共栅极，以开启或关闭镜射该补偿电流及放电电流的路径。

附图说明

图1是一典型的半导体存储器电路的基本架构图；

图2是图1中的感测放大器电路图；

图3是图2中的电路的时序图；

图4是一传统的感测放大器具有增进稳定性的改进电路；

图5是图4中的电路的时序图；

图6是一传统的感测放大器具有增进速度的改进电路；

图7是图6中的电路的时序图；

图8是本发明的较佳实施例电路图；

图9是图8中的电路的时序图。

具体实施方式

图8所示是根据本发明的较佳实施例的感测放大器电路，其时序图显示在图9中。如同传统技术的感测放大器，此处所示的感测放大器28含有一传输晶体管MN1，具有一源极作为输入端，连接一数据节点VD，以连接来自存储单元的数据线DL，一漏极作为输出端，连接一感测节点VZ，以及一栅极作为控制端，连接节点VX，而感测致能信号的互补信号SEB与数据节点VD的信号经过或非门X1产生控制信号给节点VX，以操纵传输晶体管MN1。当传输晶体管MN1开启后，藉由数据线DL上流通的单元电流Icell，感测单元的存储状态，而在感测节点VZ上产生对应的电压，并经过反相器X2送出一存储信号OUT。

如同在传统技艺中，感测放大器28也含有一充电电流装置以改善速度，如图8中所示，一晶体管MP1具有一源极连接一电源电压VDD，一漏极连接感测节点VZ，以及一栅极连接一预充电信号的互补信号PREB的反相输入。当晶体管MP1被信号PREB开启时，一充电电流Icharge供应给感测节点VZ与数据节点VD，以完成开始感测的准备，并缩短感测时间。

为进一步改善感测速度，一补偿电流装置连接数据节点VD，如图中所示，一晶体管MN4具有一漏极连接数据节点VD，以及一栅极连接一电源电压VDD，因而产生一补偿电流Ioffset，此补偿电流Ioffset的大小约为4微安至6微安，以维持传输晶体管MN1不被完全关闭，并且使数据节点VD的电压维持不超过一特定的电压，如此而增加感测速度。与先前所述的传统技术不同，此一补偿电流Ioffset是独立地控制传输晶体管MN1，而与存储参考单元或参考电流无关，因此不受其他因素的影响，并且，补偿电流Ioffset是由晶体管MN4尺寸及其栅极偏压决定，对于电路设计者而言，此一特性可单独地被选定。

使用一对电流镜参考补偿电流Ioffset以产生漏电流供应给感测节点VZ，此对电流镜包括一主电流镜(master current mirror)及一从电流镜(slave current mirror)。主电流镜由晶体管MN3及MN5构成，二者的栅极彼此连接，并连接晶体管MN3的漏极，二者的源极接地。主电流镜的输入端，也即晶体管MN3的漏极，连接晶体管MN4的源极，以接收补偿电流Ioffset。由于主电流镜的镜射的缘故，晶体管MN5导通一电流Im1，补偿电流Ioffset对镜射电流Im1比是由晶体管MN3及MN5的大小比决定，在此实施例中，其值约为1比1至3比4。另一方面，从电流镜由晶体管MP3及MP2构成，二者的源极连接电源电压VDD，二者的栅极彼此连接，并连接晶体管MP3的漏极，晶体管MP2的漏极则连接感测节点VZ。主电流镜及从电流镜之间插入一晶体管MN6，其与传输晶体管MN1共栅极，其源极连接主电流镜的输出端，即晶体管MN5的漏极，而其漏极则连接从电流镜的输入端，即晶体管MP3的漏极。当晶体管MN6开启时，由于晶体管MN5导通的电流为Im1，因此晶体管MP3也导通电流Im1，由于从电流镜的镜射的缘故，在晶体管MP2镜射一漏电流Ileakage供应给感测节点VZ，而电流Im1对镜射的漏电流Ileakage t比是由晶体管MP3及MP2的大小比决定，在此实施例中，其值约为1比1。反之，一旦晶体管MN6关闭，主电流镜及从电流镜将失去上述的作用。漏电流Ileakage对感测节点VZ的持续充电能够对抗电路中的杂讯，也即提升感测放大器28的稳定性，漏电流Ileakage的大小将决定感测节点VZ对抗杂讯的能力。由于主电流镜及从电流镜藉由电流Im1产生对应的关系，因此漏电流Ileakage与补偿电流Ioffset之间具有一比例的关系，其比值是由晶体管MN3及MN5的大小比值与晶体管MP3及MP2的大小比值来决定，在此实施例中，补偿电流Ioffset对漏电流Ileakage的比约为1比1至3比4。与先前所述的传统技术不同，此感测放大器28利用漏电流Ileakage来增加稳定性，并且该漏电流Ileakage是从补偿电流Ioffset镜射所生，因此漏电流Ileakage的大小与补偿电流Ioffset的大小具有一定的比例关系，能够提供最适合实际电路的条件，不受其他因素，例如制造过程的影响。

数据节点VD另外连接一放电电流装置，也即晶体管MN2，其源极连接主电流镜的输入端，也即晶体管MN3的漏极，其栅极则连接预充电信号PRE。当晶体管MN2被信号PRE开启时，其导通一放电电流Idischarge，其大小与漏电流Ileakage相当，以抵消彼此。

当感测低态，也即导通的存储单元，在数据线DL上有一单元电流Icell从数据节点VD朝向被选择的存储单元流动，此时数据节点VD被电流Icell放电，因而在传输晶体管MN1上引起一感测电流Isense，进而在感测节点VZ上产生相对的低电压。相反地，当感测高态，也即非导通的存储单元，则从数据节点VD流向存储单元的电流Icell为零，此时感测节点VZ将维持在一相对的高电压，此时即使存储单元或数据线DL残存少量杂讯电流，晶体管MP2将会提供一漏电流Ileakage以抵消其影响，如此可提高感测放大器的稳定度及抗杂讯能力。

当数据节点VD被充电时，由于补偿电流Ioffset的存在，使得数据节点VD不致被过度充电，因此，数据节点VD上的电压将被维持在一特定的电压以下，即晶体管MN4的漏极-源极压差VDS与晶体管MN3的栅极-源极压差VGS的总和，约为1.0伏特，如此，在下一个读取周期中的感测速度将不会被减慢。即使在数据线DL上没有电流流通，补偿电流Ioffset依然维持传输晶体管MN1不被完全关闭，在下一个读取周期中，将因为传输晶体管MN1的较快开启速度而提升感测速度。

在一感测周期内，如图9所示，在其预充电期间，充电电流装置的晶体管MP1被信号PREB开启，导通一充电电流Icharge，对感测节点VZ及数据节点VD充电，而放电电流装置的晶体管MN2被信号PRE开启，导通一放电电流Idischarge，对数据节点VD放电，以防止充电电流Icharge瞬间将数据节点VD过度充电。在预充电期间过后，数据节点VD，也即数据线DL上的电压逐渐下降，当其降低至一定电压后，或非门X1产生的控制信号VX将上升，使感测节点VZ的电压迅速下降，因而产生数据信号OUT。

Claims (23)

1、一种增进感测放大器速度及稳定性的电路，该感测放大器含有一传输晶体管具有一输入端及一输出端，该输出端耦合一感测节点，该输入端耦合一数据节点以连接一数据线，感测一存储单元的存储状态，而从该感测节点经一输出级送出一数据信号，其特征在于：该电路包括：第一电流镜，含有第一及第二分支，以从该第一分支镜射一中介电流在该第二分支，该第一分支包含一第一晶体管，该第二分支包含一第二晶体管，该第一及第二晶体管各具有一源极、一漏汲与一栅极，所述两个源极接地，所述两个栅极彼此连接，所述第一晶体管的漏极连接其栅极，该第一分支与该数据节点之间插入一补偿电流装置，受控于第一控制信号而导通一补偿电流，该补偿电流装置包含一第三晶体管具有一源极、一漏极与一栅极，所述漏极连接该数据节点，所述栅极连接一偏压信号，所述源极连接该第二晶体管的漏极；第二电流镜，含有第三及第四分支，该第三分支包含一第四晶体管，该第四分支包含一第五晶体管，该第四及第五晶体管各具有一源极、一漏汲与一栅极，所述两个源极连接一电源电压，所述第四晶体管的漏极连接其栅极，所述第五晶体管的漏极连接该感测节点，该第四分支耦合该感测节点，该第三分支适应该中介电流而镜射一漏电流在该第四分支；以及一充电电流装置耦合该感测节点，并受控于第二控制信号的反相输入而导通一充电电流。

2、根据权利要求1所述的增进感测放大器速度及稳定性的电路，其特征在于：其中该第一控制信号是电源电压。

3、根据权利要求1所述的增进感测放大器速度及稳定性的电路，其特征在于：其中该第一电流镜具有一镜射比为1比1至3比4。

4、根据权利要求1所述的增进感测放大器速度及稳定性的电路，其特征在于：其中该第二电流镜具有一镜射比为1比1。

5、根据权利要求1所述的增进感测放大器速度及稳定性的电路，其特征在于：其中该补偿电流对该漏电流比为1比1至3比4。

6、根据权利要求1所述的增进感测放大器速度及稳定性的电路，其特征在于：更包括一放电电流装置插入该数据节点与该第一电流镜的第一分支之间，并受控于第三控制信号而导通一放电电流。

7、根据权利要求6所述的增进感测放大器速度及稳定性的电路，其特征在于：其中该第三控制信号为该第二控制信号的互补。

8、根据权利要求6所述的增进感测放大器速度及稳定性的电路，其特征在于：其中该充电电流对该放电电流比为5比1至10比1。

9、根据权利要求1所述的增进感测放大器速度及稳定性的电路，其特征在于：更包括一中介晶体管与该传输晶体管共栅极，且其源极与漏极分别连接该第一电流镜的第二分支与该第二电流镜的第三分支。

10、一种增进感测放大器速度及稳定性的电路，该感测放大器含有一传输晶体管具有一源极与一漏极，该漏极作为一感测节点，该源极作为一数据节点以连接一数据线，感测一存储单元的存储状态，而从该感测节点经一输出级送出一存储信号，其特征在于：该电路包括：第一晶体管，具有一源极、一漏极与一栅极，该漏极连接该数据节点，该栅极连接一偏压信号；第二及第三晶体管组成的第一电流镜，该第二及第三晶体管各具有一源极、一漏极与一栅极，该两个源极接地，该两个栅极彼此连接，该第二晶体管的漏极连接其栅极以及该第一晶体管的源极；第四晶体管，具有一源极、一漏极与一栅极，该源极连接该第三晶体管的漏极，该栅极连接该传输晶体管的栅极；第五及第六晶体管组成的第二电流镜，该第五及第六晶体管各具有一源极、一漏极与一栅极，该两个源极连接一电源电压，该两个栅极彼此连接，该第五晶体管的漏极连接其栅极以及该第四晶体管的漏极，该第六晶体管的漏极连接该感测节点；以及第七晶体管，具有一源极、一漏极与一栅极，该源极连接电源电压，该漏极连接该感测节点，该栅极连接一预充电信号的互补信号的反相输入。

11、根据权利要求10所述的增进感测放大器速度及稳定性的电路，其特征在于：其中该第二及第三晶体管的大小比为1比1至3比1。

12、根据权利要求10所述的增进感测放大器速度及稳定性的电路，其特征在于：其中该第五及第六晶体管的大小比为1比1。

13、根据权利要求10所述的增进感测放大器速度及稳定性的电路，其特征在于：其中该第二及第六晶体管导通的电流比为1比1至3比1。

14、根据权利要求10所述的增进感测放大器速度及稳定性的电路，其特征在于：更包括第八晶体管，具有一源极、一漏极与一栅极，该漏极连接该数据节点，该栅极连接该预充电信号。

15、根据权利要求14所述的增进感测放大器速度及稳定性的电路，其特征在于：其中该第七及第六晶体管导通的电流比为5比1至10比1。

16、一种增进感测放大器速度及稳定性的方法，该感测放大器含有一传输晶体管具有一输入端及一输出端，该输出端耦合一感测节点，该输入端耦合一数据节点以连接一数据线，感测一存储单元的存储状态，而从该感测节点经一输出级送出一数据信号，其特征在于：该方法包括下列步骤：利用一补偿电流装置供应一补偿电流至该数据节点，以维持该传输晶体管不完全关闭及该数据节点不超过一定的电压；通过一第一电流镜镜射该补偿电流，产生一中介电流；通过一第二电流镜镜射该中介电流，以产生一漏电流耦合该感测节点；以及控制耦合该感测节点的充电电流装置产生一充电电流至该感测节点。

17、根据权利要求16所述的增进感测放大器速度及稳定性的方法，其特征在于：更包括施于一偏压以操控该补偿电流。

18、根据权利要求16所述的增进感测放大器速度及稳定性的方法，其特征在于：更包括施于一预充电信号的互补信号以操控该充电电流。

19、根据权利要求16所述的增进感测放大器速度及稳定性的方法，其特征在于：其中该补偿电流对漏电流比为1比1至3比4。

20、根据权利要求16所述的增进感测放大器速度及稳定性的方法，其特征在于：更包括耦合一放电电流至该数据节点。

21、根据权利要求20所述的增进感测放大器速度及稳定性的方法，其特征在于：更包括施于一预充电信号以操控该放电电流。

22、根据权利要求20所述的增进感测放大器速度及稳定性的方法，其特征在于：其中该充电电流对放电电流比为5比1至10比1。

23、根据权利要求16所述的增进感测放大器速度及稳定性的方法，其特征在于：更包括耦合一中介晶体管与该传输晶体管共栅极，以开启或关闭镜射该补偿电流及放电电流的路径。

Images