[go: up one dir, main page]

CN1251734A - 设置信号及终点焊区以提供多信号/终点连接组合的方法 - Google Patents

设置信号及终点焊区以提供多信号/终点连接组合的方法 Download PDF

Info

Publication number
CN1251734A
CN1251734A CN97182090A CN97182090A CN1251734A CN 1251734 A CN1251734 A CN 1251734A CN 97182090 A CN97182090 A CN 97182090A CN 97182090 A CN97182090 A CN 97182090A CN 1251734 A CN1251734 A CN 1251734A
Authority
CN
China
Prior art keywords
welding zone
terminal point
signal
terminal
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN97182090A
Other languages
English (en)
Inventor
达里尔·G·韦伯斯特
马里奥·鲁埃达－阿吉洛科
保罗·皮克斯吉尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ford Motor Co
Original Assignee
Ford Motor Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=25254101&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1251734(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Ford Motor Co filed Critical Ford Motor Co
Publication of CN1251734A publication Critical patent/CN1251734A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/222—Completing of printed circuits by adding non-printed jumper connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/029—Programmable, customizable or modifiable circuits having a programmable lay-out, i.e. adapted for choosing between a few possibilities
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0295—Programmable, customizable or modifiable circuits adapted for choosing between different types or different locations of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09954—More mounting possibilities, e.g. on same place of PCB, or by using different sets of edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/173—Adding connections between adjacent pads or conductors, e.g. for modifying or repairing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了具有用于多信号/终点连接组合的两个或多个信号的信号(21,26)及终点焊区(31,36,37)的布置的电子电路组件。本发明的一个实施例包括n个信号焊区(21,26)及n个终点焊区(31,36),其中n是大于一的数。信号焊区(21,26 )及终点焊区(31,36)以交替信号焊区/终点焊区模式的多边形阵列方式被布置在衬底(50)上。在一个优选实施例中,多边形阵列具有直角多边形的形状。

Description

设置信号及终点焊区以提供多信号/终点连接组合的方法
本发明总地涉及电子电路。更具体地，本发明涉及在电子电路中设置信号及终点焊区以提供多信号/终点连接构型的方法。
在电子电路中，元件被安装在基板上，各元件的输出和输入用电线或更典型地用电路轨迹相互连接。电路轨迹将一个元件的一个输出端或信号源点连接到另一元件的一个输出端或信号终点。个别的电路轨迹可由仅具有一个源点及一个终点的单个路径组成，或可能被分支，以致具有多个源点和/或终点。在每种情况下，电路轨迹的每端通常终止在焊区上，在该焊区上连接元件的输入端或输出端。
在当设计电路时，通常作出布局，以使得每个元件仅在电路基板上的一个路径上定向。但有时也希望这样布局电路，即一个或多个元件在多于一个路径上定向，以便使用单个电路轨迹布置能够获得多于一个信号/终点连接的构型。该构思被表示在图1中。这里，电路板信号轨迹20具有二个信号焊区21/22，及两个电路终点轨迹30/35各具有一个终点焊区31/36，它们被布置在基板50上。信号轨迹20具有一个终点焊区31/36，它们被布置在基板50上。信号轨迹20的一端与一个电子元件的输出端(信号源点)相连接，而每个终点轨迹30/35连接到另一元件的输入端(信号终点)。虽然未表示出这些元件及它们的端子，信号源点用数字标记1，2，3等表示，及信号终点用字母标记A，B，C等表示。
一旦电路轨迹20/30/35已如图1所示地布置在基板50上，便可用元件来在板上组装电路。在此时刻，基板填充器将在信号焊区21及终点焊区31之间选择地连接一个搭接片10(1)，由此将信号1与终点A连接，或在信号焊区22及终点焊区36之间连接搭接片(2)(用搭接片10的虚轮廓线表示)，由此将信号1与终点B相连接。在每个组合中，将形成单独电路。由此可以看出，单个电路轨迹布置可用搭接片10以多于一种方式在板上组装而成，由此提供多于一个信号/终点的连接组合(以下称为“SDCC”)。这意味着，不是产生两个单独的电路轨迹布置一例如两个未组装的印刷电路板(PCB)，这两个印刷电路板具有类似的布局，所不同的是一些信号/终点连接；而可以使用上述多组合焊区布置来产生仅一个这样的电路轨迹/PCB，它具有产生两个SDCC中每个的可能性。简言之，使用上述焊区布置的一个电路/PCS可取代两个单独的、且类似布局的电路/PCB。
图1表示对于一个信号源点1及两个可能终点A/B提供多个一个SDCC的现有技术措施。该布置提供了两种可能的SDCC：1A(即信号1至终点A)及1B。图2表示对于两个信号1/2及两个终点A/B的现有技术例，它也提供了两种可能的连接组合：1A/2B及1B/2A。图3表示三个信号1/2/3及三个终点A/B/C的布置，它再次提供了两种可能的连接组合：1A/2B/3C及1B/2C/3A。
从图1-3所示的布置中可弄清几件事情。首先，信号及终点的布局可用许多不同的方式重布置并能获得相同结果。例如，图4表示图3中三个信号1/2/3及三个终点A/B/C可重排列以产生如图3中两种相同的可能SDCC的多种方式中的一种。其次，信号及终点可布置以提供两个SDCC的不同组。为了说明这点，应指出，用三个信号及三个终点，可获得总共3阶乘的或六种SDCC：
   I        II        III        IV        V        VI
  1A        1A        1B         1B        1C       1C
  2B        2C        2A         2C        2A       2B
  3C        3B        3C         3A        3B       3A
(当然，这假定每个信号连接到一个并仅是一个单独的终点，反之亦然。)但是，虽然三个输入及三个输出可被布置成六种不同的SDCC，但根据上述焊区布置不附加另外的焊区，仅可提供两种SDCC。图5表示一处布置方式，其中相同的三个信号1/2/3及终点焊区A/B/C可提供两种不同的SDCC：1B/2A/3C及1C/2A/3B。再其次，应弄清楚，信号数目不一定等于终点数目。例如图1表示一个信号1及两个终点A/B。最后，应注意，一种具有n信号及至少n终点的布置需要使用4n个焊区。于是，在图1中，n＝1，需要4个焊区。在图2中，n＝2，需要8个焊区，及在图3-5中，n＝3，需要12个焊区。
此外，图1-5中所示的现有技术布置基于几个假设。第一，每个信号源点及每个信号终点可具有多个焊区，但每个信号必须最后连接到一个且仅是一个信号终点，而不管哪些具体的焊区被搭接在一起；类似地，每个信号终点必须最终连接到一个且仅是一个信号源点。第二，每个信号焊区可连接到不多于一个终点焊区，及反之亦然。第三，每个信号或终点焊区可具有不多于一个与其相连接的搭接片。第四，搭接片不能彼此交叉。
作为对上述图1中一个信号-两个终点布置的改进的一个现有技术方案表示在图6中，它也基于上述假设。该方案不同于图1中所示方案之处在于：1)两上信号焊区21/22和它们相应支路已被组合成仅一个信号焊区23及一个支路，及2)信号焊区23被插在两个终点焊区31/36之间。这种组合及插放既允许搭接片10放置在信号1及终点A之间，如图6中所示，或放置在信号1及终点B之间，如该图中虚线所示。因此，这个改进方案允许与图1方案有相同的连接组合，但仅需要三个焊区而非四个焊区常来的附加好处，由此在基板50上占据较小的空间。
虽然以上现有技术方案是布置信号及终点焊区并由此提供多SDCC的有效方式，但是它们具有一些严重缺点。首先，图1-5中所示的方法占据了基板上很多空间。其次，这些方法对于两种可能连接组合的每种中的各信号提供了不希望有的悬空信号轨迹。例如，当如图2所示，放置了搭接片时，信号焊区22及27和其相关支路对于信号1及2分别形成了悬空信号轨迹。类似地，换一种方式，当以图2中的虚线连接时，焊区21及26及其相关支路形成悬空轨迹。(图3-5中所示布置也对每信号1/2/3留下悬空轨迹)。这些悬空轨迹可能起不希望的RF发射器或接收器的作用，因此会干扰该电路或周围环境中另外电路及设备内的元件电功能。对于图6中的方案，虽然消除了悬空轨迹及减少了焊区数目，但它的应用仅限制在涉及一个信号及两个可能终点的情况。
因而，希望能提供一种在基板上对于多个(两个或更多)信号及相等或更多的终点布置信号及终点焊区的方法，它提供多个SDCC并能消除悬空轨迹及减少总的所需焊区数目。
根据本发明的第一方面，提供了一种具有多信号/终点连接组合的电子电路组件，它包括n个信号焊区及n个终点焊区，其中n是大于一的数，所述信号焊区及所述终点焊区在基板上在以交替信号焊区/终点焊区模式的多边形阵列中被布置成列。
根据本发明的第二方面，提供了一种具有多信号/终点连接组合的电子电路组件，它包括n个信号焊区及n+1个终点焊区，其中n为大于一的数，所述信号焊区及所述终点焊区在基板上被布置成线性阵列，其中所述阵列的第一最终端焊区是第一终点焊区，所述阵列中下个最近焊区是第一信号焊区，所述阵列中再下个最近焊区是第二终点焊区，并以交替信号焊区/终点焊区模式以此类推下去，其中所述阵列的第二最终端焊区是最后终点焊区。
根据本发明的第三方面，提供了一种具有多信号/终点连接组合的电子电路组件，它包括在其上具有第一及第二终点焊区的第一电路轨迹，在其上具有第三及第四终点焊区的第二电路轨迹，第一信号焊区这样定位，以使得它能被搭接片连接到所述第一及第三终点焊区中的任一个焊区，及第二信号焊区这样定位，以使得它能被搭片连接到所述第二及第四终点焊区中的任一个焊区，其中所述终点焊区及所述信号焊区被布置在基板上。
其优点在于，与现有技术相比较，本发明实施例中为设置用于两个或多个信号的多个SDCC所需要的焊区数目显著地减少。
另一优点在于，本发明的实施例提供了用于两个或多个信号的多个SDCC，并完全消除了悬空的信号轨迹。
又一优点在于，与现有技术相比较，对于两个或多个信号的每种布置可设置较多数目的可能的SDCC。
其它优点是，本发明的应用可能性可应用于宽广的应用范围，包括印刷电路板，微电子电路，及集成电路的应用。
现在将以例子的方式并参照附图来进一步描述本发明，附图为：
图1是根据现有技术的具有一个信号及两个终点的电路部分的顶视图；
图2是根据现有技术的具有两个信号及两个终点的电路部分的顶视图；
图3是根据现有的技术的具有三个信号及三个终点的电路部分的顶视图；
图4是根据现有技术的具有三个信号及三个终点的电路部分替换方式的顶视图；
图5是根据现有技术的具有三个信号及三个终点的电路部分另一替换方式的顶视图；
图6是根据现有技术中一种改进的具有一个信号及两个终点的电路部分的顶视图；
图7-8是根据本发明第一实施例的分别具有2信号/2终点及3信号/3终点的电路部分的顶视图；
图9-10是根据本发明第二实施例的分别具有2信号/2终点及3信号/3终点的电路部分的顶视图；
图11-12是图10中实施例替换方式顶视图；
图13-14是根据本发明第三实施例的分别具有2信号/2终点及3信号/3终点的电路部分的顶视图；
图15-16是根据本发明第三实施例的具有4信号/4终点的电路部分的顶视图；及
图17是根据本发明第四实施例的具有2信号/2终点电路部分的顶视图。
现在来参照附图，图7表示本发明的第一实施例，它包括n信号焊区及n+1个终点焊区，其中n是大于1的数。图7表示n＝2的情况。信号1及2分别通过电路轨迹20及25传送，它们分别终止在信号焊区21及26上。信号终点A及B分别连接在电路轨迹30及35上，它们分别终止在终点焊区31及36/37上。信号焊区21/26和终点焊区31/36/37以线性阵列布置在基板50上，其中该阵列的第一最终端焊区是第一终点焊区36，该阵列中下个最近焊区是第一信号焊区21，再下个最近焊区是第二终点焊区31，如此地以信号焊区/终点焊区交替进行，其中阵列中第二最终端焊区是最后的终点焊区37。
上面的例子表示一种方式，其中两个信号1/2及两个终点A/B的各个焊区根据本发明的第一实施例设置。但是，使用这些相同的信号1/2及终点A/B的另外具体布置也是可能的。例如，信号1及2的位置也可反过来，以使得信号1由轨迹25传送及信号2由轨迹20传送，和/或终点A及B可反过来，使终点A连接到轨迹35及终点B连接到轨迹30。因此，重要的是信号及终点焊区的布置及模式，而不是连接焊区的各信号及终点的次序或布置。例如，在该实施例中，重要的是，在该阵列中第一最终端焊区是第一终点焊区(与信号焊区相对应)，而不是由电路轨迹连接到任何具体终点。
如图7中所示，最后终点焊区37可具有信号终点B，这与第一终点焊区36的相同。这种布置提供了两种可能的SDCC：1A/2B及1B/2A，视搭接片10如何放置而定。另一方式是，最后的终点焊区37可被连接到单独的终点C(未表示)；这将提供可能的SDCC：1A/2C及1B/2A。因此，显然有：对于给定的n，具有n个或是n+1个与终点焊区连接的终点，这分别依赖于最后的终点焊区连接到重复的终点(例如B)还是单独的终点(例如C)。
图8表示其中n＝3的情况。如图7中的情况，交替的终点焊区/焊区模式使用了n个信号焊区21/26/41及n+1个终点焊区46/31/36/47。应指出，在该实施例中：(1)每个信号焊区电连接到单独的(不重复的)信号源点(以便避免悬空轨迹)，(2)该布置提供了两种可能的SDCC，及(3)设置了n个搭接片，以致每个信号焊区仅连接到一个终点焊区及每个终点焊区仅连接到一个信号焊区。
图7及8表示的例中，以基本直线的方式布置了信号及终点焊区的线性阵列。还应指出，该线路阵列还可用基本阶梯线方式布置，这就形成了本发明的第二实施例。它对于n＝2及n＝3的情况分别被表示在图9及图10中。该实施例的成群阶梯或布置相对第一实施例的线性布置的优点在于：其长度L总是短些，虽然其宽度W总是宽些。还应指出，在第一实施例中，在两种可能的SDCC的每一个中所有搭接片10基本上沿直线定向，而在图7及8中，搭接片或是在一个SDCC中全部“水平地”(如图9及10中所示)或是在另一个SDCC中全部“垂直地”(如搭接片虚线轮廓所示)布置。
图11及12表示根据本发明基本阶梯形线性阵列的n＝3情况的焊区布置替换例。如图10中的情况，这两种布局提供了1A/2B/3C和1C/2A/3B的SDCC，但所有三种布置在布局上不同。这表明电路设计者对于给定数目的信号及终点可具有多种焊区构型作为他们的建设方案，但所有方案提供相同可能的SDCC。这允许电路设计者以最佳利用基板方式来布局电路。
图9-12中的焊区以基本阶梯状的所述线性阵列布置。该形状可从图中看出，即通过从第一最终端焊区到下一个相邻焊区画一道连接线，如此画下去直到达第二最终焊区为止。所产生的形状是具有阶梯状其中常有直角弯曲部分的线。因此，本发明的基本阶梯状线性阵列包括其中具有至少一个直角弯曲部分的焊区的任何线性阵列，只要该列允许搭接片10被放置以连接相邻的焊区。但是该阵列的形状不需要在每一个转折处都有一个阶梯。例如在图11中，可看到，在焊区31、26及36之间未发生弯曲。
对于n＝2及n＝3情况的第三优选实施例被分别表示在图13及14中，对n＝4的情况表示在图15及16中。该实施例包括n个信号焊区及n个终点焊区，其中n是大于一的数。信号焊区及终点焊区以交替信号焊区/终点焊区模式的多边形阵列方式被布置在基板上。如同头两个实施例的情况，信号焊区及终点焊区这样布置，以使得可将搭接片连接在相邻焊区之间，及每个信号焊区电连接到单独的信号源点。但是，不同于头两个实施例的是，没有两个终点焊区连接到同一终点。而是每个终点焊区电连接到单独的信号终点。此外，头两个实际例相对现有技术的优点在于仅需要2n+1个焊区，而不是4n个焊区，该实施例的进一步优点是，仅需要2n个焊区，因为它是多边形的交替焊区结构。但是，该实施例对于大于2可提供多个两个的SDCC。例如，在图14中，n＝3，可能的SDCC为：1A/2B/3C，1B/2C/3A及1C/2B/3A。
该实施例的焊区阵列被描述为多边形。该多边形可通过沿焊区阵列的整个外围从一个焊区到另一焊区画线看出来，所产生的形状为闭合多边形形状。该实施例可使用任何多边形形状；但是，其就选形状是直角多边形(即多边形中所有角均为直角)。
参照图14，可在基板50上的一个信号焊区44的附近设置附加终点焊区61。
第四实施例表示在图17中，其中一个或多个电路终点轨迹可具有与它连接的、多于一个的终点焊区。在该实施列中，第一电路轨迹30具有位于其中的第一及第二终点焊区31/32，及第二电路轨迹35具有位于其中的第三及第四终点焊区36/37。第一信号焊区21这样地布置，以使得由搭接片10可连接到第一及第三终点焊区31/36中的任一个，而第二信号焊区26这样地布置，以使得由搭接片10可连接到第二及第四终点焊区32/37中的任一个。所有的信号及终点焊区被布置在基板50上。在该布置中，可能有1A/2B及1B/2A的SDCC；但是分别形成了悬空轨迹32及37，这就造成了通常非优选的构型。但是，有一些应用，对于它们该实施例实际上比前述实施例更有利。这种应用例如在PCB的波焊中，其中，希望所有搭接板10定向或“指向”在给定方向上，正如该实施例中的情况。
在以上实施例中所使用的每个搭接片10实际上可以是零欧姆导体或双极性电子器件如电阻、电容等。当然，可将两个或多个搭接片10组合以形成多极性器件，它们能同时地跨过并连接两个或多个信号焊区及两个或多个终点焊区。
不是每个焊区需要连接到另一焊区。为了说明这点，在图14中可能的SDCC可为1A/2B/3-，它表示信号3的焊区41不搭接到任何终点(即焊区46)。其次，对于基本构型可增加信号和/或终点焊区，以提供附加的SDCC(尽管以基板空间为代价)。例如，在图14中，邻近的信号焊区41可设置一个附加的终点焊区61(以虚线表示)来取代。该附加的焊区61例如可连接到重复的终点、如B，或连接到附加的单独终点、如D。在前一情况下，可设置另一个1A/2C/3B的SDCC；在后一情况下，可设置四种附加的SDCC：1A/2B/3D，1A/2C/3D，1B/2C/3D及1C/2B/3D。再者，应该指出，虽然连接焊区到它们信号或终点的电路轨迹被表示为在基板的顶面，但这些轨迹也可形成在基板本身内部(例如使用电镀透孔，埋置导体等)。再其次，在每个电路轨迹端部的“焊区”可具有与附图中所示不同的形状。

Claims (10)

1、具有多个信号/终点连接组合的电子电路组件，包括：
n个信号焊区(21、26)及n个终点焊区(31，36)，其中n是大于一的数，
所述信号焊区(21，26)及所述终点焊区(31，36)在基板上在以交替信号焊区(21，26)/终点焊区(31，36)模式的多边形阵列中被布置成列。
2、根据权利要求1所述的电子电路组件，其中每个终点焊区(31，36)被电连接到单独信号终点。
3、根据权利要求1所述的电子电路组件，其中所述多边形阵列至少提供两个信号/终点连接组合。
4、根据权利要求1所述的电子电路组件，还包括布置在所述基板(50)上所述信号焊区之一(44)附近的附加终点焊区(61)。
5、根据权利要求1所述的电子电路组件，其中所述多边形阵列具有直角多边形形状。
6、具有多个信号/终点连接组合的电子电路组件，包括：
几个信号焊区(21，26)及n+1个终点焊区(31，36，37)，其中n是大于一的数，
所述信号焊区(21，26)及所述终点焊区(31，36，37)在基板上被置成线性阵列，其中所述阵列的第一最终端焊区(36)是第一终点焊区(36)，所述阵列中下个最近焊区(21)是第一信号焊区(21)，所述阵列中再下个最近焊区(31)是第二终点焊区(31)，并以交替信号焊区/终点焊区模式以此类推下去，其中所述阵列中第二最终端焊区(37)是最后终点焊区(37)。
7、根据权利要求1或6所述的电子电路组件，其中所述信号焊区(21，26)及所述终点焊区(31，36)这样地布置，以使得在相邻焊区之间能进行搭接片连接(10)。
8、根据权利要求1或6所述的电子电路组件，其中每个信号焊区(21，216)电连接到单独的信号源点。
9、根据权利要求1或6所述的电子电路组件，其中设置了n个搭接片(10)，以使得每信号焊区(21，26)仅与一个终点焊区(31，36，37)相连接，及每个终点焊区(31，36，37)仅与一个信号焊区(21，26)相连接。
10、具有多个信号/终点连接组合的电子电路组件，包括：
在其上具有第一及第二终点焊区(31，32)的第一电路轨迹(30)，
在其上具有第三及第四终点焊区(36，37)的第二电路轨迹(35)，
第一信号焊区(21)这样地定位，以使得它能被搭接片(10)连接到所述第一及第三终点焊区(31，36)中的任一个；及
第二信号焊区(26)这样地定位，以使得它能被搭接片(10)连接到所述第二及第四终点焊区(32，37)中的任一个，
其中所述终点焊区(31，32，36，37)及所述信号焊区(21，26)被布置在基板(50)上。
CN97182090A 1997-03-31 1997-12-31 设置信号及终点焊区以提供多信号/终点连接组合的方法 Pending CN1251734A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/829,293 US6274824B1 (en) 1997-03-31 1997-03-31 Method of arranging signal and destination pads to provide multiple signal/destination connection combinations
US08/829,293 1997-03-31

Publications (1)

Publication Number Publication Date
CN1251734A true CN1251734A (zh) 2000-04-26

Family

ID=25254101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97182090A Pending CN1251734A (zh) 1997-03-31 1997-12-31 设置信号及终点焊区以提供多信号/终点连接组合的方法

Country Status (9)

Country Link
US (1) US6274824B1 (zh)
EP (1) EP0972432B1 (zh)
JP (1) JP2001517370A (zh)
CN (1) CN1251734A (zh)
BR (1) BR9714586A (zh)
CA (1) CA2283383A1 (zh)
DE (1) DE69726190T2 (zh)
PT (1) PT972432E (zh)
WO (1) WO1998044768A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106233822A (zh) * 2014-04-15 2016-12-14 舍弗勒技术股份两合公司 用于控制设备的可变的传感器接口

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6985365B2 (en) * 2001-09-28 2006-01-10 Hewlett-Packard Development Company, L.P. Topology for flexible and precise signal timing adjustment
US7199304B2 (en) * 2002-09-04 2007-04-03 Intel Corporation Configurable microelectronic package using electrically conductive material
US7305509B2 (en) * 2003-03-07 2007-12-04 Dell Products L.P. Method and apparatus for zero stub serial termination capacitor of resistor mounting option in an information handling system
US7652893B2 (en) * 2005-04-28 2010-01-26 Ati Technologies Ulc Single or dual electronic package with footprint and pin sharing
CN101668387A (zh) * 2008-09-02 2010-03-10 鸿富锦精密工业（深圳）有限公司 印刷电路板
US8094460B2 (en) * 2009-01-12 2012-01-10 Alcatel Lucent Orientation-tolerant land pattern and method of manufacturing the same
DE102009047132A1 (de) * 2009-11-25 2011-05-26 Robert Bosch Gmbh Elektrische Anschlusseinrichtung und Scheibenwischerantrieb mit einer elektrischen Anschlusseinrichtung
DE102010012603B4 (de) * 2010-03-24 2019-09-12 Snaptrack, Inc. Frontendmodul und Verfahren zum Betrieb in unterschiedlichen Schaltungsumgebungen
WO2013175261A1 (en) 2012-05-21 2013-11-28 Linxens Holding Interconnection substrate and method of manufacturing the same
JP5863710B2 (ja) * 2013-06-13 2016-02-17 Ｎｅｃパーソナルコンピュータ株式会社 プリント配線基板
US9763333B2 (en) * 2015-03-09 2017-09-12 Cooper Technologies Company Shared resistor pad bypass
US10791627B1 (en) * 2020-02-24 2020-09-29 Panasonic Intellectual Property Management Co., Ltd. Pad and printed board

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3539705A (en) 1968-05-31 1970-11-10 Westinghouse Electric Corp Microelectronic conductor configurations and method of making the same
FR2241946B1 (zh) 1973-08-24 1976-11-19 Honeywell Bull Soc Ind
JPS63195772U (zh) * 1987-06-05 1988-12-16
US5051994A (en) 1989-04-28 1991-09-24 International Business Machines Corporation Computer memory module
US5216280A (en) * 1989-12-02 1993-06-01 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device having pads at periphery of semiconductor chip
US5061825A (en) 1990-10-03 1991-10-29 Chips And Technologies, Inc. Printed circuit board design for multiple versions of integrated circuit device
US5237131A (en) 1990-10-03 1993-08-17 Chips & Technologies, Inc. Printed circuit board design for multiple versions of integrated circuit device
JPH04368197A (ja) 1991-06-14 1992-12-21 Sony Corp はんだ付ランド
JPH0513899A (ja) * 1991-07-02 1993-01-22 Mitsubishi Electric Corp プリント基板
US5266747A (en) 1991-08-30 1993-11-30 Ford Motor Company Minimum footprint reconfigurable input/output circuit
JPH05215504A (ja) 1992-02-05 1993-08-24 Mitsubishi Electric Corp 位置検出装置
US5264664A (en) * 1992-04-20 1993-11-23 International Business Machines Corporation Programmable chip to circuit board connection
JPH0786729A (ja) 1993-09-09 1995-03-31 Ibiden Co Ltd プリント配線板におけるジャンパーランドの接続構造及びジャンパーランドの接続方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106233822A (zh) * 2014-04-15 2016-12-14 舍弗勒技术股份两合公司 用于控制设备的可变的传感器接口
CN106233822B (zh) * 2014-04-15 2019-10-25 舍弗勒技术股份两合公司 用于控制设备的可变的传感器接口

Also Published As

Publication number Publication date
PT972432E (pt) 2004-04-30
DE69726190D1 (de) 2003-12-18
DE69726190T2 (de) 2004-06-03
EP0972432B1 (en) 2003-11-12
JP2001517370A (ja) 2001-10-02
US6274824B1 (en) 2001-08-14
CA2283383A1 (en) 1998-10-08
WO1998044768A1 (en) 1998-10-08
BR9714586A (pt) 2000-03-08
EP0972432A1 (en) 2000-01-19

Similar Documents

Publication Publication Date Title
CN1251734A (zh) 设置信号及终点焊区以提供多信号/终点连接组合的方法
KR100246634B1 (ko) 프린트배선판과 플랫패널 디스플레이 구동회로용 프린트배선판 및 플랫패널 디스플레이장치
US20100282501A1 (en) Printed wiring board, method for forming the printed wiring board, and board interconnection structure
EP1221717A3 (en) Assembly structure of a flat type device including a panel having electrode terminals disposed on a peripheral portion thereof and method for assembling the same
US20090153790A1 (en) Liquid crystal display device
CN115868262A (zh) 显示面板及显示装置
JPH0918156A (ja) 多層プリント配線板
EP1026928A3 (en) Bond pads for fine-pitch applications on air bridge circuit boards
US20040106321A1 (en) Cable systems and related methods
CN1171516C (zh) 印刷电路板结构
EP0915514B1 (en) Semiconductor device
GB2092830A (en) Multilayer Printed Circuit Board
US7389486B2 (en) Arc routing system and method
EP0199875A1 (en) Integrated semiconductor circuit device with multilayer wiring
JP3408590B2 (ja) 多層プリント基板の配線構造
US5416274A (en) Circuit board
EP0436848B1 (en) Matched impedance vertical conductors in multilevel metal dielectric laminated wiring
JP2564591B2 (ja) 電子部品駆動装置
CN1568544A (zh) 高密度倒装芯片的互连
JPH0521927A (ja) 平面回路板を用いたハーネス回路の接続方法
US8013253B2 (en) Electrical connection board and assembly of such a board and a semiconductor component comprising an integrated circuit chip
US7683490B2 (en) Semiconductor integrated circuit and semiconductor device having multilayer interconnection
JPS6298698A (ja) 多層配線板
CN114327112B (zh) 电子装置及电子装置制造方法
JP2000101211A (ja) 積層配線基板構体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned