CN1250445C - 微机电元件的晶圆级封装装置 - Google Patents
微机电元件的晶圆级封装装置 Download PDFInfo
- Publication number
- CN1250445C CN1250445C CNB021249075A CN02124907A CN1250445C CN 1250445 C CN1250445 C CN 1250445C CN B021249075 A CNB021249075 A CN B021249075A CN 02124907 A CN02124907 A CN 02124907A CN 1250445 C CN1250445 C CN 1250445C
- Authority
- CN
- China
- Prior art keywords
- wafer
- electric component
- microcomputer electric
- solder projection
- level packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 33
- 229910000679 solder Inorganic materials 0.000 claims abstract description 54
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 39
- 239000010703 silicon Substances 0.000 claims abstract description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 239000004020 conductor Substances 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 235000012431 wafers Nutrition 0.000 claims description 97
- 238000005538 encapsulation Methods 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 18
- 210000004027 cell Anatomy 0.000 claims description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 150000003376 silicon Chemical class 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 238000004070 electrodeposition Methods 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 4
- 230000017525 heat dissipation Effects 0.000 abstract 1
- 239000005022 packaging material Substances 0.000 abstract 1
- 238000012858 packaging process Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 230000002277 temperature effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
Landscapes
- Dicing (AREA)
Abstract
本发明公开了一种微机电元件的晶圆级封装装置，其包括有一具微机电元件的晶圆以及一与其尺寸相同的封装晶圆底材，在封装晶圆底材之间设有许多金属导体柱，以导通封装晶圆底材的上下两面，再在金属导体柱两端形成有焊料凸块，使其与微机电元件晶圆上预定的焊料凸块粘合以形成一封装装置。本发明中微机电元件的晶圆级封装装置不仅在封装过程中使微机电元件不会受到外力的影响，而且由于其利用硅晶圆作为封装材料，从而除了整个装置具有良好的平坦度，并与晶片封装保持良好接触之外，更具有良好的热导特性，以便使封装后的模组具有较好的散热效应。
Description
技术领域
本发明涉及一种晶圆级封装技术，更具体地说，涉及一种微机电元件的晶圆级封装装置。
背景技术
目前在半导体领域中，微加工技术(micromachining technology)是一门新兴的技术，该技术主要用于制造各种微感测元件与微制动器；另外，该微加工技术与微电子电路整合后可构成微系统，称之为微机电系统(MicroElectromechanical System，简称MEMS)。
该微加工技术与传统集成电路制造技术的不同之处，是构成微机电元件的相关制造技术范围相当广泛且复杂，但其共同点是大部分微机电元件都是利用微加工技术以制造出只有少数支撑点的悬浮结构，以增加其器械的灵敏度(如压力感测器等)，也可借此降低其热传导特性(如热型感测器等)。传统的集成电路装置生产流程是在硅晶圆(wafer)上制作完成集成电路元件后将晶圆切割成多个单一晶片(Chip)，再分别经接合焊线(wirebonding)、封胶等步骤予以封装。
基于成本的考虑，若是能将此集成电路生产流程应用在微机电元件的生产上，则将有利于此工业的发展，但是有几个难题必须面对，首先是切割(dicing)过程中冷却水的冲刷及切割所产生的细削将对悬浮元件造成破坏，从而降低其合格率，再者，在封胶的过程中会将微元件固定住，从而失去原有设计作为悬浮结构以增强其灵敏度的目的。因此，本发明是为了提供一种既适用于微机电元件的封装结构，又可避免上述在封装过程中易造成的破坏的晶圆级封装构造。
发明内容
本发明中微机电元件的晶圆级封装装置主要是为了解决现有在集成电路装置生产流程中所存在的不足。
本发明中微机电元件的晶圆级封装装置，包括有：
一微机电元件晶圆，在其内部制作有多个微机电元件，该微机电元件晶圆由许多晶片单元排列组成，在该晶圆表面对应于晶片单元的输入/出焊垫上设有多个第一焊料凸块，且在每个晶片单元外围设有一第一焊料凸块保护环，以包围整个内部微机电元件及输入/输出焊垫；以及
一封装晶圆底材，其尺寸与微机电元件晶圆相同，在该底材上表面间贯穿设有多个金属导体柱，在该导体柱的两端分别设有第二焊料凸块，并在该硅晶圆底材的上表面制作有第二焊料凸块保护环，其中所述微机电元件晶圆利用第一焊料凸块与第一焊料凸块保护环安装在封装晶圆底材的第二焊料凸块与第二焊料凸块的保护环上。
另外，本发明中微机电元件的晶圆级封装装置，也可以包括有：
一基板，其由许多晶片单元排列组成，在每个晶片单元表面设有多个第一焊料凸块，并在每个晶片单元外围设有一第一焊料凸块保护环；以及
一封装晶圆底材，在其内部制作有多个微机电元件且尺寸与所述基板相同，在该底材的上下表面间贯穿有多个金属导体柱，在该金属导体柱的两端分别设有第二焊料凸块，并在该硅晶圆底材上形成制作有第二焊料凸块保护环，所述基板利用第一焊料凸块与第一焊料凸块保护环安装在封装晶圆底材的第二焊料凸块与第二焊料凸块保护环上。
本发明中微机电元件的晶圆级封装装置不仅在封装过程中使微机电元件不会受到外力的影响，而且由于其利用硅晶圆作为封装材料，从而除了整个装置具有良好的平坦度，并与晶片封装保持良好接触之外，更具有良好的热导特性，以便使封装后的模组具有较好的散热效应。
附图说明
下面将结合附图对本发明中的具体实施例作进一步详细说明。
图1是本发明中封装技术的流程示意图；
图2是本发明中封装技术在组装前的局部放大剖视图，其中图2a是金属导体柱在穿孔中成形后的实际照片放大示意图；
图3是本发明中封装技术在组装后的局部放大剖视图；
图4是本发明中已切割后成为单一晶片模组的剖视图；
图5是本发明中另一实施例在组装前的局部放大剖视图；
图6是本发明中另一实施例在切割后成为单一晶片模组的剖视图。
具体实施方式
本发明中的封装技术是利用封装用晶圆底材的导体柱及焊料粘合，将微机电元件的输入/出焊垫电性连接至晶圆底材的裸露一面，其另一面则与微机电元件晶圆完成晶圆粘合而得到一晶圆级封装，进而将其切割成多个单一晶片模组。
如图1所示，将微机电元件硅晶圆10与具有相同尺寸的封装用硅晶圆20通过焊料粘合在一起，再切割成个别的单一晶片模组30。该方法的最大优点是微机电元件可以免除前述封装过程中受外力影响而造成的破坏，且其采用硅晶圆作为封装底材，从而具有相当好的平坦度，即较其他材料更适合作为晶圆级封装，也不会因为封装底材的不平坦而造成部分晶片封装接触不良，再者，二晶圆的热膨胀系数可视为相同，从而在封装过程中因温度效应所引起的热残余应力也较其他封装材料如：玻璃、陶瓷、印刷电路板等小。同时，硅材料具有很好的导热特性，对于封装后的模组具有良好的散热效果。
如图2所示，上层为微机电元件硅晶圆10，在其内都制作有多个微机电元件18，在此该微机电元件18并不限定其元件类型，该微机电元件硅晶圆10是由许多晶片单元12排列组成，在晶圆10的最表面对应于每个晶片单元12的输入/出焊垫(I/O bonding pad)上设有数个第一焊料凸块(solder bump)14，另一种焊料凸块是设置在微机电元件硅晶圆10表面外围而形成一环型焊料凸块，以作为第一保护环(guard ring)16，以包围保护整个内部微机电元件18。另一作为封装底材用的封装硅晶圆20，其与徽机电元件硅晶圆10具有相同的尺寸；在封装硅晶圆20中贯穿设有多个金属导体柱24，且为了凸出显示本发明的创新实用性，将镍金属导体柱24在穿孔中成形后的实际照片放大，如图2a所示，以证明其可行性。接着在金属导体柱24的两端分别设有多个第二焊料凸块26、26’，并在封装硅晶圆20表面的外围形成一环形焊料凸块以作为第二保护环28，其中第二焊料凸块26、26’与第二保护环28的位置分别对应于微机电元件硅晶圆10上第一焊料凸块14及第一保护环16的位置。
微机电元件硅晶圆10与封装硅晶圆20的晶圆组封装是通过多个第一焊料凸块14与第二焊料凸块26、第一保护环16与第二保护环28互相粘合成多个焊点32，如图3所示，利用该焊点32及封装晶圆20形成的空间来容置相对的微机电元件18，从而覆盖住对应的微机电元件18。此粘合的方法及过程描述如下：在制作完成焊料凸块14、26之后，利用双面对准机(double side aligner)将微机电元件硅晶圆10与封装硅晶圆20相互对准，然后用夹具固定。随即将固定后的模组移至粘合机内(例如：Electronic Vision EV-560，此粘合机具备加温、加压及抽真空功能，因此可作为气密甚至真空封装用)，进行加温、施压、熔焊的步骤而完成粘合程序；最后，再通过预先定义的切割道34即可将封装后的晶圆级封装装置进行切割成多个单一晶片模组30，如图4所示。
其中，在封装硅晶圆20中贯穿形成多个金属导体柱24的技术将由下文进行详述；至于在微机电元件硅晶圆10的焊垫上制作第一焊料凸块14是集成电路封装的传统技术，故在此不再详细描述。
再者，通过在二硅晶圆10、20上形成保护环16、28的粘合步骤，可视微机电元件18的种类及需求，提供气密乃至真空的封装，因此本发明是提供一适合于微机电元件晶圆级封装的技术。
上述金属导体柱24是利用化学或电化学沉积法制作而成的镍、铜或金金属；另外，本发明也可以通过金属融熔方式将低熔点金属如铟、铟/锡合金、锡、锡/铅合金等注入到多个穿孔中，该方法是在具有多个穿孔的封装硅晶圆上放置定量的低熔点金属，再将其制入到密闭的模具中，并加热该模具，当温度达到金属的熔点时，借助于模具上压板的施压或模具底部的抽真空，即可将金属注入到穿孔中并形成金属导体柱。在硅晶圆两面形成穿孔的方法是利用电感耦合产生高密度电浆(又称之为Inductively Coupled Plasma Reactive IonEtching，ICP RIE，例如：Alcatel 601E)，蚀刻出数个具有垂直管壁的沟槽(trench)，该沟槽的深度可以轻易地穿透硅晶圆。ICP RIE蚀刻所使用的蚀刻气体主要为六氟化硫(SF6)，蚀刻后沟槽的深宽比可以高达30以上，同时对于硅材料的蚀刻速率可以达到10μm/min。若以六寸硅晶圆为例，其厚度约为670μm，则最小的沟槽尺寸可以达25μm以下，pitch size也可以小于50μm。
另外，本发明更可将微机电元件直接制作封装在硅晶圆20的表面，如图5所示，在该封装硅晶圆20的内部直接制作有多个微机电元件29，该微机电元件29在此并不限定其类型，并在封装硅晶圆20的上下表面间贯穿设有多个金属导体柱24，在导体柱24的两端分别制作有第二保护环28；另一基板40在其最表面对应于每个晶片单元的输入/出焊垫上设有多个焊料凸块42，并在其外围形成一保护环44，该焊料凸块42与保护环44的位置分别对应与封装硅晶圆20上第二焊料凸块26及第二保护环28的位置，借此以覆盖住对应的微机电元件29。基板40是利用其上的焊料凸块42与保护环44安装在硅晶圆20的第二焊料凸块26与第二保护环28上而形成多个焊点52，再通过预先定义的切割道，即可将封装后的晶圆级封装装置予以切割成数个单一晶片模组50，如图6所示。
其中，基板40可以是透明基板、玻璃基板、陶瓷基板、硅晶圆基板或内含有集成电路的基板等中的一种。
综上所述，本发明所揭露的微机电元件的晶圆级封装装置，可以使微机电元件免除在封装过程中受外力影响而造成损坏；并利用硅晶圆作为封装底材，从而其除了使整个封装装置具有良好的平坦度，并与晶片封装保持良好的接触之外，更具有较好的导热特性，以便封装后的模组具有较好的散热效应。
以上所述的实施例仅为说明本发明的技术思想及特点，其目的在于使熟知此项技术的人士能够了解本发明的内容并据以实施，但不能作为本发明的保护范围，即凡是依据本发明所揭示的精神而加以修饰或变化，如非气密性的封装，仍应认为落入本发明的保护范围。
Claims (13)
1.一种微机电元件的晶圆级封装装置，包括有：
一微机电元件晶圆，在其内部制作有多个微机电元件，该微机电元件晶圆由许多晶片单元排列组成，在该晶圆表面对应于晶片单元的输入/出焊垫上设有多个第一焊料凸块，且在每个晶片单元外围设有一第一焊料凸块保护环，以包围整个内部微机电元件及输入/输出焊垫；以及
一封装晶圆底材，其尺寸与微机电元件晶圆相同，在该底材上下表面间贯穿设有多个金属导体柱，在该导体柱的两端分别设有第二焊料凸块，并在该硅晶圆底材的上表面制作有第二焊料凸块保护环，其中所述微机电元件晶圆利用第一焊料凸块与第一焊料凸块保护环安装在封装晶圆底材的第二焊料凸块与第二焊料凸块的保护环上。
2.根据权利要求1中所述的微机电元件的晶圆级封装装置，其特征在于：所述微机电元件晶圆及封装晶圆底材的材质为硅。
3.根据权利要求1中所述的微机电元件的晶圆级封装装置，其特征在于：所述金属导体柱为利用化学或电化学沉积法制作而成的镍、铜或金金属。
4.根据权利要求1中所述的微机电元件的晶圆级封装装置，其特征在于：所述金属导体柱是利用金属融熔方式将低熔点金属导体注入到多个穿孔中。
5.根据权利要求4中所述的微机电元件的晶圆级封装装置，其特征在于：所述低熔点金属为铟、铟/锡合金、锡或锡/铅合金。
6.根据权利要求4中所述的微机电元件的晶圆级封装装置，其特征在于：所述金属的融熔方式包含下列步骤：在具有多个穿孔的晶圆上放置定量的低熔点金属导体；并将上述组合置入到密闭的模具中，加热该模具；当温度达到金属导体的熔点时，籍由模具上压板的施压或模具底部抽真空而将金属导体注入到穿孔中。
7.一种微机电元件的晶圆级封装装置，包括有：
一基板，其由许多晶片单元排列组成，在每个晶片单元表面设有多个第一焊料凸块，并在每个晶片单元外围设有一第一焊料凸块保护环；以及
一封装晶圆底材，在其内部制作有多个微机电元件且尺寸与所述基板相同，在该底材的上下表面间贯穿有多个金属导体柱，在该金属导体柱的两端分别设有第二焊料凸块，并在该硅晶圆底材上形成制作有第二焊料凸块保护环，所述基板利用第一焊料凸块与第一焊料凸块保护环安装在封装晶圆底材的第二焊料凸块与第二焊料凸块保护环上。
8.根据权利要求7中所述的微机电元件的晶圆组封装，其特征在于：所述基板选自玻璃基板、陶瓷基板、硅晶圆基板及内含有集成电路基板其中之一种。
9.根据权利要求7中所述的微机电元件的晶圆级封装装置，其特征在于：所述封装晶圆底材的材质为硅。
10.根据权利要求7中所述的微机电元件的晶圆级封装装置，其特征在于：所述金属导体柱是利用化学或电化学沉积法制作的镍、铜或金金属。
11.根据权利要求7中所述的微机电元件的晶圆级封装装置，其特征在于：所述金属导体柱是利用金属融熔方式将低熔点金属导体注入到多个穿孔中。
12.根据权利要求11中所述的微机电元件的晶圆级封装装置，其特征在于：所述低熔点金属为铟、铟/锡合金、锡或锡/铅合金。
13.根据权利要求11中所述的微机电元件的晶圆级封装装置，其特征在于：所述融熔方式包含下列步骤：在具有多个穿孔的晶圆上放置低熔点金属导体；再将上述组合置入到密闭的模具中，加热该模具，当温度达到该金属导体的熔点，借助模具上压板的施压或模具底部的抽真空使金属导体注入到穿孔中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021249075A CN1250445C (zh) | 2002-06-25 | 2002-06-25 | 微机电元件的晶圆级封装装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021249075A CN1250445C (zh) | 2002-06-25 | 2002-06-25 | 微机电元件的晶圆级封装装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1463911A CN1463911A (zh) | 2003-12-31 |
| CN1250445C true CN1250445C (zh) | 2006-04-12 |
Family
ID=29743938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021249075A Expired - Fee Related CN1250445C (zh) | 2002-06-25 | 2002-06-25 | 微机电元件的晶圆级封装装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1250445C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI773015B (zh) * | 2020-12-14 | 2022-08-01 | 華邦電子股份有限公司 | 封裝結構及其製造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI275168B (en) | 2003-06-06 | 2007-03-01 | Sanyo Electric Co | Semiconductor device and method for making the same |
| KR100575363B1 (ko) * | 2004-04-13 | 2006-05-03 | 재단법인서울대학교산학협력재단 | 미소기계소자의 진공 실장방법 및 이 방법에 의해 진공실장된 미소기계소자 |
| CN101578686B (zh) * | 2005-05-18 | 2012-07-18 | 科隆科技公司 | 微机电装置的制造方法 |
| CN100422071C (zh) * | 2005-10-27 | 2008-10-01 | 中国科学院上海微系统与信息技术研究所 | 微机械加速度计器件的圆片级封装工艺 |
| FI119728B (fi) * | 2005-11-23 | 2009-02-27 | Vti Technologies Oy | Menetelmä mikroelektromekaanisen komponentin valmistamiseksi ja mikroelektromekaaninen komponentti |
| CN100494046C (zh) * | 2006-03-10 | 2009-06-03 | 中国科学院上海微系统与信息技术研究所 | 凸点连接气密封装微机械系统器件的结构及制作方法 |
| CN100434354C (zh) * | 2006-04-07 | 2008-11-19 | 美新半导体（无锡）有限公司 | 具有y形通孔的圆片级气密性封装工艺 |
| CN101468787B (zh) * | 2007-12-28 | 2011-05-04 | 财团法人工业技术研究院 | 电声感知微机电系统的超薄型封装结构 |
| US8278748B2 (en) * | 2010-02-17 | 2012-10-02 | Maxim Integrated Products, Inc. | Wafer-level packaged device having self-assembled resilient leads |
| DE102011083719B4 (de) * | 2011-09-29 | 2022-12-08 | Robert Bosch Gmbh | Verfahren zur Herstellung einer Zweichipanordnung |
| DE102012210472B4 (de) * | 2012-06-21 | 2024-12-12 | Robert Bosch Gmbh | Verfahren zum Herstellen eines Bauelements mit einer elektrischen Durchkontaktierung |
-
2002
- 2002-06-25 CN CNB021249075A patent/CN1250445C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI773015B (zh) * | 2020-12-14 | 2022-08-01 | 華邦電子股份有限公司 | 封裝結構及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1463911A (zh) | 2003-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6710461B2 (en) | Wafer level packaging of micro electromechanical device | |
| US7132721B2 (en) | Bonding for a micro-electro-mechanical system (MEMS) and MEMS based devices | |
| JP5026038B2 (ja) | 電子部品装置 | |
| US6624003B1 (en) | Integrated MEMS device and package | |
| US6232150B1 (en) | Process for making microstructures and microstructures made thereby | |
| CN101156242B (zh) | 封装电子组件的生产方法和封装电子组件 | |
| KR100271386B1 (ko) | 밀봉된 공동 장치 및 형성 방법 | |
| US6313529B1 (en) | Bump bonding and sealing a semiconductor device with solder | |
| US6828674B2 (en) | Hermetically sealed microstructure package | |
| CN100520411C (zh) | 半导体加速度传感器件及其生产方法 | |
| CN1250445C (zh) | 微机电元件的晶圆级封装装置 | |
| US7259080B2 (en) | Glass-type planar substrate, use thereof, and method for the production thereof | |
| CN100584741C (zh) | 用于装配半导体芯片的方法及相应的半导体芯片装置 | |
| CN103377956B (zh) | 封装结构与基材的接合方法 | |
| JP4539155B2 (ja) | センサシステムの製造方法 | |
| KR100514240B1 (ko) | 가속도 센서 및 그 제조방법 | |
| KR20090038379A (ko) | Ｍｅｍｓ 유닛 및 그 제조방법, ｍｅｍｓ 유닛의 밀봉된 조립체 및 ｍｅｍｓ 디바이스 | |
| CN101663748B (zh) | 功能元件封装及其制造方法 | |
| JP5325535B2 (ja) | センサ装置およびその製造方法 | |
| JP2004536349A (ja) | 自己位置合せ式オプティカルマイクロメカニカルデバイスパッケージ | |
| JP2009506565A (ja) | ２つの要素を互いにシーリングまたは溶接する方法 | |
| KR20190061071A (ko) | 스트레스가 커플링 해제된 미소 기계식 압력 센서를 제조하기 위한 방법 | |
| CN105347289A (zh) | 适用于芯片级封装的密闭结构及其制造方法 | |
| KR100908648B1 (ko) | 복층 범프 구조물 및 그 제조 방법 | |
| JP2004538504A (ja) | パッケージングされた光マイクロメカニカルデバイス用のツーリングフィクスチャ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHENDUN CO., LTD. Free format text: FORMER OWNER: XIANGQUN SCIENCE CO., LTD. Effective date: 20090807 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20090807 Address after: Taipei City, Taiwan, China Patentee after: Egis Technology Inc. Address before: 4 floor, No. six, No. 1 road, Hsinchu Science Industrial Park, Taiwan, China Patentee before: Xiangqun Sci-Tech Co., Ltd. |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060412 Termination date: 20110625 |