[go: up one dir, main page]

CN1238785C - 图像显示电路和移动电子设备 - Google Patents

图像显示电路和移动电子设备 Download PDF

Info

Publication number
CN1238785C
CN1238785C CN03120676.XA CN03120676A CN1238785C CN 1238785 C CN1238785 C CN 1238785C CN 03120676 A CN03120676 A CN 03120676A CN 1238785 C CN1238785 C CN 1238785C
Authority
CN
China
Prior art keywords
data
circuit
view data
frame buffer
image data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN03120676.XA
Other languages
English (en)
Other versions
CN1438571A (zh
Inventor
柴山博昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1438571A publication Critical patent/CN1438571A/zh
Application granted granted Critical
Publication of CN1238785C publication Critical patent/CN1238785C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/127—Updating a frame memory using a transfer of data from a source area to a destination area
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Studio Circuits (AREA)

Abstract

一种图像显示电路，包括用于分别存储图像数据DTAW、DTRW和逻辑组合数据DTCW的帧缓冲器32-34和一个组合电路46。帧缓冲器32和34的数据总线和地址总线可被一个MPU分时地控制，该控制与帧缓冲器33的那些相互独立。图像数据DTRW的每一帧与一垂直同步信号同步，并被存储到帧缓冲器33中。在图像数据DTRW的一相应帧的一个存储周期内，图像数据DTAW和逻辑组合数据DTCW的每一帧被MPU分开和独立地存储到帧缓冲器32和34。在一个垂直回扫周期期间的一指定周期内，该组合电路46基于逻辑组合数据DTCR一个象素一个象素地组合图像数据DTAR和DTBR。

Description

图像显示电路和移动电子设备
技术领域
本发明涉及一种图像显示电路和一种移动电子设备。具体是，涉及一种图像显示电路，用于组合地显示将显示在显示器上的字符、图像等，它构成一移动电子设备，比如笔记本/掌上/袖珍电脑、个人数字助理(PDA)、移动电话、个人手提电话系统(PHS)等等；还涉及一种移动电子设备，该电子设备应用了上述图像显示电路。
背景技术
图1为示出日本未审查专利公布No.63-178294中披露的一种传统的图形显示设备的一种结构实例的结构图。
该实例的图形显示设备包括一微处理器单元(MPU)1，一存储器2，一接口控制单元3，一总线4，帧缓冲器5-7，寄存器8-10，一存储控制电路11，点移位器12-14，调色板15和16，一显示组合电路17，一数学模拟转换器(DAC)18，一显示同步电路19，和一CRT显示单元20。所述MPU1，存储器2，接口控制单元3，帧缓冲器5和6，寄存器8-10，以及显示同步电路19被通过所述总线4连接。
通过执行一存储在存储器2中的程序，MPU1解译由一主机设备比如个人计算机提供的图形显示命令，并将显示信息显现成一象素模式，并将它存储在缓冲器5或6中。存储器2存储将被MPU1执行的程序和数据。接口控制单元3控制在主机设备与该图形显示设备之间的接口。帧缓冲器5为一多平面存储器，用于以色码格式存储显示象素信息，每一平面对应于1比特，而且在绘图期间数据字是在象素方向形成的。比如，为了使得能够以M象素×N行的显示分辨率同时表示2P种色彩的显示性能(M，N和P为自然数)，要求帧缓冲器5包括具有至少(M×N)比特存储容量的P个平面。帧缓冲器6为一多平面存储器，用于以色码格式存储显示象素信息，每一平面对应于1比特，而且在绘图期间数据字是在平面方向形成的。比如，为了使得能够以M象素×N行的显示分辨率同时表示2Q种色彩的显示性能(M，N和Q为自然数)，要求帧缓冲器6包括具有至少(M×N)比特存储容量的Q平面。帧缓冲器7为一单平面存储器，用于一个象素接一个象素地存储逻辑组合信息，以组合被存储在帧缓冲器5和6中的象素显示信息，并具有(M×N)比特的存储容量。
寄存器8存储要被存储到帧缓冲器7的数据。当被存储在寄存器8中的数据要被存储到帧缓冲器7时，寄存器9存储一起始地址。当被存储在寄存器8中的数据要被存储到帧缓冲器7时，寄存器10存储一结束地址。存储控制电路11生成一控制信号，用于将被存储在寄存器8中的数据存储在一个地址范围内，该地址范围由被存储在寄存器9中的起始地址和被存储在寄存器10中的结束地址所指明。点移位器12-14分别对应于帧缓冲器5-7而设置，并将分别从相应的帧缓冲器5-7读出的并行显示象素信息或逻辑组合信息转换成串行象素信息。调色板15和16分别对应于点移位器12和13设置，并且是用于输出色调数据的表存储器，其中所述串行象素信息(分别从相应的点移位器12和13输出)是地址信息。调色板15具有2P-1个条目(entry)，而调色板16具有2Q-1个条目。
以从点移位器14输出的象素信息为基础，显示组合电路17通过对从调色板15和16输出的色调数据一个象素一个象素地执行逻辑操作，将被存储在帧缓冲器5和6中的显示象素信息组合。DAC18将从显示组合电路17输出的数字色调数据转换成一模拟视频信号。显示同步电路19生成一同步信号，用于将从DAC18输出的视频信号显示在CRT显示单元20上，同时控制从帧缓冲器5-7读出所述显示象素信息或者逻辑组合信息。CRT显示单元20基于由显示同步电路19提供的同步信号而控制偏转，并将从DAC18输出的视频信号显示在CRT显示单元20上。
图2示出一个实例，表示在被存储于每一个帧缓冲器5-7中的显示象素信息A，B和逻辑组合信息C以及一被显示在CRT显示器上的画面D之间的关系，其中，当帧缓冲器5显示时，帧缓冲器7的数据被定义为逻辑“0”，而当帧缓冲器6显示时，帧缓冲器7的数据被定义为逻辑“1”。
这种结构可能指明被存储在帧缓冲器7内的逻辑组合信息的地址范围，并减轻MPU1控制显示组合的负担，进而改善绘图性能。
目前，在移动电子设备，比如笔记本/掌上/袖珍电脑、个人数字助理(PDA)、移动电话、个人手提电话系统(PHS)等之中，存在具有一内置式数字摄象机的移动电子设备，其将下列信息组合并显示在一液晶板显示器或类似设备上，即，从外部发射的静止和活动图像，由该内置式数字摄象机摄取的静止和活动图像，以及该移动电子设备的内部信息，比如电池电平、天线接收等的信息。
在这类移动电子设备中，由于小型化、低成本和低能耗的要求，一个用于控制移动电子设备每一部分的MPU不能够具有高的处理性能和高的能量消耗。
因此，传统的图形显示设备的技术，其目的在于将由一主机设备比如个人电脑提供的图像组合并显示在CRT显示器上，该技术不能直接应用到移动电子设备上，因为在这类图形显示设备中，MPU1的处理性能和能耗未被特别地限制。
而且，如图1所示，在上述传统的图形显示设备中，访问帧缓冲器5和6必须通过总线4，同样访问帧缓冲器7也必须通过总线4和寄存器8-10。而且，从除主机设备之外的一电子设备(比如从一摄像机)向该图形显示设备供应的图像数据必须通过接口控制单元3。因此，假如主机设备占据接口控制单元3和总线4并供应图像数据，或者假如MPU1占据总线4并执行各种处理，则摄像机图像数据不能供应到帧缓冲器5或6。因而，传统的图形显示设备的缺点是，不能实时地将摄像机图像数据和其它图像数据组合并显示在CRT显示单元20上。
而且上述日本未审查的专利公布No.63-178294未以任何方式披露图像组合的具体时序。因此，上述公布中所公开的技术未以任何方式具体地建议怎样使得能够进行图像组合。
发明内容
因此，本发明的一个目的是提供一种图像显示电路和一种移动电子设备，即使在该移动电子设备上使用一种处理性能不高的MPU，也能够将每一类图像实时地组合并显示在显示器上。
为了解决上述问题，本发明的图像显示电路包括：一个第一帧缓冲器，用于存储第一图像数据；一个第二帧缓冲器，用于存储由一摄像机供应的第二图像数据；一个第三帧缓冲器，用于存储逻辑组合数据，该逻辑组合数据将被用于一个象素一个象素地组合第一和第二图像数据；以及一个组合电路，用于利用该逻辑组合数据而组合第一和第二图像数据；其特征在于：一数据总线和一地址总线，每一总线被连接到第一和第三帧缓冲器上，所述二总线与被连接到第二帧缓冲器上的一数据总线和一地址总线相互分开和独立；均被连接到第一和第三帧缓冲器上的所述数据总线和所述地址总线是可以独立于被连接到第二帧缓冲器上的所述数据总线和所述地址总线，而从外部分时地控制的；而且，对于一帧，在第二图像数据的一个垂直同步信号的一个周期内，所述第一和第二图像数据及所述逻辑组合数据被在该组合电路中分时地存储和组合。
在本发明的上述图像显示电路中，第二图像数据的每一帧是与用于第二图像数据的一个垂直同步信号同步的，并且它被存储到第二帧缓冲器；在将第二图像数据的一相应帧存储到第二帧缓冲器的一个周期内，第一图像数据和逻辑组合数据的每一帧被分开地和独立地从外部存储到各自的第一和第三帧缓冲器；而且，在所述垂直同步信号的一个垂直回扫周期期间的一个规定周期内，所述组合电路利用从第三帧缓冲器读出的所述逻辑组合数据，一个象素一个象素地将分别从第一和第二帧缓冲器读出的第一和第二图像数据组合。
在本发明的上述图像显示电路中，所述组合电路将第一和第二图像数据的其中之一与其中另一个组合为一种静止或活动图像的自动反射式幻灯机画面(telop picture)。
在本发明的上述图像显示电路中，所述组合电路将第一和第二图像数据的其中之一与其中另一个组合为一个转场画面(wipe picture)，它从一个角擦除一个画面并立即显示下一画面。
本发明的上述图像显示电路还包括一个彩色增强电路，用于将从第一帧缓冲器读出的第一图像数据的彩色增强到一个可以在一显示器上显示的彩色，然后将其处理结果提供给所述组合电路：以及一个彩色减弱电路，用于将从第二帧缓冲器读出的第二图像数据的彩色减弱到一个可以在该显示器上显示的彩色，然后将其处理结果提供给所述组合电路。
本发明的上述图像显示电路还包括一个转换电路，用于将由摄像机提供的第二图像数据转换成在一显示器上可显示形式的第三图像数据；以及一个第一减少电路(reduction circuit)，用于将第三图像数据的象素数减少到该显示器的显示象素数。
在本发明的上述图像显示电路中，所述第一减少电路在减少一行中(in a line)的第三图像数据的过程中执行智能处理，其中计算相邻图像数据的值，且其计算结果被分成两个。
本发明的上述图像显示电路还包括一个第二减少电路，用于将由摄像机提供的第二图像数据减少为一个可被压缩成JPEG格式的图像数据的第四图像数据；以及一个压缩电路，用于将该第四图像数据压缩成所述JPEG格式的图像数据，然后将它存储到所述第一至第三帧缓冲器，它们被作为一个单一整体帧缓冲器对待。
在本发明的上述图像显示电路中，所述第二减少电路在减少一行中的第四图像数据过程中执行智能处理，其中计算相邻图像数据的值，且其计算结果被分成两个。
本发明的上述图像显示电路还包括一个过滤电路，用于对由摄像机提供的所述第二图像数据执行下列任何一项过滤处理：深棕色镜(sepia)，亮度调整，灰度缩放，色调二值化，轮廓增强，边缘抽取。
一种移动电子设备，包括：上述图像显示电路；一摄像机，用于向所述图像显示电路提供所述第二图像数据；以及一显示器，用于显示由所述图像显示电路提供的图像数据。
在上述移动电子设备中，所述第一图像数据是下列之一：静态图像数据；活动图像数据；说明性数据；动画数据；一帧的静态/活动图像数据，用于装饰第二图像数据的周边；在尽管该设备被开启而用户未进行任何操作的情况下等候输入数据时被显示的等候画面；一屏幕保护画面，在所述等候画面被显示一特定时间后显示该保护画面以防止烧坏(burn in)；一游戏画面。
在上述移动电子设备中，所述屏幕保护画面为一种动画图案，一种根据季节变化的特性按其在显示屏上自由地四处移动的图案。
在上述移动电子设备中，所述游戏画面是一种角色养育游戏，用于通过用户喂养或爱护被选择的角色而养育它们。
一种移动电子设备，包括：一摄像机，用于生成将被显示的图像数据；一电路，用于处理由该摄像机提供的图像数据以便提供被处理过的图像数据，并生成一地址信号以确定该被处理图像数据的存储地址；一帧缓冲器，用于将该被处理的图像数据存储在该存储地址；一数据总线，用于将该被处理的图像数据从该处理电路传送到该帧缓冲器；以及一显示器，用于利用从该帧缓冲器读出的所述被处理的图像数据来显示一图像。
在上述移动电子设备中，所述帧缓冲器包括：一第一存储区，用于存储从一MPU提供的图像数据；一第二存储区，用于存储该被处理的图像数据；一第三存储区，用于存储要被用以组合从所述第一和第二存储区读出的图像数据的数据；其中，所述显示器通过利用从所述第三存储区读出的数据来显示对从所述第一和第二存储区读出的图像数据进行组合而获得的图像。
上述移动电子设备还包括一数据总线，用于将来自MPU的图像数据传送到所述帧缓冲器的第一存储区。
在上述移动电子设备中，所述处理电路包括：一个过滤电路，用于过滤由所述摄像机提供的图像数据；一个第一减少电路，用于减少被该过滤电路过滤的图像数据到可被压缩成JPEG格式的图像数据；以及一个压缩电路，用于将被所述第一减少电路减少的图像数据压缩成所述JPEG格式的图像数据。
在上述移动电子设备中，所述处理电路包括：一个过滤电路，用于过滤由所述摄像机提供的图像数据；一个转换电路，用于将被所述过滤电路过滤的所述图像数据转换成可以显示在所述显示器上的格式的图像数据；以及一个第二减少电路，用于将被该转换电路转换的图像数据的象素数减少到所述显示器的显示象素数。
在上述移动电子设备中，所述处理电路包括：一个过滤电路，用于过滤由所述摄像机提供的图像数据；一个第一减少电路，用于减少被该过滤电路过滤的图像数据到可被压缩成JPEG格式的图像数据；一个压缩电路，用于将被所述第一减少电路减少的图像数据压缩成所述JPEG格式的图像数据；一个转换电路，用于将被所述过滤电路过滤的所述图像数据转换成可以在所述显示器上显示的格式的图像数据；以及一个第二减少电路，用于将被所述转换电路转换的图像数据的象素数减少到所述显示器的显示象素数。
根据本发明，一种图像显示电路包括：一个第一帧缓冲器，用于存储第一图像数据；一个第二帧缓冲器，用于存储由一摄像机供应的第二图像数据；一个第三帧缓冲器，用于存储逻辑组合数据，该逻辑组合数据将被用于一个象素一个象素地组合所述第一和第二图像数据；以及一个组合电路，用于利用所述逻辑组合数据组合第一和第二图像数据。而且，每个都被连接到所述第一和第三帧缓冲器上的一数据总线和一地址总线与被连接到所述第二帧缓冲器上的一数据总线和一地址总线相互分开和独立，而且，该各个都被连接到第一和第三帧缓冲器上的数据总线和地址总线是可以从外部分时地控制的，该控制独立于被连接到所述第二帧缓冲器上的所述数据总线和所述地址总线。所述第二图像数据的每一帧与第二图像数据的一个垂直同步信号同步，并被存储到所述第二帧缓冲器。在将所述第二图像数据的一个相应帧存储到第二帧缓冲器的一个周期内，所述第一图像数据和逻辑组合数据的每一帧被分开地和独立地存储到各自的第一和第三帧缓冲器。在所述垂直同步信号的一个垂直回扫周期期间的一个特定周期内，所述组合电路利用从所述第三帧缓冲器读出的所述逻辑组合数据，一个象素一个象素地将从各自第一和第二帧缓冲器读出的第一和第二图像数据组合。
这样，尽管在一种采用了上述图像显示电路的移动电子设备中使用了一种处理性能不高的微处理器，但是每一类图像都能被实时地组合并显示在显示器上。
附图说明
下面将结合附图对本发明的一个优选实施例进行描述，其中：
图1为显示一种传统的图形显示设备的结构实例的结构图；
图2为一个图，表示在被存储于帧缓冲器5-7中的显示象素信息A，B和逻辑组合信息C以及一被显示在CRT显示器上的图像D之间的关系的一个实例，其中帧缓冲器5-7构成图1所示的图形显示设备；
图3为一结构图，示出本发明一实施例的一种图像显示电路21的结构；
图4为一结构图，示出一种应用了上述相同电路21的移动电话的结构；
图5为一时序图，用于说明上述相同电路21的操作；
图6为一时序图，用于说明上述相同电路21的操作；
图7为一时序图，用于说明上述相同电路21的操作；
图8为一时序图，用于说明上述相同电路21的操作；
图9为一个图，表示在被存储于帧缓冲器32-34中的图像数据A，B和逻辑组合数据C以及一被显示在一显示器上的图像D之间的关系的一个实例，其中该帧缓冲器32-34构成该相同电路21；
图10为一个图，示出被显示在显示器上的被组合的活动图像的一个实例；
图11为一个图，表示在被存储于帧缓冲器32-34中的活动图像数据A，B和逻辑组合数据C以及一被显示在一显示器上的活动图像D之间的关系的一个实例，其中帧缓冲器32-34构成上述相同的电路21；
图12为一示意图，示出随时间而执行如图11所示的一系列处理；
图13为一结构图，示出本发明一优选实施例的一种移动电子设备，其中，通过简化图3并部分地结合图4来解释图13。
具体实施方式
图4为一结构图，示出一种应用本发明一实施例的图像显示电路21的移动电话的结构。
此实施例的一种移动电话1总体上包括一图像显示电路21，一天线22，一通信单元23，一MPU24，一存储单元25，一操作单元26，一发射机/接收机单元27，一显示单元28，和一摄像机单元29。
所述图像显示电路21包括一个半导体集成电路，比如一个大规模集成电路(LSI)，并将从MPU24提供的静态和活动图像数据、被摄像机单元29摄取的静态和活动图像数据和该移动电话的内部信息，诸如电池电平、天线接收等等的信息进行组合和显示在显示单元28上。从一基站或一内部安装的母机(base phone)(两者均未示出)发射的无线电话信号通过天线22被通信单元23接收，并被解调成一音频信号、静态和活动图像数据、通信数据、或者控制信号，并被供应给MPU24。而且，从MPU24供应的音频信号、静态和活动图像数据、通信数据或控制信号被通信单元23调制成一无线电话信号，并通过天线22被发射到上述基站或基站电话。
所述MPU24不仅执行被存储在存储单元25中的每一种程序并控制移动电话的每一部分，它还利用一个从通信单元23供应的控制信号进行MPU24的内部处理。而且，所述MPU24不仅对从通信单元23供应的一音频信号进行处理并将其供应到所述发射机/接收机单元27，它还对从发射机/接收机单元27供应的一音频信号进行处理并将其供应到通信单元23。而且，所述MPU24不仅对从通信单元23供应的静态和活动图像数据进行处理并将其供应到所述图像显示电路21，它还对从摄像机单元29供应的静态和活动图像数据进行处理并将其供应到通信单元23。所述存储单元25包括半导体存储器比如ROM、RAM等等，并存储被MPU24执行的每一种程序和由用户操作所述操作单元26所设置的每一种数据，比如电话号码。
所述操作单元26包括用于输入电话号码等的数字小键盘，和用于指示电话呼叫许可、电话呼叫完成、显示开关、当前日期修改等等的每一种按钮。所述发射机/接收机单元27包括一扬声器和一话筒。该发射机/接收机单元27用于电话呼叫等，因而，不仅基于从MPU24供应的音频信号来从扬声器发出声音，而且还将一个通过话筒从声音转换成的音频信号供应给MPU24。所述显示单元28包括一显示器，比如一液晶板、有机场致发光板或其它显示板，和一用于驱动它的驱动电路。在此实施例中，显示器为一液晶板，其显示屏具有120行和160象素/行，整个显示屏的象素数为19,200。移动电话的内部信息，比如电池电平、天线接收等的信息，电话号码，电子由附，附加在所发送/接收的电子邮件上的图像，用于显示从WWW服务器所提供内容的图像，由摄像机单元29摄取的图像，都被显示在显示单元28上。所述摄像机单元29包括一数字摄象机和一用于驱动它的驱动电路，它被安装到移动电话的机壳上，并向所述图像显示电路21或者MPU24供应30帧/秒的图像数据。
接下来，将结合图3描述此实施例的图像显示电路21的结构。
所述图像显示电路21包括一输入/输出控制器31，帧缓冲器32-34，地址控制器35-37，一过滤电路38，一选择器39，一转换电路40，减少电路41和42，一压缩电路43，一彩色增强电路44，一彩色减弱电路45，一组合电路46以及或门47-49。
所述输入/输出控制器31根据从MPU24供应的一读出命令RDM和一写命令WRM，在它与MPU24之间传递数据DTM。而且，输入/输出控制器31不仅向帧缓冲器32-34供应读出命令RDA，RDB，RDC并从中读出图像数据DTAR，DTBR和逻辑组合数据DTCR，它还通过所述或门47-49向帧缓冲器32-34供应写命令WRA，WRB，WRC并在其中存储图像数据DTAW，DTBW和逻辑组合数据DTCW。这里，该逻辑组合数据DTCW是一种用于组合被存储在帧缓冲器32中的图像数据DTAW和被存储在帧缓冲器33中的显示象素信息DTBW的数据。而且，根据从所述减少电路42供应的一个写命令WRR，该输入/输出控制器31允许通过或门48将从减少电路42供应的图像数据DTRW写入帧缓冲器33。而且，根据从所述压缩电路43供应的一个写命令WRJ，该输入/输出控制器31允许通过各自的或门47-49将从压缩电路43供应的被压缩图像数据写入帧缓冲器32-34。在此情况下，帧缓冲器32-34被作为一个单一的整体帧缓冲器对待。而且，根据从所述组合电路46供应的一个读出命令RDC，该输入/输出控制器31从各自的帧缓冲器32-34读出图像数据DTAR、DTBR和逻辑组合数据DTCR，并将它们分别供应到所述彩色增强电路44、彩色减弱电路45和组合电路46。而且，该输入/输出控制器31向摄像机单元29供应一忙信号CB以指示当前正在访问帧缓冲器33。
所述帧缓冲器32包括一个具有19.2千字节存储容量的VRAM，并在其中存储红数据R(3比特)，绿数据G(3比特)和蓝数据B(2比特)，使得可同时表示出256种颜色。该帧缓冲器32主要用于生成动画活动图像数据，一等候画面和一菜单画面，所述等候画面在尽管移动电话加电但用户未执行任何操作的情况下等候输入数据时显示，而所述菜单画面在用户选择该移动电话的每一项功能时显示。所述帧缓冲器33包括一个具有38.4千字节存储容量的VRAM，并在其中存储红数据R(5比特)，绿数据G(6比特)和蓝数据B(5比特)，使得可同时表示出65,536种颜色。该帧缓冲器33主要用于生成静态图像数据比如照相数据。所述帧缓冲器34包括一个具有2.4千字节存储容量的VRAM，并在其中一个象素一个象素地存储逻辑组合数据，用于组合被存储在帧缓冲器32中的图像数据和被存储在帧缓冲器33中的图像数据。
而且，假如图像数据被以JPEG(联合照相专家组)格式存储，则帧缓中器32-34被作为一个单一的整体帧缓冲器对待。这里，JPEG格式是指一种图像文件格式，其采用一种静态图像压缩/扩展方法，该方法由ISO(国际标准化组织)和ITU-T(国际电信同盟-电信标准化部门)的联合组织标准化，它推进了编码彩色静态图像数据方法的标准化。该JPEG格式是一种适于存储其色调连续变化的自然图像(比如相片)的格式。通过利用人眼对亮度变化的敏感性和对彩色变化的相对不敏感性，JPEG格式使彩色数据变稀疏以提高数据的压缩比。通过改变数据的压缩比，JPEG格式能够将静态图像数据的大小压缩到1/10-1/100，因而，在当前大部分数字摄像机中都将其用作存储图像的文件格式。
所述地址控制器35-37分别对应于帧缓冲器32-34而设置，并被从MPU24供应的一个片选信号CSM激活，并基于从MPU24供应的一地址ADM而指定一个要被存入相应的帧缓冲器或者从其读出的图像数据的存储区。而且，假如图像数据被以JPEG格式存储到帧缓冲器32-34，则地址控制器35-37被作为—单一的整个地址控制器对待，并被从所述压缩电路43供应的一个片选信号CSJ激活，且基于从压缩电路43供应的一地址ADJ而指定一个要被存入相应的帧缓冲器的图像数据的存储区。此外，地址控制器35-37被从所述组合电路46供应的一个片选信号CSD激活，并基于从该组合电路46供应的一地址ADD而指定一个要被从相应的帧缓冲器中读出的图像数据的存储区。而且，地址控制器36被从所述减少电路42供应的一个片选信号CSR激活，并基于从该减少电路42供应的一地址ADR而指定一个要被存储的图像数据的存储区。
所述过滤电路38对从摄像机单元29供应的图像数据DTC执行每一种过滤，并输出图像数据DTCF。作为每一种过滤的实例，有深棕色镜，亮度调整，灰度缩放，色调二值化，轮廓增强，边缘抽取(二值化)等等。图像数据DTC被表示为YUV格式，它以3种信息表示彩色：亮度数据Y，在亮度数据Y与红数据R之间的差值数据U，和在亮度数据Y与蓝数据B之间的差值数据V。通过利用人眼对亮度变化的敏感性强于对彩色变化的敏感性，该YUV格式能够将更大量的数据赋值给亮度信息而以较小的图像损伤获得数据的高压缩比，但是为了使之显示在显示单元28上，需要将图像数据转换成RGB格式。下面列出在RGB格式的图像数据的红数据R、绿数据G、蓝数据B与YUV格式的图像数据的亮度数据Y、差值数据U、V之间的转换关系式。在此实施例中，图像数据DTC为4比特的亮度数据Y，而差值数据U和V各为2比特，即总共8比特。
Y＝R×0.299+G×0.587+B×0.114                             (1)
U＝0.654×(B-Y)+128＝-R×0.168-G×0.331+B×0.500+128      (2)
V＝0.713×(R-Y)+128＝R×0.500-G×0.419-B×0.081+128       (3)
假如从摄像机单元29供应的选择数据SL为逻辑“0”，则选择器39将从过滤电路38供应的图像数据DTCF供应给转换电路40，而假如选择数据SL为逻辑“1”，则选择器39将从过滤电路38供应的图像数据DTCF供应给减少电路41。利用上述转换关系式(1)-(3)，转换电路40将从选择器39供应的YUV格式的图像数据(4比特亮度数据Y，2比特差值数据U，2比特差值数据V)转换成RGB格式的图像数据DTT(5比特红数据R，6比特绿数据G，5比特蓝数据B)。减少电路41将从选择器39供应的YUV格式的图像数据DTCF(4比特亮度数据Y，2比特差值数据U，2比特差值数据V)减少为图像数据DTR。在此减少过程中，从选择器39供应的图像数据DTCF被每隔一行和在一行中每隔一象素地变稀疏，以便一画面的高度和宽度被减少到1/2，其面积被减少到1/4。而且，在一行中每隔一象素地变稀疏过程中，相邻图像数据的值被计算，且其计算的结果被分成两个以执行智能处理，使得斜线不是阶梯状的。
所述减少电路42将从转换电路40供应的图像数据DTT每隔两行和在一行中每隔两个象素地变稀疏，使得画面的高度和宽度被减少到1/4，其面积减少到1/16。在此情况下，所述减少电路42还对该图像数据DTT执行上述智能处理。而且，为了将被减少的图像数据DTRW存储在所述帧缓冲器33的一指定存储区内，减少电路42将图像数据DTRW供应给或门48，同时供应一写命令WRR给所述输入/输出控制器31，并供应一地址ADR和一片选信号CSR给所述地址控制器36。为了使从减少电路41供应的图像数据DTR变成上述JPEG格式，所述压缩电路43对图像数据DTR执行指定的压缩。而且，为了将被压缩的图像数据DTJW存储在被作为一单一的整个帧缓冲器的所述帧缓冲器32-34的一个指定存储区内，压缩电路43将图像数据DTJW供应给所述或门47-49，同时将一个写命令WRJ供应给该输入/输出控制器31，并将一地址ADJ和一片选信号CSJ供应给所述地址控制器35-37，该地址控制器35-37被作为一单一的整个地址控制器对待。
所述彩色增强电路44增强从帧缓冲器32供应的图像数据DTAR的彩色，以便将它显示在一构成所述显示单元28的显示器(比如液晶板)上。然后，它的处理结果被提供给所述组合电路46作为图像数据DTU。所述彩色减弱电路45使从帧缓冲器33供应的图像数据DTBR的彩色减弱，以便将它显示在一构成所述显示单元28的显示器(比如液晶板)上。然后，它的处理结果被提供给所述组合电路46作为图像数据DTN。所述组合电路46向输入/输出控制器31提供一个读出命令RDC，并向地址控制器35-37提供一个地址ADD和一个片选信号CSD，以便使图像数据DTAR，DTBR和逻辑组合数据DTCR分别从帧缓冲器32-34的指定存储区读出。根据从帧缓冲器34供应的逻辑组合数据DTCR，组合电路46将从彩色增强电路44供应的图像数据DTU和从彩色减弱电路45供应的图像数据DTN组合，其组合结果被提供给显示单元28，作为图像数据DTD被显示在显示器上。
所述或门47对从输入/输出控制器31供应的图像数据DTAW和从压缩电路43供应的图像数据DTJW执行逻辑加法，并将它供应到帧缓冲器32。所述或门48对从输入/输出控制器31供应的图像数据DTBW，从减少电路42供应的图像数据DTRW，和从压缩电路43供应的图像数据DTJW执行逻辑加法，并将它供应到帧缓冲器33。所述或门49对从输入/输出控制器31供应的逻辑组合数据DTCW和从压缩电路43供应的图像数据DTJW执行逻辑加法，并将它供应到帧缓冲器34。
接下来，将结合附图5-8所示的流程图对上述图像显示电路的操作过程进行描述。注意在图5-8中，在时间轴上每一数据和信号的相对关系只是匹配的。首先，摄像机单元29是与图5(1)所示的一个时钟CK同步的，并提供一个如图5(2)所示的垂直同步信号SCV，一个如图5(3)所示的水平同步信号SCH，和一个如图5(4)所示的图像数据DTC。在此实施例中，该图像数据DTC具有YUV格式：4比特的亮度数据Y以及各2比特的差值数据U和差值数据V，即总共8比特。而且，摄像机单元29被称为VGA(视频图形阵列)，并具有640×480象素的分辨率，即640象素/行和480行。因而，图5所示的TC1表示从摄像机单元29供应第一帧图像数据DTC所需的时间。设T为所述时钟CK的周期，则时间TC1可表示为：
TC1＝T×640×480                     (4)
再假设摄像机单元29仅仅供应30帧/秒的图像数据DTC。
因而，在图5(5)所示的时间内，过滤电路38对图5(4)所示的第一帧图像数据DTC执行上述每一种过滤，比如深棕色镜，亮度调整等等，并输出图像数据DTCF。在此情况下，假如从摄像机单元29供应逻辑“0”选择数据SL(图5中未示)，那么选择器39将从过滤电路38供应的图像数据DTCF供应给转换电路40。从而，在图5(6)所示的时间内，利用上述转换关系式(1)-(3)，转换电路40将从选择器39供应的所述第一帧的YUV格式的图像数据(4比特的亮度数据Y，2比特的差值数据U，2比特的差值数据V)转换成所述第一帧的RGB格式的图像数据DTT(5比特红数据R，6比特绿数据G，5比特蓝数据B)。
在图5(7)所示的时间内，减少电路42对从转换电路40供应的所述第一帧的RGB格式(5比特红数据R，6比特绿数据G，5比特蓝数据B)的图像数据DTT每隔两行和在一行中每隔两象素地变稀疏，使得画面的高度和宽度被减少到1/4，其面积减少到1/16。因而，从减少电路42输出的图像数据DTRW具有160象素/行和120行。就是说，图像数据DTRW的象素数与上述液晶板的象素数相同。而且，为了将被减少的图像数据DTRW存储在帧缓冲器33的一指定存储区内，减少电路42将该图像数据DTRW供应给或门48，同时向输入/输出控制器31提供一写命令WRR，向地址控制器36提供一地址ADR和一片选信号CSR。因而，根据从减少电路42提供的所述写命令WRR，输入/输出控制器31允许通过或门48将图像数据DTRW写入帧缓冲器33。而且，地址控制器36被从减少电路42供应的所述片选信号CSR激活，并根据从减少电路42供应的所述地址ADR而为要被存储的图像数据指定一存储区。因而，在图5(8)所示的时间内，所述图像数据DTRW被写入由地址控制器36指定的帧缓冲器33的所述存储区内。
而且，图5所示的TP1表示用于执行第一帧图像处理的时间，而图5所示的TD1表示用于执行将第一帧图像数据传递到一显示单元28和类似显示器上的时间，这将在下面进行描述。
如上所述，在时间TP1期间，一帧图像数据DTC被从摄像机单元29供应到图像显示电路21，且在执行完过滤、转换和减少处理之后，它被写入帧缓冲器33。在此实施例中，在时间TP1期间，MPU24自由地访问帧缓冲器32和34，以便图示数据和类似数据可以被存储在例如，帧缓冲器32内。就是说，每个均被连接到帧缓冲器32-34上的一数据总线和一地址总线是相互分开和独立的，且用于控制帧缓冲器32-34的信号也是相互分开和独立地供应的，在帧缓冲器32和34之间的总线接口是可以被MPU24统一或者独立地和分时地控制的。因而，如图6(3)所示，输入/输出控制器31向MPU24提供一个低有效的忙信号ACB，它指示出图像显示电路21当前正在访问帧缓冲器33。当该忙信号ACB变成一个“L”电平时，MPU24辨认出对帧缓冲器32和34的可访问性。
然后，在图6所示的实施例中，在图6(5)所示的时间内，MPU24向地址控制器35供应与帧缓冲器32的一图像数据存储区对应的一个片选信号CSM和一个地址ADM。MPU24还向输入/输出控制器31供应一写命令WRM以要求将图像数据写入帧缓冲器32，以及还供应要被存储在帧缓冲器32中的图像数据DTM。从而，地址控制器35被从MPU24供应的所述片选信号CSM激活，并根据从MPU24供应的所述地址ADM为要被存储在帧缓冲器32内的图像数据指定一存储区。而且，为了根据从MPU24供应的所述写命令WRM而将从MPU24供应的数据DTM存储到帧缓冲器32中，输入/输出控制器31向帧缓冲器32供应一写命令WRA，并通过或门47将数据DTM作为图像数据DTAW存储于其中。
同样，在图6(6)所示的时间内，MPU24向地址控制器37供应与帧缓冲器34的一个逻辑组合数据存储区对应的一个片选信号CSM和一个地址ADM。MPU24还向输入/输出控制器31供应一写命令WRM以要求将逻辑组合数据写入帧缓冲器34，以及还供应要被存储在帧缓冲器34中的逻辑组合数据DTM。从而，地址控制器37被从MPU24供应的所述片选信号CSM激活，并根据从MPU24供应的所述地址ADM为要被存储在帧缓冲器34内的逻辑组合数据指定一存储区。而且，为了根据从MPU24供应的所述写命令WRM而将从MPU24供应的数据DTM存储到帧缓冲器34中，输入/输出控制器31向帧缓冲器34供应一写命令WRC，并通过或门49将数据DTM作为逻辑组合数据DTCW存储于其中。
如图6(3)所示，输入/输出控制器31将忙信号ACB从“L”变化到“H”电平。然后，为了禁止将数据写入帧缓冲器32-34，输入/输出控制器31向MPU24提供一个中断信号INT，该信号具有一个“H”电平禁止写入脉冲P1，如图6(4)所示。通过MPU24将上述第一帧写入帧缓冲器32和34也可以在任何点执行，假设忙信号ACB处于“L”电平。输入/输出控制器31还向摄像机单元29提供一忙信号CB，它指示当前正在访问帧缓冲器33，如图6(2)所示。而且如图6(7)所示，一个帧起始信号FS也被从摄像机单元29供应，其周期为14.2msec。
接下来，如图7所示，在时间TD1内，执行向显示单元28等的图像数据DTD传送。时间TD1等于一垂直同步信号SCV的一个垂直回扫周期，如图7(1)所示。通过执行这种处理，从摄像机单元29供应的图像数据DTC就能够基本上被实时地显示在显示单元28上。但是，在从摄像机单元29供应的图像数据DTC的传送速率(约30msec)与显示单元28的图像显示速率(对于液晶板显示器，在13msec内)之间存在差别，这样，由摄像机单元29提供的图像数据DTC要被首先写入帧缓冲器33，正如上面所描述的，因为将从摄像机单元29供应的图像数据DTC直接供应到显示器能够导致各种缺点，比如闪烁，由于在数据传送速率与图像显示速率之间的差别造成的图像模糊，等等。然而，如上所述，在所述垂直同步信号SCV的垂直回扫周期内，将首先被写入帧缓冲器33的图像数据传送到显示单元28，能够避免上述缺点，且同时允许将从摄像机单元29供应的图像数据DTC基本上实时地显示在显示器上。
下面将结合图7和8对向显示单元28等设备进行图像数据DTD传送进行描述。
所述组合电路46向输入/输出控制器31提供一读出命令RDC，向地址控制器35-37提供一地址ADD和一片选信号CSD。从而，在图7(7)，7(11)和7(12)所示的时间内，基本上在同时，图像数据DTAR被从帧缓冲器32以2字节/象素读出，图像数据DTBR被从帧缓冲器33以1字节/象素读出，而逻辑组合数据DTCR被从帧缓冲器34以1比特/象素读出。
这样，图像数据DTAR被供应给彩色增强电路44，图像数据DTBR被供应给彩色减弱电路45，而逻辑组合数据DTCR被供应给组合电路46。这就要求，从这些每一帧读出的数据要在如图7(13)所示的一个帧起始信号FS的1个周期内执行，即在14.2msec内。此后，为了允许数据写入帧缓冲器32-34，输入/输出控制器31向MPU24提供一个中断信号INT，该信号具有一“H”电平写入-许可脉冲P2，如图7(10)所示。
而且，图7所示的TC2表示一个用于从摄像机单元29供应第二帧图像数据DTC的时间，以与上述第一帧图像数据DTC处理相同的方式执行其处理。一直到从摄像机单元29供应的第30帧，都以相同方式执行这些处理。
接下来，在图8(1)所示的一个帧起始信号FS的一个周期内，在所述彩色增强电路44、彩色减弱电路45和组合电路46中执行下列处理：在与图8(2)所示的一个垂直同步信号SAV1和图8(3)所示的一个水平同步信号SAH1同步并且被从帧缓冲器32读出之后，图8(4)所示的图像数据DTAR在图8(5)所示的时间内被所述彩色增强电路44增强彩色，然后，在与图8(6)所示的一个垂直同步信号SAV2和图8(7)所示的一个水平同步信号SAH2同步之后，它被供应到所述组合电路46作为如图8(8)所示的图像数据DTU。同样，在与图8(9)所示的一个垂直同步信号SBV1和图8(10)所示的一个水平同步信号SBH1同步并且被从帧缓冲器33读出之后，图8(11)所示的图像数据DTBR在图8(12)所示的时间内被所述彩色减弱电路45减弱彩色，然后，在与图8(13)所示的一个垂直同步信号SBV2和图8(14)所示的一个水平同步信号SBH2同步之后，它被供应到所述组合电路46作为如图8(15)所示的图像数据DTN。而且，逻辑组合数据DTCR也被供应到所述组合电路46，如图8(18)所示。
从而，在图8(19)所示的时间内，基于从帧缓冲器34供应的逻辑组合数据DTCR，一个象素一个象素地执行同步，所述组合电路46将从彩色增强电路44供应的图像数据DTU与从彩色减弱电路45供应的图像数据DTN组合，且其组合的结果被一个象素一个象素地与如图8(20)所示的一垂直同步信号SCV2同步，并与如图8(21)所示的一水平同步信号SCH2同步，该结果被供应到显示单元28作为要显示在显示器上的图像数据DTD(参见图8(22))。
下面，将结合图9对该实施例的显示组合的技术内容进行说明。在图9中，画面A是从MPU24供应的图像数据DTU(在此实施例中是说明性数据)的一个实例，并被所述彩色增强电路44增强彩色，而画面B是由摄像机单元29摄取的图像数据DTN(在此实施例中是该移动电话用户的脸)的一个实例，并被所述彩色减弱电路45减弱彩色。而且在图9中，画面C是所述逻辑组合数据DTCR的一个实例，而画面D是被组合并被显示在显示器上的图像的一个实例。在图9的画面B中，阴影部分代表不定数据。在图9的画面C中，阴影部分表示图像数据DTN，即，画面B关联逻辑“1”的逻辑组合数据DTCR，而剩余部分表示图像数据DTU，即，画面A关联逻辑“0”的逻辑组合数据DTCR。
上述的显示组合是针对静态图像的，但是它同样适用于活动图像的基本处理。下面将结合图10-12对活动图像的显示组合的技术内容进行描述。图10为显示在显示器上的被组合的活动图像的一个实例。同样，在图11中，画面A是从MPU24供应的图像数据DTU(在此实施例中是动画数据)的一个实例，并被所述彩色增强电路44增强彩色，而画面B是由摄像机单元29摄取的图像数据DTN(在此实施例中是该移动电话用户的脸)的一个实例，并且该画面被所述彩包减弱电路45减弱彩色。同样在图11中，画面C是所述逻辑组合数据DTCR的一个实例，而画面D是被组合并被显示在显示器上的图像的一个实例。在图11的画面C中，黑色部分代表图像数据DTN，即，画面B关联逻辑“1”的逻辑组合数据DTCR，而剩余部分表示图像数据DTU，即，画面A关联逻辑“0”的逻辑组合数据DTCR。同样，图12示出按照时间(从左至右)执行图11所示的一序列处理过程。
此外，该实施例具有一种将从摄像机单元29供应的图像数据DTC提供给MPU24作为照相数据的功能。将在下文解释该功能。当从摄像机单元29提供所述图像数据DTC和逻辑“1”选择数据SL时，该功能是有效的。首先，所述过滤电路38对图像数据DTC执行上述的每一种过滤处理，比如深棕色镜、亮度调整等等，并输出图像数据DTCF。接着，选择器39根据所述逻辑“1”选择数据SL，将从所述过滤电路38供应的图像数据DTCF供应给所述减少电路41。因而，所述减少电路41将从选择器39供应的YUV格式的图像数据DTCF减少为上述JPEG格式的图像数据DTR，并对该图像数据执行上述智能处理。
接下来，为了使从减少电路41供应的图像数据DTR转换成上述JPEG格式，所述压缩电路43对图像数据DTR执行指定的压缩。而且，为了将被压缩的图像数据DTJW存储在被作为一个单一的整个帧缓冲器的帧缓冲器32-34的一个指定的存储区内，压缩电路43将图像数据DTJW供应给或门47-49，同时向输入/输出控制器31提供一写命令WRJ，并向被作为一个单一的整个地址控制器的地址控制器35-37提供一地址ADJ和一片选信号CSJ。因而，根据从压缩电路43提供的所述写命令WRJ，输入/输出控制器31允许通过或门47-49将从压缩电路43提供的被压缩图像数据DTJW写入帧缓冲器32-34。而且，地址控制器35-37被作为一个单一的整个地址控制器对待，并被从压缩电路43供应的片选信号CSJ激活，且根据从压缩电路43供应的所述地址ADJ而为要被存储在相应的帧缓冲器内的图像数据指定一存储区。因而，帧缓冲器32-34被作为一个单一的整个帧缓冲器对待，且从压缩电路43供应的被压缩图像数据DTJW被存储。之后，MPU24向输入/输出控制器31提供一读出命令RDM，并向被作为一个单一的整个地址控制器的地址控制器35-37提供一片选信号CSM和一地址ADM。从而，被压缩的图像数据DTJW被从作为一个单一的整个帧缓冲器的帧缓冲器32-34读出，并通过输入/输出控制器31被提供给MPU24。
根据该实施例的结构，每个都被连接到所述帧缓冲器32-34上的数据总线和地址总线相互分开和独立，而且，用于控制所述帧缓冲器32-34的信号也是可以相互分开和独立地提供的，在帧缓冲器32和34之间的总线接口是可以被MPU24统一或者独立地和分时地控制的。而且，在所述垂直同步信号SCV的垂直回扫周期内，从摄像机单元29供应的图像数据DTC被首先写入帧缓冲器33，然后被传送到显示单元28。因而，从摄像机单元29供应的图像数据DTC能够基本上实时地被显示在显示单元28上，而没有造成各种缺点，比如闪烁、由于在数据传送速率与图像显示速率之间的差别造成的图像模糊、等等。
根据该实施例的结构，所述图像显示电路21还包括一个半导体集成电路，从而使MPU24的显示组合的负担减小，并且不要求使用具有高处理性能和高能耗的MPU。
虽然已经结合附图对本发明的实施例进行了描述，但是具体结构并不局限于此，可以对本发明的设计进行修改等等，而没有脱离本发明的范围。
虽然在上述实施例中，本发明被应用于比如，移动电话，但是本发明并不局限于此，而是能够应用于其它移动电子设备，比如笔记本/掌上/袖珍电脑，PDA，PHS，等等。
虽然在上述实施例中，由摄像机单元29摄取的说明性数据、动画数据和移动电话用户的脸被组合和显示，但是本发明并不局限于此。本发明能被应用于这样的情形，其中该移动电话用户的脸图像和从外部发射的其它移动电话用户的脸图像被组合和显示，或者应用这样的情形，其中由摄像机单元29摄取的各种静态和活动的图像数据、用于装饰其周边的每一种帧、在尽管移动电话被通电而用户未进行任何操作的情况下等候输入数据时被显示的等候画面、在所述等候画面被显示一特定时间后被显示用于防止烧坏的屏幕保护画面，以及每一种游戏画面都被组合和显示。作为每一种帧，不仅可以是静态图像还可以是活动图像。作为屏幕保护画面的一个实例，可以是一种动画图案，一种根据季节变化的特性按其在显示屏上自由地四处移动的图案。作为各种游戏画面的一个实例，可以是一种角色养育游戏，用于通过喂养或爱护选定的角色而养育它们。而且，作为显示组合的功能，还有一种用于静态或活动图像的自动反射式幻灯机功能，一种用于从一个角擦除一画面并立即显示下一画面的转场功能，等等。特别是，所述自动反射式幻灯机功能是通过将图像数据DTU和DTN之一与其中另一个组合为一个静态或者活动图像的一自动反射式幻灯机画面而使能。同样，所述转场功能是通过将图像数据DTU和DTN之一与其中另一个组合为一个转场画面而使能的，它从一个角擦除一画面并立即显示下一画面。
虽然在上述实施例中还显示出，为了向任一帧缓冲器32-34写入和从其中任一帧缓冲器读出数据，MPU24和组合电路46向输入/输出控制器31提供一写命令和一读出命令，但本发明并不局限于此。比如，MPU24和组合电路46可以向输入/输出控制器31供应意思是要求写入和读出数据的信号或者数据。
虽然在上述实施例中还显示出，所述减少电路41将从选择器39供应的图像数据DTCF每隔一行和在一行中每隔一象素地变稀疏，从而使画面的高度和宽度减少到1/2，其面积少到1/4，而且，所述减少电路42将从转换电路40供应的图像数据DTT每隔两行和在一行中每隔两个象素地变稀疏，从而使画面的高度和宽度减少到1/4，其面积减少到1/16，但本发明并不局限于此。实际上，因为减少电路41可以将YUV格式的图像数据DTCF减少为JPEG格式的图像数据DTR，而减少电路42可以将从转换电路40供应的图像数据DTT的象素数减少到显示器的显示象素数，所以要被变减少的行数和一行中的象素数不受限制。
虽然在上述实施例中还显示出，当JPEG格式的图像数据被传送到MPU24时，帧缓冲器32-34被作为一个单一的帧缓冲器对待，但是本发明并不局限于此。比如，帧缓冲器32和33，帧缓冲器33和34，或者帧缓冲器32和34可以被作为一个单一的帧缓冲器对待。
根据本发明的优选实施例可以知道，本领域的普通技术人员可以提供一种图像显示电路，其简单地包括一个帧缓冲器，一个地址控制器，一个图像数据处理电路，数据总线和地址总线。
在此图像显示电路中，本领域的普通技术人员能够知道，即使这里不提供一个用于存储从MPU供应的图像数据的帧缓冲器和一个用于存储逻辑组合数据的帧缓冲器，由摄像机摄取的图像也能被实时地显示。
图13为一结构图，示出本发明一优选实施例的一种移动电子设备，其中，通过简化图3并部分地结合图4来解释图13。
在图13中，一个帧缓冲器100对应于图3中的帧缓冲器32-34，一个地址控制器200对应于图3中的地址控制器35-37，和一个图像数据处理电路300对应于图3中的过滤电路38，选择器39，转换电路40，减少电路41和42，压缩电路43，彩色增强电路44，彩色减弱电路45和组合电路46。
正如前面说明的，在图13中可以理解本发明的重要特征，其中：一数据总线120独立于一数据总线110，该数据总线120用于将从图像数据处理电路300供应的被处理过的图像数据传送到该帧缓冲器100，数据总线110用于通过输入/输出控制器31将图像数据从MPU24传送到该帧缓冲器100而且反之亦然，一数据总线130也独立于该数据总线110，该数据总线130用于将图像数据从帧缓冲器100传送到图像数据处理电路300，因而，根据由摄像机单元29生成的图像数据，一图像被实时地显示在显示单元28上。
在图13中，附图标记310表示一控制总线，用于由图像数据处理电路300提供的被处理过的图像数据的写命令，而附图标记320表示一控制总线，用于从帧缓冲器100读出图像数据的读出命令。附图标记220和330为用于数据总线120和130上的图像数据的地址总线，而附图标记210和230为用于数据总线110上的图像数据的地址总线。
尽管已经参考具体实施例对本发明进行了完整和清楚的描述，但所附的权利要求书并不局限于此，而是被解释为对本领域普通技术人员可能进行的所有修改和可选结构的具体化，它们都属于本发明的基本教导范围之内。

Claims (18)

1.一种图像显示电路，包括：
一第一帧缓冲器，用于存储第一图像数据；
一第二帧缓冲器，用于存储由一摄像机供应的第二图像数据；
一第三帧缓冲器，用于存储逻辑组合数据，该逻辑组合数据将被用于一个象素一个象素地组合所述第一和第二图像数据；以及
一组合电路，用于利用所述逻辑组合数据组合所述第一和第二图像数据；其特征在于：
一数据总线和一地址总线，每一总线被连接到所述第一和第三帧缓冲器上，所述总线与被连接到所述第二帧缓冲器上的一数据总线和一地址总线相互分开和独立；
每个都被连接到所述第一和第三帧缓冲器上的所述数据总线和所述地址总线是可以从外部、从一个微处理器单元分时地控制的，该控制独立于被连接到所述第二帧缓冲器上的所述数据总线和所述地址总线；而且，
对于一帧，在所述第二图像数据的一个垂直同步信号的一个周期内，所述第一和第二图像数据及所述逻辑组合数据被在所述组合电路中分时地存储和组合；
所述第二图像数据的每一帧是与所述第二图像数据的一个垂直同步信号同步的，并被存储到所述第二帧缓冲器；
在将所述第二图像数据的一相应帧存储到所述第二帧缓冲器的一个周期内，所述第一图像数据和所述逻辑组合数据的每一帧被分开地和独立地从外部、从一个微处理器单元存储到所述各自的第一和第三帧缓冲器；而且，
在所述垂直同步信号的一个垂直回扫周期期间的一个规定周期内，所述组合电路利用从所述第三帧缓冲器读出的所述逻辑组合数据，一个象素一个象素地将从所述各个第一和第二帧缓冲器读出的所述第一和第二图像数据组合。
2.根据权利要求1所述的图像显示电路，其特征在于：所述组合电路将所述第一和第二图像数据的其中之一与其中另一个组合为一静态或活动图像的一个自动反射式幻灯机画面。
3.根据权利要求1所述的图像显示电路，其特征在于：所述组合电路将所述第一和第二图像数据的其中之一与其中另一个组合为一个转场画面，它从一个角擦除一画面并立即显示下一画面。
4.根据权利要求1所述的图像显示电路，其特征在于：还包括：
一个彩色增强电路，用于将从所述第一帧缓冲器读出的所述第一图像数据的彩色增强到一个可以在一显示器上显示的彩色，然后将其处理结果提供给所述组合电路；以及
一个彩色减弱电路，用于将从所述第二帧缓冲器读出的所述第二图像数据的彩色减弱到一个可以在所述显示器上显示的彩色，然后将其处理结果提供给所述组合电路。
5.根据权利要求1所述的图像显示电路，其特征在于：还包括：
一个转换电路，用于将由所述摄像机提供的所述第二图像数据转换成可在一显示器上显示的形式的第三图像数据；以及
一个第一减少电路，用于将所述第三图像数据的象素数减少到所述显示器的显示象素数。
6.根据权利要求5所述的图像显示电路，其特征在于：所述第一减少电路在减少一行中的所述第三图像数据的过程中执行智能处理，其中计算相邻图像数据的值，且其计算结果被分成两个。
7.根据权利要求1所述的图像显示电路，其特征在于：还包括：
一个第二减少电路，用于将由所述摄像机提供的所述第二图像数据减少为一个可被压缩成JPEG格式的图像数据的第四图像数据；以及
一个压缩电路，用于将所述第四图像数据压缩成所述JPEG格式的图像数据，然后将它存储到所述第一至第三帧缓冲器，所述第一至第三帧缓冲器被作为一个单一整体帧缓冲器对待。
8.根据权利要求7所述的图像显示电路，其特征在于：所述第二减少电路在减少一行中的所述第四图像数据的过程中执行智能处理，其中计算相邻图像数据的值，且其计算结果被分成两个。
9.根据权利要求1所述的图像显示电路，其特征在于：还包括一个过滤电路，用于对由所述摄像机提供的所述第二图像数据执行下列任何一项过滤处理：深棕色镜，亮度调整，灰度缩放，色调二值化，轮廓增强，边缘抽取。
10.一种移动电子设备，包括：
一个图像显示电路，它包括：
一第一帧缓冲器，用于存储第一图像数据；
一第二帧缓冲器，用于存储第二图像数据；
一第三帧缓冲器，用于存储逻辑组合数据，该逻辑组合数据将被用于一个象素一个象素地组合所述第一和第二图像数据；以及
一组合电路，用于利用所述逻辑组合数据组合所述第一和第二图像数据；
一摄像机，用于将所述第二图像数据提供给所述图像显示电路；和
一显示器，用于显示从所述图像显示电路供应的图像数据；
其特征在于：
一数据总线和一地址总线，每一总线被连接到所述第一和第三帧缓冲器上，所述总线与被连接到所述第二帧缓冲器上的一数据总线和一地址总线相互分开和独立；
每个都被连接到所述第一和第三帧缓冲器上的所述数据总线和所述地址总线是可以从外部、从一个微处理器单元分时地控制的，该控制独立于被连接到所述第二帧缓冲器上的所述数据总线和所述地址总线；以及
对于一帧，在所述第二图像数据的一个垂直同步信号的一个周期内，所述第一和第二图像数据及所述逻辑组合数据被在所述组合电路中分时地存储和组合；
所述第二图像数据的每一帧是与所述第二图像数据的一个垂直同步信号同步的，并被存储到所述第二帧缓冲器；
在将所述第二图像数据的一相应帧存储到所述第二帧缓冲器的一个周期内，所述第一图像数据和所述逻辑组合数据的每一帧被分开地和独立地从外部、从一个微处理器单元存储到所述各自的第一和第三帧缓冲器；而且，
在所述垂直同步信号的一个垂直回扫周期期间的一个规定周期内，所述组合电路利用从所述第三帧缓冲器读出的所述逻辑组合数据，一个象素一个象素地将从所述各个第一和第二帧缓冲器读出的所述第一和第二图像数据组合。
11.根据权利要求10所述的移动电子设备，其特征在于：
所述第一图像数据是下列之一：静态图像数据；活动图像数据；说明性数据；动画数据；一帧的静态/活动图像数据，用于装饰所述第二图像数据的周边；在尽管该设备被开启而用户未进行任何操作的情况下等候输入数据时被显示的等候画面；一屏幕保护画面，其在所述等候画面被显示一特定时间后被显示用于防止烧坏；一游戏画面。
12.根据权利要求1 1所述的移动电子设备，其特征在于：所述屏幕保护画面为一种动画图案，一种根据季节变化的特性按其而在显示屏上自由地四处移动的图案。
13.根据权利要求11所述的移动电子设备，其特征在于：所述游戏画面是一种角色养育游戏，用于通过用户喂养或爱护被选择的角色而养育它们。
14.一种移动电子设备，包括：
一摄像机，用于生成要被显示的图像数据；
一电路，用于处理由该摄像机提供的所述图像数据以便提供被处理过的图像数据，并生成一地址信号以确定该被处理的图像数据的存储地址；
一帧缓冲器，用于将该被处理的图像数据存储在该存储地址；
一数据总线，用于将该被处理的图像数据从该处理电路传递到该帧缓冲器；以及
一显示器，用于利用从该帧缓冲器读出的所述被处理的图像数据而显示一图像；其中所述帧缓冲器包括：
一第一存储区，用于存储从一MPU提供的图像数据；
一第二存储区，用于存储所述被处理的图像数据；以及
一第三存储区，用于存储要被用以组合从所述第一和第二存储区读出的图像数据的数据；其特征在于：
所述显示器通过利用从所述第三存储区读出的数据来显示对从所述第一和第二存储区读出的图像数据进行组合而获得的图像。
15.根据权利要求14所述的移动电子设备，其特征在于：还包括一数据总线，用于将来自所述MPU的图像数据传递到所述帧缓冲器的所述第一存储区。
16.根据权利要求14所述的移动电子设备，其特征在于：所述处理电路包括：
一个过滤电路，用于过滤由所述摄像机提供的图像数据；
一个第一减少电路，用于将被该过滤电路过滤的图像数据减少到可被压缩成JPEG格式的图像数据；以及
一个压缩电路，用于将被所述第一减少电路减少的所述图像数据压缩成所述JPEG格式的图像数据。
17.根据权利要求14所述的移动电子设备，其特征在于：所述处理电路包括：
一个过滤电路，用于过滤由所述摄像机提供的所述图像数据；
一个转换电路，用于将被所述过滤电路过滤的所述图像数据转换成可在所述显示器上显示的格式的图像数据；以及
一个第二减少电路，用于将被所述转换电路转换的所述图像数据的象素数减少到所述显示器的显示象素数。
18.根据权利要求14所述的移动电子设备，其特征在于：所述处理电路包括：
一个过滤电路，用于过滤由所述摄像机提供的所述图像数据；
一个第一减少电路，用于将被所述过滤电路过滤的所述图像数据减少到可被压缩成JPEG格式的图像数据；
一个压缩电路，用于将被所述第一减少电路减少的所述图像数据压缩成所述JPEG格式的图像数据；
一个转换电路，用于将被所述过滤电路过滤的所述图像数据转换成可在所述显示器上显示的格式的图像数据；以及
一个第二减少电路，用于将被所述转换电路转换的所述图像数据的象素数减少到所述显示器的显示象素数。
CN03120676.XA 2002-02-13 2003-02-13 图像显示电路和移动电子设备 Expired - Fee Related CN1238785C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002035136A JP2003233366A (ja) 2002-02-13 2002-02-13 表示合成回路及び携帯用電子機器
JP35136/02 2002-02-13
JP35136/2002 2002-02-13

Publications (2)

Publication Number Publication Date
CN1438571A CN1438571A (zh) 2003-08-27
CN1238785C true CN1238785C (zh) 2006-01-25

Family

ID=27654961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03120676.XA Expired - Fee Related CN1238785C (zh) 2002-02-13 2003-02-13 图像显示电路和移动电子设备

Country Status (5)

Country Link
US (1) US20030174138A1 (zh)
EP (2) EP1339037A1 (zh)
JP (1) JP2003233366A (zh)
CN (1) CN1238785C (zh)
HK (1) HK1058569A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005115896A (ja) * 2003-10-10 2005-04-28 Nec Corp 通信装置及び通信方法
US20070038939A1 (en) * 2005-07-11 2007-02-15 Challen Richard F Display servers and systems and methods of graphical display
US7847793B2 (en) * 2005-12-08 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Control circuit of display device, and display device and electronic appliance incorporating the same
KR100852615B1 (ko) * 2006-04-27 2008-08-18 팅크웨어(주) 계절 및 지형 변화에 따른 지도 표현 방법 및 시스템
US8412269B1 (en) * 2007-03-26 2013-04-02 Celio Technology Corporation Systems and methods for providing additional functionality to a device for increased usability
JP5255397B2 (ja) * 2008-10-15 2013-08-07 パナソニック株式会社 画像表示方法、および表示器
JP5634128B2 (ja) * 2010-05-24 2014-12-03 三菱電機株式会社 映像表示方法
EP3297241B1 (en) * 2012-10-11 2019-02-27 Samsung Electronics Co., Ltd. Method for receiving media data
US10339544B2 (en) * 2014-07-02 2019-07-02 WaitTime, LLC Techniques for automatic real-time calculation of user wait times
US10782765B2 (en) * 2016-01-13 2020-09-22 Samsung Electronics Co., Ltd Method and electronic device for outputting image

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12398A (en) * 1855-02-13 Improvement in plows
US13161A (en) * 1855-07-03 Mill-step
JPS63178294A (ja) * 1987-01-20 1988-07-22 日本電気株式会社 図形表示装置
US4907086A (en) * 1987-09-04 1990-03-06 Texas Instruments Incorporated Method and apparatus for overlaying a displayable image with a second image
US5610630A (en) * 1991-11-28 1997-03-11 Fujitsu Limited Graphic display control system
US5289577A (en) * 1992-06-04 1994-02-22 International Business Machines Incorporated Process-pipeline architecture for image/video processing
JPH06266844A (ja) * 1992-08-20 1994-09-22 Internatl Business Mach Corp <Ibm> ラスタデータ画像とベクトルデータ画像との区別方法及び区別装置
AU2273895A (en) * 1994-03-23 1996-10-16 Futurevision Of America Corp. Interactive advertising system and device
US5544306A (en) * 1994-05-03 1996-08-06 Sun Microsystems, Inc. Flexible dram access in a frame buffer memory and system
US5982390A (en) * 1996-03-25 1999-11-09 Stan Stoneking Controlling personality manifestations by objects in a computer-assisted animation environment
JP3419645B2 (ja) * 1997-03-14 2003-06-23 株式会社日立国際電気 動画像編集方法
JP3681528B2 (ja) * 1997-12-22 2005-08-10 株式会社ルネサステクノロジ グラフィックプロセッサ及びデータ処理システム
US6157396A (en) * 1999-02-16 2000-12-05 Pixonics Llc System and method for using bitstream information to process images for use in digital display systems
US6754279B2 (en) * 1999-12-20 2004-06-22 Texas Instruments Incorporated Digital still camera system and method
US6888577B2 (en) * 2000-01-24 2005-05-03 Matsushita Electric Industrial Co., Ltd. Image compositing device, recording medium, and program
WO2001055969A1 (fr) * 2000-01-28 2001-08-02 Namco Ltd. Systeme de jeu et procede de creation d'image
US6731952B2 (en) * 2000-07-27 2004-05-04 Eastman Kodak Company Mobile telephone system having a detachable camera / battery module
US6791553B1 (en) * 2000-11-17 2004-09-14 Hewlett-Packard Development Company, L.P. System and method for efficiently rendering a jitter enhanced graphical image

Also Published As

Publication number Publication date
EP1339037A1 (en) 2003-08-27
CN1438571A (zh) 2003-08-27
EP1638074A3 (en) 2008-03-12
JP2003233366A (ja) 2003-08-22
US20030174138A1 (en) 2003-09-18
HK1058569A1 (en) 2004-05-21
EP1638074A2 (en) 2006-03-22

Similar Documents

Publication Publication Date Title
US20230282162A1 (en) Display screen frequency conversion method, ddic chip, and terminal
CN1162832C (zh) 图像显示装置
CN112055875B (zh) 电子显示器部分图像帧更新系统和方法
CN1064820A (zh) 图像处理装置和外部存储单元
CN1238785C (zh) 图像显示电路和移动电子设备
JP4200942B2 (ja) 表示コントローラ、電子機器及び画像データ供給方法
WO2002035512A1 (fr) Dispositif d&#34;affichage d&#34;image
CN1428762A (zh) 显示驱动控制电路
CN106339061A (zh) 一种移动终端及其运行应用程序的方法
CN1655593A (zh) 用直接存储器访问翻转或旋转数字图像的相机接口和方法
US9607574B2 (en) Video data compression format
WO2019042125A1 (zh) 显示装置的控制方法及控制电路
CN117241145A (zh) 终端设备及创建/显示hdr图像的方法
CN1809869A (zh) 存储控制器和用于平板显示器的数据驱动器
CN1725291A (zh) 信息处理设备及显示控制方法
CN1744684A (zh) 视频显示控制设备和视频显示控制方法
US6466204B1 (en) Color LCD interface circuit in a portable radio terminal
US8498332B2 (en) Chroma supression features
JP2008040272A (ja) 液晶表示装置、撮像装置、液晶表示方法及びプログラム
CN1825934A (zh) 处理多媒体信息的方法和系统
JP2005221853A (ja) コントローラドライバ，携帯端末，及び表示パネル駆動方法
CN1283362A (zh) 减少网络应用数据电视显示中的闪烁的方法与设备
CN109214977A (zh) 图像处理装置及其控制方法
CN101399891A (zh) 数字相框及其影像强化方法
JP2011097279A (ja) データ処理回路、集積回路装置及び電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1058569

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060125

Termination date: 20120213