CN1228859C - Soi金属氧化物半导体场效应晶体管 - Google Patents
Soi金属氧化物半导体场效应晶体管 Download PDFInfo
- Publication number
- CN1228859C CN1228859C CN 02106276 CN02106276A CN1228859C CN 1228859 C CN1228859 C CN 1228859C CN 02106276 CN02106276 CN 02106276 CN 02106276 A CN02106276 A CN 02106276A CN 1228859 C CN1228859 C CN 1228859C
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon
- gate
- branch
- contact window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 230000005669 field effect Effects 0.000 title claims abstract description 27
- 229910044991 metal oxide Inorganic materials 0.000 title abstract description 12
- 150000004706 metal oxides Chemical class 0.000 title abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 92
- 229920005591 polysilicon Polymers 0.000 claims abstract description 92
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- 239000010703 silicon Substances 0.000 claims abstract description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000002955 isolation Methods 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims description 12
- 229910021332 silicide Inorganic materials 0.000 claims description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims 9
- 238000007254 oxidation reaction Methods 0.000 claims 9
- 238000010586 diagram Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明揭露一种SOI金属氧化物半导体场效应晶体管，其包含一半导体基板、一层埋层氧化硅层、一硅层，并包含多个浅槽隔绝区域、一本体、一源极、一漏极、与一本体接触窗区域，其皆位于所述硅层中，其中所述本体接触窗区域位于所述源极的同一侧并且与所述通道区域分离。本发明的晶体管更包含一层栅极氧化硅层、一多晶硅栅极与一分支多晶硅层，所述分支多晶硅层与所述多晶硅栅极呈T形连接，其延伸经过所述源极并超过所述本体接触窗区域。本发明的晶体管更包含一栅极接触窗，所述栅极接触窗位于所述多晶硅栅极的延伸线上并连接至所述多晶硅栅极。
Description
技术领域
本发明关于一种SOI金属氧化物半导体场效应晶体管的结构，特别是关于一种具本体系结源极(body-tied-to-source)结构的SOI金属氧化物半导体场效应晶体管的布局。
背景技术
绝缘层上硅层(Silicon On Insulator；SOI)的技术近年来备受重视并且有长足的发展。由于埋层氧化硅层(buried oxide layers)的极佳绝缘效果，采用SOI技术所制作的元件具有切换速率快、低耗能耗电、与良好辐射免疫性(radation immunity)等等优点。在本说明书中，一律将利用SOI技术所制作的金属氧化物半导体场效应晶体管称为SOI金属氧化物半导体场效应晶体管。
由于用以形成SOI金属氧化物半导体场效应晶体管的本体(body)隔绝于半导体基板，导致SOI金属氧化物半导体场效应晶体管通常处于电性的悬浮状态(electronically floating)，因此特别是在电流灵敏的电路(current-sensitive circuit)中会产生严重的问题。首先请参考图1，已知技术在元件通道的边缘开启多个本体接触窗中(body contacts)，其包含源极10、源极接触窗11、漏极20、漏极接触窗21、本体接触窗区域30、多晶硅栅极40、以及栅极接触窗42，如图1所示。然而其缺点是需要设计额外的本体端点(bodyterminal)并且需要特别复杂的绕线(routing)。尤有甚者，如此的设计导致当通道长度缩减或通道宽度拉长时，其汲取能力(pick-up capability)将大幅下降。为了克服上述问题，T.G.W.Blake在美国专利第4,695,213号专利中揭露一种具本体极至源极连接的SOI晶体管(Silicon-On-Insulator Transistor With Body Node to Source Note Connection)，如图2所示，其包含源极10、源极接触窗11、漏极20、漏极接触窗21、本体接触窗区域30、多晶硅栅极40、以及栅极接触窗42。在该已知技艺中主要是在源极区10以一道额外的P型离子注入来连接栅极下方的本体，而本体的接触窗与源极的接触窗透过硅层表面的金属硅化物层加以连接。本技术确实可以避免本体接触窗的冗馀绕线，但是该道额外的P型离子注入却造成严重的限制。在此已知技术的设计下通道长度不可过短，以免该道额外的P型离子注入覆盖到漏极区域；另外，该道额外的P型离子注入在靠近主动元件区的部分亦会影响元件的效能。
另外，Ching-Hsiang Hsu与Mong-Song Liang在美国专利第4,804,858号专利中揭露一种具有本体接触窗的SOI金属氧化物半导体场效应晶体管(Body contacted SOI MOSFET)，其布局图如图3所示，其包含源极10、源极接触窗11、漏极20、漏极接触窗21、本体接触窗区域30、多晶硅栅极40、以及栅极接触窗42。然而其通道长度不可过短的限制依旧存在。
另一方面，J.B.Kuang、J.P.Pennings、与M.ll.Wood等人在美国专利第6,177,708号专利中揭露一种SOI金属氧化物半导体场效应晶体管的本体接触窗结构(SOI FET Body Contact Structure)，其布局图如图4所示，其提供了一种新的结构，足以避免上述通道长度不可过短的限制，其包含源极10、源极接触窗11、漏极20、漏极接触窗21、本体接触窗区域30、多晶硅栅极40、以及栅极接触窗42。然而，上述该道额外的P型离子注入影响主动区域效能的缺点依旧存在，同样地，其对于宽通道元件所造成的不利影响亦没有改善。
发明内容
本发明的主要目的在于提供一种SOI金属氧化物半导体场效应晶体管的结构。
本发明的另一目的在于提供一种具本体系结源极(body-tied-to-source)结构的SOI金属氧化物半导体场效应晶体管的布局。
本发明的第一实施例揭露一种SOI金属氧化物半导体场效应晶体管，其包含一半导体基板、一层埋层氧化硅层、一硅层、与多个浅槽隔绝区域，其中所述埋层氧化硅层位于所述半导体基板表面上，所述硅层位于所述埋层氧化硅层之上，所述浅槽隔绝区域位于所述硅层中。
本发明的第一实施例更包含一本体、一源极、一漏极、与一本体接触窗区域，其皆位于所述硅层中，其中所述源极与漏极之间包含一通道区域，其中所述本体接触窗区域位于所述源极的同一侧并且与所述通道区域分离；另包含一层栅极氧化硅层，其中所述栅极氧化硅层位于所述本体上方。
本发明的第一实施例更包含一多晶硅栅极与一分支多晶硅层，其皆在所述栅极氧化硅层的上方，其中所述多晶硅栅极位于所述通道区域的上方，所述分支多晶硅层与所述多晶硅栅极呈T形连接，其延伸经过所述源极并超过所述本体接触窗区域；更包含一栅极接触窗，所述栅极接触窗位于所述多晶硅栅极的延伸线上并连接至所述多晶硅栅极。
本发明的第一实施例揭露一种SOI金属氧化物半导体场效应晶体管，其包含一半导体基板、一层埋层氧化硅层、一硅层、与多个浅槽隔绝区域，其中所述埋层氧化硅层位于所述半导体基板表面上，所述硅层位于所述埋层氧化硅层之上，所述浅槽隔绝区域位于所述硅层中。
本发明的第二实施例更包含一本体、一源极、一漏极、与一本体接触窗区域，其皆位于所述硅层中，其中所述源极与漏极之间包含一通道区域，其中所述本体接触窗区域位于所述源极的同一侧并且与所述通道区域分离；亦包含一层栅极氧化硅层，其中所述栅极氧化硅层位于所述本体上方。
本发明的第二实施例更包含一多晶硅栅极、以及多个分支多晶硅层，其皆在所述栅极氧化硅层的上方，其中所述多晶硅栅极位于所述通道区域的上方，所述多个分支多晶硅层分别与所述多晶硅栅极呈T形连接，其延伸经过所述源极并超过所述本体接触雷区域；更包含多个栅极接触窗，所述栅极接触窗的个数与所述分支多晶硅层的个数相同，每一栅极接触窗分别位于其所对应的分支多晶硅层的延伸线上并分别连接至所述对应的分支多晶硅层。
附图说明
图1为已知技术中形成SOI金属氧化物半导体场效应晶体管的布局图；
图2为另一已知技术中形成SOI金属氧化物半导体场效应晶体管的布局图；
图3为另一已知技术中形成SOI金属氧化物半导体场效应晶体管的布局图；
图4为另一已知技术中形成SOI金属氧化物半导体场效应晶体管的布局图；
图5为本发明第一实施例中形成SOI金属氧化物半导体场效应晶体管的布局图；
图6为本发明第二实施例中形成SOI金属氧化物半导体场效应晶体管的布局图；
图7A为图5的A-A方向的横剖面结构图；
图7B为图5的B-B方向的横剖面结构图；
图7C为图5的C-C方向的横剖面结构图。
图号说明：1-半导体基板，2-埋层氧化硅层，3-浅槽隔绝区域，4-本体，5-栅极氧化硅层，10-源极，11-源极接触窗，20-漏极，21-漏极接触窗，30-本体接触窗区域，40-多晶硅栅极，41-分支多晶硅层，42-栅极接触窗，50-硅化金属层。
具体实施方式
本发明关于一种SOI金属氧化物半导体场效应晶体管的结构，特别是关于一种具本体系结源极(bodyhed-to-source)结构的SOI金属氧化物半导体场效应晶体管的布局。
本发明的第一实施例请参考图5，其为利用本发明技术所形成的SOI金属氧化物半导体场效应晶体管的布局，其制程结果的横剖面图亦请一并参考图7A(A-A方向)、及图7B(B-B方向)、及图7C(C-C方向)。
在本发明第一实施例的布局中，包含源极10、源极接触窗11、漏极20、漏极接触窗21、本体接触窗区域30、多晶硅栅极40、分支多晶硅层41、以及栅极接触窗42，如图5所示。另外在制程结果的横剖面图图7A(A-A方向)、图7B(B-B方向)、及图7C(c-c方向)中，除了上述源极10、漏极20、本体接触窗区域30、多晶硅栅极40、分支多晶硅层41之外，更包含用以制作SOI金属氧化物半导体场效应晶体管的半导体基板1、埋层氧化硅层2、多个浅槽隔绝区域(shallow trench isolation；STI)3、本体4、栅极氧化硅层5、硅层6以及硅化金属层50。其中所述埋层氧化硅层2位于半导体基板1表面上，所述硅层6位于所述埋层氧化硅层2之上，所述浅槽隔绝区域3位于所述硅层6中。所述本体4、源极10、漏极20、本体接触窗区域30亦位于所述硅层6中。所述栅极氧化硅层5位于所述本体4上方，所述多晶硅栅极40与分支多晶硅层41更在所述栅极氧化硅层5的上方。
其中，本体接触窗区域30是属于P型浓掺杂，其位于源极10的同一侧，可降低布局所占据的基板面积。所述本体接触窗区域30并且与通道区域(亦即N型掺杂的源极10与N型掺杂的漏极20间的区域)分离，使其对元件的不良影响降至最低，尤其是可以避免原先因为顾虑本体接触窗区域30会与漏极20重叠致使必须对通道长度的缩减予以设限的情形。
本发明第一实施例的重点之一在于多晶硅栅极40上连接出额外的分支多晶硅层41，其中所述分支多晶硅层41与多晶硅栅极40形成了T形连接，使得P型掺杂的本体4位于分支多晶硅层41之下，得以将所述通道区域和所述本体接触窗区域30连接在一起。所述本体接触窗区域30位于所述多晶硅栅极40的延伸线上，并与所述多晶硅栅极40相连接。
所述分支多晶硅层41分别有P型及N型的掺杂，利用一层位于多晶硅栅极40上的硅化金属层50可将其短路。所述硅化金属层50位于所述源极10、漏极20、本体接触窗区域30、多晶硅栅极40和分支多晶硅层41之上。此外，所述本体接触窗区域30和N型掺杂的源极10利用所述硅化金属层50连接在一起。
所述分支多晶硅层41延伸经过源极10并超过本体接触窗区域30，以确保所述P型掺杂的本体4可连接至所述本体接触窗区域30。所述分支多晶硅层41并可藉由所述多晶硅栅极40连接至栅极接触窗42，如图5所示。
接下来请参考图6，其为本发明第二实施例所揭露的布局图。本发明的第二实施例除了源极10、源极接触窗11、漏极20、漏极接触窗21、本体接触窗区域30、以及多晶硅栅极40与第一实施例相同之外，更包含第一分支多晶硅层41a与第二分支多晶硅层41b，其分别连接至第一栅极接触窗42a与第二栅极接触窗42b。其中所述第一分支多晶硅层41a与第二分支多晶硅层41b分别与所述多晶硅栅极加呈T型连接，其并且延伸经过源极10并超过本体接触窗区域30。所述第一栅极接触窗42a与第二栅极接触窗42b分别位于所述第一分支多晶硅层41a与第二分支多晶硅层41b的延伸线上并分别连接至所述第一分支多晶硅层41a与第二分支多晶硅层41b，其中所述第一栅极接触窗42a与第二栅极接触窗42b与源极10同一侧。本实施例的布局的优点在于可设计更多的栅极接触窗42，以降低多晶硅栅极40导线的电阻-电容延迟效应(R-C delay effect)，提高元件的切换速率。
若有必要，本发明的其他实施例更可设计更多的分支多晶硅层41与栅极接触窗42组，其可因应具极宽通道的元件的需求，以提高其本体接触窗区域30的汲取效能(Pick-up capability)，并可进一步降低多晶硅栅极40导线的电阻-电容延迟效应(R-C de1ay effect)。
特别强调的是，本发明各实施例的布局可同时适用于N型金属氧化物半导体场效应晶体管及P型金属氧化物半导体场效应晶体管，为避免说明冗长且重复，本实施例仅举N型金属氧化物半导体场效应晶体管的布局为例；至于将本发明适用在P型金属氧化物半导体场效应晶体管的实施例，则仅要将上述实施例中的每一个N型及P型互换即可。
以上所述利用较佳实例详细叙述本发明，而非限制本发明的范围，而且熟知此技术领域人士皆能明了，适当而细微的改变与调整，能将不失本发明的要义所在，故都应视为本发明进一步实施状况。
Claims (6)
1.一种SOI金属氧化物半导体场效应晶体管，其包含：一半导体基板、一层埋层氧化硅层、一硅层、与多个浅槽隔绝区域，其中所述埋层氧化硅层位于所述半导体基板表面上，所述硅层位于所述埋层氧化硅层之上，所述浅槽隔绝区域位于所述硅层中；
一本体、一源极、一漏极、与一本体接触窗区域，其皆位于所述硅层中，其中所述源极与漏极之间包含一通道区域，其中所述本体接触窗区域位于所述源极的同一侧并且与所述通道区域分离；
一层栅极氧化硅层，其中所述栅极氧化硅层位于所述本体上方；
一多晶硅栅极与一分支多晶硅层，其皆在所述栅极氧化硅层的上方，其中所述多晶硅栅极位于所述通道区域的上方，所述分支多晶硅层与所述多晶硅栅极呈T形连接，其延伸经过所述源极并超过所述本体接触窗区域；以及
一栅极接触窗，所述栅极接触窗位于所述多晶硅栅极的延伸线上并连接至所述多晶硅栅极。
2.如权利要求1所述的SOI金属氧化物半导体场效应晶体管，其特征在于：更包含一层硅化金属层，其中所述硅化金属层位于所述源极、漏极、本体接触窗区域、多晶硅栅极和分支多晶硅层之上，并用以连接所述本体接触窗区域和所述源极。
3.一种SOI金属氧化物半导体场效应晶体管，其包含：
一半导体基板、一层埋层氧化硅层、一硅层、与多个浅槽隔绝区域，其中所述埋层氧化硅层位于所述半导体基板表面上，所述硅层位于所述埋层氧化硅层之上，所述浅槽隔绝区域位于所述硅层中；
一本体、一源极、一漏极、与一本体接触窗区域，其皆位于所述硅层中，其中所述源极与漏极之间包含一通道区域，其中所述本体接触窗区域位于所述源极的同一侧并且与所述通道区域分离；
一层栅极氧化硅层，其中所述栅极氧化硅层位于所述本体上方；
一多晶硅栅极、第一分支多晶硅层与第二分支多晶硅层，其皆在所述栅极氧化硅层的上方，其中所述多晶硅栅极位于所述通道区域的上方，所述第一分支多晶硅层与第二分支多晶硅层分别与所述多晶硅栅极呈T形连接，其延伸经过所述源极并超过所述本体接触窗区域；以及
第一栅极接触窗与第二栅极接触窗，所述第一栅极接触窗与第二栅极接触窗分别位于所述第一分支多晶硅层与第二分支多晶硅层的延伸线上并分别连接至所述第一分支多晶硅层与第二分支多晶硅层。
4.如权利要求3所述的SOI金属氧化物半导体场效应晶体管，其特征在于：更包含一层硅化金属层，其中所述硅化金属层位于所述源极、漏极、本体接触窗区域、多晶硅栅极和分支多晶硅层之上，并用以连接所述本体接触窗区域和所述源极。
5.一种SOI金属氧化物半导体场效应晶体管，其包含：
一半导体基板、一层埋层氧化硅层、一硅层、与多个浅槽隔绝区域，其中所述埋层氧化硅层位于所述半导体基板表面上，所述硅层位于所述埋层氧化硅层之上，所述浅槽隔绝区域位于所述硅层中；
一本体、一源极、一漏极、与一本体接触窗区域，其皆位于所述硅层中，其中所述源极与漏极之间包含一通道区域，其中所述本体接触窗区域位于所述源极的同一侧并且与所述通道区域分离；
一层栅极氧化硅层，其中所述栅极氧化硅层位于所述本体上方；
一多晶硅栅极、以及多个分支多晶硅层，其皆在所述栅极氧化硅层的上方，其中所述多晶硅栅极位于所述通道区域的上方，所述多个分支多晶硅层分别与所述多晶硅栅极呈T形连接，其延伸经过所述源极并超过所述本体接触窗区域；以及
多个栅极接触窗，所述栅极接触窗的个数与所述分支多晶硅层的个数相同，每一栅极接触窗分别位于其所对应的分支多晶硅层的延伸线上并分别连接至所述对应的分支多晶硅层。
6.如权利要求5所述的SOI金属氧化物半导体场效应晶体管，其特征在于：更包含一层硅化金属层，其中所述硅化金属层位于所述源极、漏极、本体接触窗区域、多晶硅栅极和分支多晶硅层之上，并用以连接所述本体接触窗区域和所述源极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02106276 CN1228859C (zh) | 2002-04-08 | 2002-04-08 | Soi金属氧化物半导体场效应晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02106276 CN1228859C (zh) | 2002-04-08 | 2002-04-08 | Soi金属氧化物半导体场效应晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1450655A CN1450655A (zh) | 2003-10-22 |
| CN1228859C true CN1228859C (zh) | 2005-11-23 |
Family
ID=28680196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02106276 Expired - Lifetime CN1228859C (zh) | 2002-04-08 | 2002-04-08 | Soi金属氧化物半导体场效应晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1228859C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102117834B (zh) * | 2011-01-19 | 2012-12-19 | 北京大学 | 一种带杂质分凝的复合源mos晶体管及其制备方法 |
| US9620640B2 (en) * | 2013-11-04 | 2017-04-11 | Mediatek Inc. | Body-contact metal-oxide-semiconductor field effect transistor device |
| CN109920846B (zh) * | 2019-03-11 | 2023-11-03 | 长江存储科技有限责任公司 | 晶体管及其形成方法、存储器 |
-
2002
- 2002-04-08 CN CN 02106276 patent/CN1228859C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1450655A (zh) | 2003-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4689977B2 (ja) | 高スイッチングスピードのための横方向パワーｍｏｓｆｅｔ | |
| US10396166B2 (en) | Semiconductor device capable of high-voltage operation | |
| US7482670B2 (en) | Enhancing strained device performance by use of multi narrow section layout | |
| US20170263761A1 (en) | Semiconductor device capable of high-voltage operation | |
| US10879389B2 (en) | Semiconductor device capable of high-voltage operation | |
| JP2002158350A5 (zh) | ||
| KR20190029942A (ko) | 수직 채널을 가지는 반도체 소자 및 그 제조 방법 | |
| CN1196582A (zh) | 半导体装置 | |
| CN1734784A (zh) | 绝缘横向双扩散金属氧化物半导体（ldmos）集成电路技术 | |
| CN1290191C (zh) | 集成电路器件及其制造方法 | |
| CN102569392B (zh) | Ldmos晶体管、布局方法和制作方法 | |
| US6982461B2 (en) | Lateral FET structure with improved blocking voltage and on resistance performance and method | |
| CN1228859C (zh) | Soi金属氧化物半导体场效应晶体管 | |
| KR940001505B1 (ko) | 반도체장치 | |
| CN1310479A (zh) | 半导体器件 | |
| JPH04363069A (ja) | 縦型半導体装置 | |
| JP4228594B2 (ja) | 半導体装置の製造方法 | |
| CN108022926B (zh) | 半导体器件及其形成方法 | |
| US11637200B2 (en) | Power semiconductor device | |
| CN107146814A (zh) | 高压半导体装置及其制造方法 | |
| US8598659B2 (en) | Single finger gate transistor | |
| JPH1145999A (ja) | 半導体装置およびその製造方法ならびに画像表示装置 | |
| JPH01111378A (ja) | 縦型ｍｏｓ ｆｅｔ | |
| JP2004288873A (ja) | 半導体装置 | |
| US10978586B2 (en) | Switching device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20051123 |