CN1219030A - 在低电源电压时也必定能操作的电平移动器电路 - Google Patents
在低电源电压时也必定能操作的电平移动器电路 Download PDFInfo
- Publication number
- CN1219030A CN1219030A CN98124911A CN98124911A CN1219030A CN 1219030 A CN1219030 A CN 1219030A CN 98124911 A CN98124911 A CN 98124911A CN 98124911 A CN98124911 A CN 98124911A CN 1219030 A CN1219030 A CN 1219030A
- Authority
- CN
- China
- Prior art keywords
- channel transistor
- node
- terminal
- drain
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015556 catabolic process Effects 0.000 claims abstract description 58
- 230000006378 damage Effects 0.000 claims description 30
- 230000002265 prevention Effects 0.000 claims description 19
- 230000001133 acceleration Effects 0.000 claims description 4
- 239000000758 substrate Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 101150110971 CIN7 gene Proteins 0.000 description 7
- 101150110298 INV1 gene Proteins 0.000 description 7
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
一种电平移动器电路中,四个P沟道晶体管(MP7，MP8，MP9，MP10)串联连接在节点(＃1,＃2)与VCC/GND信号(IN2)之间,以固定N沟道晶体管(MN3,MN4)的节点电位于VCC/GND。连接于节点(＃1,＃2)的P沟道晶体管(MP9,MP10)具有连接于GND的栅极,作为击穿电压BVds的反措施。连接于VCC/GND信号(IN2)的P沟道晶体管(MP7,MP8)具有分别直接连接于一个倒相器(INV1)的输入端(IN1)和输出端的栅极。
Description
本发明涉及一种在半导体集成电路中使用的电平转换电路，更具体地讲，是一种在低电平下进行电平转换的电平移动器电路。
众所周知，金属氧化物半导体(MOS)晶体管分类成N沟道MOS晶体管和P沟道MOS晶体管。每个N沟道晶体管形成在一个P阱基底上，而每个P沟道晶体管是形成在一个N阱基底上。此外，每个MOS晶体管具有栅极，漏极和源极。每个MOS晶体管可以有一个一般连接于其源极的反栅(backgate)极。
以下面将结合附图3详细说明的方式，一个现有的电平移动器电路包括一个倒相器，第一至第六P沟道MOS晶体管，和第一至第四N沟道MOS晶体管。倒相器将输入信号倒相以产生一个倒相的输入信号。第一P沟道MOS晶体管有一个施加了电源电压的源极，和一个施加了输入信号的栅极。第二P沟道MOS晶体管有一个施加了电压电压的源极，和一个施加了倒相输入信号的栅极。第一N沟道MOS晶体管有一个连接于第一节点的漏极，一个连接于第二节点的栅极，和一个施加了电平移动可变电压的源极。第二N沟道MOS晶体管有一个连接于第二节点的漏极，一个连接于第一节点的栅极，和一个施加了电平移动可变电压的源极。
第三P沟道MOS晶体管连接在第一P沟道MOS晶体管的漏极与倒相输出端之间。第三P沟道MOS晶体管有一个施加了开关信号的栅极。第三P沟道MOS晶体管作为一个防止第一P沟道MOS晶体管击穿的第一击穿防止装置使用。第四P沟道MOS晶体管连接在第二P沟道MOS晶体管的漏极与一个非倒相输出端之间。第四P沟道MOS晶体管有一个施加了开关信号的栅极。第四P沟道MOS晶体管作为一个防止第二P沟道MOS晶体管击穿的第二击穿防止装置使用。
第三N沟道MOS晶体管在第一节点(第一N沟道MOS晶体管的漏极)与倒相输出端之间。第三N沟道MOS晶体管作为一个防止第一N沟道MOS晶体管的栅极毁坏的第一栅极破坏防止装置使用。第四N沟道MOS晶体管在第二节点(第二N沟道MOS晶体管的漏极)与非倒相输出端之间。第四N沟道MOS晶体管作为一个防止第二N沟道MOS晶体管的栅极毁坏的第二栅极破坏防止装置使用。
第五P沟道MOS晶体管有一个施加了开关信号的源极，一个连接于第二节点的栅极，和一个连接于第一节点的漏极。第六P沟道MOS晶体管有一个施加了开关信号的源极，一个连接于第一节点的栅极，和一个连接于第二节点的漏极。第一和第六P沟道MOS晶体管的组合可以用作加速信号开关速度的加速装置。
但是，当电源电压是一个低电压时，现有的电平移动器电路产生了一个问题。这是因为在现有电平移动器电路中没有发生倒相和非倒相输出信号的信号开关，尽管以下面将说明的方式进行了输入信号的开关。
因此，本发明的一个目的是要提供一种尽管操作电源电压是低电压也能够必然地操作的电平移动器电路。
本发明的其它目的将随说明的展开得到清楚的解释。
可利用本发明的一种电平移动器电路具有一个施加了一低电平输入信号的输入端，一个施加了一开关信号的开关端，一个用于输出具有与输入信号相倒相位的倒相输出信号的倒相输出端，一个用于输出具有与输入信号相同相位的非倒相输出信号的非倒相输出端，一个施加了电源电压的电源端，和一个施加了用于从零电压至一预定负电压改变输入信号的低电平的电平移动可变电压的可变电压端。电平移动器电路响应开关信号执行对输入信号的电平转换操作。当开关信号指示电平移动时，电平移动器电路把倒相输出信号和非倒相输出信号的低电平移动到电平移动可变电压。
根据本发明的一个方面，上述电平移动器电路包括一个连接于输入端、用于将输入信号倒相的倒相器。倒相器具有一个用于产生倒相输入信道的输出端。第一P沟道晶体管具有一个连接于电源端的源极，一个连接于输入端的栅极，和一个漏极。第二P沟道晶体管有一个连接于电源端的源极，一个连接于所述倒相器输出端的栅极，和一个漏极。第一N沟道晶体管有一个连接于可变电压端的源极，一个连接于第一节点的漏极，和一个连接于第二节点的栅极。第二N沟道晶体管有一个连接于可变电压端的源极，一个连接于第二节点的漏极，和一个连接于第一节点的栅极。连接在第一P沟道晶体管漏极与倒相输出端之间的第一击穿防止装置防止了第一P沟道晶体管击穿。连接在第二P沟道晶体管漏极与非倒相输出端之间的第二击穿防止装置防止了第二P沟道晶体管的击穿。连接于第一节点、开关端和倒相输出端的第一栅极破坏防止装置防止了第一N沟道晶体管栅极的毁坏。连接于第二节点、开关端和非倒相输出端的第二栅极破坏防止装置防止了第二N沟道晶体管栅极的毁坏。连接在第一和第二节点与开关端之间的加速装置使信号的开关速度加快。连接于输入端、开关端和第一节点的第一节点电位固定装置固定了第一节点的电位。连接于倒相器输出端、开关端和第二节点的第二节点电位固定装置固定了第二节点的电位。
在上述的电平移动器电路中，第一P沟道晶体管、第一击穿防止装置和第一栅极破坏防止装置可以省略，并且可以把第一节点直接连接到倒相输出端。此外，可以省略加速装置。
图1是一个基本电平移动器电路的电路图；
图2是一个现有电平移动器电路的电路图；
图3示出了在说明图2所示电平移动器电路操作中使用的时间图；
图4是根据本发明的第一实施例的一个电平移动器电路的电路图；
图5是根据本发明的第二实施例的一个电平移动器电路的电路图；
图6是根据本发明的第三实施例的一个电平移动器电路的电路图；
图7是根据本发明的第四实施例的一个电平移动器电路的电路图；
图8是根据本发明的第五实施例的一个电平移动器电路的电路图；
图9是根据本发明的第六实施例的一个电平移动器电路的电路图。
以下参考图1对一个在低电平下执行电平转换的基本电平移动器电路进行说明，以便更好地理解本发明。在图1中，参考符号IN1指示一个输入信号或一个输入端，参考符号OUTA指示一个倒相输出信号或一个倒相输出端，和参考符号OUTB指示一个非倒相输出信号或一个非倒相输出端。此外，参考符号VCC指示一个电源电压或一个电源端，参考符号VNEG指示一个可变电压端或一个电平移动可变电压。电平移动可变电压VNEG在零电压和一个预定负电压之间变动。
图示的电平移动器电路包括一个倒相器INV1，第一和第二P沟道MOS晶体管MP1和MP2，以及第一和第二N沟道MOS晶体管MN1和MN2。倒相器INV1具有一个施加了输入信号IN1的输入端，倒相器INV1使输入信号IN1倒相，以通过其输出端产生倒相输入信号。
第一P沟道MOS晶体管MP1有一个施加了电源电压VCC的源极，和一个施加了输入信号IN1的栅极。第二P沟道MOS晶体管MP2有一个施加了电源电压VCC的源极和一个施加了来自倒相器INV1的倒相输入信号的栅极。此外，第一P沟道MOS晶体管MP1还具有一个连接于倒相输出端OUTA的漏极，而第二P沟道MOS晶体管MP2具有一个连接于非倒相输出端OUTB的漏极。
第一N沟道MOS晶体管MN1有一个连接于第一节点#1的漏极，一个连接于第二节点#2的栅极，和一个施加了电平移动可变电压VNEG的源极。第二N沟道MOS晶体管MN2有一个连接于第二节点#2的漏极，一个连接于第一节点#1的栅极，和一个施加了电平移动可变电压VNEG的源极。也就是说，第一和第二N沟道MOS晶体管MN1和MN2具有以交叉方式连接于第二和第一MOS晶体管MN2和MN1的漏极的栅极。第一节点#1直接连接于倒相输出端OUTA，而第二节点#2直接连接于非倒相输出端OUTB。
在图1中假设输入信号IN1等于电源电压VCC。在这种情况下，倒相输出信号OUTA成为电平移动可变电压VNEG，而非倒相输出信号OUTB成为电源电压VCC。应当特别注意第一P沟道MOS晶体管MP1。N阱基底与漏极之间的电位差成为|VCC|+|VNEG|，并且对晶体管的结耐电压没有采取任何特别措施。因此，N阱基底与漏极之间的电位差大大地超过了第一P沟道MOS晶体管MP1的结耐电压，并且第一P沟道MOS晶体管MP1可能毁坏。
此外，这也适用于N沟道MOS晶体管。注意第二N沟道MOS晶体管MN2。P阱基底与漏极之间的电位差成为|VCC|+|VNEG|，并且没有对晶体管的结耐电压采取任何措施。此外还应当注意第一N沟道MOS晶体管MN1。栅极与基底之间的电位差成为|VCC|+|VNEG|，并且没有对晶体管的耐电压采取任何措施。因此，栅极与基底之间的电位差大大地超过了第一N沟道MOS晶体管的结耐电压，并且栅极可能毁坏。
假设电源电压等于5V，电平移动可变电压VNEG等于-12V。在这种情况下，电平移动器电路具有大大超过一般晶体管耐电压的17V的电位差。为了解决这种问题，现有技术提出了如下建议。
图2示出了一种现有的在低电平下进行电平转换的电平移动器电路。在这个图中，参考符号IN1指示一个输入信号或一个输入端，参考符号IN2指示一个开关信号或一个开关端。此外，参考符号OUTA指示一个倒相输出信号或一个倒相输出端，而参考符号OUTB指示一个非倒相输出信号或一个非倒相输出端。另外，参考符号VCC指示一个电源电压或一个电源端，参考符号VNEG指示一个电平移动可变电压或一个可变电压端，参考符号GND指示一个接地电位或一个接地(地面)端，即，零电压。
图示的电平移动器电路不仅包括倒相器INV1，第一和第二P沟道MOS晶体管MP1和MP2，以及第一和第二N沟道MOS晶体管MN1和MN2，并且还包括第三至第六P沟道MOS晶体管MP3,MP4,MP5和MP6，以及第三和第四N沟道MOS晶体管MN3和MN4。
第三P沟道MOS晶体管MP3连接在第一P沟道MOS晶体管MP1的漏极与倒相输出端OUTA之间。更具体地讲，第三P沟道MOS晶体管MP3具有一个连接于第一P沟道MOS晶体管MP1漏极的源极，一个施加了接地电位GND的栅极，和一个连接于倒相输出端OUTA的漏极。与其类似，第四P沟道MOS晶体管MP4连接在第二P沟道MOS晶体管MP2的漏极与非倒相输出端OUTB之间。具体讲，第四P沟道MOS晶体管MP4具有一个连接于第二P沟道MOS晶体管MP2漏极的源极，一个施加了接地电位GND的栅极，和一个连接于非倒相输出端OUTB的漏极。
第三N沟道MOS晶体管MN3连接在第一N沟道MOS晶体管MN1的漏极(第一节点#1)与倒相输出端OUTA之间。更具体讲，第三N沟道MOS晶体管MN3具有一个连接于第一N沟道MOS晶体管MN1的漏极(第一节点#1)的源极，一个施加了开关信号IN2的栅极，和一个连接于倒相输出端OUTA的漏极。与其类似，第四N沟道MOS晶体管MN4连接在第二N沟道MOS晶体管MN2的漏极(第二节点#2)与非倒相输出端OUTB之间。具体讲，第四N沟道MOS晶体管MN4具有一个连接于第二N沟道MOS晶体管MN2的漏极(第二节点#2)的源极，一个施加了开关信号IN2的栅极，和一个连接于非倒相输出端OUTB的漏极。
此外，第五P沟道MOS晶体管MP5具有一个施加了开关信号IN2的源极，一个连接于第二N沟道MOS晶体管MN2的漏极(第二节点#2)和第六P沟道MOS晶体管MP6的漏极的栅极，和一个连接于第一N沟道MOS晶体管MN1的漏极(第一节点#1)的漏极。第六P沟道MOS晶体管MP6具有一个施加了开关信号IN2的源极，一个连接于第一N沟道MOS晶体管MN1的漏极(第一节点#1)和第五P沟道MOS晶体管MP5的漏极的栅极，和一个连接于第二N沟道MOS晶体管MN2的漏极(第二节点#2)的漏极。即，第五和第六P沟道MOS晶体管MP5和MP6具有以交叉方式连接于第六和第五P沟道MOS晶体管MP6和MP5的漏极的栅极。
此外，在图2中，作为第一P沟道MOS晶体管MP1的漏极与第三P沟道MOS晶体管MP3的源极之间连接的节点由“A001”指示，而作为第二P沟道MOS晶体管MP2的漏极与第四P沟道MOS晶体管MP4的源极之间的连接的另一个节点由“B001”指示。
提供都具有连接于接地端GND的栅极的第三和第四P沟道MOS晶体管MP3和MP4是对第一和第二P沟道MOS晶体管MP1和MP2的漏极与源极之间的击穿电压BVds采取的措施。击穿电压BVds是如下确定的。例如，象如下的N沟道MOS晶体管的情况。把源极电压和栅极电压都置于零电压，提高漏极电压。当在此时测量漏极电流时，漏极电流是逐渐增大的，并且随后在一个特定电压下突然大大增大。漏极电流大大增大的特定电压(使漏极电流超过一预定电流值的电压)称为漏-源极击穿电压BVds，或仅称为击穿电压BVds。
现在假设输入信号IN1具有逻辑高电平“H”(IN1=“H”)。在这种情况下，节点A001被置于浮动状态。结果，N阱基底与第三P沟道MOS晶体管MP3漏极之间的电位差成为|OV|+｜VNEG|。假设电源电压VCC等于5V，并且电平移动可变电压NVEG等于-12V。在这种情况下，电位差为12V，因而可以缓解第三P沟道MOS晶体管MP3所受应力。在连接于第三P沟道MOS晶体管MP3的第一P沟道MOS晶体管MP1中，栅极与漏极之间的电位差成为|OV|+|VCC|，同样操作在正常的CMOS电平下。即，第三P沟道MOS晶体管MP3是作为防止第一P沟道MOS晶体管MP1击穿的第一击穿防止装置使用的。
这同样适用于第四P沟道MOS晶体管MP4，以及连接于它的第二P沟道MOS晶体管MP2。即，第四P沟道MOS晶体管MP4是作为防止第二P沟道MOS晶体管MP2击穿的第二击穿防止装置使用的。
参考图3A至3E，这同样适用于都具有连接于开关端IN2的栅极的第三和第四N沟道MOS晶体管MN3和MN4。图3A示出了电平移动可变电压VNEG。图3B示出了输入信号IN1，图3C示出了开关信号IN2。图3D示出了倒相输出信号OUTA，图3E示出了非倒相输出信号OUTB。
如图3A和3C所示，在电平移动可变电压VNEG等于零电压时(VNEG=“GND”)，信号具有逻辑高电平“H”(IN2=“H”)。在电平移动可变电压VNEG等于“负电压”时，开关信号IN2具有逻辑低电平“L”(IN2=“L”)。
假设电平移动可变电压VBEG等于“负电压”。注意第二N沟道MOS晶体管MN2。因为第四N沟道MOS晶体管MN4具有施加了逻辑低电平“L”的开关信号IN2的栅极，P阱基底与漏极之间的电位差成为|OV|+|VNEG|。注意第一N沟道MOS晶体管MN1。栅极与基底之间的电位差成为|OV|+|VNEG|。
假设电源电压VCC等于5V，电平移动可变电压VNEG等于-12V的负电压。在这种情况下，栅极与基底之间的电位差成为12V的电位差，因此可以防止第一和第二N沟道MOS晶体管NM1和MN2的栅极破坏。也就是说，第三N沟道MOS晶体管MN3是作为防止第一N沟道MOS晶体管MN1的栅极破坏的第一栅极破坏防止装置使用的，而第四N沟道MOS晶体管MN4是作为防止第二N沟道MOS晶体管MN2的栅极破坏的第二栅极破坏防止装置使用的。
在电平移动可变电压VNEG等于零电压(VNEG=“GND”)的情况中，注意第五和第六P沟道MOS晶体管MP5和MP6。
假设第五和第六P沟道MOS晶体管MP5和MP6不存在。此外，如图2中所示，第一N沟道MOS晶体管MN1的漏极与第三N沟道MOS晶体管MN3源极之间的连接是第一节点#1，而第二N沟道MOS晶体管MN2的漏极与第四N沟道MOS晶体管MN4的源极之间的连接是第二节点#2。在这种情况下，由于存在用于保护的第三和第四N沟道MOS晶体管MN3和MN4，第一和第二节点#1和#2具有如下所述的电位。即，第一节点#1的电位被第三N沟道MOS晶体管MN3降低一个等级，并具有由第一和第三N沟道MOS晶体管MN1和MN2分压电阻获得的值。另一方面，第二节点#2的电位被第四N沟道MOS晶体管MN4降低一个等级，并具有由第二和第四N沟道MOS晶体管MN2和MN4分压电阻获得的值。因此，第一和第二节点#1和#2的电位是低的，并且不能快速决定N沟道MOS晶体管的ON/OFF。所以使用第五和第六P沟道MOS晶体管MP5和MP6来帮助提高电位至电源电压VCC。结果，设置第五和第六P沟道MOS晶体管MP5和MP6一个通过快速决定VNEG/GND或VCC/GND加速信号开关。即，第五和第六P沟道MOS晶体管MP5和MP6的组合是作为加快信号的开关速度的加速装置使用的。
但是，图2中所示的现有电平移动器电路造成了下述问题。当电源电压VCC是低电压时，例如，是3V时，产生了问题，因为尽管执行了输入信号IN1的开关，但在电平移动电路中没有发生倒相和非倒相输出信号OUTA和OUTB的信号开关。这是当电平移动可变电压VNEG等于接地电位(VNEG=“GND”)并且开关信号具有逻辑高电平(IN2=“H”)时发生的。
这是由于为了防止晶体管破坏，为电平移动器电路提供了都具有连接于开关端IN2的栅极的第三和第四N沟道MOS晶体管MN3和MN4。更具体地讲，假设电源电压VCC是低电压，电平移动可变电压VNEG=“GND”，和开关信号IN2=“H”。在这种情况下，例如，当输入信号IN1=“H”时，那么如上所述，第二节点#2的电位被第四N沟道MOS晶体管MN4降低一个等级，并且由第二和第四N沟道MOS晶体管MN2和MN4的分压电阻确定。结果，由于第二节点#2的电位没有提高到比初始状态中的第五P沟道MOS晶体管MP5的门限电压更高的电压，因而不能断开第五P沟道MOS晶体管MP5。对于输入信号IN1=“L”的场合也是一样，不能断开第六P沟道MOS晶体管MP6。在这种情况下，不能如本说明书前序部分中所述的那样发挥电平移动器电路的功能。
参考图4，对根据本发明的第一实施例的电平移动器电路进行说明。除了电平移动器电路还包括第七至第十P沟道MOS晶体管MP7,MP8,MP9和MP10之外，电平移动器电路在结构和操作上与图2中所示的现有电平移动器电路相同。因此，把相同的参考符号赋予具有与图2中所示相同功能的元件，并且为简化说明省略了对它们的说明。
第七P沟道MOS晶体管MP7具有一个连接于输入端IN1的栅极，一个连接于开关端IN2的源极，和一个连接于第九P沟道MOS晶体管MP9的源极的漏极。同样，第八P沟道MOS晶体管MP8具有一个连接于倒相器INV1的输出端的栅极，一个连接于开关端IN2的源极，和一个连接于第十P沟道MOS晶体管MP10的源极的漏极。此外，第九P沟道MOS晶体管MP9具有一个连接于接地端GND的栅极和一个连接于第一节点#1的漏极。第十P沟道MOS晶体管MP10具有一个连接于接地端GND的栅极和一个连接于第二节点#2的漏极。
回到图3A至3E，对有关图4中所示电平移动器电路的操作进行说明。
首先，注意输入信号IN1具有逻辑高电平(IN1=“H”)的第一状态。在这种场合，第八P沟道MOS晶体管MP8导通，第一N沟道MOS晶体管MN1导通，第三N沟道MOS晶体管MN3导通，第一P沟道MOS晶体管MP1断开，倒相输出信号OUTA等于电平移动可变电压VNEG，第七P沟道MOS晶体管MP7断开，第二N沟道MOS晶体管MN2断开，第四N沟道MOS晶体管MN4导通，第二P沟道MOS晶体管MP2导通，和非倒相输出信号OUTB等于电源电压VCC。
现在注意输入信号IN2具有逻辑低电平(IN1=“L”)的第二状态。在这种场合，第八P沟道MOS晶体管MP8断开，第一N沟道MOS晶体管MN1断开，第三N沟道MOS晶体管MN3导通，第一P沟道MOS晶体管MP1导通，倒相输出信号OUTA等于电源电压VCC，第七P沟道MOS晶体管MP7导通，第二N沟道MOS晶体管MN2导通，第四N沟道MOS晶体管MN4导通，第二P沟道MOS晶体管MP2导通，和非倒相输出信号OUTB等于电平移动可变电压VNEG。
在第一和第二每一种状态中，当电平移动可变电压VNEG等于接地电压“GND”时，开关信号IN2等于逻辑高电平“H”，而当电平移动可变电压VNEG等于“负电压”时，开关信号IN2等于逻辑低电平“L”。其中电平移动可变电压VNEG=“负电压”表示在接地电位GND或零电压与预定负电压之间。此外，开关信号IN2从逻辑高电平“H”转变为逻辑低电平“L”的时限内要求电平移动可变电压VNEG具有至少比N沟道MOS晶体管门限电压的两倍还要大的负电压值。例如，假设N沟道MOS晶体管的门限电压等于1V。在这种场合，当电平移动可变电压VNEG等于比至少-2V还大的大约-4V时，开关信号IN2从逻辑高电平“H”转变为逻辑低电平“L”。这是因为具有施加了开关信号IN2的栅极的N沟道MOS晶体管不被转变为OFF状态。
如上所述，在图2所示的现有电平移动器电路中，第一和第二节点#1和#2的电位是由把N沟道MOS晶体管降低一个等级和分割串联连接的N沟道MOS晶体管的电阻决定的。这是因为存在着第三和第四N沟道MOS晶体管MN3和MN4。
与此相反，在第一实施例中，由于两个新的附加P沟道MOS晶体管，即，第七和第八P沟道MOS晶体管MP7和MP8具有分别直接施加了输入信号IN1和倒相输入信号的栅极，因而能够必然地向第一和第二节点#1和#2传送一个电源电压VCC或接地电位GND电平。这是因为可以不利用N沟道MOS晶体管中的门限电压Vt的一个等级的降低而把电源电压VCC本身的电平传送到第一和第二节点#1和#2，因为MP7,MP8,MP9和MP10的晶体管都是P沟道晶体管。
如上所述，第七和第九P沟道MOS晶体管MP7和MP9的组合被连接到输入端IN1，开关端IN2和第一节点#1，并且是作为固定第一节点#1电位的第一节点电位固定装置使用。同样，第八和第十P沟道MOS晶体管MP8和MP10的组合被连接到倒相器INV1的输入端，开关端IN2和第二节点#2，并且作为固定第二节点#2电位的第二节点电位固定装置使用。
此外，电平移动器电路设置有都具有连接于接地端GND的栅极的第九和第十P沟道MOS晶体管MP9和MP10。这是出于为电平移动器电路设置第三和第四P沟道MOS晶体管MP3和MP4的同样原因，并且第九和第十P沟道MOS晶体管MP9和MP10分别对第七和第八P沟道MOS晶体管MP7和MP8的漏极和源极之间的击穿电压BVds发挥作用。也就是说，第九P沟道MOS晶体管MP9可以起到防止第七P沟道MOS晶体管MP7击穿的第一附加击穿防止装置的作用，而第十P沟道MOS晶体管MP10可以起到防止第八P沟道MOS晶体管MP8击穿的第二附加击穿防止装置的作用。
参考图5，对根据本发明第二实施的电平移动器电路进行说明。除了从图4中所示的电平移动器电路删除了第一P沟道MOS晶体管MP1，作为第一击穿防止装置的第三P沟道MOS晶体管MP3，和发挥第一栅极破坏防止装置作用的第三N沟道MOS晶体管NM3，以及第一节点#1直接连接于倒相输出端OUTA之外，所示的电平移动器电路与图4中所示的电平移动器电路的结构和操作相同。
第二实施例是在当电平移动可变电压VNEG等于“负电压”时不进行电平开关的前提下执行的。输入信号IN1的输入值是在电平移动可变电压VNEG等于接地电位“GND”并在此后使电平移动可变电压VNEG降低到负电压时确定的。
倒相输出端OUTA产生电平移动可变电压VNEG或开关信号IN2的一个值，与此同时非倒相输出端OUTB产生电平移动可变电压VNEG或电源电压VCC。
这在当电平移动可变电压VNEG等于负电压时不使倒相输出端OUTA产生电源电压VCC的情况中是有效的。例如，可以把反向输出端OUTA作为一个包括一个具有施加了电平移动可变电压VNEG=“-12V”的源极的N沟道MOS晶体管的传输门的栅极输入端。如果倒相输出端OUTA产生了电源电压VCC=“3V”，那么15V的应力施加在晶体管的栅极与基底之间，并且栅极耐电压不会长久。第二实施例对于传输这样的负电压是有效的。
参考图6，对根据本发明第三实施例的电平移动器电路进行说明。除了从图4中所示的电平移动器电路中删除了作为加速装置使用的第五和第六P沟道MOS晶体管MP5和MP6之外，图示的电平移动器电路在结构和操作上与图4所示的电平移动器电路相同。
当电平移动可变电压VNEG等于负电压时，尽管电源电压VCC是低电压，图示的电平移动器电路操作没有问题，只不过是倒相速度慢一些。电平移动器电路的操作与图4所示的相同。
由于在第三实施例中没有作为加速装置使用的第五和第六P沟道MOS晶体管MP5和MP6，可能减小电路布局面积。
尽管至此结合几个优选实施例对本发明进行了说明，但是熟悉本领域的技术人员可以以各种其它的方式利用本发明。例如，如果可以不考虑晶体管的结耐电压，那么如图7至9中所示，串联连接于连接到电源电压VCC的第一和第二P沟道MOS晶体管MP1和MP2的第三和第四P沟道MOS晶体管MP3和MP4可以有连接于电源端VCC的反栅极，尽管在上述第一、第二和第三实施例中第三和第四P沟道MOS晶体管MP3和MP4具有连接到它们源极(A001,B001)的反栅极。结果，由于不需要阱区域，可能减小电路布局面积。
此外，如果在上述第一、第二和第三实施例中可以不考虑晶体管的耐电压，那么，如图7至9中所示，串联连接于连接到可变电压端VNEG的第一和第二N沟道MOS晶体管MN1和MN2的第三和第四N沟道MOS晶体管MN3和MN4可以具有连接于可变电压端VNEG的反栅极。另外，如图7至9中所示，串联连接于连接到开关端IN2的第七和第八P沟道MOS晶体管MP7和MP8的第九和第十P沟道MOS晶体管MP9和MP10可以具有连接于开关端IN2的反栅极。利用这种结构可以减小电路布局面积。
此外，尽管在上述的实施例中使用了金属氧化物半导体(MOS)场效应晶体管(FET)作为晶体管，但也可以使用结型FET作为晶体管。
Claims (26)
1．电平移动器电路，其带有一个施加了低电平输入信号的输入端，一个施加了开关信号的开关端，一个用于输出与输入信号相倒相位的倒相输出信号的倒相输出端，一个用于输出与输入信号相同相位的非倒相输出信号的非倒相输出端，一个施加了电源电压的电源端，和一个施加了电平移动可变电压用于从零电压至一预定负电压改变输入信号低电平的可变电压端，所述电平移动器电路响应于开关信号进行对输入信号的电平转换操作，当开关信号指示一电平移动时所述电平移动器电路把倒相输出信号和非倒相输出信号的低电平移动到电平移动可变电压，其特征在于所述电平移动器电路包括：
一个连接于输入端、用于使输入信号倒相的倒相器，所述倒相器具有一个用于产生倒相输入信号的输出端；
一个具有连接于电源端的源极、连接于输入端的栅极和漏极的第一P沟道晶体管；
一个具有连接于电源端的源极、连接于所述倒相器输出端的栅极，以及漏极的第二P沟道晶体管；
一个具有连接于可变电压端的源极、连接于一个第一节点的漏极和连接于一个第二节点的栅极的第一N沟道晶体管；
一个具有连接于可变电压端的源极、连接于第二节点的漏极和连接于第一节点的栅极的第二N沟道晶体管；
连接在所述第一P沟道晶体管的漏极与倒相输出端之间，用于防止所述第一P沟道晶体管击穿的第一击穿防止装置；
连接在所述第二P沟道晶体管的漏极与非倒相输出端之间，用于防止所述第二P沟道晶体管击穿的第二击穿防止装置；
连接于第一节点、开关端和倒相输出端，用于防止所述第一N沟道晶体管的栅极破坏的第一栅极破坏防止装置；
连接于第二节点、开关端和非倒相输出端，用于防止所述第二N沟道晶体管的栅极破坏的第二栅极破坏防止装置；
连接在第一和第二节点与开关端之间，用于加快信号的开关速度的加速装置；
连接于输入端、开关端和第一节点，用于固定第一节点电位的第一节点电位固定装置；和
连接于所述倒相器的输出端、开关端和第二节点，用于固定第二节点电位的第二节点电位固定装置。
2．如权利要求1所述的电平移动器电路，其特征在于：
所述第一击穿防止装置是由一个具有接地栅极、连接于所述第一P沟道晶体管的漏极的源极和连接于倒相输出端的漏极的第三P沟道晶体管构成的；
所述第二击穿防止装置是由一个具有接地栅极、连接于所述第二P沟道晶体管的漏极的源极和连接于非倒相输出端的漏极的第四P沟道晶体管构成的。
3．如权利要求2所述的电平移动器电路，其特征在于所述第三P沟道晶体管具有一个连接于电源端的反栅极，和所述第四P沟道晶体管具有一个连接于电源端的反栅极。
4．如权利要求2所述的电平移动器电路，其特征在于：
所述第一栅极破坏防止装置是由一个具有连接于开关端的栅极、连接于第一节点的源极和连接于倒相输出端的漏极的第三N沟道晶体管构成的，
所述第二栅极破坏防止装置是由一个具有连接于开关端的栅极、连接于第二节点的源极和连接于非倒相输出端的漏极的第四N沟道晶体管构成的。
5．如权利要求4所述的电平移动器电路，其特征在于所述第三N沟道晶体管具有一个连接于可变电压端的反栅极，和所述第四N沟道晶体管具有一个连接于可变电压端反栅极。
6．如权利要求4所述的电平移动器电路，其特征在于所述加速装置包括：
一个具有连接于开关端的源极、连接于第二节点的栅极和连接于第一节点的漏极的第五P沟道晶体管；和
一个具有连接于开关端的源极、连接于第一节点的栅极和连接于第二节点的漏极的第六P沟道晶体管。
7．如权利要求6所述的电平移动器电路，其特征在于所述第一节点电位固定装置包括：
一个具有连接于开关端的源极、连接于输入端的栅极和漏极的第七P沟道晶体管；和
连接在所述第七P沟道晶体管的漏极与第一节点之间，用于防止所述第七P沟道晶体管击穿的第一附加击穿防止装置，
所述第二节点电位固定装置包括：
一个具有连接于开关端的源极、连接于所述倒相器的输出端的栅极和漏极的第八P沟道晶体管；和
连接在所述第八P沟道晶体管的漏极与第二节点之间，用于防止所述第八P沟道晶体管击穿的第二附加击穿防止装置。
8．如权利要求7所述的电平移动器电路，其特征在于：
所述第一附加击穿防止装置是由一个具有连接于所述第七P沟道晶体管的漏极的源极、接地的栅极和连接于第一节点的漏极的第九P沟道晶体管构成的，
所述第二附加击穿防止装置是由一个具有连接于所述第八P沟道晶体管的漏极的源极、接地的栅极和连接于第二节点的漏极的第十P沟道晶体管构成的。
9．如权利要求8所述的电平移动器电路，其特征在于所述第九P沟道晶体管具有一个连接于开关端的反栅极，和所述第十P沟道晶体管具有一个连接于开关端的反栅极。
10．电平移动器电路，其带有一个施加了低电平输入信号的输入端，一个施加了开关信号的开关端，一个用于输出与输入信号相倒相位的倒相输出信号的倒相输出端，一个用于输出与输入信号相同相位的非倒相输出信号的非倒相输出端，一个施加了电源电压的电源端，和一个施加了电平移动可变电压用于从零电压至一预定负电压改变输入信号低电平的可变电压端，所述电平移动器电路用于响应开关信号进行对输入信号的电平转换操作，当开关信号指示一电平移动时所述电平移动器电路把倒相输出信号和非倒相输出信号的低电平移动到电平移动可变电压，其特征在于所述电平移动器电路包括：
一个连接于输入端、用于使输入信号倒相的倒相器，所述倒相器具有一个用于产生倒相输入信号的输出端；
一个具有连接于电源端的源极、连接于所述倒相器输出端的栅极和漏极的第一P沟道晶体管；
一个具有连接于可变电压端的源极、连接于第一节点的漏极和连接于第二节点的栅极的第一N沟道晶体管，所述第一节点直接连接于倒相输出端；
一个具有连接于可变电压端的源极、连接于第二节点的漏极和连接于第一节点的栅极的第二N沟道晶体管；
连接在所述第一P沟道晶体管的漏极与非倒相输出端之间，用于防止所述第一P沟道晶体管击穿的击穿防止装置；
连接于第二节点、开关端和非倒相输出端，用于防止所述第二N沟道晶体管的栅极破坏的栅极破坏防止装置；
连接在第一和第二节点与开关端之间，用于加快信号的开关速度的加速装置；
连接于输入端、开关端和第一节点，用于固定第一节点电位的第一节点电位固定装置；和
连接于所述倒相器的输出端、开关端和第二节点，用于固定第二节点电位的第二节点电位固定装置。
11．如权利要求10所述的电平移动器电路，其特征在于所述击穿防止装置是由一个具有接地的栅极、连接于所述第一P沟道晶体管漏极的源极和连接于非倒相输出端漏极的第二P沟道晶体管构成的。
12．如权利要求11所述的电平移动器电路，其特征在于所述第二P沟道晶体管具有一个连接于电源端的反栅极。
13．如权利要求11所述的电平移动器电路，其特征在于所述栅极破坏防止装置是由一个具有连接于开关端的栅极、连接于第二节点的源极和连接于非倒相输出端的漏极的第三N沟道晶体管构成的。
14．如权利要求13所述的电平移动器电路，其特征在于所述第三N沟道晶体管具有一个连接于可变电压端的反栅极。
15．如权利要求13所述的电平移动器电路，其特征在于所述加速装置包括：
一个具有连接于开关端的源极、连接于第二节点的栅极和连接于第一节点的漏极的第三P沟道晶体管；和
一个具有连接于开关端的源极、连接于第一节点的栅极和连接于第二节点的漏极的第四P沟道晶体管。
16．如权利要求15所述的电平移动器电路，其特征在于所述第一节点电位固定装置包括：
一个具有连接于开关端的源极、连接输入端的栅极和漏极的第五P沟道晶体管；和
连接在所述第五P沟道晶体管的漏极与第一节点之间，用于防止所述第七P沟道晶体管击穿的第一附加击穿防止装置，
所述第二节点电位固定装置包括：
一个具有连接于开关端的源极、连接于所述倒相器的输出端的栅极和漏极的第六P沟道晶体管；和
连接在所述第六P沟道晶体管的漏极与第二节点之间，用于防止所述第六P沟道晶体管击穿的第二附加击穿防止装置。
17．如权利要求16所述的电平移动器电路，其特征在于：
所述第一附加击穿防止装置是由一个具有连接于所述第五P沟道晶体管的漏极的源极、接地的栅极和连接于第一节点的漏极的第七P沟道晶体管构成的，
所述第二附加击穿防止装置是由一个具有连接于所述第六P沟道晶体管的漏极的源极、接地的栅极和连接于第二节点的漏极的第八P沟道晶体管构成的。
18．如权利要求17所述的电平移动器电路，其特征在于所述第七P沟道晶体管具有一个连接于开关端的反栅极，和所述第八P沟道晶体管具有一个连接于开关端的反栅极。
19．电平移动器电路，其带有一个施加了低电平输入信号的输入端，一个施加了开关信号的开关端，一个用于输出与输入信号相反相位的倒相输出信号的倒相输出端，一个用于输出与输入信号相同相位的非倒相输出信号的非倒相输出端，一个施加了电源电压的电源端，和一个施加了电平移动可变电压用于从零电压至一预定负电压改变输入信号低电平的可变电压端，所述电平移动器电路用于响应开关信号进行对输入信号的电平转换操作，当开关信号指示一电平移动时所述电平移动器电路把倒相输出信号和非倒相输出信号的低电平移动到电平移动可变电压，其中所述电平移动器电路包括：
一个连接于输入端，用于使输入信号倒相的倒相器，所述倒相器具有一个用于产生倒相输入信号的输出端；
一个具有连接于电源端的源极、连接于输入端的栅极和漏极的第一P沟道晶体管；
一个具有连接于电源端的源极、连接于所述倒相器的输出端的栅极和漏极的第二P沟道晶体管；
一个具有连接于可变电压端的源极、连接于第一节点的漏极和连接于第二节点的栅极的第一N沟道晶体管；
一个具有连接于可变电压端的源极、连接于第二节点的漏极和连接于第一节点的栅极的第二N沟道晶体管；
连接在所述第一P沟道晶体管的漏极与倒相输出端之间，用于防止所述第一P沟道晶体管击穿的第一击穿防止装置；
连接在所述第二P沟道晶体管的漏极与非倒相输出端之间，用于防止所述第二P沟道晶体管击穿的第二击穿防止装置；
连接于第一节点、开关端和倒相输出端，用于防止所述第一N沟道晶体管的栅极破坏的第一栅极破坏防止装置；
连接于第二节点、开关端和非倒相输出端，用于防止所述第二N沟道晶体管的栅极破坏的第二栅极破坏防止装置；
连接于输入端、开关端和第一节点，用于固定第一节点电位的第一节点电位固定装置；和
连接于所述倒相器的输出端、开关端和第二节点，用于固定第二节点电位的第二节点电位固定装置。
20．如权利要求19所述的电平移动器电路，其特征在于：
所述第一击穿防止装置是由一个具有接地的栅极、连接于所述第一P沟道晶体管的漏极的源极和连接于倒相输出端的漏极的第三P沟道晶体管构成的，
所述第二击穿防止装置是由一个具有接地的栅极、连接于所述第二P沟道晶体管的漏极的源极和连接于非倒相输出端的第四P沟道晶体管构成的。
21．如权利要求20所述的电平移动器电路，其特征在于所述第三P沟道晶体管具有一个连接于电源端的反栅极，和所述第四P沟道晶体管具有一个连接于电源端的反栅极。
22．如权利要求20所述的电平移动器电路，其特征在于：
所述第一栅极破坏防止装置是由一个具有连接于开关端的栅极、连接于第一节点的源极和连接于倒相输出端的漏极的第三N沟道晶体管构成的，
所述第二栅极破坏防止装置是由一个具有连接于开关端的栅极、连接于第二节点的源极和连接于非倒相输出端的漏极的第四N沟道晶体管构成的。
23．如权利要求22所述的电平移动器电路，其特征在于所述第三N沟道晶体管具有一个连接于可变电压端的反栅极，和所述第四N沟道晶体管具有一个连接于可变电压端的反栅极。
24．如权利要求22所述的电平移动器电路，其特征在于所述第一节点电位固定装置包括：
一个具有连接于开关端的源极、连接于输入端的栅极和漏极的第五P沟道晶体管；和
连接在所述第五P沟道晶体管的漏极与第一节点之间，用于防止所述第七P沟道晶体管击穿的第一附加击穿防止装置，
所述第二节点电位固定装置包括：
一个具有连接于开关端的源极、连接于所述倒相器的输出端的栅极和漏极的第六P沟道晶体管；和
连接在所述第六P沟道晶体管的漏极与第二节点之间，用于防止所述第八P沟道晶体管击穿的第二附加击穿防止装置。
25．如权利要求24所述的电平移动器电路，其特征在于：
所述第一附加击穿防止装置是由一个具有连接于所述第五P沟道晶体管的漏极的源极、接地的栅极和连接于第一节点的漏极的第七P沟道晶体管构成的，
所述第二附加击穿防止装置是由一个具有连接于所述第六P沟道晶体管的漏极的源极、接地的栅极和连接于第二节点的漏极的第八P沟道晶体管构成的。
26．如权利要求25所述的电平移动器电路，其特征在于所述第七P沟道晶体管具有一个连接于开关端的反栅极，和所述第八P沟道晶体管具有一个连接于开关端的反栅极。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP311651/1997 | 1997-11-13 | ||
| JP9311651A JP3037236B2 (ja) | 1997-11-13 | 1997-11-13 | レベルシフタ回路 |
| JP311651/97 | 1997-11-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1219030A true CN1219030A (zh) | 1999-06-09 |
| CN1145260C CN1145260C (zh) | 2004-04-07 |
Family
ID=18019855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB981249116A Expired - Fee Related CN1145260C (zh) | 1997-11-13 | 1998-11-13 | 在低电源电压时也必定能操作的电平移动器电路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6060904A (zh) |
| EP (1) | EP0935346B1 (zh) |
| JP (1) | JP3037236B2 (zh) |
| KR (1) | KR100282282B1 (zh) |
| CN (1) | CN1145260C (zh) |
| DE (1) | DE69804423T2 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100375390C (zh) * | 2003-12-26 | 2008-03-12 | 卡西欧计算机株式会社 | 半导体电路 |
| CN101494450B (zh) * | 2009-02-25 | 2011-04-20 | 苏州瀚瑞微电子有限公司 | 电平转移电路 |
| CN101834597B (zh) * | 2000-01-27 | 2012-01-25 | 瑞萨电子株式会社 | 半导体器件 |
| CN108494393A (zh) * | 2018-04-16 | 2018-09-04 | 电子科技大学 | 一种用于产生负压的电平转换电路 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6407579B1 (en) | 2000-01-20 | 2002-06-18 | Koninklijke Philips Electronics N.V. | Fast high voltage level shifter with gate oxide protection |
| US6370071B1 (en) * | 2000-09-13 | 2002-04-09 | Lattice Semiconductor Corporation | High voltage CMOS switch |
| KR100400774B1 (ko) * | 2001-06-30 | 2003-10-08 | 주식회사 하이닉스반도체 | 전압 스위치 회로 |
| KR100762841B1 (ko) * | 2001-09-13 | 2007-10-08 | 매그나칩 반도체 유한회사 | 저전압구동레벨쉬프터 |
| US7006389B2 (en) * | 2003-12-12 | 2006-02-28 | Micron Technology, Inc. | Voltage translator for multiple voltage operations |
| KR100476725B1 (ko) | 2003-08-01 | 2005-03-16 | 삼성전자주식회사 | 바닥 레벨의 저전압원 감지 기능을 가지는 레벨 쉬프터 및레벨 쉬프팅 방법 |
| JP3930498B2 (ja) * | 2003-11-25 | 2007-06-13 | 株式会社東芝 | レベルシフト回路 |
| US7200053B2 (en) * | 2004-09-01 | 2007-04-03 | Micron Technology, Inc. | Level shifter for low voltage operation |
| TWI297563B (en) * | 2005-01-21 | 2008-06-01 | Au Optronics Corp | Level shifter |
| US7400171B1 (en) * | 2005-05-03 | 2008-07-15 | Lattice Semiconductor Corporation | Electronic switch having extended voltage range |
| US20080024188A1 (en) * | 2006-07-28 | 2008-01-31 | Chou Richard K | Junction field effect transistor level shifting circuit |
| KR100925034B1 (ko) | 2006-12-05 | 2009-11-03 | 한국전자통신연구원 | 비동기 디지털 신호레벨 변환회로 |
| JP2008199153A (ja) * | 2007-02-09 | 2008-08-28 | Matsushita Electric Ind Co Ltd | レベルシフタ |
| US7605633B2 (en) * | 2007-03-20 | 2009-10-20 | Kabushiki Kaisha Toshiba | Level shift circuit which improved the blake down voltage |
| US7696805B2 (en) | 2007-03-31 | 2010-04-13 | Sandisk 3D Llc | Level shifter circuit incorporating transistor snap-back protection |
| US7696804B2 (en) | 2007-03-31 | 2010-04-13 | Sandisk 3D Llc | Method for incorporating transistor snap-back protection in a level shifter circuit |
| WO2008121977A2 (en) * | 2007-03-31 | 2008-10-09 | Sandisk 3D Llc | Level shifter circuit incorporating transistor snap-back protection |
| US7679418B2 (en) * | 2007-04-27 | 2010-03-16 | Mosaid Technologies Incorporated | Voltage level shifter and buffer using same |
| US7388403B1 (en) * | 2007-05-21 | 2008-06-17 | United Microelectronics Corp. | Two-stage level shifting module |
| CN101320969B (zh) * | 2007-06-04 | 2010-04-14 | 联华电子股份有限公司 | 二段式电压位移模块 |
| JP5489957B2 (ja) | 2010-11-24 | 2014-05-14 | 株式会社東芝 | 半導体スイッチ |
| US8461899B2 (en) * | 2011-01-14 | 2013-06-11 | Stmicroelectronics International N.V. | Negative voltage level shifter circuit |
| EP2506434A1 (en) * | 2011-04-01 | 2012-10-03 | STMicroelectronics S.r.l. | Dynamic biasing circuit for a protection stage |
| TWI472155B (zh) * | 2011-10-19 | 2015-02-01 | Ememory Technology Inc | 電壓開關電路 |
| JP6084056B2 (ja) * | 2013-02-06 | 2017-02-22 | エスアイアイ・セミコンダクタ株式会社 | 充放電制御回路及びバッテリ装置 |
| KR102246879B1 (ko) * | 2014-10-10 | 2021-04-30 | 삼성전자 주식회사 | 네거티브 레벨 시프팅 회로 및 이를 이용하는 소스 드라이버와 디스플레이 장치 |
| US9847133B2 (en) * | 2016-01-19 | 2017-12-19 | Ememory Technology Inc. | Memory array capable of performing byte erase operation |
| KR102081676B1 (ko) | 2018-08-01 | 2020-04-23 | 노승협 | 정렬 기능이 부설된 수리용 개폐공을 갖는 릴 장치 |
| US10432199B1 (en) * | 2018-11-19 | 2019-10-01 | Nxp Usa, Inc. | Low power, wide range, high noise tolerance level shifter |
| US10911047B1 (en) * | 2020-01-15 | 2021-02-02 | Qualcomm Incorporated | Level shifter with auto voltage-bias reliability protection |
| WO2023073904A1 (ja) * | 2021-10-29 | 2023-05-04 | 株式会社ソシオネクスト | レベルシフト回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW265489B (en) * | 1994-07-20 | 1995-12-11 | Micron Technology Inc | Low-to-high voltage cmos driver circuit for driving capacitive loads |
| US5510731A (en) * | 1994-12-16 | 1996-04-23 | Thomson Consumer Electronics, S.A. | Level translator with a voltage shifting element |
| US5619150A (en) * | 1995-07-07 | 1997-04-08 | Micron Quantum Devices, Inc. | Switch for minimizing transistor exposure to high voltage |
| US5583454A (en) * | 1995-12-01 | 1996-12-10 | Advanced Micro Devices, Inc. | Programmable input/output driver circuit capable of operating at a variety of voltage levels and having a programmable pullup/pulldown function |
| JP3662326B2 (ja) * | 1996-01-09 | 2005-06-22 | 株式会社ルネサステクノロジ | レベル変換回路 |
| US5736869A (en) * | 1996-05-16 | 1998-04-07 | Lsi Logic Corporation | Output driver with level shifting and voltage protection |
-
1997
- 1997-11-13 JP JP9311651A patent/JP3037236B2/ja not_active Expired - Fee Related
-
1998
- 1998-11-12 KR KR1019980048455A patent/KR100282282B1/ko not_active IP Right Cessation
- 1998-11-13 CN CNB981249116A patent/CN1145260C/zh not_active Expired - Fee Related
- 1998-11-13 US US09/190,447 patent/US6060904A/en not_active Expired - Lifetime
- 1998-11-13 DE DE69804423T patent/DE69804423T2/de not_active Expired - Fee Related
- 1998-11-13 EP EP98121503A patent/EP0935346B1/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101834597B (zh) * | 2000-01-27 | 2012-01-25 | 瑞萨电子株式会社 | 半导体器件 |
| CN100375390C (zh) * | 2003-12-26 | 2008-03-12 | 卡西欧计算机株式会社 | 半导体电路 |
| CN101494450B (zh) * | 2009-02-25 | 2011-04-20 | 苏州瀚瑞微电子有限公司 | 电平转移电路 |
| CN108494393A (zh) * | 2018-04-16 | 2018-09-04 | 电子科技大学 | 一种用于产生负压的电平转换电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3037236B2 (ja) | 2000-04-24 |
| JPH11145820A (ja) | 1999-05-28 |
| CN1145260C (zh) | 2004-04-07 |
| EP0935346A2 (en) | 1999-08-11 |
| DE69804423D1 (de) | 2002-05-02 |
| EP0935346A3 (en) | 2000-11-22 |
| KR19990045238A (ko) | 1999-06-25 |
| EP0935346B1 (en) | 2002-03-27 |
| KR100282282B1 (ko) | 2001-02-15 |
| DE69804423T2 (de) | 2002-10-10 |
| US6060904A (en) | 2000-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1145260C (zh) | 在低电源电压时也必定能操作的电平移动器电路 | |
| US6249145B1 (en) | Level conversion circuit and semiconductor integrated circuit device employing the level conversion circuit | |
| CN1311635C (zh) | 电平移位电路 | |
| US7068091B1 (en) | Voltage translator circuit formed using low voltage transistors | |
| CN1398045A (zh) | 电平移动电路 | |
| JP3240042B2 (ja) | 半導体出力回路 | |
| KR20040002722A (ko) | 레벨 시프터, 반도체 집적 회로 및 정보 처리 시스템 | |
| CN111181546A (zh) | 包括自动自举的共源共栅驱动器的高速电压电平转换器 | |
| JP4117275B2 (ja) | 半導体集積回路 | |
| JP3346466B2 (ja) | シュミット・トリガ回路 | |
| JP3940743B2 (ja) | 半導体集積回路装置およびレベル変換回路 | |
| JP4364752B2 (ja) | 出力回路 | |
| JP3743808B2 (ja) | 駆動回路 | |
| JP2002300025A (ja) | レベルシフト回路 | |
| CN108206689B (zh) | 电平转换驱动电路 | |
| JP2010166457A (ja) | レベルシフト回路およびそれを備えた半導体装置 | |
| CN1898870A (zh) | 电平转换电路及具有该电平转换电路的半导体集成电路 | |
| RU2771447C1 (ru) | Элемент входного регистра | |
| RU2787930C1 (ru) | Элемент входного регистра | |
| JP3547852B2 (ja) | 半導体装置 | |
| CN1905371A (zh) | 一种电压转换电路 | |
| JP4577943B2 (ja) | 内部初期化回路 | |
| JP2003179476A (ja) | 半導体集積回路 | |
| Chow | Speed-enhanced CMOS level shifting circuits for VLSI applications | |
| JP2008199089A (ja) | 入力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: NEC ELECTRONICS TAIWAN LTD. Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD. Effective date: 20030403 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20030403 Address after: Kanagawa, Japan Applicant after: NEC Corp. Address before: Tokyo, Japan Applicant before: NEC Corp. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: RENESAS ELECTRONICS CO., LTD. Free format text: FORMER NAME: NEC CORP. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Kanagawa, Japan Patentee after: Renesas Electronics Corporation Address before: Kanagawa, Japan Patentee before: NEC Corp. |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040407 Termination date: 20131113 |