[go: up one dir, main page]

CN1218333C - 叠层衬底、电子部件的制造方法及叠层电子部件 - Google Patents

叠层衬底、电子部件的制造方法及叠层电子部件 Download PDF

Info

Publication number
CN1218333C
CN1218333C CN01805706.3A CN01805706A CN1218333C CN 1218333 C CN1218333 C CN 1218333C CN 01805706 A CN01805706 A CN 01805706A CN 1218333 C CN1218333 C CN 1218333C
Authority
CN
China
Prior art keywords
manufacture method
mentioned
lamination substrate
layer
electronic unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN01805706.3A
Other languages
English (en)
Other versions
CN1406385A (zh
Inventor
高谷稔
远藤敏一
佐佐木正美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000401493A external-priority patent/JP2002203719A/ja
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN1406385A publication Critical patent/CN1406385A/zh
Application granted granted Critical
Publication of CN1218333C publication Critical patent/CN1218333C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/308—Stacked capacitors made by transfer techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

提供一种叠层衬底和电子部件的制造方法，以及电子部件，可以比现有衬底更加薄型化、且在处理时不会发生强度问题。为此，该叠层衬底通过如下获得，即在转印膜上结合导电体层；通过蚀刻该导电体层构图成预定的图形；以其导电体层侧与预制体对置的方式配置具有形成了图案的导电体层的转印膜；以及把转印膜加热压接在预制体上，之后剥离转印膜、获得具有导电体层的预制体，上述导电体层的表面粗糙度RZ为1～6μm。

Description

叠层衬底、电子部件的制造方法及叠层电子部件
技术领域
本发明涉及使用预制体和衬底的叠层衬底、电子部件的制造方法和由该方法制得的电子部件，尤其涉及可以减薄层间的厚度的叠层衬底、电子部件的制造方法和电子部件。
背景技术
近年来，在通信、民用、产业用等的电子装置的领域内，安装方法小型化、高密度化的趋势日益显著，与此相伴地要求材料的优异的耐热性、尺寸稳定性、电气特性和成形性。
作为高频用电子部件或高频用多层衬底，通常已公知有通过把烧结铁氧体或烧结陶瓷按衬底状多层化，成形而得到的那些。这些材料构成多层衬底时，具有可实现小型化的优点，所以迄今为止在使用。
但是，采用这些烧结铁氧体或烧结陶瓷时，烧结工序和厚膜印刷工序数多，且烧结时产生裂纹等的烧结材料特有的问题多，因与印刷衬底的热膨胀系数不同而导致的裂纹产生等的问题多，所以对树脂系材料的要求越来越高。
但是，树脂类材料自身很难得到充分的介电率，同时也很难实现导磁率的提高。因此，在仅利用树脂材料的电子部件中，不能得到足够的特性，形状大，难以实现小型、薄型化。
另外，虽然在例如日本专利特开平10-270255号公报、特开平11-192620号公报、特开平8-69712号公报中公开了在树脂材料中掺入陶瓷粉末的方法，但都得不到充分的介电率，同时也得不到充分的导磁率。如果为了提高介电率而提高陶瓷粉末的填充率，则会带来强度下降、处理和加工时容易破损的问题。
另外，这些衬底通过在玻璃布之间的补强材料中含浸浆料而构成。因此，不能把构成层的厚度减薄到玻璃布的厚度以下，而且存在因玻璃布和基体间的吸湿性导致的可靠性上的特性劣化等问题。
在例如日本专利特公平6-14600号公报中公开了不用玻璃布的衬底的结构例。在该公报中，通过在PET膜上涂敷、干燥得到150μm厚的薄板。但是，该公报的衬底膜厚150μm，且没有用在电极的形成方法中的记载，所以如果考虑用通常的方法进行制作，很难进一步薄型化。
尤其是近年来，由于便携式装置的迅速发展和普及，为了实现小型、薄型的装置，衬底的薄型化极其重要。
发明内容
本发明的目的在于提供可以比现有的衬底更加薄型化、不产生处理时的强度问题的叠层衬底、电子部件的制造方法和叠层电子部件。
通过下述的本发明可实现上述目的。
(1)一种叠层衬底的制造方法，包括下列工序：
在转印膜上结合导电体层；
通过蚀刻该导电体层，构图成预定的图案；
之后，以其导电体层侧与预制体对置的方式，配置具有形成了图案的导电体层的转印膜；以及
再把转印膜加热压接在预制体上，之后剥离转印膜、获得具有导电体层的预制体，
其中：上述导电体层的表面粗糙度Rz为1～6μm。
(2)如(1)所述的叠层衬底的制造方法，其中：上述加热压接在温度为140～160℃、压力为4.9～39MPa、处理时间为120～180分钟的条件下进行。
(3)如(1)所述的叠层衬底的制造方法，其中：配置上述预制体前，对上述转印膜进行100～130℃、5～20分钟的热处理。
(4)如(1)所述的叠层衬底的制造方法，其中：获得在树脂中至少分散介电体粉、磁性体粉中的任一种、厚度为2～40μm的预制体。
(5)如(1)所述的叠层衬底的制造方法，其中：在上述预制体的图案形成面上再配置另一个预制体，通过对该另一个预制体加热压接，获得具有内部导体图案的叠层衬底。
(6)如(1)所述的叠层衬底的制造方法，其中：上述导电体层由从Cu、Al、Ag和Au中选择的一种或两种以上元素构成。
(7)如(1)所述的叠层衬底的制造方法，其中：通过电解法或轧制法制造上述导电体层。
(8)如(1)所述的叠层衬底的制造方法，其中：上述导电体层的膜厚为3～32μm。
(9)如(4)所述的叠层衬底的制造方法，其中：上述介电体粉由从钛钡铌系陶瓷、钛钡锡系陶瓷、铅钙系陶瓷、二氧化钛系陶瓷、钛酸钡系陶瓷、钛酸铅系陶瓷、钛酸锶系陶瓷、钛酸钙系陶瓷、钛酸铋系陶瓷、钛酸镁系陶瓷、CaWO4系陶瓷、Ba(Mg，Nb)O3系陶瓷、Ba(Mg，Ta)O3系陶瓷、Ba(Co，Mg，Nb)O3系陶瓷、和Ba(Co，Mg，Ta)O3系陶瓷中选择的任一种或两种以上构成。
(10)如(4)所述的叠层衬底的制造方法，其中：上述介电体粉由从氧化硅、氧化铝、氧化锆、钛酸钾微须、钛酸钙微须、钛酸钡微须、氧化锌微须、碎玻璃、玻璃珠、碳纤维、和氧化镁中选择的任一种或两种以上构成。
(11)如(4)所述的叠层衬底的制造方法，其中；树脂和介电体粉的总量为100体积％时，上述介电体粉的含量为10～65体积％。
(12)如(4)所述的叠层衬底的制造方法，其中：上述磁性体粉由从Mn-Mg-Zn系、Ni-Zn系、和Mn-Zn系铁氧体中选择的任一种或两种以上构成。
(13)如(4)所述的叠层衬底的制造方法，其中：上述磁性体粉由从羰基铁、铁硅系合金、铁铝系合金、铁镍系合金和非晶系强磁性金属中选择的任一种或两种以上构成。
(14)如(4)所述的叠层衬底的制造方法，其中：上述介电体粉或磁性体粉是投影形状为圆形、且球形度为0.9～1.0的球状，平均粒径为0.1～40μm。
(15)一种电子部件的制造方法，包括下列工序：
用如(1)中所述的叠层衬底的至少导电体层进行构图形成电子部件元件；
形成作为电子部件元件的端子的通孔；
对上述各电子部件元件的每一个在上述通孔部分切断，得到电子部件。
(16)通过如(15)所述的制造方法获得的叠层电子部件。
(17)一种叠层电子部件，具有在树脂中分散至少介电体和磁性体中的任一种、且不含玻璃布的构成层，该不含玻璃布的构成层的厚度为2～40μm。
附图说明
图1是展示本发明的叠层衬底的构成层的形成例的工序图；
图2是展示本发明的叠层衬底的构成层的形成例的工序图；
图3是展示作为本发明的电子部件的构成例的电感器的图；
图4是展示作为本发明的电子部件的构成例的电感器的图；
图5是展示作为本发明的电子部件的构成例的电感器的图；
图6是展示作为本发明的电子部件的构成例的电感器的图；
图7是展示作为本发明的电子部件的构成例的电感器的图；
图8是展示作为本发明的电子部件的构成例的电感器的图；
图9是展示作为本发明的电子部件的构成例的电感器的图；
图10是展示作为本发明的电子部件的构成例的电感器的图；
图11是展示作为本发明的电子部件的构成例的电感器的图；
图12是展示作为本发明的电子部件的构成例的电感器的等价电路图；
图13是展示作为本发明的电子部件的构成例的电容器的图；
图14是展示作为本发明的电子部件的构成例的电容器的图；
图15是展示作为本发明的电子部件的构成例的电容器的图；
图16是展示作为本发明的电子部件的构成例的电容器的等价电路图；
图17是展示作为本发明的电子部件的构成例的平衡不平衡变压器的图；
图18是展示作为本发明的电子部件的构成例的平衡不平衡变压器的图；
图19是展示作为本发明的电子部件的构成例的平衡不平衡变压器的图；
图20是展示作为本发明的电子部件的构成例的平衡不平衡变压器的等价电路图；
图21是展示作为本发明的电子部件的构成例的叠层滤波器的图；
图22是展示作为本发明的电子部件的构成例的叠层滤波器的图；
图23是展示作为本发明的电子部件的构成例的叠层滤波器的等价电路图；
图24是展示作为本发明的电子部件的构成例的叠层滤波器的传输特性的图；
图25是展示作为本发明的电子部件的构成例的叠层滤波器的图；
图26是展示作为本发明的电子部件的构成例的叠层滤波器的图；
图27是展示作为本发明的电子部件的构成例的叠层滤波器的等价电路图；
图28是展示作为本发明的电子部件的构成例的叠层滤波器的传输特性的图；
图29是展示作为本发明的电子部件的构成例的耦合器的图；
图30是展示作为本发明的电子部件的构成例的耦合器的图；
图31是展示作为本发明的电子部件的构成例的耦合器的图；
图32是展示作为本发明的电子部件的构成例的耦合器的内部连接的图；
图33是展示作为本发明的电子部件的构成例的耦合器的等价电路图；
图34是展示作为本发明的电子部件的构成例的VCO的图；
图35是展示作为本发明的电子部件的构成例的VCO的图；
图36是展示作为本发明的电子部件的构成例的VCO的等价电路图；
图37是展示作为本发明的电子部件的构成例的功率放大器的图；
图38是展示作为本发明的电子部件的构成例的功率放大器的图；
图39是展示作为本发明的电子部件的构成例的功率放大器的等价电路图；
图40是展示作为本发明的电子部件的构成例的重叠模块的图；
图41是展示作为本发明的电子部件的构成例的重叠模块的图；
图42是展示作为本发明的电子部件的构成例的重叠模块的等价电路图；
图43是展示作为本发明的电子部件的构成例的射频模块的图；
图44是展示作为本发明的电子部件的构成例的射频模块的图；
图45是展示作为本发明的电子部件的构成例的射频模块的图；
图46是展示作为本发明的电子部件的构成例的射频模块的图。
实施发明的具体方式
本发明的叠层衬底的制造方法是，在转印膜上结合导电体层，对该导电体层按预定的图案进行构图，然后把具有形成了图案的导电体层的转印膜以该导电体层侧与预制体对置的方式进行配置，接着在预制体方向上加热加压与转印膜结合，之后剥离转印膜，得到具有导电体层的预制体。
另外，也可以在进行转印之前，预先对上述转印膜在100～130℃下热处理5～20分钟，使转印膜中的粘合剂发泡，再进行转印。
通过这样的制造方法，可以得到不包含玻璃布等的补强部件、厚度40μm以下的构成层，可以提供薄层的叠层衬底。
通过用这样得到的构成层，可以得到以下效果。
(1)可以得到小型、高性能、加工性好、密度小、有柔软性的电子部件、多层电路衬底。
(2)由于即使使具有不同特性的材料多层化也具有高的柔软性，可以得到不易产生裂纹、剥落、翘曲等的问题的高性能的电子部件。
(3)由于没有烧结、厚膜印刷等的工序，使容易制造且问题难以产生的设计成为可能。
(4)可以提高玻璃布等的可靠性，提高介电体粉、磁性体粉的填充度，可以实现高介电率化和高导磁率化。
(5)由于通过蚀刻形成图案，图案的精度非常高。
(6)由于不包含玻璃布，批量间的特性波动小。
(7)通过继续与含有玻璃布的层层叠，可以容易地增加强度。
(8)由于衬底自身不经过蚀刻工序，蚀刻液没有残留，制品的可靠性提高等。
如果更加具体地说明，可用图1、2所示的方法制造本发明的叠层衬底。
首先，如图1的工序A所示，在具有预定厚度的转印膜103上叠放并粘着具有预定厚度的作为导电体层的铜(Cu)箔102。也可以在转印膜的粘着面上贴附保护用薄片，在与Cu层粘接时再除去它。此时的转印膜的粘着力，优选为7N/20mm以下，尤其优选为3.7～7.0N/20mm。如果粘着力小于3.7N/20mm，在蚀刻工序等中导电体层剥落，蚀刻液容易进入层间。如果粘着力比上述范围大，则转印膜难以从预制体上剥离。
然后，如工序B所示，按所想要的图案形状对铜箔102构图。然后，如工序C所示，把一对具有形成了图案的铜箔102的转印膜103夹着预制体101上下配置。另外，也可以是只有一个转印膜103。此时，可以对转印膜103进行作为预热工序的，预热温度为100～130℃，尤其是110～120℃；时间为5～20分钟，尤其是10～15分的热处理，使粘着层发泡(软化)。在转印膜上形成的图案的占有面积为80％以下，尤其是70％以下时，该预热工序有效。因此，占有面积大于80％时不需要预热工序。如果转印膜上的图案的占有面积大于80％，预制体面和转印膜面的接触少，容易从转印膜上剥落，转印变得容易。
接着，如工序D所示，在预制体101方向上对上下转印膜103加热加压(叠层)。此时，在优选方案中，通过加热使预制体软化，大大提高与铜箔102的图案的粘着性。由此，容易从转印膜上剥离铜箔。此时的加热加压条件为，温度130～170℃，尤其是140～160℃；压力4.9～30MPa，尤其是9.8～20MPa；处理时间120～180分钟左右。若处理温度太高则预制体的硬化不能进行，在其自身多层化时等情况下树脂的流动性严重，粘着性降低。若处理温度太低，别图案难以转印。压力太高则在预制体上贴附转印膜后不能剥离。压力太低则树脂流进图案和膜之间，电镀不能附着，不能进行粗糙化处理和蚀刻处理，在以后的工程中产生问题。
然后，如图2的工序E所示，若剥离转印膜103，则得到两面附有铜箔102的预制体101。而且，如工序F所示，根据需要夹着该预割体101在其上下配置另一预制体101a，通过如工序G所示在预制体101方向上加热加压(叠层)，得到具有导电体层102的叠层衬底。另外，只在一个面上转印图案的场合等中，也可以只在一个图案面上配置另一个预制体101a。
另外，也可以通过把多个构成层，具体地说，两个以上的两面有铜箔的预制体和三个以上的预制体交互配置，把它们一次加热加压，进行层叠。这样地，通过一次叠层，可以减少加压次数，防止因反复加热造成的树脂的劣化。此时的加热加压条件为：温度180～210℃，尤其是190～200℃；压力1～2MPa，尤其是1.3～1.5MPa，处理时间60～120分钟左右。
本发明中，为了得到作为叠层衬底的基础的预制体，进行涂敷浆料并干燥(B阶段化)的工序，该浆料包含预定配比的介电体粉、磁性体粉和树脂，根据需要还包含阻燃剂，在溶剂中混炼而浆液化。此时使用的溶剂为了调整浆料的粘度，易于涂敷而优选为挥发性溶剂，尤其优选极性中性的溶剂。混炼可以用球磨、搅拌等公知的方法进行。通过在基底上涂敷浆料得到预制体。
预制体的干燥(B阶段化)可以根据含有的介电体粉、磁性体粉、阻燃剂的含量适当调整。干燥、B阶段化后的厚度优选为40μm以下，可根据其用途和要求的特性(图案宽度和精度、直流电阻)等调整最适当的膜厚。
作为叠层衬底的构成层的衬底和预制体，也可以通过涂敷法、混炼材料、使固体状的混炼物成型来得到。
混炼可以用球磨、搅拌、混炼机等公知的方法进行。此时，根据需要也可以使用溶剂。另外，根据需要也可以片化或粉末化。
此时得到的预制体的厚度为40μm以下。预制体的厚度可以根据叠层衬底的所想要的板厚、层叠数、介电体粉和磁性体粉的含量适当调整。叠层衬底中使用的构成层中的用上述方法得到的构成层，具有在树脂中至少分散介电体粉、磁性体粉中的任一个且不含玻璃布的构成层，该构成层的厚度优选为2～40μm。
构成层的厚度为2～40μm，优选为5～35μm，更优选为15～25μm，或者优选为10～30μm。构成层的厚度越大，叠层衬底自身的厚度增加，难以得到小型、薄型的电子部件。且在形成电容器时难以得到所期望的电容。厚度薄则强度下降，难以保持形状。
对导电体层的转印中使用的转印膜没有特别限制，但最好具有耐蚀刻工序的强度和化学稳定性，具有在导电体层的转印中必需的粘着性、剥离性。具体地，优选为具有在树脂膜等的支撑体上具有粘着层的结构。支撑体可举出下面的公知的塑料膜，例如，氟树脂如聚四氟乙烯、四氟乙烯-六氟丙烯共聚物、四氟乙烯-全氟烷基乙烯醚共聚物、四氟乙烯-乙烯共聚物、聚氯三氟乙烯、聚偏氟乙烯、聚氟乙烯等的膜；聚乙烯膜；聚丙烯膜；聚苯乙烯膜、聚氯乙烯膜；聚酯膜；聚碳酸酯膜；聚酰亚胺膜；聚砜膜；聚醚砜膜；聚酰胺膜；聚酰胺酰亚胺膜；聚醚酮膜；聚苯硫膜等。
其中，优选的是聚对苯二甲酸乙二酯(PET)膜、双轴取向的聚丙烯(OPP)膜、甲基戊烯共聚物(PTX)膜、和氟树脂膜。氟树脂膜中优选的是，一氟乙烯、三氟乙烯和四氟乙烯。
这些塑料膜的厚度为约10～200μm，尤其优选为约15～150μm。
粘着层最好具有其粘着力因加热而下降的特性。作为这样的粘着层，可举出在作为母材的基体聚合物中配合发泡剂构成的、具有通过因加热使发泡剂发泡而使粘着力减小或消失的特性的粘着层。基体聚合物，具体地，由高弹性聚合物构成，特别优选为其动态弹性率从常温到150℃为50万～1000万μN/cm2，优选为50万～800万μN/cm2的范围内的聚合物。上述的动态弹性率不到50万μN/cm2时，常温下的粘着力大，重贴性差，而且加热处理时粘着力的下降不充分，甚至还有粘接力上升的情况。另一方面，若动态弹性率大于1000万μN/cm2，常温下的粘着力不足，加热处理时发泡剂的膨胀或发泡受到抑制，粘着力不能充分下降。
而且，高弹性聚合物最好在常温到150℃内动态弹性率的变化率小。优选地，其变化程度在5倍以内，尤其是3倍以内。对形成高弹性聚合物的单体成分没有特别限制。可以使用在丙烯酸系压敏粘着剂、橡胶系压敏粘着剂、苯乙烯共轭二烯嵌段共聚物压敏粘着剂等公知的压敏粘着剂的调制中使用的单体成分的任何一种。
作为其具体例，有具有碳原子数20以下的烷基如甲基、乙基、丙基、丁基、2-乙己基、异辛基、异壬基、异癸基、十二烷基、十二(烷)醇基、三癸基、五癸基、六癸基、七癸基、八癸基、十九烷基、和二十烷基的丙烯酸或甲基丙烯酸之类的丙烯酸系烷基酯；丙烯酸；甲基丙烯酸；衣康酸；羟乙基丙烯酸；羟乙基甲基丙烯酸；羟丙基丙烯酸；羟丙基甲基丙烯酸；N-羟甲基丙烯酰胺；丙烯腈；甲基丙烯腈；缩水甘油基丙烯酸；缩水甘油基甲基丙烯酸；乙酸乙烯酯；苯乙烯；橡胶基质；丁二烯；异丁烯；和乙烯醚等。另外，也可以在基体聚合物中采用满足上述高弹性聚合物的条件的天然橡胶或再生橡胶等。
发泡剂可以使用各种无机类或有机类的发泡剂，其配量可根据粘着力下降的程度适当决定。一般地，以相对于每100重量份基体聚合物，发泡剂为1～100重量份、优选为5～50重量份、更优选为10～40重量份的方式配合。
作为无机发泡剂的代表例，有碳酸铵、碳酸氢铵、碳酸氢钠、亚硝酸钠、硼氢化钠和叠氮化物等。
作为有机发泡剂的代表例，有水；氯氟烃类如三氯一氟甲烷和二氯一氟甲烷；偶氮类化合物如偶氮二异丁腈氮、偶氮二酰胺、偶氮二羟酸钡；联氨类化合物如对甲苯磺酰联氨、二苯砜-3，3’-二磺酰联氨、4，4’-氧双(苯磺酰联氨)、烯丙基双(磺酰联氨)；氨基酸类化合物如对二苯乙烯磺酰基氨基酸、4，4’-氧二(苯磺酰基氨基酸)；三唑类其化合物如5-morpholyl-1，2，3，4-噻三唑；N-亚硝基类化合物如N，N’-二亚硝基环戊烷四胺、和N，N’-二甲基-N，N’-二亚硝基对苯二酸胺等。把发泡剂微胶囊化的热膨胀性微粒子由于容易混合操作等原因而优选使用。热膨胀性粒子有Microsphere(商品名，日本松本油脂社制造)等的商品。另外，在本发明中，根据需要也可以添加发泡助剂。而且，本发明中使用的粘着层的详细情况，作为热剥离性粘着剂等，在日本专利特愿平3-228861号和特愿平5-226527号中有记载。
对粘着层的厚度没有特别的限制，但优选为100μm以下，更优选为40μm以下。其下限为20μm左右。粘着层太厚则发泡的面的凹凸大，图案有皱曲。因此，在转印时产生皱纹，得不到预定的图案。
对本发明的叠层衬底的构成层中使用的树脂没有特别限制，可从成形性、加工性、叠层时的粘着层、电气特性优良的树脂材料中适当选择。具体地，热硬化树脂、热塑性树脂是优选的。
作为热硬化树脂，可举出环氧树脂、酚醛树脂、不饱和聚酯树脂、乙烯基酯树脂、聚酰亚胺树脂、聚苯醚(或氧化物)树脂、双马来酰亚胺树脂、三嗪(或氰酸酯)树脂、延胡索酸酯树脂、聚丁二烯树脂、和聚乙烯苯甲基醚树脂等。作为热塑性树脂，可举出功率放大器香族聚酯树脂，聚苯硫树脂、聚对苯二甲酸乙二酯树脂、聚对苯二甲酸丁二酯树脂、聚乙烯砜树脂、聚醚醚酮树脂、聚四氟乙烯树脂、和接枝树脂。其中，酚醛树脂、环氧树脂、低介电率环氧树脂、聚丁二烯树脂、BT树脂、和聚乙烯苯甲基醚树脂作为基体树脂是优选的。
这些树脂可以单独使用，也可以两种以上混合使用。两种以上混合使用时混合比是任意的。
本发明中使用的介电体粉，优选为陶瓷粉末。只要是具有在高频带区比作为分散介质的树脂大的比介电率和Q值的陶瓷粉末都可以，也可以使用两种以上。
优选地，本发明中使用的陶瓷粉末使用测定频率为1～2GHz时比介电率为10～20000，介电损耗(dissipation)因子为0.05以下的陶瓷粉末。
为了得到比较高的介电率，优选地，使用以下的材料。
即钛钡铌系陶瓷、钛钡锡系陶瓷、铅钙系陶瓷、二氧化钛系陶瓷、钛酸钡系陶瓷、钛酸铅系陶瓷、钛酸锶系陶瓷、钛酸钙系陶瓷、钛酸铋系陶瓷、钛酸镁系陶瓷、CaWO4系陶瓷、Ba(Mg，Nb)O3系陶瓷、Ba(Mg，Ta)O3系陶瓷、Ba(Co，Mg，Nb)O3系陶瓷、和Ba(Co，Mg，Ta)O3系陶瓷。二氧化钛系陶瓷包括只含有二氧化钛的情况和含有其它的少量添加物但保持二氧化钛的晶体结构的情况。对于其它的陶瓷也是这样。另外，在二氧化钛基树脂中，具有金红石结构的是优选的。
为了不过分增加介电率，且得到高的Q值，优选地，采用以下的材料。
即，氧化硅、氧化铝、氧化锆、钛酸钾微须、钛酸钙微须、钛酸钡微须、氧化锌微须、碎玻璃、玻璃珠、碳纤维、和氧化镁(滑石)。
它们可以单独使用，也可以两种以上混合使用。两种以上混合使用时，混合比是任意的。
具体地，在不需要具有比较高的介电率的场合，下列材料是优选的。
Mg2SiO4[ε＝7、Q＝20000：测定频率1GHz，下同]、Al2O3[ε＝9.8、Q＝40000]、MgTiO3[ε＝17、Q＝22000]、ZnTiO3[ε＝26、Q＝800]、Zn2TiO4[ε＝15、Q＝700]、TiO2[ε＝104、Q＝15000]、CaTiO3[ε＝170、Q＝1800]、SrTiO3[ε＝255、Q＝700]、SrZrO3[ε＝30、Q＝1200]、BaTiO3[ε＝1500～20000]、BaTi2O5[ε＝42、Q＝5700]、BaTi4O9[ε＝38、Q＝9000]、Ba2Ti9O20[ε＝39、Q＝9000]、Ba2(Ti，Sn)9O20[ε＝37、15Q＝5000]、ZrTiO4[ε＝39、Q＝7000]、(Zr，Sn)TiO4[ε＝38、Q＝7000]、BaNd2Ti5O14[ε＝83、Q＝2100]、BaSm2Ti5O14[ε＝74、Q＝2400]、Bi2O3-BaO-Nd2O3-TiO2系[ε＝88、Q＝2000]、PbO-BaO-Nd2O3-TiO2系[ε＝90、Q＝5200]、(Bi2O3、PbO)-BaO-Nd2O3-TiO2系[ε＝105、Q＝2500]、La2Ti2O7[ε＝44、Q＝4000]、Nd2Ti2O7[ε＝37、Q＝1100]、(Li，Sm)TiO3[ε＝81、Q＝2050]、Ba(Mg1/3Ta2/3)O3[ε＝25、Q＝35000]、Ba(Zn1/3Ta2/3)O3[ε＝30、Q＝14000]、Ba(Zn1/3Nb2/3)O3[ε＝41、Q＝9200]、Ba(Mg1/2W1/2)O3[ε＝20、Q＝130000]、Ba(Mg1/3Cr2/3)O3[ε＝18、Q＝115000]、Ba(Mg1/3Nb2/3)O3[ε＝32、Q＝115000]、(Sr0.6Ba0.4)(Ga1/2Ta1/2)O3[ε＝29、Q＝115000]、Ca(Ga1/2Ta1/2)O3[ε＝31、Q＝99400]、Sr(Zn1/3Nb2/3)O3[ε＝40、Q＝4000]、BaWO4[ε＝8、Q＝2250]、MgSiO3[ε＝6、Q＝2500]、3(Al2O3)(SiO2)[ε＝7.8、Q＝250]、Ba(ZrTi)O3[ε＝38、Q＝48800]、BaZrO3[ε＝40、Q＝1400]、(SrCa)(TiSn)O3[ε＝40、Q＝72000]、SnO2-TiO2[ε＝43、Q＝31500]、Sm(TiSn)NbO6[ε＝46、Q＝31300]、Nd(TiZr)NbO6[ε＝50、Q＝27600]、Nd(TiSn)NbO6[ε＝50、Q＝27600]、Sr2Nb2O7[ε＝52、Q＝700]、(BaSr)5Nb4O15[ε＝50、Q＝3500]、Ba2(TiMnNi)9O20[ε＝50、Q＝37600]、(SrCa)TiO3-La(ZnMgTi)O3[ε＝60、Q＝25100]、MgTiO3-CaTiO3[ε＝21、Q＝45000]、Ca(FeNbTi)O3[ε＝69、Q＝4000]、Ba(SmLa)2Ti5O14[ε＝75、Q＝9500]、Ba(SmLaCe)2Ti5O14[ε＝76、Q＝9500]、(BaSr)Sm2Ti5O14[ε＝80、Q＝11100]、BaNd2(TiMn)5O14[ε＝77、Q＝10200]、Ba(SmNd)2Ti5O14[ε＝77、Q＝9000]、Ba(NdSmLaBi)2Ti5O14[ε＝90、Q＝7500]、Ba(NdBi)2(TiAl)5O14[ε＝92、Q＝5600]、Ba(NdBi)2Ti5O14[ε＝93、Q＝5000]、(BaPb)Nd2Ti5O14[ε＝93、Q＝5300]、(BaPb)(NdSmBi)2Ti5O14[ε＝153、Q＝800]、Ba(NdSmBi)2Ti5O14[ε＝147、Q＝1100]、Ba(NdGd)2(TiAl)5O14[ε＝82、Q＝5400]、(BaPb)(NdSmBiMg)2Ti5O14[ε＝107、Q＝2900]、(BaPb)(NdBi)2Ti5O14[ε＝110、Q＝2500]、Ba(NdGdBi)2Ti5O14[ε＝115、Q＝2900]、Ba(LaSmBi)2(TiZr)5O14[ε＝117、Q＝3100]、Ba(NdGdBi)2Ti5O14[ε＝140、Q＝1000]、(BaPb)(NdCeLa)2Ti5O14[ε＝98、Q＝5400]、CaSm2Ti5O14[ε＝141、Q＝3200]、CaNd2Ti5O14[ε＝143、Q＝3200]、CaY2Ti5O14[ε＝137、Q＝3200]、CaGd2Ti5O14[ε＝138、Q＝3200]、CaEu2Ti5O14[ε＝139、Q＝3200]、CaPr2Ti5O14[ε＝140、Q＝3200]、(BaSrPb)(MgTa)O3[ε＝125、Q＝2000]、Pb(ZrCe)O3[ε＝140、Q＝2600]、Sr(ZnNb)O3[ε＝4O、Q＝36800]、Ca(FeNb)O3[ε＝40、Q＝20000]、Ba(ZnNb)O3[ε＝41、Q＝86900]、Ba(NdNb)O3[ε＝42、Q＝15600]、Ca(NiNbTi)O3[ε＝55、Q＝12000]、Ca(CaNbTi)O3[ε＝55、Q＝35000]、(PbCa)ZrO3[ε＝118、Q＝3200]、(PbCa)HfO3[ε＝100、Q＝4700]、(PbCa)(MgZr)O3[ε＝143、Q＝1500]、(PbCa)(MgNb)O3[ε＝86、Q＝4100]、(PbCa)(ZrTiSn)O3[ε＝137、Q＝1700]、(PbCa)(FeNbTi)O3[ε＝132、Q＝280O]、(PbCa)(FeNbW)O3[ε＝96、Q＝3800]、(PbCa)(CrNb)O3[ε＝48、Q＝360O]、(PbCa)(NiNb)O3[ε＝73、Q＝5100]、(PbCa)(CoNb)O3[ε＝75、Q＝14O0]、(PbCa)(FeNb)O3[ε＝104、Q＝3900]、(PbCa)(ZrSn)O3[ε＝146、Q＝1400]、(PbCa)(MgNiNb)O3[ε＝116、Q＝1800]、(PbCa)(FeTaNb)O3[ε＝118、Q＝1500]、(PbCa)(FeNbZr)O3[ε＝144、Q＝1600]、(PbCa)(NiNbZr)O3[ε＝147、Q＝500]、(PbCa)(MgNbZr)O3[ε＝151、Q＝1000]、(PbCa)(FeNbW)O3[ε＝152、Q＝1300]、(PbSr)(ZnNb)O3[ε＝141、Q＝1000]、(PbSrCa)(FeTaNb)O3[ε＝115、Q＝3100]、(BaSrCaPb)(ZnTaNb)O3[ε＝85、Q＝8000]、(BaSrPb)(MgTaNb)O3[ε＝90、Q＝6000]、(NdSr)TiO3[ε＝220、Q＝6000]、(SrCa)TiO3[ε＝266、Q＝1100]、SrSnO3[ε＝129、Q＝1200]、(SrCa)3Ti2O3[ε＝77、Q＝10200]、(BaCa)TiO3、Ba(TiSn)O3[ε＝1500～10000]、(PbSr)TiO3[ε＝300～400]、Pb(ZnNb)O3-Pb(FeW)O3[ε＝24000]、Pb系复合钙钛矿[ε＝数万]等。
更优选地，是以下列组成为主要成分的材料。
TiO2、CaTiO3、SrTiO3、Ba(Mg1/3Ta2/3)O3、Ba(Zn1/3Ta2/3)O3、Sr(Zn1/3Nb2/3)O3、Al2O3、MgTiO3、Nd2Ti2O7、MgTiO3-CaTiO3、BaSm2Ti5O14、BaNd2Ti5O14、BaO-Nd2O3-TiO2系、Bi2O3-BaO-Nd2O3-TiO2系、BaTiO3、BaTi2O5、BaTi4O9、Ba2Ti9O20、(BaCa)TiO3、(BaSr)TiO3、Ba(TiSn)O3、Ba(TiZr)O3、Ba2(Ti，Sn)9O20系、MgO-TiO2系、ZnO-TiO2系、MgO-SiO2系、Al2O3等。
另一方面，在需要有较高的介电率时，下列材料是优选的。
BaTiO3[ε＝1500：测定频率1GHz，下同]、(Ba，Pb)TiO3系[ε＝6000]、Ba(Ti，Zr)O3系[ε＝9000](Ba，Sr)TiO3系[ε＝7000]。
更优选地，从以下述组成为主成分的介电体粉中选择。
BaTiO3、Ba(Ti，Zr)O3系。
陶瓷粉末是单晶或多晶的粉末都可以。
若树脂和陶瓷粉末的总量为100体积％，则陶瓷粉末的含量为10～65体积％，优选为20～60体积％。
若陶瓷粉末占65体积％以上，则得不到致密的组成物。另外，与不添加陶瓷粉末的场合相比，Q值也大大降低。另一方面，若陶瓷粉末不到10体积％，则含有陶瓷粉末的效果不充分。
本发明的叠层衬底通过在上述范围内适当设定各成分，可以比树脂单体得到的介电率更大，可以得到想要的比介电率和高的Q值。
介电体粉可以是圆形或椭圆形，也可以破碎粉之类的不定型。投影形状为圆形的球状粉的平均粒径为0.1～40μm，优选为0.5～20μm，球形度为0.9～1.0，优选为0.95～1.0。
若平均粒径小于0.1μm，粒子的表面积增大，分散、混合时的粘度、触变(thixotropy)性上升，难以高填充率化，难以与树脂混炼。相反地，若大于40μm，难以进行均匀的分散和混合，沉淀严重，不均匀，在粉末含量高的组成进行成形时难以得到致密的成型体。
另外，若球形度小于0.9，在例如压粉芯等的成型体的成型时，粉末难以均匀地分散，容易产生介电体特性的波动，难以得到所期望的特性，批量间和制品间的偏差增加。球形度也可以是任意测量多个试样，求其平均值作为上述值。
采用破碎粉时，粒径为0.01～40μm，尤其优选为0.01～35μm，平均粒径优选为1～30μm。通过成为这样的粒径，破碎粉的分散性良好。相反地，若破碎粉的粒径比它小，比表面积大，难以高填充率化。另一方面，如果比它大则在制作浆料时容易沉淀，难以均匀地分散，另外，在形成薄衬底、预制体时难以得到表面的平滑性。实际中使粒径太小是困难的，下限为0.01μ左右。
把它们制成粉末的方法有粉碎、造粒等公知的方法。
另外，也可以在圆形的介电体粉的基础上还含有破碎粉。通过含有破碎介电体粉，可以进一步提高填充率。
本发明的叠层衬底还可以与介电体粉分离地含有或向介电体粉中加入一种或两种以上的磁性体粉。
磁性体粉是铁氧体时，优选采用Mn-Mg-Zn系、Ni-Zn系、Mn-Zn系等，尤其优选它们的单晶、或Mn-Mg-Zn系、Ni-Zn系等。
磁性体粉是强磁性金属时，优选采用羰基铁、铁硅系合金、铁铝硅系合金(商标名：Sendust合金)、铁镍系合金(商标名：坡莫块合金)、非晶系(铁系、钴系)合金等。
把它们制成粉末的方法有破碎、造粒等公知的方法。
磁性体粉的粒径和形状与上述介电体粉相同，与介电体粉同样地，优选为表面平滑的材料，也可以用破碎粉。用破碎粉的效果与上述相同。
而且，也可以用两种以上种类、粒度分布不同的磁性体粉。此时的混合比是任意的，可以根据用途调整所用的材料、粒度分布、混合比。
测定频率为1～2GHz时磁性体粉的导磁率μ优选为10～1000000。另外，优选地，块状的绝缘性高的磁性体粉在制作衬底时绝缘性提高。
树脂和磁性体粉的混合比优选为，以形成的构成层全体的测定频率1～2GHz时的导磁率为3～20的方式进行添加。具体地，在成形的浆料阶段，树脂和磁性体粉的比率优选为，磁性体粉的含量为10～65体积％，尤其优选为20～60体积％。这样的磁性体粉含量下，构成层全体的导磁率为3～20，容易得到所期望的电气特性。相反地，若磁性体粉的含量太多，则难以浆液化和涂敷，叠层衬底的制作困难。另一方面，若磁性体粉的含量太少，则有不能确保导磁率的场合，难以赋予磁气特性。
本发明中使用的阻燃剂，可以使用在通常使的阻燃化时使用的各种阻燃剂。具体地，可以使用卤化物如卤化磷酸盐和溴化环氧树脂；有机化合物如磷酸酰胺基化合物；和无机化合物如三氧化锑和卤化铝。
作为使用的金属箔，可以从金、银、铜、铝等导电率良好的金属中适当选取。在它们之中特别优选铜。
作为金属箔的制作方法，可以用电解、轧制等各种公知方法。但是，在需要箔的剥离强度时优选使用电解箔；而在重视高频特性时，优选使用表面凹凸造成的表面效果的影响小的轧制箔。金属箔的表面粗糙度优选为Rz＝1～6μm。具体地，电解箔的Rz优选为2.5～6.0μm，轧制膜的Rz优选为1.0～3.0μm。
金属箔的厚度优选为3.0～32μm，考虑到薄型化优选为3.0～18μm。
本发明的叠层衬底也可以在上述无玻璃布的构成层的基础上还包含含有玻璃布等的强化纤维的构成层。通过包含含有强化纤维的构成层，可以提高叠层衬底全体的强度。
这样的含有玻璃布的构成层中使用的玻璃布等的强化纤维，可以根据目的和用途选用各种材料，可以把市售品直接使用。此时的强化纤维根据电气特性可以选用E玻璃布(ξ＝7，tanδ＝0.003，1GHz)、D玻璃布(ξ＝4，tanδ＝0.0013，1GHz)、H玻璃布(ξ＝11，tanδ＝0.003，1GHz)等。另外，为了提高层间密着力，也可以进行耦合处理等。其厚度为100μm，尤其优选为20～60μm。布重量为120g/m2以下，尤其优选为20～70g/cm2。
另外，树脂和玻璃布的配合比按重量比优选为，树脂/玻璃布＝4/1～1/1。通过成为这样的配合比可以提高本发明的效果。与此不同，该比值小则树脂量少，与铜箔的密着力下降，使的平滑性成为问题。相反地，该比值大则树脂量多，可用的玻璃布的选择困难，难以确保厚度薄时的强度。
本发明中，也可以通过采用两种以上的不同的构成层的叠层体构成叠层衬底。另外，也可以在各构成层中含有两种以上的不同的分散材料。通过组合这样的两种以上种类的不同的构成层，把两种以上的不同粉体，或同种类但组成、电气(介电率)、磁气特性不同的粉体与树脂混合，可以容易地调整介电率和导磁率，可以调整各种电子部件混合后的特性。尤其是，通过把具有波长缩短效果的介电率和导磁率调整到最合适的值，可以实现装置的小型化、薄型化。而且，通过把在较低频率区得到良好电气特性的材料与在较高频率区得到良好电气特性的材料相组合，可以在宽的频率区得到良好的电气特性。
在采用这样的混合层，即树脂与介电体粉、磁性体粉混合而成的构成层形成叠层衬底、电子部件时，可以不用粘着剂等也能实现与铜箔的结合和构图，且可以实现多层化。由于这样的构图和多层化处理可以是与通常的衬底制造工序相同的工序，可以实现成本下降和操作性的改善。而且，由这样得到的衬底构成的叠层衬底具有高强度，且高频特性提高。
提高介电率可以得到波长缩短效果。即，衬底上的有效波长λ由λ＝λ0/(ε·μ)1/2给出。其中，λ0是实际波长，ε、μ是电子部件或衬底的介电率和导磁率。因此，设计例如λ/4的电子部件、电路时，通过提高构成其电路的材料的ε、μ，需要长度λ/4的部分就可以减小除以(ε·μ)1/2的值。因此，通过提高叠层衬底、衬底材料的至少ε，可以减小叠层衬底、衬底的大小。
另外，通过把在较低频率区得到良好电气特性的材料与在较高频率区得到良好电气特性的材料相组合，可以在宽的频率区得到良好的电气特性。具体地，在1～2000MHz，尤其是50～1000MHz的宽广频带区内有良好的HPF等的电气特性。
具体地，只考虑波长缩短效果时，通过在树脂材料中混合高介电率材料可以实现这一目的。但是，这样的高介电率材料的高频特性不够好，必须对此进行补偿。于是，通过把高介电率材料例如BaTiO3、BaZrO3等与高频特性优良的磁性材料的如羰基铁一起使用，可以在高频区内也得到所期望的特性。
作为这样的要求波长缩短和高频特性的电子部件，可举出叠层滤波器、平衡不平衡变压器、介电体滤波器、耦合器、天线，VCO(电压控制振荡器)、RF(射频)单元、谐振器等。
而且，用某一材料提高一个电气特性时，可以用其它材料补偿不足的电气特性。
用叠层衬底得到电子部件时，也可以通过对叠层衬底的至少导电体层构图形成电子部件元件，并形成作为电子部件元件的端子的通孔，对每个上述电子部件元件在上述通孔部分切断成为叠层电子部件。
本发明的电子部件具有在树脂中至少分散介电体、磁性体中的任一个，且不含有玻璃布的构成层，该构成层的厚度为2～40μm。
这样地，通过具有不包含玻璃布等的补强材料、厚度40μm以下的构成层，可以提供薄型的叠层电子部件。
这样的厚40μm以下的构成层，可通过转印由剥离薄板形成的电极层形成。即，在转印薄板上固定铜箔，对它蚀刻形成图案，并在厚度40μm以下的预制体上转印该铜箔图形。这样地，通过预先在转印薄板上设计铜箔进行构图，在蚀刻工序等中必须的预制体的强度成为不必要，可在40μm以下的薄的预制体上形成导体图案。
通过采用这样得到的构成层，得到以下的效果：
(1)可以得到小型、高性能、加工性好、密度小、有柔软性的电子部件、多层电路衬底。
(2)由于即使使具有不同特性的材料多层化也具有高的柔软性，可以得到不易产生裂纹、剥落、翘曲等的问题的高性能的电子部件。
(3)由于没有烧结、厚膜印刷等的工序，使容易制造、问题难以产生的设计成为可能。
(4)可以提高玻璃布等的可靠性，提高介电体粉、磁性体粉的填充度，可以实现高介电率化和高导磁率化。
(5)由于通过蚀刻形成图案，图案的精度非常高。
(6)由于不包含玻璃布，批量间的特性波动小。
(7)通过继续与含有玻璃布的层层叠，可以容易地增加强度。
(8)通过添加阻燃剂，也可以成为具有阻燃性的叠层电子部件。
本发明的叠层电子部件可以得到电容器、线圈(电感器)、滤波器等；它们之间或与除此之外的布线图案、放大元件、功能元件组合可以得到天线、RF模块(RF增幅段)、VCO(电压控制振荡电路)、功率放大器(电力增幅段)等的高频电子电路、光拾波器等使用的重叠模块等的高频用电子部件。
实施例
下面，展示本发明的具体实验例、实施例，对本发明更加详细地说明。
(实施例1)
首先，制作无玻璃布的薄板(预制体)。用聚苯甲基乙烯树脂作原材料，把68.45g介电体粉和31.55g树脂球磨混合，此时，用整体混合法加入作为耦合剂的硅烷耦合剂。
用手术刀法用得到的浆液制成厚40μm的无玻璃布的预制体。
然后，以热剥离薄板(日本电工社制，商品名Revalpha，支撑体为聚酯，厚100μm，粘着层厚45μm)作为转印膜，在其上贴附厚18μm的铜箔。此时的热剥离薄板的粘着力为4.9N/20mm，张贴时的压力为1kg/mm2。
然后，在铜箔面上通过光刻法形成预定的图案，在氯化铁构成的蚀刻液(35％溶液，温度20℃)中浸渍，进行约10～15分钟的蚀刻。该蚀刻工序由于用光刻的方法，可以清楚地构图约30～36μm的微细图案。
然后，准备两块得到的有构图铜箔的热转印薄板，分别以铜箔面朝内配置在上述得到的预制体的上下，进行热层叠压制。此时的条件是120℃、30分钟，加压压力为1.5MPa。压制后，剥除热剥离薄板，得到两面有铜箔的预制体。
另外，改变热层叠的条件进行加热压制，评价得到的有铜箔的衬底的状态(转印结果)，结果示表1。另外，试样4-1的转印膜的粘着力弱，在蚀刻工序中图案剥离，所以没有进行随后的层叠操作。
表1
  试样No.   粘着力加热前   (N/20cm2)加热后   蚀刻工序   加热温度(℃)   加热时间(分)   压制压力(MPa)   转印结果
  1-1   6.9   0.049   无剥离   120   120   9.8   图案转印不好
  1-2   6.9   0.049   无剥离   140   120   9.8   树脂流入
  1-3   6.9   0.049   无剥离   140   180   9.8   良好
  1-4   6.9   0.049   无剥离   160   120   4.9   树脂流
  1-5   6.9   0.049   无剥离   160   120   9.8   良好
  1-6   6.9   0.049   无剥离   160   120   20   良好
  1-7   6.9   0.049   无剥离   160   120   30   粘着层转印
  1-8   6.9   0.049   无剥离   160   180   9.8   良好
  1-9   6.9   0.049   无剥离   170   120   9.8   粘着层转印
  2-1   4.9   0.049   无剥离   120   120   9.8   图案转印不好
  2-2   4.9   0.049   无剥离   140   120   9.8   树脂流入
  2-3   4.9   0.049   无剥离   140   180   9.8   良好
  2-4   4.9   0.049   无剥离   160   120   4.9   树脂流
  2-5   4.9   0.049   无剥离   160   120   9.8   良好
  2-6   4.9   0.049   无剥离   160   120   20   良好
  2-7   4.9   0.049   无剥离   160   120   30   粘着层转印
  2-8   4.9   0.049   无剥离   160   180   9.8   良好
  2-9   4.9   0.049   无剥离   170   120   9.8   粘着层转印
  3-1   3.7   0.049   无剥离   120   120   9.8   图案转印不好
  3-2   3.7   0.049   无剥离   140   120   9.8   树脂流入
  3-3   3.7   0.049   无剥离   140   180   9.8   良好
  3-4   3.7   0.049   无剥离   160   120   4.9   树脂流入
  3-5   3.7   0.049   无剥离   160   120   9.8   良好
  3-6   3.7   0.049   无剥离   160   120   20   良好
  3-7   3.7   0.049   无剥离   160   120   30   粘着层转印
  3-8   3.7   0.049   无剥离   160   180   9.8   良好
  3-9   3.7   0.049   无剥离   170   120   9.8   粘着层转印
  4-1   2.4   0.049   有剥离    -   -    -   蚀刻时剥离
然后，用叠层衬底，以在其上构成预定的电路的方式，准备通过同样的操作得到的多个有铜箔的预制体、和在它们之间配置的预制体，把它们层叠起来进行热层叠压制。此时的条件是200℃，60分，压制压力为1.5MPa。用得到的叠层衬底制作下述的电子部件。作为把叠层的导体互相连接的装置，可以采用贯通孔或内部通路孔等的适当方式。
(实施例2)
用实施例1的无玻璃布的薄板制作叠层衬底。
以热剥离薄板(日本Nitta(株)制造的Interlimer Warm-off，支撑体为聚酯，厚100μm，粘着层厚25～30μm)作为转印膜，在其上贴附厚18μm的铜箔。此时的热剥离薄板的粘着力为1.5N/25mm，张贴时的压力为1kg/mm2。
然后，在铜箔面上通过光刻法形成预定的图案，在氯化铁构成的蚀刻液(35％溶液，温度40℃)中浸渍，进行约10～15分钟的蚀刻。该蚀刻工序由于用光刻的方法，可以清楚地构图约30～36μm的微细图案。
然后，准备两块得到的有构图铜箔的热转印薄板，分别以铜箔面朝内配置在上述得到的预制体的上下，进行热层叠压制。此时的条件是100℃下的层叠速度为0.1m/min，加压压力为1.0MPa。压制后，剥除热剥离薄板，得到两面有铜箔的预制体。
以成为预定的设计的方式制备该图案结构的预制体。以在其上构成预定的电路的方式，准备通过同样的操作得到的多个有铜箔的预制体、和在它们之间配置的预制体，把它们层叠起来进行热层叠压制。此时的条件是200℃，60分，压制压力为1.5MPa。用得到的叠层衬底制作下述的电子部件。
(实施例3)
图3、图4示出电感器，图3是透视斜视图，图4是剖面图。
图中，电感器10具有：本发明的具有树脂的构成层(无预制体的衬底)10a～10e、在该构成层10b～10e上形成的内部导体(线圈图案)13、以及用于与该内部导体13电连接的通路孔14。该通路孔14可通过钻孔、激光加工、蚀刻等形成。形成的线圈的终端部与在各电感器10的端面上形成的贯通孔12以及在其上下面方向上形成的突起图案11连接。贯通孔12由切片、V形切割等方法形成一半切断的结构。这是因为用集合衬底形成多个元件，最终逐片切断时从贯通孔12的中心切断。
在该电感器10的构成层10a～10e的至少任一个上至少具有厚2～40μm无玻璃布的构成层。在该构成层中还可进一步含有用来调整电气特性和磁气特性的介电体粉、磁性体粉，根据情况还可以含有阻燃剂。不必全部构成层都由相同材料形成，也可以组合由不同材料形成的构成层。另外，为了提高部件强度，也可以在其一部分上使用玻璃布。
作为芯片电感器，为了增大L值，必须增加基体衬底的导磁率。另外，作为EMC的对策而使用微珠时，为了提高阻抗，必须尽可能地提高导磁率。而且，如果减薄层间即构成层，减少泄露电流，则增加相同形状的卷数可以提高L值。因此，至少在厚2～40μm的无玻璃布的构成层中进一步含有用来调整电气特性和磁气特性的磁性体粉，可以获得小型、L值高或阻抗值高的芯片电感。
另外，考虑作为高频用芯片电感器的用途时，由于必须尽可能减小分布电容，优选地，1～2GHz时的比介电率为2.6～3.5。另外，构成谐振电路的电感器中，是积极地利用分布电容的场合，在这样的用途中优选地，1～2GHz时的比介电率为5～40。这样地，可以实现元件的小型化、省略电容元件。另外，在该电感器中必须尽可能抑制材料的损失。因此，通过使1～2GHz时的介电损耗因子(tanδ)为0.0025～0.0075，可以得到材料的损失极少、Q值高的电感器。而且，在考虑用于消除噪声的用途时，必须尽可能增大要除去的噪声的频率下的阻抗。此时优选地，调整成1～2GHz时的导磁率为3～20。由此，可以飞跃性地提高高频噪声的消除效果。另外，各构成层可以相同也可以不同，可选择最佳组合。
另外，其等价电路图如图12(a)所示。如图12(a)所示，等价电路中是具有线圈31的叠层电子部件(电感器)。
(实施例4)
图5、图6示出另一电感器，图5是透视斜视图，图6是剖面图。
在该例中，展示把实施例3中在上下方向上卷绕的线圈图案作为在横方向上卷绕的螺旋卷的构成方案。其它的构成要素与实施例3相同，对相同的结构要素赋予相同的标号并省略说明。
(实施例5)
图7、图8示出另一电感器，图7是透视斜视图，图8是剖面图。
在该例中，展示把实施例3中在上下方向上卷绕的线圈图案作为连结上下面的螺旋的构成方案。其它的构成要素与实施例3相同，对相同的结构要素赋予相同的标号并省略说明。
(实施例6)
图9、图10示出另一电感器，图9是透视斜视图，图10是剖面图。
在该例中，展示把实施例3中在上下方向上卷绕的线圈图案作为在内部形成的曲折状的图案的构成方案。其它的构成要素与实施例3相同，对相同的结构要素赋予相同的标号并省略说明。
(实施例7)
图11是展示另一电感器的透视斜视图。
该例中，展示把实施例3中的单独构成的线圈作成四个连结的线圈的方案。通过这样的构成，可以实现节省空间。其它的构成要素与实施例3相同，对相同的结构要素赋予相同的标号并省略说明。另外，图12(b)示出其等价电路图。如图12(b)所示，等价电路中线圈31a～31d是四个相连结的叠层电子部件(电感器)。
(实施例8)
图13、图14示出电容器，图13是透视斜视图，图14是剖面图。
图中，电容器20具有：本发明的具有树脂的构成层(无预制体的衬底)20a～20g、在该构成层20b～20g上形成的内部导体(内部电极图案)23、以及用于与该内部导体23分别连接的在各电容器的端面上形成的贯通孔22以及在其上下面方向上形成的突起图案21。
在该电容器20的构成层20a～20g的至少任一个上至少具有厚2～40μm无玻璃布的构成层。在该构成层中还可进一步含有用来调整电气特性和磁气特性的介电体粉、磁性体粉，根据情况还可以含有阻燃剂。不必全部构成层都由相同材料形成，也可以组合由不同材料形成的构成层。另外，为了提高部件强度，也可以在其一部分上使用玻璃布。
在芯片电容器的小型化中，必须提高对置电极的层间的介电率。另外，为了得到电容，层间即构成层尽可能薄是优选的。因此，至少在厚2～40μm的无玻璃布的构成层中进一步含有用来调整电气特性和磁气特性的磁性体粉，可以获得小型、且C值高的芯片电容器。
另外，如果考虑得到的电容的多样性和精度，优选地，1～2GHz时的介电损耗因子为0.0025～0.025，比介电率为2.6～40。由此，可以使得到的电容范围宽，即使是低电容值也可以高精度地形成。另外，必须尽可能地抑制材料的损失。因此，通过使1～2GHz时的介电损耗因子(tanδ)为0.0025～0.025，可以成为材料损失极小的电容器。另外，各构成层可以相同，也可以不同，可选择最佳组合。
其等价电路图如图16(a)所示。如图16(a)所示，等价电路图中是具有电容器32的叠层电子部件(电容器)。
(实施例9)
图15是展示另一电容器的透视斜视图。
该例中，展示把实施例8中的单独构成的电容器作成以阵列状四连结的方案。通过这样的构成，可以实现节省空间。另外，以矩阵状形成电容器时是以高精度形成各种电容的场合。因此，最好是在上述介电率和介电损耗因子的范围内。其它的构成要素与实施例8相同，对相同的结构要素赋予相同的标号并省略说明。另外，图16(b)示出其等价电路图。如图16(b)所示，等价电路中是电容器32a～32d四连结的叠层电子部件(电容器)。
(实施例10)
图17～20示出平衡不平衡变压器，图17是透视斜视图，图18是剖面图，图19是各构成层的分解平面图，图20是等价电路图。
图17～19中，平衡不平衡变压器40具有：在构成层40a～40o构成的叠层体的上下和中间配置的内部GND导体45、和在该内部GND导体45间形成的内部导体43。该内部导体43以由λg/4长的螺旋状导体43构成图20的等价电路所示的构成结合线53a～53d的方式，由通路孔44等连结而成。
在该平衡不平衡变压器40的构成层40a～40o的至少任一个上至少具有厚2～40μm无玻璃布的构成层。在该构成层中还可进一步含有用来调整电气特性和磁气特性的介电体粉、磁性体粉，根据情况还可以含有阻燃剂。不必全部构成层都由相同材料形成，也可以组合由不同材料形成的构成层。另外，为了提高部件强度，也可以在其一部分上使用玻璃布。
在设计平衡不平衡变压器时如果考虑小型化，最好尽可能地提高比介电率。而且，最好尽可能地减薄层间即构成层。因此，至少在厚2～40μm的无玻璃布的构成层中进一步含有用来调整电气特性和磁气特性的磁性体粉，可以获得小型且高性能的平衡不平衡变压器。
另外，根据有的用途，优选地，1～2GHz时的比介电率为2.6～40，介电损耗因子(tanδ)为0.0025～0.025。根据另一些用途，优选地，1～2GHz时的导磁率为3～20。各构成层可以相同也可以不同，可选择最佳组合。
(实施例11)
图21～24展示了叠层滤波器。其中图21是斜视图，图22是分解斜视图，图23是等价电路图，图24是传输特性图。另外，该叠层滤波器构成为具有两个极(pole)。
图21～23中，叠层滤波器60具有：位于由构成层60a～60e构成的叠层体的大致中央的一对带状线路68和一对电容器导体67。电容器导体67在下部构成层群60d上形成，带状线路68在其上的构成层60c上形成。在构成层60a～60e的上下端部形成GND导体65，夹着上述带状线路68和电容器导体67。带状线路68、电容器导体67和GND导体65与分别在其端面上形成的端部电极(外部端子)62、和在其上下面方向上稍微形成的突出图案61连接。另外，在其两侧面和在其上下面方向上稍微形成的GND图案66与GND导体65相连。
带状线路68是图23的等价电路图所示的长度为λg/4或以下的带状线路74a、74b，电容器导体67构成输入输出结合电容Ci。各带状线路74a、74b之间通过结合电容Cm和结合系数M结合，通过这样的等价电路，可以得到图24所示的具有双极型的传输特性的叠层滤波器。
在该叠层滤波器60的构成层60a～60e的至少任一个上至少具有厚2～40μm无玻璃布的构成层。在该构成层中还可进一步含有用来调整电气特性和磁气特性的介电体粉、磁性体粉，根据情况还可以含有阻燃剂。不必全部构成层都由相同材料形成，也可以组合由不同材料形成的构成层。另外，为了提高部件强度，也可以在其一部分上使用玻璃布。
在设计叠层滤波器时如果考虑小型化，最好尽可能地提高比介电率。而且，最好尽可能地减薄层间即构成层。因此，至少在厚2～40μm的无玻璃布的构成层中进一步含有用来调整电气特性和磁气特性的磁性体粉，可以获得小型且高性能的叠层滤波器。
另外，通过使1～2GHz时的比介电率为2.6～40，可以在数百MHz到数GHz的区域内获得所期望的特性。另外，希望尽可能地抑制带状线谐振器的材料损失，优选地，1～2GHz时的介电损耗因子(tanδ)为0.0025～0.0075。
(实施例12)
图25～28展示了另一叠层滤波器。其中图25是斜视图，图26是分解斜视图，图27是等价电路图，图28是传输特性图。另外，该叠层滤波器构成为具有四个极。
图25～27中，叠层滤波器60具有位于由构成层60a～60e构成的叠层体的大致中央的四个带状线路68和一对电容器导体67。其它的构成要素与实施例11相同，对相同的结构要素赋予相同的标号并省略说明四个。
(实施例13)
图29～33展示了耦合器，其中，图29是透视斜视图，图30是剖面图，图31是各构成层的分解平面图，图32是内部接线图，图33是等价电路图。
图29～33中，耦合器110具有在构成层110a～110c构成的叠层体的上下配置的内部GND导体115、和在该内部GND导体115间形成的内部导体113。该内部导体113通过螺旋状的通路孔114等连结以由两个线圈构成变压器。而且，形成的线圈的终端与内部GND导体115，如图32所示，分别与在端面上形成的贯通孔112和在其上下方向上稍稍形成的突出图案111连接。通过这这样的构成，如图33的等价电路图所示，得到两个线圈125a、125b结合而成的耦合器。
在该耦合器110的构成层110a～110c的至少任一个上至少具有厚2～40μm无玻璃布的构成层。在该构成层中还可进一步含有用来调整电气特性和磁气特性的介电体粉、磁性体粉，根据情况还可以含有阻燃剂。不必全部构成层都由相同材料形成，也可以组合由不同材料形成的构成层。另外，为了提高部件强度，也可以在其一部分上使用玻璃布。
在设计耦合器时如果考虑小型化，最好尽可能地提高比介电率。而且，最好尽可能地减薄层间即构成层。因此，至少在厚2～40μm的无玻璃布的构成层中进一步含有用来调整电气特性和磁气特性的磁性体粉，可以获得小型且高性能的耦合器。另外，在实现宽频带化时，优选时，应尽可能地减小比介电率。
另外，可以根据用途、要求的性能、规格等采用合适的介电率的材料。通常，通过使1～2GHz时的比介电率为2.6～40，可以在数百MHz到数GHz的频带区内获得的希望的转输特性。另外，为了提高内部电感器的Q值，优选地，使1～2GHz时的介电损耗因子(tanδ)为0.0025～0.0075。由此，可以形成材料损失极少、Q值高的电感器，获得高性能的耦合器。
(实施例14)
图34～36展示了VCO(电压控制振荡器)。其中，图34是透视斜视图，图35是剖面图，图36是等价电路图。
图34～36中，VCO具有：在由构成层210a～210g叠层构成的叠层体上形成配置的电容器、电感器、半导体、寄存器等的电子部件261；以及在该构成层210a～210g中和在其上下面上形成的导体图案262、263、264。该VCD由于由图36所示的等价电路构成，具有带状线263、电容器、信号线、半导体、电源线等。因此，用适合各功能的材料形成构成层时是有效的。
在该例中，构成层210a～210g的至少任一个上至少具有厚2～40μm无玻璃布的构成层。在该构成层中还可进一步含有用来调整电气特性和磁气特性的介电体粉、磁性体粉，根据情况还可以含有阻燃剂。不必全部构成层都由相同材料形成，也可以组合由不同材料形成的构成层。另外，为了提高部件强度，也可以在其一部分上使用玻璃布。
尤其是，在电容器构成层210c～210e中采用上述无玻璃布的构成层，可以大大减薄构成层的厚度，可以使VCO更加小型化。
构成谐振器的构成层210f、210g优选采用1～2GHz时介电损耗因子为0.0025～0.0075的构成层。电容器构成层210c～210e优选采用介电损耗因子为0.0075～0.025、比介电率为5～40的构成层。布线或电感器构成层210a、210b优选采用介电损耗因子为0.0025～0.0075、比介电率为2.6～5.0的介电体层。
而且，在上述构成层210a～210g的表面上，构成作为内部导体的带状线263、GND导体262、电容器导体264、布线电感器导体265和端子导体266。另外，各内部导体通过通路孔214上下连接，搭载在表面上安装的电子部件261，形成图36的等价电路所示的VCO。
通过这样的构成，可以成为适合各种功能的介电率、Q、介电损耗因子，可以高性能化，小型薄型化。
(实施例15)
图37～图39展示了功率放大器(电力增幅部)。其中，图37是各构成层的分解平面图，图38是剖面图，图39是等价电路图。
图37～39中，功率放大器具有：在由构成层300a～300e叠层构成的叠层体上形成配置的电容器、电感器、半导体、寄存器等的电子部件361；以及在该构成层300a～300e中和在其上下面上形成的导体图案313、315。该功率放大器由于由图39所示的等价电路构成，具有带状线L11～L17、电容器C11～C20、信号线、半导体的电源线等。因此，用适合各功能的材料形成构成层时是有效的。
在该例中，构成层的至少任一个上至少具有厚2～40μm无玻璃布的构成层。在该构成层中还可进一步含有用来调整电气特性和磁气特性的介电体粉、磁性体粉，根据情况还可以含有阻燃剂。不必全部构成层都由相同材料形成，也可以组合由不同材料形成的构成层。另外，为了提高部件强度，也可以在其一部分上使用玻璃布。
尤其是，在电容器构成层300a～300c中采用上述无玻璃布的构成层，可以大大减薄构成层的厚度，可以使功率放大器更加小型化。
此时，构成条状线的构成层300d、300e优选采用1～2GHz时介电损耗因子为0.0075～0.025、比介电率为2.6～40的构成层。电容器构成层优选采用介电损耗因子为0.0025～0.025、比介电率为5～40的构成层。
而且，在上述构成层300a～300e的表面上，形成内部导体313、GND导体315等。另外，各内部导体通过通路孔314上下连接，搭载在表面上安装的电子部件361，形成图39的等价电路所示的功率放大器。
通过这样的构成，可以成为适合各种功能的介电率、Q、介电损耗因子，可以高性能化，小型薄型化。
(实施例16)
图40～图42展示了光拾波器中使用的重叠模块。其中，图40是各构成层的分解平面图，图41是剖面图，图42是等价电路图。
图40～42中，重叠模块具有：在由构成层400a～400k叠层构成的叠层体上形成配置的电容器、电感器、半导体、寄存器等的电子部件461；以及在该构成层400a～400k中和在其上下面上形成的导体图案413、415。该重叠模块由于由图42所示的等价电路构成，具有电感器L21和L23、电容器C21～C27、信号线、半导体的电源线等。因此，用适合各功能的材料形成构成层时是有效的。
在该例中，构成层400a～400k的至少任一个上至少具有厚2～40μm无玻璃布的构成层。在该构成层中还可进一步含有用来调整电气特性和磁气特性的介电体粉、磁性体粉，根据情况还可以含有阻燃剂。不必全部构成层都由相同材料形成，也可以组合由不同材料形成的构成层。另外，为了提高部件强度，也可以在其一部分上使用玻璃布。
尤其是，在电容器构成层400d～400h中采用上述无玻璃布的构成层，可以大大减薄构成层的厚度，可以使重叠模块更加小型化。
此时，电容器构成层400d～400h优选采用1～2GHz时介电损耗因子为0.0075～0.025、比介电率为10～40的构成层。电感器构成层400a～400c、400j～400k优选采用1～2GHz介电损耗因子为0.0025～0.0075、比介电率为2.6～5.0的构成层。
而且，在上述构成层400a～400k的表面上形成内部导体413、GND导体415等。另外，各内部导体通过通路孔414上下连接，搭载在表面上安装的电子部件461，形成图42的等价电路所示的重叠模块。
通过这样的构成，可以成为适合各种功能的介电率、Q、介电损耗因子，可以高性能化，小型薄型化。
(实施例17)
图43～图46展示了射频模块。其中，图43是斜视图，图44是除去外装部件后的状态的斜视图，图45是各构成层的分解斜视图，图46是剖面图。
图43～46中，射频模块具有：在由构成层500a～500i叠层构成的叠层体上形成配置的电容器、电感器、半导体、寄存器等的电子部件561；在该构成层500a～500i中和在其上下面上形成的导体图案513、515、572；以及天线图案573。该射频模块具有上述的电感器、电容器、信号线、半导体的电源线等。因此，用适合各功能的材料形成构成层时是有效的。
在该例中，构成层500a～500i的至少任一个上至少具有厚2～40μm无玻璃布的构成层。在该构成层中还可进一步含有用来调整电气特性和磁气特性的介电体粉、磁性体粉，根据情况还可以含有阻燃剂。不必全部构成层都由相同材料形成，也可以组合由不同材料形成的构成层。另外，为了提高部件强度，也可以在其一部分上使用玻璃布。
尤其是，在电容器构成层500e～500f中采用上述无玻璃布的构成层，可以大大减薄构成层的厚度，可以使射频模块更加小型化。
此时，天线结构、条状线结构、和布线层500a～500d、500g优选采用1～2GHz时介电损耗因子为0.0025～0.0075、比介电率为2.6～5.0的构成层。电容器构成层500e～500f优选采用介电损耗因子为0.0075～0.025、比介电率为10～40的构成层。电源线层500h～500i优选采用导磁率为3～20的构成层。
而且，在上述构成层500a～500i的表面上，形成内部导体513、GND515、天线导体573等。另外，各内部导体通过通路孔514上下连接，搭载在表面上安装的电子部件561，形成射频模块。
通过这样的构成，可以成为适合各种功能的介电率、Q、介电损耗因子，可以高性能化，小型薄型化。
除了上述例示的电子部件以外，本发明还可以以与上述相同的方式应用在共模式滤波器、EMC滤波器、电源滤波器、脉冲变压器、轭流线圈、DC-DC变换器、延迟线、天线开关模块、天线前端模块、分离器/功放模块、PLL模块、前端模块、调谐单元、方向耦合器、双平衡混合器(DBM)、电力合成器、电力分配器、PTC电热调节器等中。
如上所述。根据本发明可以提供可以比现有衬底更加薄型化、高性能、且处理时不会发生强度问题的叠层衬底和电子部件。

Claims (16)

1.一种叠层衬底的制造方法，包括下列工序：
在转印膜上结合导电体层；
通过蚀刻该导电体层，构图成预定的图案；
之后，以其导电体层侧与预制体对置的方式，配置具有形成了图案的导电体层的转印膜；以及
再把转印膜加热压接在预制体上，之后剥离转印膜、获得具有导电体层的预制体，
其中：上述导电体层的表面粗糙度Rz为1～6μm。
2.如权利要求1所述的叠层衬底的制造方法，其中：上述加热压接在温度为140～160℃、压力为4.9～39MPa、处理时间为120～180分钟的条件下进行。
3.如权利要求1所述的叠层衬底的制造方法，其中：配置上述预制体前，对上述转印膜进行100～130℃、5～20分钟的热处理。
4.如权利要求1所述的叠层衬底的制造方法，其中：获得在树脂中至少分散介电体粉、磁性体粉中的任一种、厚度为2～40μm的预制体。
5.如权利要求1所述的叠层衬底的制造方法，其中：在上述预制体的图案形成面上再配置另一个预制体，通过对该另一个预制体加热压接，获得具有内部导体图案的叠层衬底。
6.如权利要求1所述的叠层衬底的制造方法，其中：上述导电体层由从Cu、Al、Ag和Au中选择的一种或两种以上元素构成。
7.如权利要求1所述的叠层衬底的制造方法，其中：通过电解法或轧制法制造上述导电体层。
8.如权利要求1所述的叠层衬底的制造方法，其中：上述导电体层的膜厚为3～32μm。
9.如权利要求4所述的叠层衬底的制造方法，其中：上述介电体粉由从钛钡铌系陶瓷、钛钡锡系陶瓷、铅钙系陶瓷、二氧化钛系陶瓷、钛酸钡系陶瓷、钛酸铅系陶瓷、钛酸锶系陶瓷、钛酸钙系陶瓷、钛酸铋系陶瓷、钛酸镁系陶瓷、CaWO4系陶瓷、Ba(Mg，Nb)O3系陶瓷、Ba(Mg，Ta)O3系陶瓷、Ba(Co，Mg，Nb)O3系陶瓷、和Ba(Co，Mg，Ta)O3系陶瓷中选择的任一种或两种以上构成。
10.如权利要求4所述的叠层衬底的制造方法，其中：上述介电体粉由从氧化硅、氧化铝、氧化锆、钛酸钾微须、钛酸钙微须、钛酸钡微须、氧化锌微须、碎玻璃、玻璃珠、碳纤维、和氧化镁中选择的任一种或两种以上构成。
11.如权利要求4所述的叠层衬底的制造方法，其中；树脂和介电体粉的总量为100体积％时，上述介电体粉的含量为10～65体积％。
12.如权利要求4所述的叠层衬底的制造方法，其中：上述磁性体粉由从Mn-Mg-Zn系、Ni-Zn系、和Mn-Zn系铁氧体中选择的任一种或两种以上构成。
13.如权利要求4所述的叠层衬底的制造方法，其中：上述磁性体粉由从羰基铁、铁硅系合金、铁铝系合金、铁镍系合金和非晶系强磁性金属中选择的任一种或两种以上构成。
14.如权利要求4所述的叠层衬底的制造方法，其中：上述介电体粉或磁性体粉是投影形状为圆形、且球形度为0.9～1.0的球状，平均粒径为0.1～40μm。
15.一种电子部件的制造方法，包括下列工序：
通过对如权利要求4所述的叠层衬底的至少导电体层进行构图形成电子部件元件；
形成作为电子部件元件的端子的通孔；
对上述各电子部件元件的每一个在上述通孔部分切断，得到电子部件。
16.通过如权利要求15所述的制造方法获得的叠层电子部件。
CN01805706.3A 2000-12-28 2001-12-27 叠层衬底、电子部件的制造方法及叠层电子部件 Expired - Fee Related CN1218333C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000401493A JP2002203719A (ja) 2000-12-28 2000-12-28 積層電子部品
JP401493/2000 2000-12-28
JP2001028854 2001-02-05
JP28854/2001 2001-02-05

Publications (2)

Publication Number Publication Date
CN1406385A CN1406385A (zh) 2003-03-26
CN1218333C true CN1218333C (zh) 2005-09-07

Family

ID=26607108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01805706.3A Expired - Fee Related CN1218333C (zh) 2000-12-28 2001-12-27 叠层衬底、电子部件的制造方法及叠层电子部件

Country Status (4)

Country Link
US (1) US6808642B2 (zh)
EP (1) EP1347475A4 (zh)
CN (1) CN1218333C (zh)
WO (1) WO2002054420A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114121494A (zh) * 2021-11-30 2022-03-01 上海交通大学 3d多层高介电常数高功率密度超级电容器和微加工方法

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060158865A1 (en) * 2002-08-23 2006-07-20 Tadahiro Ohmi Circuit board, electronic device employing circuit board, and mehtod of producing circuit board
JP2004300231A (ja) * 2003-03-31 2004-10-28 Nitto Denko Corp 熱剥離性両面粘着シート、被着体の加工方法および電子部品
JP2004328717A (ja) * 2003-04-11 2004-11-18 Taiyo Yuden Co Ltd ダイバーシティアンテナ装置
DE10323099B4 (de) * 2003-05-19 2005-08-11 Siemens Ag Verfahren zum Herstellen einer Wicklung
FR2860642B1 (fr) * 2003-10-07 2006-02-24 Commissariat Energie Atomique Procede de realisation d'un multicouche composite.
TW200613447A (en) * 2004-10-28 2006-05-01 Ind Tech Res Inst Dielectric constant adjustable resin composition, prepreg and copper clad laminate utilizing the same
TW200628536A (en) * 2004-11-30 2006-08-16 Ajinomoto Kk Curable resin composition
KR20060081471A (ko) * 2005-01-07 2006-07-13 삼성전자주식회사 열전도시트, 이의 제조방법 그리고 이를 사용한액정표시장치의 제조방법
US7864113B2 (en) * 2005-03-31 2011-01-04 Georgia Tech Research Corporation Module, filter, and antenna technology for millimeter waves multi-gigabits wireless systems
JP4800778B2 (ja) * 2005-05-16 2011-10-26 日東電工株式会社 ダイシング用粘着シート及びそれを用いた被加工物の加工方法
US20060287188A1 (en) * 2005-06-21 2006-12-21 Borland William J Manganese doped barium titanate thin film compositions, capacitors, and methods of making thereof
JP2007053311A (ja) * 2005-08-19 2007-03-01 Shinko Electric Ind Co Ltd コイル構造体及びその製造方法ならびに半導体パッケージ
JP4377867B2 (ja) * 2005-09-30 2009-12-02 日本ピラー工業株式会社 銅張積層板、プリント配線板及び多層プリント配線板並びにこれらの製造方法
US7510668B2 (en) * 2005-11-10 2009-03-31 General Electric Company Low cost antenna array fabrication technology
JP4970863B2 (ja) * 2006-07-13 2012-07-11 日東電工株式会社 被加工物の加工方法
US9589716B2 (en) * 2006-09-12 2017-03-07 Cooper Technologies Company Laminated magnetic component and manufacture with soft magnetic powder polymer composite sheets
US8941457B2 (en) * 2006-09-12 2015-01-27 Cooper Technologies Company Miniature power inductor and methods of manufacture
US8310332B2 (en) * 2008-10-08 2012-11-13 Cooper Technologies Company High current amorphous powder core inductor
US8466764B2 (en) 2006-09-12 2013-06-18 Cooper Technologies Company Low profile layered coil and cores for magnetic components
US7791445B2 (en) * 2006-09-12 2010-09-07 Cooper Technologies Company Low profile layered coil and cores for magnetic components
US8378777B2 (en) 2008-07-29 2013-02-19 Cooper Technologies Company Magnetic electrical device
KR100887382B1 (ko) * 2007-03-28 2009-03-06 삼성전기주식회사 인쇄회로기판 제조방법
WO2009001944A1 (ja) * 2007-06-27 2008-12-31 Shindengen Electric Manufacturing Co., Ltd. 磁性体の製造方法
KR20090002718A (ko) * 2007-07-04 2009-01-09 삼성전기주식회사 캐리어 및 인쇄회로기판 제조방법
KR100841987B1 (ko) * 2007-07-10 2008-06-27 삼성전기주식회사 다층 인쇄회로기판 제조방법
JP2009060076A (ja) * 2007-08-31 2009-03-19 Samsung Electro Mech Co Ltd 多層プリント基板の製造方法
US7724117B2 (en) * 2008-01-11 2010-05-25 Northrop Grumman Systems Corporation Multilayer passive circuit topology
US9859043B2 (en) 2008-07-11 2018-01-02 Cooper Technologies Company Magnetic components and methods of manufacturing the same
US9558881B2 (en) 2008-07-11 2017-01-31 Cooper Technologies Company High current power inductor
US8279037B2 (en) * 2008-07-11 2012-10-02 Cooper Technologies Company Magnetic components and methods of manufacturing the same
US8659379B2 (en) 2008-07-11 2014-02-25 Cooper Technologies Company Magnetic components and methods of manufacturing the same
NZ591834A (en) 2008-10-02 2011-12-22 Mylan Inc Method of making a multilayer adhesive laminate
WO2010053114A1 (ja) * 2008-11-05 2010-05-14 日立マクセル株式会社 回路素子
US20100277267A1 (en) * 2009-05-04 2010-11-04 Robert James Bogert Magnetic components and methods of manufacturing the same
AT12325U1 (de) 2009-06-30 2012-03-15 Austria Tech & System Tech Mehrlagige leiterplatte, insbesondere flammbeständige und/oder rauchgas unterdrückende mehrlagige leiterplatte
US8410884B2 (en) 2011-01-20 2013-04-02 Hitran Corporation Compact high short circuit current reactor
JP6167294B2 (ja) * 2012-10-10 2017-07-26 パナソニックＩｐマネジメント株式会社 コイル部品
EP3291254A1 (en) * 2013-03-11 2018-03-07 Bourns, Inc. Method related to laminated polymeric planar magnetics
US20140292460A1 (en) * 2013-03-29 2014-10-02 Samsung Electro-Mechanics Co., Ltd. Inductor and method for manufacturing the same
CN105393647A (zh) * 2013-05-31 2016-03-09 住友电气工业株式会社 射频印刷电路板和布线材料
JP6103054B2 (ja) 2013-06-18 2017-03-29 株式会社村田製作所 樹脂多層基板の製造方法
US9496085B2 (en) 2014-01-03 2016-11-15 Hamilton Sundstrand Corporation Method of manufacturing an inductor coil
US9526185B2 (en) * 2014-04-08 2016-12-20 Finisar Corporation Hybrid PCB with multi-unreinforced laminate
US10128764B1 (en) 2015-08-10 2018-11-13 Vlt, Inc. Method and apparatus for delivering power to semiconductors
US10468181B1 (en) 2015-08-10 2019-11-05 Vlt, Inc. Self-aligned planar magnetic structure and method
CN105188270A (zh) * 2015-08-31 2015-12-23 珠海方正科技多层电路板有限公司 一种电路板的制作方法及利用其制作的电路板
WO2017091316A1 (en) * 2015-11-24 2017-06-01 Commscope, Inc. Of North Carolina Communications connectors including transmission lines having impedance discontinuities that improve return loss and/or insertion loss performance and related methods
JP6520875B2 (ja) 2016-09-12 2019-05-29 株式会社村田製作所 インダクタ部品およびインダクタ部品内蔵基板
JP6953279B2 (ja) * 2016-12-07 2021-10-27 日東電工株式会社 モジュールの製造方法
JP6911369B2 (ja) 2017-02-15 2021-07-28 Tdk株式会社 積層コイル部品の製造方法
JP6911386B2 (ja) 2017-03-02 2021-07-28 Tdk株式会社 電子部品の製造方法
US10643780B2 (en) * 2017-04-12 2020-05-05 Intel Corporation Flexible inductor and method of providing same
CN108218404B (zh) * 2017-12-20 2021-02-02 深圳顺络电子股份有限公司 一种电子元件及其制造方法
CN111819057A (zh) * 2018-03-08 2020-10-23 株式会社大赛璐 成型品的脱模方法以及脱模装置
JP2020077794A (ja) * 2018-11-08 2020-05-21 株式会社村田製作所 表面実装インダクタ
CN109561177A (zh) * 2018-11-19 2019-04-02 潮州三环（集团）股份有限公司 一种便携式电子设备盖板及其制备方法
US11783992B2 (en) * 2019-09-06 2023-10-10 Cyntec Co., Ltd. Integrally-formed inductor and a fabricatin method thereof
CN112770495B (zh) * 2019-10-21 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 全向内埋模组及制作方法、封装结构及制作方法
US20210161037A1 (en) * 2019-11-25 2021-05-27 Tdk Corporation Noise suppression sheet
US12081169B2 (en) 2020-11-18 2024-09-03 KYOCERA AVX Components Corporation System and method for mixing radiofrequency signals

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6429417A (en) * 1987-07-24 1989-01-31 Toshiba Corp Epoxy resin composition
JP2893351B2 (ja) 1990-02-28 1999-05-17 戸田工業株式会社 フェライト・樹脂複合組成物
JP2876088B2 (ja) * 1990-10-18 1999-03-31 戸田工業株式会社 フェライト・樹脂複合組成物
JP2830071B2 (ja) 1989-06-02 1998-12-02 松下電器産業株式会社 フェライト磁性体およびその製造方法
JPH03270094A (ja) * 1990-03-19 1991-12-02 Toppan Printing Co Ltd プリント配線用材およびその製造方法ならびに多層プリント配線板の製造方法
JP3019541B2 (ja) * 1990-11-22 2000-03-13 株式会社村田製作所 コンデンサ内蔵型配線基板およびその製造方法
JPH0756846A (ja) 1993-08-18 1995-03-03 Mitsubishi Electric Corp 入出力制御装置及びマイクロプロセッサ及びデータ処理システム並びにデータの転送方法
JPH0869712A (ja) 1994-08-29 1996-03-12 Kyocera Corp 樹脂−セラミックス複合材及びこれを用いた電子部品用配線板
US5714794A (en) * 1995-04-18 1998-02-03 Hitachi Chemical Company, Ltd. Electrostatic protective device
JPH1079593A (ja) * 1996-09-05 1998-03-24 Tokin Corp 磁性プリプレグとその製造方法及びそれを用いたプリント配線基板
US6143116A (en) * 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
US5731047A (en) * 1996-11-08 1998-03-24 W.L. Gore & Associates, Inc. Multiple frequency processing to improve electrical resistivity of blind micro-vias
JPH10270255A (ja) 1997-03-27 1998-10-09 Tdk Corp 高周波チップビーズ素子
JP3553351B2 (ja) 1997-12-27 2004-08-11 Ｔｄｋ株式会社 プリプレグおよび基板
DE19802243A1 (de) * 1998-01-22 1999-07-29 Bosch Gmbh Robert Mehrlagensubstrat
JP3563260B2 (ja) * 1998-03-02 2004-09-08 Ｔｄｋ株式会社 チップ型インピーダンス素子
JP2000058362A (ja) * 1998-08-17 2000-02-25 Fuji Elelctrochem Co Ltd 積層チップコイルの製造方法
JP3071764B2 (ja) * 1998-08-31 2000-07-31 京セラ株式会社 金属箔付きフィルム及びそれを用いた配線基板の製造方法
JP2001347600A (ja) * 2000-06-06 2001-12-18 Matsushita Electric Works Ltd 積層板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114121494A (zh) * 2021-11-30 2022-03-01 上海交通大学 3d多层高介电常数高功率密度超级电容器和微加工方法

Also Published As

Publication number Publication date
CN1406385A (zh) 2003-03-26
US6808642B2 (en) 2004-10-26
US20030029830A1 (en) 2003-02-13
EP1347475A1 (en) 2003-09-24
EP1347475A4 (en) 2009-07-15
WO2002054420A1 (fr) 2002-07-11

Similar Documents

Publication Publication Date Title
CN1218333C (zh) 叠层衬底、电子部件的制造方法及叠层电子部件
CN1401127A (zh) 电子部件用基板和电子部件
CN1308978C (zh) 制造陶瓷叠层制品的方法,叠层电子元件及其制造方法
CN1133268C (zh) 表面声波滤波器及其制造方法
CN1209321C (zh) 多孔性陶瓷及其制造方法,以及微波传输带基片
CN1732224A (zh) 树脂组合物、固化树脂、薄片状固化树脂、层压体、半固化片、电子器件以及多层基板
CN1150377A (zh) 印刷电路板用半固化片
CN1571621A (zh) 布线电路基板、布线电路基板的制造方法和电路模块
CN1675760A (zh) 多层印刷线路板
CN1575627A (zh) 配线板用板材及其制造方法、多层板及其制造方法
CN1277280C (zh) 电感器件及其生产方法
CN1244180C (zh) 天线
CN1612273A (zh) 薄膜电容器、薄膜电容器内置型高密度组装衬底、及薄膜电容器的制造方法
CN1377217A (zh) 多层线路板组件,多层线路板组件单元及其制造方法
CN101067985A (zh) 电子器件
CN1771771A (zh) 多层印刷电路板
CN1926720A (zh) 天线装置以及通信机器
CN1190462C (zh) 耐热性、低介电聚合物,和使用该聚合物材料的膜、基片、电子部件和耐热性树脂模塑件
CN1630946A (zh) 电子电路部件
CN1378223A (zh) 补偿半导体元件的结电容的温度依存性的电容器制造方法
CN1925210A (zh) 电子元件和电子电路
CN1300089A (zh) 单块陶瓷电子元件及其制造方法和陶瓷糊浆及其制造方法
CN1656611A (zh) 半导体器件安装板、其制造方法、其检查方法及半导体封装
CN1429418A (zh) 迭层电子器件、迭层共用器及通信设备
CN1264390C (zh) 布线基板和布线基板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee