CN1216418C - 可设置无源组件的基板 - Google Patents
可设置无源组件的基板 Download PDFInfo
- Publication number
- CN1216418C CN1216418C CN 01139815 CN01139815A CN1216418C CN 1216418 C CN1216418 C CN 1216418C CN 01139815 CN01139815 CN 01139815 CN 01139815 A CN01139815 A CN 01139815A CN 1216418 C CN1216418 C CN 1216418C
- Authority
- CN
- China
- Prior art keywords
- welding
- substrate
- pad
- central slot
- passive component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 47
- 238000003466 welding Methods 0.000 claims abstract description 60
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 13
- 229910000679 solder Inorganic materials 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims abstract 4
- 239000012792 core layer Substances 0.000 claims abstract 3
- 238000005516 engineering process Methods 0.000 claims description 11
- 230000004907 flux Effects 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 238000005476 soldering Methods 0.000 claims description 5
- 230000002940 repellent Effects 0.000 claims 1
- 239000005871 repellent Substances 0.000 claims 1
- 239000012141 concentrate Substances 0.000 abstract 1
- 239000003795 chemical substances by application Substances 0.000 description 28
- 239000004065 semiconductor Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 208000019901 Anxiety disease Diseases 0.000 description 3
- 230000036506 anxiety Effects 0.000 description 3
- 239000000155 melt Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 239000011469 building brick Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
一种可设置无源组件的基板,包括一芯层,在该芯层上形成一供芯片接设的芯片接置区以及环设于该芯片黏接区外以供多个导电迹线布设的导线形成区,在该导线形成区上并敷布有一拒焊剂层以使导电迹线与外界气密隔离;该导线形成区上还置有至少一供无源组件焊接且外露出该拒焊剂层的焊垫,该焊垫的至少中央部位开设有一中心开槽,以涂布焊药于该焊垫上以焊接无源组件时,该中心开槽的形成会造成焊药的表面张力朝中心开槽集中而产生一内聚引力,从而拉引无源组件定位于焊垫的中心开槽上而无偏位之虞,同时,中心开槽的形成亦会使位于该部位上的焊药产生一向下拉力,足以下拉焊药上的无源组件而令无源组件与焊垫的焊接完成后无立碑的问题发生。
Description
技术领域
本发明涉及一种用于半导体封装件的基板,尤指一种可供芯片与无源组件同时设置其上的半导体封装件用基板。
背景技术
电子产品在高功能及高速化的趋势下,渐需在半导体封装件(Semicoductor Package)上整合有如电容、电阻或电感等无源组件,以提升或稳定电子产品的电性及功能。然而,伴随着电子产品轻薄短小化的需求,半导体封装件中所包覆的基板上可供无源组件设置的面积随而减少。因而,如何在有限的面积上设置足够的无源组件以配合产品设计上的需求,而同时不致影响基板上的线路布局性(Routability),乃成半导体业界亟须解决的一大课题。
并且,无源组件一般通过涂布于基板上用以提供无源组件焊接的焊垫(Solder Pad)上的焊药(Solder Paste)而电性连接至基板,而焊接的手段一般则采用回熔焊接(Reflow Soldering)的方式。在回熔焊接进行时,焊药受热所产生的表面张力的变化往往会令体积逐渐微小化的无源组件产生组件浮动(Passive Float)现象,无源组件一旦发生位置偏移,在极有限的空间中,遂易接触至邻近的组件或焊线而造成短路的问题;而另一无源组件在回焊作业中常发生的问题在于立碑(Tombstone)现象的产生,一旦无源组件受焊药的拉引而竖起时,无源组件即无法与焊垫形成完全电性连接的关系而导致制成品电性品质不理想。
针对上述无源组件的位移(Shifting)及立碑问题,美国专利5,311,05号案的「用以定位与接置表面黏接组件的方法及装置」(Method and Apparatus for Aligning and Attaching a Surface MountComponent)即提出解决方法。该现有技术利用两相对的焊垫使无源组件的两端接置在该两相对的焊垫上,各焊垫是由一椭图形部及一与该椭圆形部连设的角锥部所构成,且该两焊垫的角锥部的尖端乃彼此相向,由于该角锥部的形成,在回熔焊接作业进行时,焊膏涂布于各焊垫的椭圆形部中,在无源组件的两端部接置于该焊药上后,焊药会自椭圆形部流注至角锥部中,此时,焊药的流动即产生一导正该无源组件的拉引力,使无源组件的长轴线得以大致落于通过该两焊垫中心点的中心线,而令无源组件在回焊作业进行时无偏位之虞。
然而,该第5,311,405号美国专利所提出的无源组件焊接于基板上的方法及结构仍有若干缺点而亟待改良。首先,由于供无源组件焊接的两焊垫位于无源组件的两端部处且须成椭圆形状,使两焊垫占据基板上的面积较现有的单一焊垫者为大,故会影响到基板上导线的布局性(Routability),且不利于基板的小型化;再者,两焊垫的角锥部的尖端相距甚近,往往易在无源组件黏置于焊药上后,溢流出两角锥部的焊药会触接,使两应分离的焊垫因焊药的溢流而接连,遂导致短路的发生,但为避免焊药溢流而致两焊垫电性相接的问题发生,往往须扩大两焊垫间的距离,如此而为,则将使该两焊垫所占据基板的面积增大,而令布线的困难度提高或甚而须增大基板;同时,无源组件是以两相对焊垫上涂布的焊药焊设于基板上,当两焊垫上的焊药的涂布量不均等时,极可能导致无源组件在回焊作业进行中受到焊药施予不均等的拉引力,而易导致立碑现象的发生;此外,该美国专利所使用的焊垫的形状及构成,无法使用现有的设备及工艺以形成该种焊垫,而须另行设计适用的设备及工艺,且既有的用以涂布焊药的型版(stencile)亦无法适用,因而,此两种相对焊垫的使用会导致制成成本的提高及工艺的复杂化。
发明内容
本发明的目的在于提供一种避免无源组件焊接时产生偏移或立碑现象的可设置无源组件的基板。
本发明的另一目的在于提供一种在不致影响导线布局或增大使用面积的状况下,仍能有效避免无源组件焊接时产生偏位或立碑现象的可设置无源组件的基板。
本发明的再一目的在于提供一种可利用已有设备与工艺完成无源组件的焊接且可有效避免无源组件在焊接时产生偏位或立碑现象的可设置无源组件的基板。
为达成本发明上述目的,本发明提供的可设置无源组件的基板包括:一芯层,在该芯层上形成一供芯片接置的芯片接置区及一环设于该芯片接置区外以供多个导电迹线布设的导线形成区;一敷布于该导线形成区上的拒焊剂层,以使该导电迹线与外界气密隔离;至少一设于该导线形成区上并外露出该拒焊剂层的焊垫,以供一无源组件藉焊药与的焊接,该焊垫的至少中央部位开设有一中心开槽,以在焊药涂布于该焊垫上时,该中心开槽的形成会使焊药的表面张力朝该中心开槽集中而产生一内聚引力,从而拉引该无源组件定位于焊垫的中心开槽而无偏位或立碑之虞。
该焊垫除可开设一中心开槽外,还可以该中心开槽为中心朝焊垫的边缘开设至少一对对称形成的肋状开槽以进一步提高焊药受该开槽形成的影响所产生的内聚引力。该中心开槽的形状无特定限制,圆形或方形均适用,其大小亦无特殊限制,只要不影响无源组件与焊垫的电性导接即可;此外,中心开槽得与肋状开槽的槽径相同,亦可大于肋状开槽的槽径,视实际需要而定。
本发明的基板上的焊垫得以现有的设备及工艺完成,较现有技术,有成本较低及工艺较简单的优点,且可有效避免无源组件的偏位及立碑现象的发生,还不致影响基板上导电迹线的布设,故可有效解决无源组件与基板的焊接不良存在的诸多问题。
附图说明
下面结合附图及实施例对本发明进行详细:
图1是本发明第一实施例的基板的主视图;
图2是图1沿2-2线的剖视图;
图3是图2所示的焊垫上敷设焊药后接置一无源组件的剖面示意图;
图4是示图3的焊药在回焊作业进行时所产生的变化的剖面示意图;
图5是本发明第二实施例的基板的主视图;
图6是本发明第三实施例的基板的主视图;
图7是本发明第四实施例的基板的主视图;
图8是本发明第五实施例的基板的主视图;及
图9是本发明第六实施例的基板的主视图。
图中符号说明:
1 基板
10 芯层
100 芯片接置区
101 导线形成区
11 拒焊剂层
12,52,62,72,82,92焊垫
120,520,620,720,820,920开槽
S 焊药
P 无源组件
具体实施方式
参照图1、2,本发明第一实施例的基板1包括一芯层10,在该芯层10的表面上形成一供芯片接置的芯片接置区100以及一环设于该芯片接置区100外的导线形成区101,该导线形成区101乃供由铜箔经蚀刻处理或印刷(print)方式形成的多个导电迹线(Conductive Traces)布设之用,以藉之使芯片电性连接至该基板1,由于该导电迹线的形成与布设(Routing)为现有技术,故在此未予图标及详细说明。
在该芯层10的导线形成区101上敷设有拒焊剂(Solder Mask)层11,以藉之将布设于该导线形成区101上的导电迹线(未图标)与外界气密隔离。在该导线形成区101上并形成有至少一焊垫12,该焊垫12部分外露出该拒焊剂层11,以供无源组件与之电性连接,而使无源组件与基板1形成电性连接关系;该焊垫12以如铜的金属形成,且其形成的方式为现有技术,故在此不另为文赘述。
该焊垫12在外露出拒焊剂层11的部位上并开设有一呈十字交叉的开槽120,使该焊垫12在开槽120形成处产生一凹部,且该呈十字交叉的开槽120的交叉部位位于该焊垫12的中央处,而令该开槽120可视为由在焊垫12的中央处开设的中心开槽及以该中心开槽为中心朝焊垫12及周边延伸开设出的四道对称配置的肋状开槽所构成。
再参照图3,开槽120形成后,在焊接无源组件P时,须先在焊垫12上涂布一现有的焊药(Solder Paste)S。焊药S涂布完成后,即进行常用的回熔焊接处理,此时,焊药S受热即产生如图4所示的变化,由于焊垫12具有下凹的开槽120,受焊药S表面张力的作用,位于该开槽120上的焊药S即会向下凹陷而使焊药5产生一向下(Downward)及内聚(Convergent)的拉引力,此一拉引力的产生便形成一将无源组件P定位于焊垫12的开槽120上作用,而使无源组件P在回焊作业中无偏位之虞而不致碰触至邻近的其它组件或焊线,同时,该拉引力可有效地将无源组件P均匀下引而固着于焊药S上,故不会有立碑现象的发生。
因而,清楚可知本发明的基板上的焊垫得以现有的设备及工艺完成,较诸前述的第5,311,405号美国专利,有成本较低及工艺较简单的优点,且可有效避免无源组件的偏位及立碑现象的发生,还不致影响基板上导电迹线的布设,故可有效解决无源组件与基板的焊接不良存在的诸多问题。
另,须知本发明所称的基板乃泛指一般在一芯层上形成有多个导电迹线以供半导体装置及/或电子组件接置用的结构,亦即,用于半导体封装件(Semiconductor Package)中的基板或一般所称的印刷电路板(printed Circuit Board)均涵括在内;且构成该基板的层数亦无限制,单层板或多层板均适用。
图5-9是用以说明本发明第二至六实施例的基板上所形成的焊垫的不同变化。如图5所示,焊垫52的开槽520仅形成于焊垫52的中央处,附图中为矩形,但若为圆形亦适用。如图6所示为焊垫62的开槽62乃一条状的单槽,但仍通过该焊垫62的中心点。如图7所示,该焊垫72的开槽720与前述第一实施例所示大致相同,不同处在于该开槽720乃沿焊垫72的对角线形成,并在焊垫72的中央处交叉。如图8所示,该焊垫82的开槽820为十字形,但其端部并未延伸至与拒焊剂81相接触之处。最后,如图9所示,在焊垫92中央处的开槽920的槽径大于开槽920自中央处向外延伸部位的槽径。
以上所述,仅为本发明的具体实施例而已,其它任何未背离本发明的精神与技术下所作的等效改变或修饰,均应仍包含在本专利的保护范围之内。
Claims (8)
1.一种可设置无源组件的基板,包括:
一芯层,其一表面上形成有一供芯片接置的芯片接置区,及一环设于该芯片接置区外以供多个导电迹线布设的导线形成区;
一敷设于该导线形成区的拒焊剂层;以及
至少一形成于该导线形成区上的焊垫,该焊垫外露出该拒焊剂层且至少于其中央部位形成一中心开槽。
2.根据权利要求1所述的基板,其特征在于:该焊垫上还开设有至少一对以该中心开槽为中心朝焊垫边缘对称延伸的肋状开槽。
3.根据权利要求2所述的基板,其特征在于:该肋状开槽的槽径同于该中心开槽的槽径。
4.根据权利要求2所述的基板,其特征在于:该肋状开槽的槽径小于该中心开槽的槽径。
5.根据权利要求1所述的基板,其特征在于:该中心开槽为矩形状。
6.根据权利要求1所述的基板,其特征在于:该中心开槽为圆形状。
7.根据权利要求1所述的基板,其特征在于:该焊垫是通过涂布焊药而与一无源组件进行焊接。
8.根据权利要求7所述的基板,其特征在于:该焊垫与无源组件的焊接是通过回熔焊接技术所达到。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 01139815 CN1216418C (zh) | 2001-11-29 | 2001-11-29 | 可设置无源组件的基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 01139815 CN1216418C (zh) | 2001-11-29 | 2001-11-29 | 可设置无源组件的基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1421920A CN1421920A (zh) | 2003-06-04 |
CN1216418C true CN1216418C (zh) | 2005-08-24 |
Family
ID=4675433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 01139815 Expired - Fee Related CN1216418C (zh) | 2001-11-29 | 2001-11-29 | 可设置无源组件的基板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1216418C (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI453881B (zh) * | 2012-01-04 | 2014-09-21 | 矽品精密工業股份有限公司 | 封裝結構及其製法 |
CN104144563A (zh) * | 2014-06-30 | 2014-11-12 | 广东美的集团芜湖制冷设备有限公司 | Smt部品的焊盘结构及实装方法和线路板 |
CN114361730B (zh) * | 2021-12-28 | 2024-12-20 | 湖南海博瑞德电智控制技术有限公司 | 电芯模组用汇流排、电芯模组及其制造方法 |
-
2001
- 2001-11-29 CN CN 01139815 patent/CN1216418C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1421920A (zh) | 2003-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7573722B2 (en) | Electronic carrier board applicable to surface mounted technology (SMT) | |
US6700204B2 (en) | Substrate for accommodating passive component | |
US10867952B2 (en) | Semiconductor structure and manufacturing method thereof | |
CN103338590B (zh) | 软性电路板及其制造方法 | |
US6734570B1 (en) | Solder bumped substrate for a fine pitch flip-chip integrated circuit package | |
US20240251503A1 (en) | Circuit board and electronic device | |
JPH07169873A (ja) | 多層基板およびその製造方法 | |
CN1216418C (zh) | 可设置无源组件的基板 | |
TWI402008B (zh) | 電容/電阻裝置,併有該裝置之有機介電層壓物及印刷線路板,及其製造方法 | |
CN101038881A (zh) | 一种基板的制造方法 | |
TWI634823B (zh) | 電子裝置 | |
JP3503232B2 (ja) | プリント配線板の構造 | |
JPH0661609A (ja) | 回路基板 | |
US7277006B2 (en) | Chip resistor | |
CN220189639U (zh) | 半导体封装结构 | |
US20230290744A1 (en) | Electronic package, package substrate and manufacturing method thereof | |
TWI245378B (en) | Substrate for use in forming electronic package | |
JPH06152114A (ja) | 電気回路配線基板及びその製造方法並びに電気回路装置 | |
CN115707186A (zh) | 电子模块 | |
CN1170313C (zh) | 集成电路的多层基板及其介层孔排列方法 | |
JP2005223129A (ja) | コイル装置 | |
JP4343082B2 (ja) | 電子回路ユニット、及びその製造方法 | |
CN1993011A (zh) | 电子载板及其构装结构 | |
CN100499967C (zh) | 应用于无延伸脚电子零件其表面黏着组装的印刷钢板与制造工艺 | |
CN2706993Y (zh) | 针格阵列封装载板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050824 Termination date: 20091229 |