[go: up one dir, main page]

CN1213165A - 终点检测方法和装置 - Google Patents

终点检测方法和装置 Download PDF

Info

Publication number
CN1213165A
CN1213165A CN98118428A CN98118428A CN1213165A CN 1213165 A CN1213165 A CN 1213165A CN 98118428 A CN98118428 A CN 98118428A CN 98118428 A CN98118428 A CN 98118428A CN 1213165 A CN1213165 A CN 1213165A
Authority
CN
China
Prior art keywords
layer
fuse
metal
lead hole
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98118428A
Other languages
English (en)
Other versions
CN1150606C (zh
Inventor
吉尔·Y·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of CN1213165A publication Critical patent/CN1213165A/zh
Application granted granted Critical
Publication of CN1150606C publication Critical patent/CN1150606C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32963—End-point detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

公开了金属熔丝结构以及形成该结构的方法。该方法包括从金属化层形成熔丝结构。在从金属化层形成的熔丝结构上面沉积HDP氧化物的底部氧化层。在底部氧化层上面沉积掺杂氧化层。在掺杂氧化层上面沉积顶部氧化层。通过顶部氧化层蚀刻。在开始蚀刻掺杂氧化层时,检测出放出的掺杂物质增加的含量。该方法进一步包括在检测出掺杂物质增加的含量时终止蚀刻。其中在从金属化层形成的熔丝结构上面至少保留底部氧化层。

Description

终点检测方法和装置
本发明涉及半导体器件的设计和生产。更详细地说，本发明涉及在金属熔丝生产中用来检测蚀刻终点的改进的技术。
有大量集成电路应用需要某种用来存储信息的可编程存储器。在集成电路芯片上可编程地存储数据的通用方法是设计所谓“金属熔丝”。金属熔丝一般是由在硅晶片的介电层上制备的已存在的金属化层构图形成的。作为例子，在介电层上淀积金属化层之后，利用旋涂方法在金属化层上面涂上光刻胶。
然后借助用来把所需图案转移到光刻胶层上的掩模母版分步曝光装置使光刻胶层形成图案。一旦形成图案(即经过曝光和显影)，那么光刻胶构成掩模，在仍然覆盖金属化层其余部分的同时，暴露下面金属化层的某些区域。其次，进行蚀刻作业，以便除去没有光刻胶的金属化层的部分。此时，已使金属化层形成图案，以便确定象互连线和金属熔丝结构之类的任意数量的图形。然后用介电层覆盖金属化层，并把引线通孔(TV,terminal via)蚀刻到接近金属熔丝结构的地方。但是，在金属熔丝技术中，有一个总的要求，即在金属熔丝结构上面保留一定厚度的介电层，以确保适当的功能性。
蚀刻引线通孔的共同问题就是覆盖金属熔丝结构的介电材料的量在厚度上变化，它取决于所采用的沉积技术的类型，邻接的图形的位置以及使之形成图案的晶片区域。因此，必须改变计时蚀刻过程，以使把这些和其它因素考虑进去。可惜，在形成引线通孔中的这些变化可能会表现为显著降低生产率以及被损害的金属熔丝结构。也就是说，如果引线通孔蚀刻作业除去过多的覆盖的电介质，或蚀刻到金属化层，金属熔丝结构可能会受到太大损害，以致不能达到预期的目的。
考虑到这点，图1展示具有在其上面制作的许多层的半导体晶片100的剖面图。如图所示，在半导体晶片100上面通常沉积介电层102到这样的厚度，使得在整个半导体晶片100上形成的任一有源器件充分绝缘。在沉积了介电层102之后，在介电层102上面形成金属化层，并按上述方法形成图案，以便形成金属化图形(metallized feature)104。
在这个例子中，以可编程序以便存储位数据或者互连器件的金属熔丝结构的形式制成金属化图形104，在下一步，在金属化图形104以及整个半导体晶片上的其它图形上面沉积氧化层106。如上所述，在金属化图形104上面保留氧化层的量，例如，到台面120是一个共同要求，以便能实现适当的编程设计。在一般情况下，保留的氧化层台面120应在大约1000埃到3000埃的范围内。
当然，如果下面的金属化图形104(它可能是金属熔丝结构)被暴露出来，由于不能通过蚀刻作业控制在变化着的氧化层厚度上面的沟槽，金属熔丝结构的编程完整性将受到损害。尽管熔丝设计者一般实行计时蚀刻技术，但时间参数随氧化层厚度而变化。因此，在进行引线通孔蚀刻时，定时技术将往往不能准确地测定所需的终点。
鉴于上述情况，需要一种在金属熔丝结构中形成引线通孔而又不致于过度蚀刻覆盖的氧化层材料的方法和装置。还需要能改善下面的金属化层中的应力迁移问题的金属熔丝结构。
概括地说，通过提供一种在具有变化的氧化层厚度的器件中改进在金属熔丝结构上面形成引线通孔过程的方法和装置，本发明满足了这些需求。在更进一步的实施例中，在同时改善应力迁移问题的时候，公开了一种在形成引线通孔的过程中测定蚀刻终点的方法。应该理解，可用多种方法实现本发明，包括作为处理过程，装置，系统，器件或方法。下面描述了本发明的几个发明的实施例。
在一个实施例中，公开了一种在熔丝结构中形成引线通孔的方法。该方法包括由金属化层形成熔丝结构。在由金属化层形成的熔丝结构上面沉积HDP氧化物的底部氧化层。在底部氧化层上面沉积掺杂氧化层。在掺杂氧化层上面沉积顶部氧化层。蚀刻穿过顶部氧化层。当开始蚀刻掺杂的氧化层时，检测出放出的掺杂物质的增加的含量。该方法进一步包括在检测出掺杂物质增加的含量时终止蚀刻。其中在由金属化层形成的熔丝结构上面至少保留了底部氧化层。
在另一个实施例中，公开了一种金属熔丝结构。该结构包括由金属化层构图形成的熔丝结构。底部氧化层位于熔丝结构上面，底部氧化层具有大约500埃到大约2000埃的厚度。蚀刻停止信号层位于底部氧化层上面。顶部氧化层位于蚀刻停止信号层上面。该结构还包括通过位于熔丝结构上面的顶部氧化层所确定的引线通孔。其中引线通孔没有超过蚀刻停止层，位于熔丝结构上面的底部氧化层保留着。
在另一个实施例中，公开了一种金属熔丝结构。该结构包括从金属化层构图形成的熔丝结构。底部氧化层位于熔丝结构上面，底部氧化层具有大约500埃到大约2000埃的厚度。旋涂玻璃(SOG,spin-on-glass)蚀刻停止层位于底部氧化层上面。顶部氧化层位于旋涂玻璃蚀刻停止层上面。该结构还包括通过位于熔丝结构上面的顶部氧化层所确定的引线通孔，使得引线通孔没有超过旋涂玻璃蚀刻停止层，而位于熔丝结构上面的底部氧化层保留着。
有利的是，当金属熔丝结构在引线通孔上面保留足够量的氧化层时，金属熔丝结构在许多应用中将工作得好得多，这些应用可能包括动态随机存取存储器器件中的单元置换，把位数据或微代码编程到芯片上，等等。因此，在引线通孔上面保留所需的氧化层量的组合能力(与氧化层的变化无关)以及在金属间的介电层中引用较少压缩的材料将改进熔丝性能并减少下面的金属化图形中的应力迁移。与通过实例说明本发明原理的附图结合在一起，从下面的详细说明中本发明的其它方面和优点将变得明显。
通过下面结构的附图的详细说明，将能容易地理解本发明，在附图中相同的参考数字表示相同的结构元件，其中：
图1展示半导体晶片的剖面图，该晶片具有过度蚀刻到下面的金属熔丝金属化层的引线通孔；
图2展示半导体晶片的剖面图，该晶片具有根据本发明的一个实施例沉积在其上面的第一氧化层；
图3展示根据本发明的一个实施例在第一氧化层和金属化层上面沉积高密度等离子体(HDP)氧化层之后的图2的剖面图；
图4是根据本发明的一个实施例，在HDP氧化层上面沉积氟(F)掺杂HDP氧化层之后，图3的半导体晶片的剖面图；
图5展示根据本发明的一个实施例在氟掺杂HDP氧化层上面沉积另一个HDP氧化层之后的图4的半导体晶片的剖面图；
图6展示根据本发明的一个实施例在沉积另一个氧化层并继之以CMP处理过程之后的图5的半导体晶片的剖面图；
图7A一7C展示根据本发明的几个实施例在完成蚀刻作业以便打开通过覆盖在金属熔丝结构上面的氧化层和HDP氧化层的引线通孔之后的半导体晶片的剖面图。
本发明涉及供集成电路(IC)之用的引线通孔的形成过程。这类集成电路包括，例如，随机存取存储器(RAM)，动态RAM(DRAM)，同步DRAM(SDRAM)，只读存储器(ROM)。其它集成电路，例如专用集成电路(ASIC)，合并DRAM逻辑电路(嵌入DRAM)，或其它逻辑电路，也都是可用的。
一般说来，在晶片上同时形成许多集成电路。在完成处理之后，切割晶片，以便把集成电路分成单独的芯片。然后封装芯片，结果形成在，例如，消费产品中使用的最终产品，例如计算机系统，蜂窝电话，个人数字助理(PDA)，以及其它电子产品。
根据本发明，公开了一种在具有变化的氧化层厚度的器件中在金属熔丝结构上面形成引线通孔的改进的工艺过程。在另一个实施例中，还公开了在把自应力消除元件引入多级中间电介质处理过程的同时，测定在形成引线通孔过程中到达蚀刻终点的方法。在下面的说明中，陈述了许多具体细节，以便充分理解本发明。但是，本领域的技术人员将会理解，没有某些或者所有这些具体细节，也可实践本发明。在其它情况下，没有详细描述众所周知的过程作业，以便不致不必要地使本发明黯然失色。
图2展示半导体晶片200的剖面图，该晶片具有根据本发明的一个实施例在其上面沉积的第一氧化层202。一般地说，利用把氧化物材料沉积到所需程度的通用的化学汽相沉积(CVD)方法来沉积第一氧化层202。在沉积之后，利用任一技术，包括产生大致上平的氧化层表面的通用的化学机械抛光(CMP)技术，可使第一氧化层202成为平面，在完成CMP作业之后，利用任一通用的金属沉积技术，例如溅射或类似技术，把金属化材料均厚沉积到第一氧化层202上面。然后利用能在金属化层204上面形成图形204a和204b的光刻胶掩模(未表示)，使金属化材料形成图案。
图3展示在第一氧化层202和金属化层204上面沉积高密度等离子体(HDP)氧化层302之后的图2的剖面图。正如本领域众所周知的那样，HDP氧化层是用于金属间电介质应用的最佳间隙充填方式之一。在一个实施例中，把HDP氧化层302沉积到大约500埃到大约5000埃的厚度，更好是在大约1000埃和3000埃之间，最好是沉积到大约2000埃的厚度。能够理解，通过施加HDP氧化层302，在紧密地形成图案的金属化图形204a之间出现良好的保形间隙填充物(conformal gap filling)。
图4是在HDP氧化层302上面沉积氟(F)掺杂HDP氧化层402之后，图3的半导体晶片200的剖面图。总的来说，氟掺杂HDP氧化层402具有拉应力或者比非掺杂HDP氧化层至少少一个数量级的压缩性。因此，氟掺杂物对于在金属化层204上面形成的金属间介电层来说将起到内在的应力消除作用。在一个实施例中，最好把氟掺杂HDP氧化层402沉积到大约100埃和大约2000埃之间的厚度，更为可取的是300埃到1000埃之间，最可取的是大约500埃。此外，氟掺杂HDP氧化层402中氟的浓度在大约2％(重量)到大约20％(重量)之间，更可取的是在大约3％(重量)到大约8％(重量)之间，最可取的是大约5％(重量)。应该理解，尽管层402为沉积的HDP型氧化物，但是也可按上述浓度的掺杂材料，沉积其它氧化物，例如CVD氧化物和PECVD氧化物。
图5展示在氟掺杂HDP氧化层402上面沉积另一层HDP氧化层502之后的图4的半导体晶片的剖面图。通常，把HDP氧化层502沉积到约500埃和约5000埃之间的厚度，更为可取的是大约1000埃和大约3000埃之间，最可取的是约1500埃。在把HDP氧化层502沉积到适当厚度之后，进行硅烷(SiH4)氧化物化学汽相淀积(CVD)，以便淀积如图6所示的氧化层602。最好把氧化层602淀积到大约3000埃和大约10,000埃之间的厚度，更为可取的是在大约4000埃和7500埃之间，最可取的是大约6500埃。在淀积之后，使氧化层602经受化学机械抛光(CMP)，以便把氧化层602的顶面做成平面，使得能够进一步处理，例如淀积附加的金属化层并使之形成图案。
图7A展示在进行蚀刻作业，以便打开通过氧化层602和HDP氧化层502的引线通孔(TV)之后，图6的半导体晶片的剖面图。在这个实施例中，当蚀刻遇到氟掺杂HDP氧化层402中的点702时，氟掺杂的HDP氧化层402正好适合于产生蚀刻停止信号704。作为例子，氟掺杂HDP氧化层402中的氟物质正好适合于在蚀刻过程中提供表明蚀刻应该停止的可检测到的信号，使得在金属化图形204b(即金属熔丝结构)上面保留所需厚度的氧化层。除了提供良好的蚀刻停止信号之外，氟掺杂HDP氧化层402还显著改善金属化层204的应力迁移。因此，各个金属间介电(IMD)层302,402,502和602由于具有比未掺杂的HDP氧化物材料更小的压缩应力也得到好处。所以，呈增加了的氟原子形式的蚀刻停止信号704将表明在引线通孔(TV)内部已经到达点702。
在一个实施例中，最好采用干式等离子体蚀刻作业以形成引线通孔。作为例子，在应用材料MxP+室中通过采用O2/CHF4或CF4/Ar化学物质进行干蚀刻。在下面的表A和表B中分别表示采用每种化学物质的示范性方法。
示范性蚀刻化学物质     表AO2/CHF3蚀刻工具：应用材料MxP+
射频功率(瓦) 流率 压力 温度
优选范围 100到3500  0-100sccmsO2 0-100sccmsCHF3 5到1000毫乇 0℃到1000℃
更优选范围 500到1500  0-30sccmsO2 5-20sccmsCHF3 20到120毫乇 5℃到30℃
最优选范围 1000  0sccmsO3 10sccmsCHF3 40毫乇 15℃
示范性蚀刻化学物质     表B蚀刻工具：应用材料MxP+
射频功率(瓦) 流率 压力 温度
优选范围 100到3500 0-200sccmsCF4 0-300sccmsAr 5到1000毫乇 0℃到1000℃
更优选范围 500到1500 40-80sccmsCF4 50-200sccmsCHF3 20到120毫乇 5℃到30℃
最优选范围 1000 60sccmsCF4 100sccmsCHF3 40毫乇 15℃
图7B表示根据本发明的一个可能的实施例的半导体晶片200的剖面图。在这个实施例中，用磷(P)掺杂的HDP氧化层712代替氟掺杂HDP氧化层402。最好把磷掺杂HDP氧化层712沉积到大约100埃和大约2000埃之间的厚度，更为可取的是在大约300埃和大约1000埃之间，最可取的是大约500埃。磷的浓度最好选择在大约3％和大约20％的重量之间，更可取的是在大约6％和大约12％的重量之间，最可取的是大约9％(重量)。正如图7A的前一个例子那样，当在引线通孔(TV)内部的点702蚀刻开始进入层712时，磷掺杂HDP氧化层712提供良好的蚀刻停止信号714。通常，蚀刻停止信号将表现为在等离子体蚀刻室内部增加检测到的磷原子的形式。尽管层712为沉积的HDP型氧化物，但也可按上述浓度沉积其它氧化物，例如CVD氧化物和PECVD氧化物作为掺杂材料。
图7C表示根据本发明的另一个可能的实施例的半导体晶片200的剖面图。在这个实施例中，用旋涂玻璃(SOG)上的拉应力层722取代磷(P)掺杂HDP氧化层712。拉应力SOG层722最好是可从加利福尼亚州Sunnyvale市的Allied Signal公司买到的有机SOG，从密歇根州Aubum市的Dow Corning公司买到的有机SOG，或其它具有拉应力或具有比纯HDP氧化物材料更小的压缩应力的任何SOG材料。
在这个实施例中，最好把拉应力SOG层722沉积到大约100埃和大约2000埃之间的厚度，更为可取的是在大约300埃和大约1000埃之间，最可取的是大约500埃。在涂到所需厚度之后，在沉积HDP氧化层502之前固化拉应力SOG层。就象在前面的图7A和7B的例子中那样，当进行有选择等离子体蚀刻作业时，在引线通孔(TV)形成过程中，拉应力SOG层722提供了良好的蚀刻停止物理屏障。
也就是说，拉应力SOG层722既可用来减小金属间介电层(即层302，502和602)的压缩应力，又可提供良好的物理的蚀刻停止。有利的是，物理的蚀刻停止将确保在金属熔丝结构(例如，可从金属化层204形成图案的结构上面保留至少大约500埃和大约5000埃之间的氧化层，更为可取的是在大约1000埃和3000埃之间，最可取的是大约2000埃的氧化层。
尽管为了理解清楚起见，已经相当详细地描述了上述发明，将显而易见的是，在后附的权利要求书范围内可实现某些改变和修改。因此，应该把这些实施例看做说明性的，而不是限制性的，不应把该发明局限于在这里给出的细节，而是可在后附的权利要求书的范围和等价物之内予以改变。

Claims (24)

1．一种在熔丝结构中形成引线通孔的方法，包括：
从金属化层形成熔丝结构；
在用金属化层形成的熔丝结构上面沉积底部氧化层；
在底部氧化层上面沉积掺杂氧化层；
在掺杂氧化层上面沉积顶部氧化层；
蚀刻穿过顶部氧化层；
当开始蚀刻掺杂氧化层时，检测出放出的掺杂物质增加的含量；以及
在检测出掺杂物质增加的含量时终止蚀刻，使得在用金属化层形成的熔丝结构上面至少保留底部氧化层。
2．如权利要求1所述的在熔丝结构中形成引线通孔的方法，其中底部氧化层具有大约500埃和大约2000埃之间的厚度。
3．如权利要求2所述的在熔丝结构中形成引线通孔的方法，其中掺杂氧化层是用氟掺杂物掺杂的高密度等离子体氧化物。
4．如权利要求2所述的在熔丝结构中形成引线通孔的方法，其中氟的浓度被选择在大约2％和大约20％的重量之间。
5．如权利要求2所述的在熔丝结构中形成引线通孔的方法，其中掺杂氧化层是用磷掺杂物掺杂的高密度等离子体氧化物。
6．如权利要求5所述的在熔丝结构中形成引线通孔的方法，其中磷的浓度被选择在大约3％和大约20％的重量之间。
7．如权利要求3所述的在熔丝结构中形成引线通孔的方法，其中利用选自CHF3/O2化学物质和CF4/Ar化学物质的一组中的蚀刻化学物质在等离子体蚀刻室中进行蚀刻。
8．如权利要求7所述的在熔丝结构中形成引线通孔的方法，进一步包括：
把等离子体蚀刻室内的压力调整到大约20毫乇和大约120毫乇之间。
9．如权利要求8所述的在熔丝结构中形成引线通孔的方法，进一步包括：
把等离子体蚀刻室内的温度调整到大约摄氏5度和大约摄氏30度之间。
10．如权利要求9所述的在熔丝结构中形成引线通孔的方法，其中当选择CHF3/O2化学物质时，该方法进一步包括：
使CHF3在大约5和大约20sccms的速率下流动；并使O2在大约0和大约30sccms的速率下流动。
11．如权利要求9所述的在熔丝结构中形成引线通孔的方法，其中当选择CF4/Ar化学物质时，该方法进一步包括：
使CF4在大约40和大约80sccms的速率下流动；并使Ar在大约50和大约200sccms的速率下流动。
12．如权利要求9所述的在熔丝结构中形成引线通孔的方法，其中熔丝结构形成于DRAM电路中。
13．一种金属熔丝结构，包括：
由金属化层构图的熔丝结构；
位于熔丝结构上面的底部氧化层，底部氧化层具有大约500埃和大约2000埃之间的厚度；
位于底部氧化层上面的蚀刻停止信号层；
位于蚀刻停止信号层上面的顶部氧化层；以及
通过位于熔丝结构上面的顶部氧化层限定的引线通孔，使得引线通孔不超过蚀刻停止层，保留位于熔丝结构上面的底部氧化层。
14．如权利要求13所述的金属熔丝结构，其中位于底部氧化层上面的蚀刻停止信号层在包括底部氧化层，蚀刻停止信号层和顶部氧化层的金属间介电层叠内部提供拉应力。
15．如权利要求14所述的金属熔丝结构，其中拉应力减少金属化层中的应力迁移。
16．如权利要求15所述的金属熔丝结构，其中位于底部氧化层上面的蚀刻停止信号层是掺杂的高密度等离子体氧化物。
17．如权利要求16所述的金属熔丝结构，其中掺杂的高密度等离子体氧化物选自包括氟掺杂高密度等离子体氧化物和磷掺杂高密度等离子体氧化物的一组。
18．如权利要求17所述的金属熔丝结构，其中氟掺杂高密度等离子体氧化物具有大约2％和大约20％的重量之间的氟掺杂物浓度。
19．如权利要求17所述的金属熔丝结构，其中磷掺杂高密度等离子体氧化物具有大约3％和大约20％的重量之间的磷掺杂物浓度。
20．如权利要求13所述的金属熔丝结构，其中金属熔丝结构形成于DRAM电路中。
21．一种金属熔丝结构，包括：
由金属化层构图的熔丝结构；
位于熔丝结构上面的底部氧化层，底部氧化层具有大约500埃和大约2000埃之间的厚度；
位于底部氧化层上面的旋涂玻璃蚀刻停止层；
位于旋涂玻璃蚀刻停止层上面的顶部氧化层；以及
穿过位于熔丝结构上面的顶部氧化层所限定的引线通孔，使得引线通孔不超过旋涂玻璃蚀刻停止层，并保留位于熔丝结构上面的底部氧化层。
22．如权利要求21所述的金属熔丝结构，其中位于底部氧化层上面的旋涂玻璃蚀刻停止层在包括底部氧化层，旋涂玻璃蚀刻停止层和顶部氧化层的金属间介电层叠内部提供拉应力。
23．如权利要求22所述的金属熔丝结构，其中拉应力减少金属化层中的应力迁移。
24．如权利要求23所述的金属熔丝结构，其中金属熔丝结构形成在DRAM电路中。
CNB981184286A 1997-09-30 1998-08-14 在熔丝结构中形成引线通孔的方法和金属熔丝结构 Expired - Fee Related CN1150606C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US941,093 1997-09-30
US08/941,093 US5955380A (en) 1997-09-30 1997-09-30 Endpoint detection method and apparatus
US941093 1997-09-30

Publications (2)

Publication Number Publication Date
CN1213165A true CN1213165A (zh) 1999-04-07
CN1150606C CN1150606C (zh) 2004-05-19

Family

ID=25475906

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981184286A Expired - Fee Related CN1150606C (zh) 1997-09-30 1998-08-14 在熔丝结构中形成引线通孔的方法和金属熔丝结构

Country Status (7)

Country Link
US (1) US5955380A (zh)
EP (1) EP0905765B1 (zh)
JP (1) JPH11163154A (zh)
KR (1) KR100567976B1 (zh)
CN (1) CN1150606C (zh)
DE (1) DE69838202T2 (zh)
TW (1) TW395028B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067896B2 (en) 2002-11-13 2006-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic fabrication having edge passivated bond pad integrated with option selection device access aperture
CN1306589C (zh) * 2002-11-27 2007-03-21 国际商业机器公司 熔丝结构的形成方法
CN100397609C (zh) * 2006-08-04 2008-06-25 北京中星微电子有限公司 一种聚焦离子束修改集成电路的方法及集成电路
CN100420015C (zh) * 2001-07-25 2008-09-17 精工爱普生株式会社 半导体器件
CN110416182A (zh) * 2018-04-28 2019-11-05 华邦电子股份有限公司 半导体装置及其制造方法
US10825769B2 (en) 2018-04-16 2020-11-03 Winbond Electronics Corp. Semiconductor devices and methods for manufacturing the same
CN117766511A (zh) * 2024-02-20 2024-03-26 芯联集成电路制造股份有限公司 熔丝结构及其制备方法、半导体集成电路及其制备方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW442923B (en) * 1998-03-20 2001-06-23 Nanya Technology Corp Manufacturing method of DRAM comprising redundancy circuit region
US6177286B1 (en) * 1998-09-24 2001-01-23 International Business Machines Corporation Reducing metal voids during BEOL metallization
US6255207B1 (en) * 1999-06-21 2001-07-03 Taiwan Semiconductor Manufacturing Company Composite planarizing dielectric layer employing high density plasma chemical vapor deposited (HDP-CVD) underlayer
US6306746B1 (en) * 1999-12-30 2001-10-23 Koninklijke Philips Electronics Backend process for fuse link opening
US20020013044A1 (en) * 2000-07-27 2002-01-31 Mena Rafael A. HDP liner layer prior to HSQ/SOG deposition to reduce the amount of HSQ/SOG over the metal lead
JP2004055876A (ja) * 2002-07-22 2004-02-19 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
KR100885843B1 (ko) * 2002-08-31 2009-02-27 엘지디스플레이 주식회사 유기전계발광 표시소자 및 그 제조방법
JP2005032916A (ja) * 2003-07-10 2005-02-03 Renesas Technology Corp 半導体装置
CN101467250A (zh) * 2006-06-09 2009-06-24 Nxp股份有限公司 半导体熔丝结构及制造半导体熔丝结构的方法
US7491585B2 (en) * 2006-10-19 2009-02-17 International Business Machines Corporation Electrical fuse and method of making
JP5696620B2 (ja) * 2011-08-22 2015-04-08 富士通セミコンダクター株式会社 ヒューズ、半導体装置、半導体装置の製造方法
US9556017B2 (en) * 2013-06-25 2017-01-31 Analog Devices, Inc. Apparatus and method for preventing stiction of MEMS devices encapsulated by active circuitry
US10081535B2 (en) 2013-06-25 2018-09-25 Analog Devices, Inc. Apparatus and method for shielding and biasing in MEMS devices encapsulated by active circuitry
US10229878B2 (en) 2014-08-08 2019-03-12 Renesas Electronics Corporation Semiconductor device
US9604841B2 (en) 2014-11-06 2017-03-28 Analog Devices, Inc. MEMS sensor cap with multiple isolated electrodes
CN108573952A (zh) * 2018-04-23 2018-09-25 上海华虹宏力半导体制造有限公司 半导体元件熔丝结构及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3879321T2 (de) * 1987-08-14 1993-09-16 Fairchild Semiconductor Bestimmung des aetzungsendpunktes.
JPH05235170A (ja) * 1992-02-24 1993-09-10 Nec Corp 半導体装置
US5565114A (en) * 1993-03-04 1996-10-15 Tokyo Electron Limited Method and device for detecting the end point of plasma process
JP3255524B2 (ja) * 1993-12-28 2002-02-12 三菱電機株式会社 冗長回路を有する半導体装置およびその製造方法
JP4417439B2 (ja) * 1994-06-29 2010-02-17 フリースケール セミコンダクター インコーポレイテッド エッチング・ストップ層を利用する半導体装置構造とその方法
JP2713178B2 (ja) * 1994-08-01 1998-02-16 日本電気株式会社 半導体記憶装置およびその製造方法
KR0154766B1 (ko) * 1994-12-09 1998-12-01 김광호 반도체장치의 접촉창 형성방법
EP0762498A3 (en) * 1995-08-28 1998-06-24 International Business Machines Corporation Fuse window with controlled fuse oxide thickness
KR100244793B1 (ko) * 1996-05-01 2000-03-02 김영환 반도체 소자의 콘택홀 형성방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100420015C (zh) * 2001-07-25 2008-09-17 精工爱普生株式会社 半导体器件
US7067896B2 (en) 2002-11-13 2006-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic fabrication having edge passivated bond pad integrated with option selection device access aperture
CN1306589C (zh) * 2002-11-27 2007-03-21 国际商业机器公司 熔丝结构的形成方法
CN100397609C (zh) * 2006-08-04 2008-06-25 北京中星微电子有限公司 一种聚焦离子束修改集成电路的方法及集成电路
US10825769B2 (en) 2018-04-16 2020-11-03 Winbond Electronics Corp. Semiconductor devices and methods for manufacturing the same
CN110416182A (zh) * 2018-04-28 2019-11-05 华邦电子股份有限公司 半导体装置及其制造方法
CN110416182B (zh) * 2018-04-28 2021-01-29 华邦电子股份有限公司 半导体装置及其制造方法
CN117766511A (zh) * 2024-02-20 2024-03-26 芯联集成电路制造股份有限公司 熔丝结构及其制备方法、半导体集成电路及其制备方法

Also Published As

Publication number Publication date
EP0905765A3 (en) 2002-08-21
DE69838202T2 (de) 2008-05-29
DE69838202D1 (de) 2007-09-20
US5955380A (en) 1999-09-21
EP0905765A2 (en) 1999-03-31
KR100567976B1 (ko) 2006-05-25
TW395028B (en) 2000-06-21
KR19990030226A (ko) 1999-04-26
CN1150606C (zh) 2004-05-19
JPH11163154A (ja) 1999-06-18
EP0905765B1 (en) 2007-08-08

Similar Documents

Publication Publication Date Title
CN1213165A (zh) 终点检测方法和装置
KR100337580B1 (ko) 반도체장치및그제조방법
US5700720A (en) Method of manufacturing semiconductor device having multilayer interconnection
US6876063B1 (en) Method of improving adhesion of cap oxide to nanoporous silica for integrated circuit fabrication
CN1729564A (zh) 在低－k电介质上形成具有消反射特性的盖层的方法
JPH06291084A (ja) 半導体装置及び半導体装置の中にタングステン接点を製造する方法
US6022800A (en) Method of forming barrier layer for tungsten plugs in interlayer dielectrics
US6967158B2 (en) Method for forming a low-k dielectric structure on a substrate
US6086947A (en) Method of depositing materials on a wafer to eliminate the effect of cracks in the deposition
US20020000661A1 (en) Method for fabricating metal wiring and the metal wiring
US5372971A (en) Method for forming via hole in multiple metal layers of semiconductor device
CN1168123C (zh) 金属镶嵌布线形貌的修正
KR100567021B1 (ko) 반도체 장치의 ｆｓｇ의 층간 절연막 형성방법
KR20060058583A (ko) 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
US6774053B1 (en) Method and structure for low-k dielectric constant applications
US6806162B1 (en) Method for composing a dielectric layer within an interconnect structure of a multilayer semiconductor device
KR102438504B1 (ko) SiCN 박막 형성 방법
CN1448998A (zh) 阻挡氢离子渗透的金属层间介电层的制造方法
US7202184B2 (en) Method for fabricating semiconductor device
KR100269662B1 (ko) 반도체 장치의 도전체 플러그 형성 방법
US20070128887A1 (en) Spin-on glass passivation process
KR100307539B1 (ko) 커패시터 제조방법
KR100756864B1 (ko) 반도체 소자의 절연막 형성 방법
KR20010048188A (ko) 텅스텐 플러그 형성방법
KR100753132B1 (ko) 듀얼 다마신 공정을 이용한 금속배선 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT

Effective date: 20130523

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130523

Address after: German Neubiberg

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: Siemens AG

Effective date of registration: 20130523

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: German Neubiberg

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151231

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040519

Termination date: 20160814

CF01 Termination of patent right due to non-payment of annual fee