[go: up one dir, main page]

CN1197246C - 锁相环装置 - Google Patents

锁相环装置 Download PDF

Info

Publication number
CN1197246C
CN1197246C CNB008004463A CN00800446A CN1197246C CN 1197246 C CN1197246 C CN 1197246C CN B008004463 A CNB008004463 A CN B008004463A CN 00800446 A CN00800446 A CN 00800446A CN 1197246 C CN1197246 C CN 1197246C
Authority
CN
China
Prior art keywords
signal
phase
phase error
output
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008004463A
Other languages
English (en)
Other versions
CN1297565A (zh
Inventor
小仓洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1297565A publication Critical patent/CN1297565A/zh
Application granted granted Critical
Publication of CN1197246C publication Critical patent/CN1197246C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种锁相环装置，用于读出以预定的数据格式记录在记录介质上的数字数据，并产生复制时钟，以得到复制数字信号，装置包括：区域区分装置，用于区分是从以数据格式的、包含单个频率的单个频率数据区域之中，还是从单个频率数据区域之外复制数字数据，以输出区分信号；相位误差信息检测装置，用于根据区分信号，从不同于单个频率数据区域的单个区域中检测相位误差信息；频率误差信息检测装置，用于根据区分信号，通过低频带抑制装置检测来自单个频率数据区域的频率误差信息，其中低频带抑制装置用于抑制具有低于单个频率的频率的信号分量；反馈环，基于相位误差信息以及频率误差信息，锁定复制时钟的相位以及包含在复制数字信号中的时钟分量的相位。

Description

锁相环装置
技术领域
本发明涉及一种锁相环装置，更特别的是，涉及一种通过数字化锁相环而改进的锁相环装置，锁相环用于复制一个时钟，以重现记录在诸如光盘、磁光盘、以及磁盘的记录介质上的数字数据。
背景技术
光盘装置作为一种记录和复制数字数据的装置为众人熟知。在光盘装置中，当复制数字数据时，传统上使用锁相环(PLL)电路来锁定包含在复制信号中的时钟分量相位，以及复制时钟相位。特别地，可擦写的光盘介质有多个称为“扇区”的单元块，每个块包含一组信头部分，用于写入地址信息以及类似信息；以及数据部分，用于记录实际的数字数据。锁相操作是通过锁相环逐个扇区来执行的。
为正常地执行这个周期性复制，信头部分和数据部分具有锁定模式(VFO模式)42a-42d，如图19所示，每个模式包含单个模式(单一频率)。通过使用一种增加锁相环电路响应特性以在这些VFO模式区域执行高速和稳定锁相，以及在结束VFO模式区域之前减少锁相环电路的响应特性来减小噪声等的影响的方法，执行数据复制，由此维持一种锁定状态。
图19示出了光盘复制装置中扇区的数据格式图。图中，辅助标记43表示扇区标志(下文中称为SM：sector mark)，它指示扇区的开始位置。标记44表示地址标志(下文中称为AM：address mark)，它指示地址信息的开始位置。标记45表示地址信息，它指示扇区的地址。标记46表示后缀码(postamble)(下文中称为PA)，它指示每个信头部分和数据部分的终点。标记47表示数据标志(下文中称为DM)，它指示数据48的开始位置。
图20为示意现有技术的光盘复制装置的数字数据复制电路的方框图。
图20所示的现有技术的光盘复制装置由光盘49、复制装置50、波形均衡装置1、二值化装置51、锁相环电路52、环路增益交换单元57以及解调电路58构成。锁相环电路52由相位比较器53、环路滤波器54、放大器55以及压控振荡器(VCO)56组成。
在下文中将描述其操作。
在光盘介质49，数字数据由0和1组成，连续0或1的数量被控制以形成3-14(包含3和14)，并如8-16调制方法一样被记录。在通过复制装置50由复制数据获得的复制信号中，随着记录的数据密度以线性方向增加，具有高频带频率分量的波形的幅度因干扰而衰减。接着，波形均衡装置1纠正复制信号以便加重其高频带频率成分。二值化装置51在规定的限制电平二值化具有加重高频带频率成分的复制信号，以将信号转换为二元数字信号。在锁相环电路52中，相位比较器53比较作为锁相环电路52固有频率的复制时钟相位，以及二值化信号的时钟分量相位，而且通过使用环路滤波器54、放大器55以及VCO56，复制时钟的相位基于相位误差信息变化，相位误差信息作为比较结果输出，以便使相位误差最小，由此就锁定了二值化信号的时钟分量相位和复制时钟相位。锁相环电路52的响应特性通过环路增益切换单元57而切换。接着，二值化信号和锁定的复制时钟被输入到解调电路58以调制数字数据。
在记录介质的VFO模式区域，通常进行复制的范围会由于记录媒介的缺陷、记录介质的复制过程中的伺服处理或信号处理而时常受限。由此，通过缺陷检测的方法或图19所示的检测SM 43、AM 44以及DM 47的方法进行改进，确保执行相位锁定，以最大限度地利用所有的VFO模式区域。
上述的现有技术适应一种方法，即二值化复制信号以解调数字数据的方法。然而，当复制信号的信噪比随线性方向的密度增加而大大降低时，复制信号的质量就会变坏。
因此，当线性方向上的记录密度变大时，适合于高密度记录和线性方向复制的PRML(部分响应最大似然性)信号处理方法越来越被广泛采用。PRML信号处理方法对复制信号作有目的波形干扰激励，以一个频带均衡复制信号，该信号受控以最大限度地减小噪声，然后用最大似然解码器解码数据，以根据一个已知的干扰调节来解调最大似然集。然而，当采用这种PRML信号处理方法时，应产生由采样一个复制时钟而得到的多比特数据，该复制时钟被锁定到包含在复制信号中内的时钟分量相位上。
这种现有技术的锁相环电路由模拟元件构成。因此，得到的是一个由模拟电路和数字电路混合配置而成的复杂系统，而且这个系统不适合于集成。另外，在模拟电路中，构成模拟电路的模拟元件会产生色散特性或出现缓慢变化。因此，必须认真考虑质量控制、补偿电路等问题，由此也将增加使用锁相环电路构成的数字数据复制装置的成本。
因此，适合于PRML信号处理方法的系统，应该通过数字化时钟复制电路和均衡装置来实现，由此可提高复制数据的质量，并通过集成高密度记录和复制操作来降低成本。
然而，当用于执行时钟复制的锁相环电路以数字电路实现时，随着传输速率的提高，锁相环的时延也增加，同时用于指示频率和相位能在相位锁定时被锁定范围的捕获范围也会减小。当相位误差信息从模拟信号中获得时，可控制连续时间误差量。然而，当相位误差信息是从抽样后的数字数据获得时，相位误差信息应从过零点附近的幅度值假定。因此，就无法获得足够的相位误差信号的连续区域。
当捕获范围减小时，在复制时钟频率与包含在复制信号中的时钟分量频率相差很大时，相位锁定不能仅由VFO模式区域完成。因此，在复制时间内诸如突发错误等的错误会增加，从而数据质量变坏。
另外，VFO模式区域很小，而且对于可擦写光盘，随着擦写次数的增加或DC偏置位置的大大偏离，该区域的第一半部分变坏的可能性增加。因此，当复制时钟的频率与包含在复制信号中的时钟分量频率相差很大时，在复制时间内诸如突发错误等的错误会增加，从而数据质量变坏。
此外，当记录在记录介质上的数据不包含VFO模式时，复制信号为随机信号。因此，当只使用相位信息执行相位锁定时，锁定复制信号内时钟分量相位以及复制时钟相位的捕获范围会减小。由此，当两者频率相差很大时，就无法完成相位锁定。
发明内容
本发明用于解决上述问题，而且本发明的一个目的是提供一钟锁相环装置，它能根据复制信号检测相位信息，以及根据相位信息的瞬时变化检测频率信息，与模拟锁相环电路的捕获区相比，它具有更宽的捕获区，当锁相环电路被数字化时，本发明能高速执行相位锁定。
另外，本发明的一个目的是提供一种锁相环装置，它预测相位误差信息以得到更宽的捕获区，以及当锁相环电路被数字化时，能高速和高稳定性地锁定复制时钟相位，以及包含在复制数字信号中的时钟分量相位。
此外，除了上述目的，本发明还有一个目的是提供一种锁相环装置，它也能为不具备模式信号、以记录在记录介质上的数字信息的数据格式内含有单个频率的数字数据执行相位锁定。
除上述目的外，本发明的另一个目的是提供一种低成本的锁相环装置，它很容易集成，并且具有更高的可靠性。
根据本发明的一个方面，提供了一种锁相环装置，用于读出以预定的数据格式记录在记录介质上的数字数据，并产生复制时钟，以得到复制数字信号，所述装置包括：
区域区分装置，用于区分是从以所述数据格式的、包含单个频率的单个频率数据区域之中，还是从所述单个频率数据区域之外复制所述数字数据，以输出区分信号；
相位误差信息检测装置，用于根据所述区分信号，从不同于所述单个频率数据区域的单个区域中检测相位误差信息；
频率误差信息检测装置，用于根据所述区分信号，通过低频带抑制装置检测来自所述单个频率数据区域的频率误差信息，其中所述低频带抑制装置用于抑制具有低于所述单个频率的频率的信号分量；
反馈环，基于所述相位误差信息以及所述频率误差信息，锁定所述复制时钟的相位以及包含在所述复制数字信号中的时钟分量的相位。
根据本发明，可执行适合于PRML信号处理方法的时钟复制。另外，当经A/D转换器抽样而得到的多比特数字信号为VFO模式信号时，相位误差信号和频率误差信号作为输入信号被输入到反馈环。因此，在VFO模式区域，即使在复制信号包含DC分量时，也能正确检测相位误差，从而可有效利用VFO模式区域。此外，频率误差检测器能正确检测相位误差曲线的偏差(inclination)。因此，捕获区大为伸展，从而可提供一种锁相环装置，即使在复制时钟频率与包含在复制信号中的时钟分量频率相差很大时，它也能高速和高稳定性地执行相位锁定。
根据本发明的另一个方面，提供了一种锁相环装置，它读出以预定数据格式记录在记录介质上的数字数据，并产生一个复制时钟，以得到一个复制数字信号，它包含：波形均衡装置，用于加重复制信号的预定频带；A/D转换装置，利用数字信号被复制时的复制时钟，抽样该复制信号，复制信号的预定频带被波形均衡装置加重，以得到一个数字信号；高通滤波器，当抽样得到的数字信号为VFO模式信号时，用于从该数字信号中去除DC分量；低频带分量抑制装置，当由抽样得到的数字信号不同于VFO模式信号时，用于抑制该数字信号中的低频带噪声；过零检测装置，用于检测HPF装置或低频带分量抑制装置的输出经过零电平时的位置，并输出一个过零标志；相位误差检测装置，利用过零标志以及HPF装置或低频带分量抑制装置的输出，从过零附近的数据中检测相位误差；n个保持装置，用于根据过零标志保持连续n个相位误差，这些保持装置彼此之间串连；频率误差检测装置，用于从n个保持装置的相应输出中检测相位误差曲线的偏差，并且将该偏差转换为一个频率误差；相位控制环路滤波器装置，当由抽样得到的数字信号为VFO模式信号时，用于接收相位误差检测装置输出的相位误差信号，以及频率误差检测装置输出的频率误差信号，以作为输入信号，以及当得到的数字信号不同于VFO模式信号时，用于接收相位误差检测装置输出的相位误差信号，以作为输入信号；以及振荡器，用于根据相位控制环路滤波器装置的输出产生一个复制时钟，从而锁相环电路被数字化。
根据本发明，可执行适合于PRML信号处理方法的时钟复制。另外，当经A/D转换器抽样而得到的多比特数字信号为VFO模式信号时，相位误差信号和频率误差信号作为输入信号被输入到反馈环。因此，在VFO模式区域，即使在复制信号包含DC分量时，也能正确检测相位误差，由此可有效利用VFO模式区域。此外，频率误差检测器能正确检测出相位误差曲线的偏差。因此，捕获区大为伸展，从而可提供一种锁相环装置，即使在复制时钟频率与包含在复制信号中的时钟分量频率相差很大时，它也能高速和高稳定性地执行相位锁定。
根据本发明的一个方面，提供了一种锁相环装置，它读出以预定数据格式记录在记录介质上的数字数据，并产生一个复制时钟，以得到一个复制数字信号，它包含：相位误差信息检测装置，用于从数字数据中的随机信号区域检测相位误差信息；频率误差信息检测装置，用于从数字数据中的随机信号区域检测频率误差信息；以及一个反馈环，用于根据相位误差信息以及频率误差信息，来锁定复制时钟相位以及包含在复制数字信号中的时钟分量相位，而且反馈环路相位控制环路滤波器装置接收相位误差信号和频率误差信号，以作为输入信号。
根据本发明，由于记录介质存在缺陷或类似原因，在非VFO模式的数据区域要求重新锁定相位时，捕获区被扩展，而且重锁定时间缩短。因此，由于突发错误等造成的复制数据质量降低可减少到最小。此外，可提供一种锁相环装置，它也可在不具备VFO模式区域的记录介质上获得前述的同样效果。
根据本发明的一个方面，提供了一种锁相环装置，它读出以预定数据格式记录在记录介质上的数字数据，并产生一个复制时钟，以得到一个复制数字信号，它包含：波形均衡装置，用于加重复制信号的预定频带；A/D变换装置，利用数字信号被复制时的复制时钟，抽样该复制信号，复制信号的预定频带被波形均衡装置加重，以得到一个数字信号；低频带分量抑制装置，用于抑制由抽样得到的数字信号的低频带噪声；过零检测装置，用于检测低频带分量抑制装置的输出经过零电平时的位置，并输出一个过零标志；相位误差检测装置，利用过零标志以及低频带分量抑制装置的输出，从过零附近的数据中检测相位误差；n个保持装置，用于根据过零标志来保持连续n个相位误差，这些保持装置彼此之间串连；频率误差检测装置，用于从n个保持装置的相应输出中检测相位误差曲线的偏差，并且将该偏差转换为一个频率误差；相位控制环路滤波器装置，用于接收相位误差检测装置输出的相位误差信号，以及频率误差检测装置输出的频率误差信号，以作为输入信号；以及振荡器，用于根据相位控制环路滤波器装置的输出产生一个复制时钟，而且相位控制环路滤波器装置接收相位误差信号和频率误差信号，以作为输入信号。
根据本发明，由于记录介质存在缺陷或类似原因，在非VFO模式的数据区要求重新锁定相位时，捕获区被扩展，而且重锁定时间缩短。因此，由于突发错误等造成的复制数据质量降低可减少到最小。此外，可提供一种锁相环装置，它也可在不具备VFO模式区域的记录介质上获得前述的同样效果。
根据本发明，其中相位误差检测装置包含：第一保持装置和第二保持装置，它们根据过零标志，对于每次过零，保持在相邻过零位置上复制信号的幅度；减法装置，用于接收第一保持装置的输出以及第二保持装置的输出，以作为输入；极性判定装置，根据之前和其后的数据，判定在幅度由第一保持装置所保持的定时中，复制波形是上升沿还是下降沿；以及符号控制装置，根据极性判定装置的输出，来控制减法装置的输出符号。
根据本发明，在瞬时方向上相位误差信息的相关得以增强，由此执行的相位误差检测能抗高频带噪声分量。因此，可提供一种锁相环装置，它能在不受高频带噪声的影响下执行相位锁定，而且能维持一种稳定的锁定状态。
根据本发明，其中频率误差检测装置包含：多个减法装置，每个减法装置得到，由n个保持装置中预定两个保持装置所输出的相位误差之差；极性判定装置，用于判定多个减法装置中每一个所输出的极性哪个是正、负和零；选择装置，用于根据多个减法装置所输出的多个偏差信息，去除相位误差曲线的间断点上的信息，以及在频率信息被稳定得到的位置选择偏差信息；平衡装置，用于平衡由选择装置所选择的偏差信息；以及一个增益级，用于随意调整平衡装置的输出增益，并将调整后的增益输出到相位控制环路滤波器装置，而且只使用相位误差曲线的线性和连续区域上的相位误差来假定正确的频率误差。
根据本发明，捕获区被扩展，而且频率控制的响应速度得以提高。因此，可提供一种能高速执行相位锁定的锁相环装置。
根据本发明，相位控制环路滤波器装置包含：相位误差绝对值转换装置，用于将相位误差检测装置的输出转换为绝对值；相位确定装置，利用预定阈值来确定所得到的绝对值的大小；起始时间设置装置，当频率误差检测装置中选择装置的输出以及相位确定装置的输出，利用相位误差信号来进行控制时，用于操纵一个控制起始时间，以便从作为相位误差曲线稳定点的零相位附近开始环路滤波器的工作；以及环路滤波器，根据起始时间设置装置的输出，为振荡器输出一个控制信号。
根据本发明，当使用频率误差检测装置时，使执行相位锁定的时间等同于零相位开始情况下的执行时间，即，调整复制时钟的相位，以便包含在复制信号中的时钟分量和复制时钟同相，接着开始相位锁定。因此，可提供一种在最短时间内执行相位锁定的锁相环装置。
根据本发明，其中相位控制环路滤波器装置包含：频率误差绝对值转换装置，用于将频率误差检测装置的输出转换为绝对值；频率确定装置，利用预定阈值来确定所得到的绝对值的大小；误差选择装置；根据频率确定装置的输出来执行切换，以便当复制时钟的频率处于相位锁定范围之内时，仅利用相位误差信号进行控制，以及当复制时钟的频率处于相位锁定范围之外时，仅利用频率误差信号来进行控制；以及环路滤波器，根据误差选择装置的输出，为振荡器输出一个控制信号。
根据本发明，当复制时钟频率与包含在复制信号中的时钟分量频率相差很大，并且处于相位锁定范围之外时，仅利用频率误差信号进行控制。因此，相对于相位误差被同时反馈的情况，频率锁定将以更高的速度完成。另一方面，当复制时钟频率处于相位锁定范围之内时，仅利用相位误差信号进行控制。这样相位锁定就可平稳实现。从而，可提供一种锁相环装置，它能最大限度利用相位误差和频率误差的各自优点来进行最优控制。
根据本发明的一个方面，提供了一种锁相环装置，它读出以预定数据格式记录在记录介质上的数字数据，并产生一个复制时钟，以得到一个复制数字信号，它包含：相位误差信息检测装置，用于从包含单个频率的该数据格式的单个频率数据区域中检测截获相位误差信息；跟踪相位误差信息检测装置，用于从数字数据中包含一个随机信号的随机信号数据区域中检测跟踪相位误差信息；以及一个反馈环，根据截获相位误差信息以及跟踪相位误差信息，来锁定复制时钟相位以及包含于复制数字信号中的时钟分量相位。
在本发明中，在包含单个频率的模式区域内，当复制信号包含DC分量时，也能正确检测相位误差。因此，可有效利用模式区域，而且相位误差曲线的连续区域也可扩大，由此捕获区也大为扩展。因此，可提供一种锁相环装置，它在复制时钟频率与包含在复制信号中的时钟分量频率相差很大时，也能高速和高稳定性地锁定复制时钟相位以及包含在复制数字数据内的时钟分量相位。
根据本发明的一个方面，提供了一种锁相环装置，它读出以预定数据格式记录在记录介质上的数字数据，并产生一个复制时钟，以得到一个复制数字信号，它包含：A/D变换装置，利用复制时钟以该数据格式抽样数字信号，以得到一个数字数据信号；带通滤波器，在以该数据格式复制单个频率数据区域期间，从由抽样所得到的数字数据信号中去除直流分量；过零检测装置，用于检测带通滤波器的输出信号以及数字数据信号经过零点电平时的位置，并且输出相应的过零标志；循环计数器，利用过零标志作为起始点来开始计数；截获相位误差检测装置，在定时信号由循环计数器所得到的定时中，从带通滤波器的输出中检测一个相位误差；跟踪相位误差信息检测装置，它根据过零标记，检测数字数据信号的相位误差；环路滤波器，当由抽样得到的数字信号为VFO模式信号时，用于接收截获相位误差检测装置输出的相位误差信号，以作为输入信号；当得到的数字信号为不同于VFO模式信号的信号时，用于接收跟踪相位误差检测装置输出的相位误差信号，以作为输入信号；D/A转换装置，用于将环路滤波器的输出信号转换成模拟信号；以及振荡器，根据D/A转换装置输出的模拟信号来产生复制时钟。
在本发明中，当复制信号包含DC分量时，在包含单个频率的模式区域内，也能正确检测出相位误差。因此，可有效利用模式区域，而且相位误差曲线的连续区域也可扩大，由此捕获区也大为扩展。因此，当复制时钟的频率与包含在复制信号中的时钟分量频率相差很大时，也能高速和高稳定性地锁定复制时钟相位以及包含于复制数字数据内的时钟分量相位。此外，当锁相环被数字化时，在它被实现为集成电路时，很容易进行集成，由此成本可减小，而且可执行适合于PRML信号处理方法的时钟复制。因此，可提供一种适合于高密度记录/复制的系统。
根据本发明的一个方面，提供了一种锁相环装置，它读出以预定数据格式记录在记录介质上的数字数据，并产生一个复制时钟，以得到一个复制数字信号，它包含：第一相位误差信息检测装置，用于从数字数据的随机信号区域中的过零位置预测得到第一相位误差信息；第二相位误差信息检测装置，用于从数字数据的随机信号中检测第二相位误差信息；以及一个反馈环，根据第一相位误差信息和第二相位误差信息，来锁定复制时钟相位，以及包含于复制数字信号中的时钟分量相位。
在本发明中，相位误差曲线的连续区域也可对不具备该数据格式的单个频率信号的数字数据扩展，由此捕获范围大为扩展。因此，可提供一种锁相环装置，它能高速和高稳定性地锁定复制时钟相位，以及包含在复制数字数据中的时钟分量相位，并且在由于记录介质存在缺陷等原因而要求相位重新锁定时，能缩短重锁定时间，从而由于突发错误等引起的复制数据质量降低可减少到最小。
根据本发明的一个方面，提供了一种锁相环装置，用于读出以预定数据格式记录在记录介质上的数字数据，并产生复制时钟，以得到复制数字信号，所述装置包括：
环路增益控制装置，用于输出环路增益控制信号，所述控制信号用于在从锁相开始的预定周期内增加锁相能力；
A/D转换装置，用于利用复制时钟来抽样所述数字数据，以得到数字数据信号；
过零位置预测装置，用于检测通过所述抽样所得到的数字数据信号中随机数据的极性，并且确定对应于通过累加不同时刻的极性值所得到的多个值的其中一个值的位置是过零位置，从而预测所述随机数据的过零位置；
截获相位误差检测装置，用于从所述过零位置预测装置的输出信号以及所述数字数据信号中检测所述随机数据的相位误差信息；
过零检测装置，用于检测所得到的数字数据信号经过零电平时的位置，并且输出过零标志；
跟踪相位误差信息检测装置，用于根据所述过零标志，检测所述数字数据信号的相位误差；
环路滤波器，用于接收所述截获相位误差检测装置输出的相位误差信号，作为输入信号，并且接收所述跟踪相位误差检测装置输出的相位误差信号，作为输入信号；
D/A转换装置，用于将所述环路滤波器的输出信号转换成模拟信号；以及
振荡器，用于根据所述D/A转换器装置所输出的模拟信号来产生所述复制时钟。
根据本发明，当使用过零位置预测装置时，相位误差曲线的连续区域也可对不具备一种数据格式的单个频率信号的数字数据扩展，由此捕获范围大为扩展。因此，可高速和高稳定性地锁定复制时钟相位和包含在复制数字数据中的时钟分量相位，并且在由于记录介质存在缺陷等类似原因而要求相位重新锁定时，能缩短重锁定时间，从而由于突发错误等引起的复制数据质量降低可减少到最小。此外，当锁相环被数字化时，在其被实现为集成电路时更容易进行集成。因此，成本可减小，而且可执行适合于PRML信号处理方法的时钟复制，从而可提供一种适合于高密度记录/复制的系统。
附图说明
图1为示意根据本发明第一个实施例的频率检测型锁相环装置的方框图。
图2为示意第一个实施例的HPF 4的方框图。
图3为示意第一个实施例的频率误差检测器8的方框图。
图4为示意第一个实施例或第二个实施例的相位误差检测器的方框图。
图5为示意第一个实施例的频率误差检测器8的方框图。
图6为示意第一或第二个实施例的相位控制环路滤波器装置9的方框图。
图7为示意相位误差信息的瞬时变化图，以解释作为第一或第二个实施例的相位控制环路滤波器装置9组成部分的相位确定装置29的操作。
图8为示意第一或第二个实施例的相位控制环路滤波器装置9的方框图。
图9为示意相位误差信息和频率误差绝对值的瞬时变化图，以解释作为第一或第二个实施例的相位控制环路滤波器装置9组成部分的频率确定装置34的操作。
图10为示意根据本发明第二个实施例的频率检测型锁相环装置的方框图。
图11为示意第二个实施例的频率误差检测设备8的方框图。
图12为示意根据本发明第三个实施例的锁相环装置的数字锁相环电路的结构方框图。
图13为示意图12中所示的BPF的结构方框图。
图14为解释图12所示循环计数器的计数操作与相位误差信号之间的关系图。
图15为相位误差信号连续性的说明图。图15(a)为第三个实施例中数字所相环路电路内的相位误差信号连续性的说明图。图15(b)为现有技术锁相环中相位误差信号连续性的说明图。
图16为在不同锁定频率条件下，图12所示的截获相位误差检测器输出的相位误差信号的说明图。
图17为示意根据本发明第四个实施例的锁相环装置的数字锁相环电路的结构方框图。
图18为示意图17所示的过零位置预测装置的结构方框图。
图19为示意光盘复制装置(DVD-RAM)的扇区中的数据格式图。
图20为示意现有技术光盘复制装置的方框图。
具体实施方式
在下文中将描述本发明的各个实施例。下面示出的实施例为本发明的实例。因此，本发明并不限于这些实施例。
实施例1
图1为示意根据本发明第一个实施例的锁相环装置的方框图。
如图1所示，根据第一个实施例的频率检测型锁相环装置由下述部分构成：用于加重复制信号的高频带频率分量的波形均衡装置1，将模拟信号转换成数字信号的A/D转换器2，生成一个门信号的门脉冲发生器3，用于去除DC分量的高通滤波器(HPF)4，，用于检测信号波形经过零电平时的位置的过零检测器5，用于检测相位误差的相位误差检测器6，用于保持相位误差的保持装置7a-7d，用于检测频率误差的频率误差检测器8，用于锁定复制时钟相位以及复制信号相位的相位控制环路滤波器装置9，用于产生复制时钟的振荡器10，以及用于抑制低频带噪声的低频带分量抑制电路11。
用于从信号区域中，而不是从包含单个频率的该数据格式的单个频率数据区域中检测相位误差信息的相位误差信息检测装置1000，由波形均衡装置1、A/D转换器2、低频带分量抑制电路11、门脉冲发生器3、高通滤波器(HPF)4、过零检测器5，以及相位误差检测器6构成。用于从包含单个频率的该数据格式的单个频率数据区域中检测频率误差信息的频率误差信息检测装置2000，由波形均衡装置1、A/D转换器2、低频带分量抑制电路11、门脉冲发生器3、高通滤波器(HPF)4、过零检测器5，相位误差检测器6、保持装置7a-7d，以及频率误差检测器8构成。根据相位误差信息以及频率误差信息，用于锁定复制时钟相位以及包含在复制数字信号中的时钟分量相位的反馈环路3000，由相位控制环路滤波器装置9、振荡器10和A/D转换器2构成。
在下文中将更为详细地描述各个单元的结构。
首先，参考各图描述HPF 4、相位误差检测器6、频率误差检测器8，以及相位控制环路滤波器装置9。
图2为示意根据第一个实施例的HPF方框图。
根据第一个实施例的HPF 4为数字滤波器，用于在VFO模式的周期内去除DC分量，它由时延装置12和减法装置13构成。
例如，对于DVD-RAM(DVD随机存取存储器)，VFO模式是4T模式(T为最小记录单元)连续重复的其中一种模式。在这种情况下，如图2所示，时延装置12将输入信号(4T连续波形)延迟4T的时间，而减法装置13从目前数据中减去时延装置12的输出，从而构成了用于去除DC分量的HPF。
图3为示意根据第一个实施例的频率误差检测器的方框图。
如图3所示，第一个实施例中的频率误差检测器8由下述部分构成：减法装置14a，用于从保持装置7a的输出中减去保持装置7b的输出，减法装置14b，用于从保持装置7b的输出中减去保持装置7c的输出，减法装置14c，用于从保持装置7c的输出中减去保持装置7d的输出，极性判定装置15a-15c，用于判定减法装置14a-14c的输出极性中哪个为正、负和零，输出判定装置16，根据极性判定装置15a-15c的输出，确定频率误差信号是输出还是不输出，以及增益级17，仅在输出判定装置16确定要输出频率误差信号时，用于调整减法装置14a的输出增益，从而输出一个频率误差信号。
图4为示意根据第一个实施例的相位误差检测器的方框图。
如图4所示，第一个实施例中的相位误差检测器6由下述部分构成：保持装置18和19，根据过零标志，对于每次过零，用于保持相邻过零位置上复制信号的幅度，减法装置20，用于接收保持装置18和19的输出以作为输入，极性判定装置21，根据之前和其后的数据，用于判定在幅度由保持装置18所保持的定时中，复制波形是上升沿还是下降沿，以及符号控制装置22，根据极性判定装置21的输出，控制减法装置20的输出符号。
图8为示意根据第一个实施例的相位控制环路滤波器装置的方框图。
如图8所示，第一个实施例的相位控制环路滤波器装置9由下述部分构成：频率误差绝对值转换装置33，用于将频率误差检测器8的输出转换为绝对值，频率确定装置34，利用指定阈值36确定所得到的绝对值的大小，误差选择装置35，根据频率确定装置34的输出，输出一个选择信号到环路滤波器31，以便当复制时钟频率处于锁相范围之外时，环路滤波器31仅利用频率误差信号执行控制，并且当复制时钟频率位于锁相范围之内时，仅利用相位误差信号执行控制，以及环路滤波器31，根据误差选择装置35的输出来输出一个振荡器控制信号。
如图9所示，在频率误差绝对值大于阈值36的区域，频率确定装置34输出一个信号，以便误差选择装置35选择该频率误差信号。在频率误差的绝对值小于阈值36的区域，频率确定装置34输出一个信号，以便误差选择装置35选择该频率误差信号。
接下来将描述波形均衡装置1、A/D转换器2、门脉冲发生器3、过零检测器5、保持装置7a-7d、振荡器10，以及低频带分量抑制电路11。
波形均衡装置1由诸如高阶波纹滤波器的滤波器构成，它能随意设置输入信号的放大量和截止频率。
A/D转换器2利用振荡器10产生的复制时钟，通过抽样将模拟信号转换成多比特的数字信号。
门脉冲发生器3以复制时钟为基准信号，利用计数器从扇区的头开始计数，并输出一个门信号，以根据预定位置的计数数量，区分VFO模式区域与非VFO模式的数据区域。
过零检测器5检测信号波形经过零电平的位置作为过零位置。
保持装置7a-7d彼此之间串联，并保持连续4个相位误差。
振荡器10由VCO构成，根据受控电压来控制振荡频率。另外，它也可由数字元件构成。
低频带分量抑制电路11输入复制信号过零附近的幅度信息到低通滤波器，并从考虑数据相关的输入信号中减去所得到的低频带分量，从而抑制低频带噪声。
下文中将描述具体操作。
来自光盘等的复制信号由波形均衡装置1纠正，以便加重高频带频率分量。之后，它经A/D转换器2抽样以得到一个多比特的数字信号。接着，由门脉冲发生器3生成一个门信号，该门信号指示，由A/D转换器抽样所得到的多比特数字信号是否为VFO模式信号。
当由门脉冲发生器3生成的门信号指示，经A/D转换器2抽样所得到的多比特数字信号为VFO模式信号，那么经A/D转换器所得到的这个多比特数字信号被输入到HPF 4，去除其DC分量。之后，这个信号被输出到过零检测器5和相位误差检测器6。
当经HPF 4去除DC分量的数字信号被输入到过零检测器5时，检测器5检测一个作为指示过零位置的信号的过零标志，并输出该过零标志到相位误差检测器6和保持装置7a-7d。
当由过零检测器输出的过零标志以及由HPF 4输出的数字信号被输入到相位误差检测器6时，检测器6从过零附近的数据中检测一个相位误差，并输出该相位误差到保持7a-7d以及相位控制环路滤波器装置9。
由相位误差检测器6输出的相位误差，根据过零检测器5输出的过零标志由保持装置7a来保持。与此同时，前一刻由保持装置7a保持的相位误差由保持装置7b保持，前一刻由保持装置7b保持的相位误差由保持装置7c保持，前一刻由保持装置7c保持的相位误差由保持装置7d保持。
频率误差检测器8从由保持装置7a-7d保持的相应相位误差中检测相位误差曲线的偏差，将该偏差转换为频率误差，并输出该频率误差到相位控制环路滤波器装置9。
相位控制环路滤波器装置9利用相位误差检测器6输出的相位误差信号以及频率误差检测器8输出的频率误差信号，来锁定复制时钟相位以及包含在复制数字信号中的时钟分量相位，并输出该信号到振荡器10。
振荡器10根据相位控制环路滤波器装置9的输出产生一个复制时钟，并输出该复制时钟到A/D转换器2。
当由门脉冲发生器3输出的门信号指示，经A/D转换器2抽样得到的多比特数字信号为不同于VFO模式信号的数据时，这个由A/D转换器得到的多比特数字信号被输入到低频带分量抑制电路11，在此其低频带噪声被抑制。之后，这个信号被输出到过零检测器5和相位误差检测器6。
当低频带噪声被低频带分量抑制电路11抑制的数字信号被输入到过零检测器5时，检测器5检测一个作为指示过零位置的信号的过零标志，并输出该过零标志到相位误差检测器6和保持装置7a-7d。
当由过零检测器5输出的过零标志以及由低频带分量抑制电路11输出的数字信号被输入到相位误差检测器6，检测器6从过零附近的数据中检测一个相位误差，并输出该相位误差到保持装置7a-7d以及相位控制环路滤波器装置9。
相位控制环路滤波器装置9利用相位误差检测器6输出的相位误差信号，锁定复制时钟相位，以及包含在复制数字信号中的时钟分量相位，并输出该信号到振荡器10。
振荡器10根据相位控制环路滤波器装置9的输出产生一个复制时钟，并输出该复制时钟到A/D转换器2。
如前所述，根据第一个实施例，即使当复制信号在VFO模式区域包含DC分量时，也能正确检测出相位误差，从而可有效利用VFO模式区域。另外，根据第一个实施例，能正确检测出相位误差曲线的偏差，从而捕获区可大为扩展。因此，即使在复制时钟频率与包含在复制信号中的时钟分量频率相差很大时，也能高速和高稳定性地锁定复制时钟相位，以及包含在复制数字信号中的时钟分量相位。
另外，相位误差检测器的减法装置的效果等同于第一阶低通滤波器的效果，从而相位误差信号之间在瞬时方向上的相关也得以增强。因此，相位误差检测能抗高频带噪声分量。由此，相位锁定可在不受高频带噪声影响的情况下执行，而且锁定状态可保持稳定。
当复制时钟频率与包含在复制信号中的时钟分量频率相差很大，而且处于锁相范围之外时，相位控制环路滤波器装置仅利用频率误差信号来执行控制。因此，相对于相位误差被同时反馈的情况，频率锁定就能以更快的速度完成。另一方面，当复制时钟频率处于锁相范围之内时，相位控制环路滤波器装置仅利用相位误差信号来执行控制。因此，相位锁定能平稳实现。由此，可最大限度地利用相位误差和频率误差的各自优点来进行最优控制。
在这第一个实施例中，提供4个保持装置7a-7d。然而可提供n(n为正整数)个彼此串联的保持装置。n越大，相位曲线就能被复制得越正确。
另外，在这第一个实施例中，提供了如图3所示的频率误差检测器8。然而也可使用具有图5所示结构的频率误差检测器。
图5所示的频率误差检测器由下述部分构成：减法装置23a，用于从保持装置7a的输出中减去保持装置7c的输出，减法装置23b，用于从保持装置7b的输出中减去保持装置7d的输出，减法装置23c，用于从保持装置7a的输出中减去保持装置7d的输出，极性判定装置24a-24c，用于判定减法装置23a-23c的输出极性中哪个为正、负和零，选择装置25，根据极性判定装置24a-24c的输出，去除相位曲线的间断点处的信息，并选择频率信息可稳定得到的位置上的偏差信息，平衡装置26，只在选择装置25确定相应的相位误差为相位曲线的线性和连续区域中的数据时，用于平衡减法装置23c的输出，以及增益级27，用于随意调整平衡装置26的输出增益，并输出一个频率误差信号。
由此，仅利用相位曲线的线性和连续区域中的相位误差就能正确估计频率误差。因此，捕获范围被扩展，而且频率控制的响应速度得以提高，从而可高速执行相位锁定。
另外，在这第一个实施例中，提供了图8所示的相位控制环路滤波器装置9。然而，当频率误差检测器如同图5所示的频率误差检测器一样，具有用于选择偏差信息的选择装置时，可提供具有图6所示结构的相位环路滤波器。
图6所示的相位控制环路滤波器装置由下述部分构成：相位误差绝对值转换装置28，用于将相位误差检测器6的输出转换为绝对值，相位确定装置29，利用指定阈值，用于确定由相位误差绝对值转换装置28所得到的绝对值的大小，起始时间设置装置30，当根据频率误差检测器中选择装置25的输出，以及相位确定装置29的输出，环路滤波器31利用相位误差信号执行控制时，用于操纵一个控制起始时间，以便从作为相位曲线稳定点的零相位附近开始环路滤波器31的工作，以及环路滤波器31，根据起始时间设置装置30的输出，输出一个振荡器控制信号。
如图7所示，相位确定装置29在阈值32a和32b之间的区域开始相位控制，之后立即检测到一个具有连续性的相位误差。
根据这个结构，可使执行相位锁定的时间等同于零相位开始情况下的执行时间，即复制时钟的相位被调整，以便包含在复制信号中的时钟分量和复制时钟同相，而且锁相操作被启动。
实施例2
图10为示意根据本发明第二个实施例的频率检测型锁相环装置的方框图。
在这个第二个实施例中的频率检测型锁相环装置中，第一个实施例中的频率检测型锁相环装置的频率误差检测器，被图11中所示的频率误差检测器所取代，而HPF被省略掉。
具体来说，用于从数字数据中的随机信号区域检测相位误差信息的相位误差信息检测装置1001，由波形均衡装置1、A/D转换器2、门脉冲发生器3、低频带分量抑制电路11、过零检测器5，以及相位误差检测器6构成。用于从包含单个频率的该数据格式的单个频率数据区域检测频率误差信息的频率误差信息检测装置2001，由波形均衡装置1、A/D转换器2、门脉冲发生器3、低频带分量抑制电路11、过零检测器5、相位误差检测器6、保持装置7a-7f，以及频率误差检测器8构成。用于根据相位误差信息以及频率误差信息，来锁定复制时钟相位以及包含在复制数字信号中的时钟分量相位的反馈环路3001，由相位控制环路滤波器装置9、振荡器10，以及A/D转换器2构成。
图11为示意根据第二个实施例的频率误差检测器的方框图。
如图11所示，第二个实施例中的频率误差检测器由下述部分构成：减法装置37a，用于从保持装置7a的输出中减去保持装置7c的输出，减法装置37b，用于从保持装置7b的输出中减去保持装置7d的输出，减法装置37c，用于从保持装置7c的输出中减去保持装置7e的输出，减法装置37d，用于从保持装置7d的输出中减去保持装置7f的输出，极性判定装置38a-38d，用于判定减法装置37a-37d的输出极性中哪个为正、负和零，选择装置39，根据极性判定装置38a-38d的输出，用于去除相位曲线的间断点处的信息，并选择频率信息可稳定得到的位置上的偏差信息，平衡装置40，在减法装置37a-37d的输出中，只用于平衡由选择装置39确定的数据，即，相位误差为相位曲线的线性和连续区域的数据，以及增益级41，用于随意调整平衡装置40的输出增益，从而输出增益级41的输出信号，以作为一个频率误差信号。
之后描述本实施例的具体操作。
来自光盘等的复制信号由波形均衡装置1纠正，以便加重高频带频率分量。之后，这个复制信号经A/D转换器2抽样以得到一个多比特数字信号。
经A/D转换器2抽样所得到的多比特数字信号被输入到低频带分量抑制电路11，其低频带噪声被抑制。之后，这个信号被输出到过零检测器5和相位误差检测器6。
当低频带噪声被低频带分量抑制电路11抑制的数字信号被输入到过零检测器5时，检测器5检测一个作为指示过零位置的信号的过零标志，并输出该过零标志到相位误差检测器6和保持装置7a-7f。
当由过零检测器5输出的过零标志以及由低频带分量抑制电路11输出的数字信号被输入到相位误差检测器6时，检测器6从过零附近的数据中检测一个相位误差，并输出该相位误差到保持装置7a-7d以及相位控制环路滤波器装置9。
由相位误差检测器6输出的相位误差，根据过零检测器5输出的过零标志由保持装置7a来保持。与此同时，前一刻由保持装置7a保持的相位误差由保持装置7b保持，前一刻由保持装置7b保持的相位误差由保持装置7c保持，前一刻由保持装置7c保持的相位误差由保持装置7d保持。前一刻由保持装置7d保持的相位误差由保持装置7e保持。前一刻由保持装置7e保持的相位误差由保持装置7f保持。
这些保持装置7a-7f彼此之间串联，并保持连续6个相位误差。
频率误差检测器8从由保持装置7a-7f保持的相应相位误差中检测相位误差曲线的偏差，将该偏差转换为频率误差，并输出该频率误差到相位控制环路滤波器装置9。
相位控制环路滤波器装置9利用相位误差检测器6输出的相位误差信号以及频率误差检测器8输出的频率误差信号，锁定复制时钟相位以及包含在复制数字信号中的时钟分量相位，并输出该信号到振荡器10。
振荡器10根据相位控制环路滤波器装置9的输出产生一个复制时钟，并输出该复制时钟到A/D转换器2。
如前所述，根据第二个实施例，即使当记录在记录介质上的模式为随机数据，随机数据不包含VFO模式，而且复制时钟频率与包含在复制数字数据中的时钟分量频率相差很大时，仅利用相位曲线的线性和连续区域中的相位误差就可假定平衡后的频率误差。因此，捕获范围被扩展，而且能高速和高稳定性地锁定复制时钟相位以及包含在复制数字信号中的时钟分量相位。另外，当由于记录介质存在缺陷或类似原因而要求重新锁定相位时，重锁定时间也可缩短。因此，由于突发错误等造成的复制数据质量降低也可减少到最小。
在这第二个实施例中，提供有6个保持装置7a-7f。然而可提供n个(n为正整数)彼此串联的保持装置。n越大，相位曲线就能被复制得越正确。
实施例3
图12为示意作为应用到光盘装置的锁相环装置，根据第三个实施例的数字锁相环电路的方框图。
在图12中，用于从包含单个频率的一种数据格式的单个频率数据区域中检测截获相位误差信息的截获相位误差信息检测装置1002，由波形均衡装置101、A/D转换器102、低频带分量抑制电路103、门脉冲发生器113、BPF 104、过零检测器105、循环计数器106，以及截获相位误差检测器107构成。用于从数字数据中包含随机信号的随机信号数据区域中检测跟踪相位误差信息的跟踪相位误差信息检测装置2002，由波形均衡装置101、A/D转换器102、低频带分量抑制电路103、门脉冲发生器113、过零检测器105，以及跟踪相位误差检测器108构成。根据截获相位误差信息以及跟踪相位误差信息，用于锁定复制时钟相位以及包含在复制数字信号中的时钟分量相位的反馈环路3002，由切换单元109、门脉冲发生器113、环路滤波器110、D/A转换器111、振荡器112以及A/D转换器102构成。
波形均衡装置101由高阶波纹滤波器或类似滤波器构成，它能随意设置输入信号的放大量和截止频率，而且它提供输入光盘复制信号用于纠正，以便加重其高频带。波形均衡装置101的输出信号提供给A/D变换器102。A/D转换器102利用振荡器112产生的复制时钟，抽样波形均衡装置101的输出信号，以获得一个多比特数字信号。
经A/D转换器102抽样而得到的多比特数字信号被输入到低频带分量抑制电路103，以抑制低频带噪声分量。对于低频带分量抑制电路103，可采用具有下述结构的设备：输入复制信号过零附近的幅度信息到一个低通滤波器，并且从考虑数据相关的输入信号中减去所得到的低频带分量，以抑制低频带噪声的设备。
图12所示的数字锁相环电路包含门脉冲发生器113，用于生成一个门信号，来指示目前被复制的信号是否为VFO模式信号。对于门脉冲发生器113，可采用下述的一种设备：以复制时钟为基准信号，利用计数器从扇区的头开始计数，并且输出门信号，用于区别VFO模式区域与根据计数数量在预定位置处的数据区域。VFO模式为4T(T为最小记录单元)模式连续重复的一种模式，类似DVD-RAM(DVD随机存取存储器)。
当门脉冲发生器113的输出信号指示，目前正在复制VFO模式，低频带分量抑制电路103的输出信号被输入到BPF(带通滤波器)104，以去除DC(直流)分量。BPF 104为数字滤波器，它在VFO模式的周期内去除DC分量。作为数字滤波器，可采用由时延装置114和减法装置115构成的滤波器，如图13所示，时延装置114在VFO模式为4T连续波形时，用于延迟输入信号4T时间，减法装置115用于从目前数据中减去时延装置114的输出。
BPF 104的输出信号被输入到过零检测器105。过零检测器105为一个电路，用于检测输入信号经过零电平时的位置。因此，当BPF104的输出信号被输入到过零检测器105时，过零检测器105输出一个过零标志，指示BPF 104的输出信号的过零位置。
由过零检测器105所得到的过零标志提供给循环计数器106。循环计数器106以过零标志为起始点，在随意n个周期内连续计数，n与VFO模式信号的周期成正比，并在相位误差信号要被提取时产生一个定时。当VFO模式为图14所示的4T连续波形时，过零检测器105可同时输出相位误差信号从信号幅度中产生时的特性，这考虑到经过复制信号零电平的输入信号的方向，每隔4T时间在上升沿和下降沿之间交替切换。
由循环计数器106所得到的定时信号和BPF 104的输出信号被输入到截获相位误差检测器107，而且由截获相位误差检测器107从基本上处于过零位置的数据中检测一个相位误差信号。在此，截获相位误差检测器107在包含4T连续信号的VFO模式中，如图15(a)所示，能产生±720°的连续相位误差信号。另一方面，在现有技术相位误差检测器中，如图15(b)所示，只能确保大约±180°的连续。
图16示出了当复制时钟频率不同于包含在复制数字数据中的时钟分量频率时，由截获相位误差检测器7输出的一个相位误差信号。如图16所示，在彼此之间频率互不相同时，基本上处于锁相的过零位置处的抽样数据也能确保跟踪，因此相位误差信号的连续区域被扩展。
另一方面，当门脉冲发生器113的输出信号指示，目前正在复制非VFO模式的数据时，低频带分量抑制电路103的输出信号被输入到过零检测器105。接着，过零检测器105输出一个指示过零位置的过零标志。在这种情况下，所得到的过零标志以及低频带分量抑制电路103的输出信号被输入到跟踪相位误差检测器108，从而相位误差信号总是能从过零附近的数据中被检测到。
由截获相位误差检测器107输出的相位误差信号，以及由跟踪相位误差检测器108输出的相位误差信号被输入到切换单元109，根据门脉冲发生器113的输出信号被切换，并被提供给环路滤波器110。环路滤波器110接收这些相位误差信号中任意一个，以作为输入信号，并处理它，以便复制时钟相位以及包含在复制数字信号中的时钟分量相位被锁定。
环路滤波器110的输出信号经D/A转换器被转换成模拟信号，而且这个模拟信号提供给振荡器112。振荡器112以该模拟信号为基准，产生一个复制时钟。在这种情况下，振荡器112可由VCO(压控振荡器)构成，以由电压来控制振荡频率。当VCO由数字元件构成时，不需要D/A转换器。
在具有上述结构的数字锁相环电路中，即使当复制信号在VFO模式区域包含DC分量时，也能正确检测相位误差，从而VFO模式区域可被有效利用。另外，相位误差曲线的连续区域被扩张，从而捕获范围可大为扩展。由此，即使在复制时钟频率与包含在复制信号中的时钟分量频率相差很大时，也能高速和高稳定性地锁定复制时钟相位以及包含在复制数字数据中的时钟分量相位。因此，可执行要求复制记录在记录介质上的数字数据的时钟复制。
实施例4
在记录在诸如DVD-RAM和CD-ROM的光盘介质上的模式不包含VFO模式的数据情况下，复制信号为随机信号。在这种数据中，当只执行相位误差检测时，在包含于复制信号中的时钟分量相位以及复制时钟相位被锁定时，捕获范围很窄。因此，当两者频率相差很大时，如果在突发错误之后立刻恢复锁相，就不能确保锁相完成，或者使用VFO模式的锁相也无法执行。本发明的第四个实施例针对解决这个问题。根据第四个实施例的锁相环装置结构如图17所示。
在图17中，波形均衡装置101、A/D转换器102，以及低频带分量抑制电路103均与图12所示的第三个实施例中的相应部件相同。具体来说，用于接收光盘复制信号的波形均衡装置101由高阶波纹滤波器或类似滤波器构成，它能随意设置输入信号的放大量和截止频率，并提供输入光盘复制信号作为纠正，以便加重其高频带。
通过预测数字数据中的随机信号区域的过零位置，来得到第一相位误差信息的第一相位误差信息检测装置1003，由波形均衡装置101、A/D转换器102、低频带分量抑制电路103、环路增益控制器116、过零位置预测单元117，以及截获相位误差检测器107构成。用于从数字数据中的随机信号检测第二相位误差信息的第二相位误差信息检测装置2003，由波形均衡装置101、A/D转换器102、低频带分量抑制电路103、环路增益控制器116、过零检测器105，以及跟踪相位误差检测器108构成。根据第一相位误差信息以及第二相位误差信息，用于锁定复制时钟相位以及包含在复制数字信号中的时钟分量相位的反馈环3003，由切换单元109、环路滤波器110、D/A转换器111、振荡器112，以及A/D转换器102构成。
波形均衡装置101的输出信号提供给A/D转换器102。A/D转换器102利用振荡器112产生的复制时钟，抽样波形均衡装置101的输出信号(模拟信号)，以得到一个多比特数字信号。
经A/D转换器102抽样所得到的多比特数字信号被输入到低频带分量抑制电路103，用于抑制低频带噪声。对于低频带分量抑制电路103，可利用具有下述结构的设备作为第三个实施例，即：输入复制信号过零附近的幅度信息到低通滤波器，以及从考虑相关数据的输入信号中减去所获得的低频带分量，从而抑制低频带噪声。
在第四个实施例中，提供环路增益控制器116，以在从锁相开始的任意区域获得更强的锁相能力。环路增益控制器116提供环路增益的控制门信号。环路增益控制器116，可利用下述的设备：即以复制时钟作为基准信号，利用计数器从扇区的头开始计数，并根据预定位置的计数数量，输出增益控制信号，用于选择高速锁定被加重的截获区域，或稳定性被加重的跟踪区域。另外，对于环路增益控制器116，可利用下述设备：它具有自我检测功能，即复制时钟频率和包含在复制数字数据中的时钟分量频率之间越来越靠近，而且能进行增益切换。
在第四个实施例中，当环路增益控制器116的输出信号指示目前截获区域正被复制时，提供过零位置预测设备117用于判定低频带分量抑制电路103的输出信号极性，根据累加不同时间的极性结果所得到的多值电平信息，预测位于初始过零位置的数据，并输出一个定时信号以确定相位误差信号被输出的位置。接着，由过零位置预测设备117所得到的定时信号和低频带分量抑制电路103的输出信号被输入到截获相位误差检测器107，而相位误差信号可从基本上位于过零位置处的数据中被检测出来。
在这种情况下，作为处理PRML信号的一种方法，过零位置预测设备117利用具有某种传输特性的PR(a，b，b，a)ML方法，该传输特性表现为4个连续时间由表达式a+b*D+b*D2+b*D3(Dn为相对于基准时间延迟nT的信号)给出。当作为一种数据格式，不存在小于3T的信号时，类似DVD或CD，过零位置预测设备117可具有图18所示的结构，
图18所示的过零位置预测设备117由下述部分构成：时延装置118，用于将输入信号延迟1T，加法装置119，用于将输入信号与时延装置118的输出信号相加，转换装置120，当加法装置119的输出信号极性为正时输出1，而极性为负时输出0，时延装置121a，121b，和121c，每个装置将转换装置120的输出信号延迟1T，以及加法装置122，用于将转换装置120连续4T时间的输出信号与时延装置121a，121b，和121c的输出信号相加。根据从加法装置所得到的5个电平(即，从0到4)的电平信息，这个信息与输入信号相关，例如，过零位置预测设备117指定位置2为过零位置，并且输出一个定时信号。
当环路增益控制器116的输出信号指示，目前跟踪区域正被复制时，低频带分量抑制电路103的输出信号被输入到过零检测器105，从而获得一个作为指示过零位置的信号的过零标志。接着，所获得的过零标志和低频带分量抑制电路103的输出信号被输入到跟踪相位误差检测器108，从而相位误差信号总是能从过零附近的数据中被检测到。
由截获相位误差检测器107输出的相位误差信号以及由跟踪相位误差检测器108输出的相位误差信号被输入到切换单元109，根据环路增益控制器116的输出信号被切换，且提供给环路滤波器110。环路滤波器110接收相位误差信号作为输入信号，处理它，以便复制时钟相位以及包含在复制数字信号中的时钟分量相位被锁定。
环路滤波器110的输出信号经D/A转换器111被转换为模拟信号，而且这个模拟信号提供给振荡器112。振荡器112根据该模拟信号产生一个复制时钟。在此，振荡器112可由VCO(压控振荡器)构成，由电压控制振荡频率，或可由数字元件构成。当VCO由数字元件构成时，不需要D/A转换器。
根据第四个实施例，对于不包含模式信号、包含单个频率的某种数据格式的数字数据，相位误差曲线的连续区域也能被扩展。从而捕获范围可大为扩张。由此，即使在复制时钟频率与包含在复制信号中的时钟分量频率相差很大时，也可高速和高稳定性地锁定复制时钟相位和包含在复制数字数据中的时钟分量相位，从而可实现要求复制记录在记录介质上的数字数据的时钟复制。因此，可执行要求复制记录在记录介质上的数字数据的时钟复制。另外，在由于缺陷等原因而要求重新锁定相位时，重锁定时间也可缩短。因此，由于突发错误等造成的复制数据质量降低可减少到最小。
如上所述，当用于复制一个时钟，以复制记录在诸如光盘、磁光盘、磁盘等记录介质上的数字数据的锁相环被制作成数字电路时，根据本发明的锁相环装置适合于扩展捕获范围。

Claims (11)

1.一种锁相环装置，用于读出以预定的数据格式记录在记录介质上的数字数据，并产生复制时钟，以得到复制数字信号，所述装置包括：
区域区分装置，用于区分是从以所述数据格式的、包含单个频率的单个频率数据区域之中，还是从所述单个频率数据区域之外复制所述数字数据，以输出区分信号；
相位误差信息检测装置，用于根据所述区分信号，从不同于所述单个频率数据区域的单个区域中检测相位误差信息；
频率误差信息检测装置，用于根据所述区分信号，通过低频带抑制装置检测来自所述单个频率数据区域的频率误差信息，其中所述低频带抑制装置用于抑制具有低于所述单个频率的频率的信号分量；
反馈环，基于所述相位误差信息以及所述频率误差信息，锁定所述复制时钟的相位以及包含在所述复制数字信号中的时钟分量的相位。
2.一种锁相环装置，用于读出以预定数据格式记录在记录介质上的数字数据，并产生复制时钟，以得到复制数字信号，所述装置包括：
波形均衡装置，用于加重复制信号的预定频带；
A/D转换装置，利用数字信号被复制时的复制时钟，抽样所述复制信号，其中所述复制信号的预定频带由所述波形均衡装置加重，以得到数字信号；
高通滤波器，用于当抽样得到的数字信号为锁定模式信号时，从所述数字信号中去除直流分量；
低频带分量抑制装置，用于当由抽样得到的数字信号不同于所述锁定模式信号时，抑制所述数字信号中的低频带噪声；
过零检测装置，用于检测所述高通滤波器或所述低频带分量抑制装置的输出经过零电平时的位置，并输出过零标志；
相位误差检测装置，用于利用所述过零标志以及所述高通滤波器或者所述低频带分量抑制装置的输出，从过零附近的数据中检测出相位误差；
n个保持装置，用于根据所述过零标志保持连续n个相位误差，这些保持装置彼此之间串连，其中n为正整数；
频率误差检测装置，用于从所述n个保持装置的相应输出中检测相位误差曲线的偏差，并且将所述偏差转换为频率误差；
相位控制环路滤波器装置，用于当由抽样得到的数字信号为锁定模式信号时，接收所述相位误差检测装置输出的相位误差信号，以及所述频率误差检测装置输出的频率误差信号，以作为输入信号，并且当所得到的数字信号不同于所述锁定模式信号时，接收所述相位误差检测装置输出的相位误差信号，以作为输入信号；以及
振荡器，用于根据所述相位控制环路滤波器装置的输出产生复制时钟。
3.一种锁相环装置，用于读出以预定数据格式记录在记录介质上的数字数据，并产生复制时钟，以得到复制数字信号，所述装置包括：
波形均衡装置，用于加重复制信号的预定频带；
A/D变换装置，利用数字信号被复制时的复制时钟，抽样所述复制信号，其中所述复制信号的预定频带由所述波形均衡装置加重，以得到数字信号；
低频带分量抑制装置，用于抑制由抽样得到的数字信号的低频带噪声；
过零检测装置，用于检测所述低频带分量抑制装置的输出经过零电平时的位置，并输出过零标志；
相位误差检测装置，用于利用所述过零标志以及所述低频带分量抑制装置的输出，从过零附近的数据中检测相位误差；
n个保持装置，用于根据所述过零标志来保持连续n个相位误差，这些保持装置彼此之间串连，其中n为正整数；
频率误差检测装置，用于从所述n个保持装置的相应输出中检测相位误差曲线的偏差，并且将所述偏差转换为频率误差；
相位控制环路滤波器装置，用于接收所述相位误差检测装置输出的相位误差信号，以及所述频率误差检测装置输出的频率误差信号，以作为输入信号；以及
振荡器，用于根据所述相位控制环路滤波器装置的输出产生复制时钟。
4.根据权利要求2或3的锁相环装置，其中所述相位误差检测装置包括：
第一保持装置和第二保持装置，它们根据过零标志，保持对于每次过零，在相邻过零位置上的复制信号的幅度；
减法装置，用于接收所述第一保持装置的输出以及所述第二保持装置的输出，以作为输入；
极性判定装置，用于根据之前和其后的数据，判定在幅度由所述第一保持装置所保持的定时中，复制波形是上升沿还是下降沿；以及
符号控制装置，用于根据所述极性判定装置的输出，来控制所述减法装置的输出符号。
5.根据权利要求2或3的锁相环装置，其中所述频率误差检测装置包括：
多个减法装置，每个所述减法装置得到由所述n个保持装置中的预定两个保持装置所输出的相位误差之差；
极性判定装置，用于判定多个所述减法装置中的每一个所输出的极性哪个是正、负和零；
选择装置，用于根据多个所述减法装置所输出的多个偏差信息，去除所述相位误差曲线的间断点上的信息，以及在频率信息被稳定得到的位置选择偏差信息；
平衡装置，用于平衡由所述选择装置所选择的偏差信息；以及
增益级，用于预定地调整所述平衡装置的输出增益，并将调整后的增益输出到所述相位控制环路滤波器装置。
6.根据权利要求5的锁相环装置，其中所述相位控制环路滤波器装置包括：
相位误差绝对值转换装置，用于将所述相位误差检测装置的输出转换为绝对值；
相位确定装置，利用预定阈值来确定所得到的绝对值的大小；
起始时间设置装置，用于当基于所述频率误差检测装置中的所述选择装置的输出以及相位确定装置的输出，利用所述相位误差信号来进行控制时，用于操纵控制起始时间，以便从作为相位误差曲线稳定点的零相位附近开始环路滤波器的工作；以及
环路滤波器，用于根据所述起始时间设置装置的输出，向所述振荡器输出控制信号。
7.根据权利要求2或3的锁相环装置，其中所述相位控制环路滤波器装置包括：
频率误差绝对值转换装置，用于将所述频率误差检测装置的输出转换为绝对值；
频率确定装置，用于利用预定阈值来确定所得到的绝对值的大小；
误差选择装置，用于根据所述频率确定装置的输出来执行切换，以便当所述复制时钟的频率处于相位锁定范围之内时，仅利用所述相位误差信号进行控制，以及当所述复制时钟的频率处于所述相位锁定范围之外时，仅利用所述频率误差信号来进行控制；以及
环路滤波器，用于根据所述误差选择装置的输出，向所述振荡器输出控制信号。
8.一种锁相环装置，用于读出以预定数据格式记录在记录介质上的数字数据，并产生复制时钟，以得到复制数字信号，所述装置包括：
截获相位误差信息检测装置，用于从以所述数据格式的、包含单个频率的单个频率数据区域中检测截获相位误差信息；
跟踪相位误差信息检测装置，用于在数字数据中从包含随机信号的随机信号数据区域中检测跟踪相位误差信息；以及
反馈环，用于根据所述截获相位误差信息以及所述跟踪相位误差信息，来锁定所述复制时钟相位以及包含于所述复制数字信号中的时钟分量相位。
9.一种锁相环装置，用于读出以预定数据格式记录在记录介质上的数字数据，并产生复制时钟，以得到复制数字信号，所述装置包括：
A/D变换装置，利用复制时钟以所述数据格式抽样数字信号，以得到数字数据信号；
带通滤波器，用于在以所述数据格式复制单个频率数据区域期间，从由抽样所得到的数字数据信号中去除直流分量；
过零检测装置，用于检测所述带通滤波器的输出信号和所述数字数据信号经过零点电平时的位置，并且输出相应的过零标志；
循环计数器，用于利用所述过零标志作为起始点来开始计数；
截获相位误差检测装置，用于在定时信号由所述循环计数器所得到的定时中，从所述带通滤波器的输出中检测相位误差；
跟踪相位误差信息检测装置，用于根据过零标记，检测所述数字数据信号的相位误差；
环路滤波器，用于当由抽样得到的数字信号为锁定模式信号时，接收所述截获相位误差检测装置输出的相位误差信号，以作为输入信号；当得到的数字信号为不同于锁定模式信号的信号时，接收所述跟踪相位误差检测装置输出的相位误差信号，以作为输入信号；
D/A转换装置，用于将所述环路滤波器的输出信号转换成模拟信号；以及
振荡器，根据所述D/A转换装置输出的模拟信号来产生所述复制时钟。
10.一种锁相环装置，用于读出以预定数据格式记录在记录介质上的数字数据，并产生复制时钟，以得到复制数字信号，所述装置包括：
第一相位误差信息检测装置，用于从所述数字数据的随机信号区域中的过零位置预测得到第一相位误差信息；
第二相位误差信息检测装置，用于从所述数字数据的随机信号区域中检测第二相位误差信息；以及
反馈环，根据所述第一相位误差信息和所述第二相位误差信息，来锁定所述复制时钟相位，以及包含于所述复制数字信号中的时钟分量相位。
11.一种锁相环装置，用于读出以预定数据格式记录在记录介质上的数字数据，并产生复制时钟，以得到复制数字信号，所述装置包括：
环路增益控制装置，用于输出环路增益控制信号，所述控制信号用于在从锁相开始的预定周期内增加锁相能力；
A/D转换装置，用于利用复制时钟来抽样所述数字数据，以得到数字数据信号；
过零位置预测装置，用于检测通过所述抽样所得到的数字数据信号中随机数据的极性，并且确定对应于通过累加不同时刻的极性值所得到的多个值的其中一个值的位置是过零位置，从而预测所述随机数据的过零位置；
截获相位误差检测装置，用于从所述过零位置预测装置的输出信号以及所述数字数据信号中检测所述随机数据的相位误差信息；
过零检测装置，用于检测所得到的数字数据信号经过零电平时的位置，并且输出过零标志；
跟踪相位误差信息检测装置，用于根据所述过零标志，检测所述数字数据信号的相位误差；
环路滤波器，用于接收所述截获相位误差检测装置输出的相位误差信号，作为输入信号，并且接收所述跟踪相位误差检测装置输出的相位误差信号，作为输入信号；
D/A转换装置，用于将所述环路滤波器的输出信号转换成模拟信号；以及
振荡器，用于根据所述D/A转换器装置所输出的模拟信号来产生所述复制时钟。
CNB008004463A 1999-03-29 2000-03-29 锁相环装置 Expired - Fee Related CN1197246C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP85749/1999 1999-03-29
JP08574999A JP3337997B2 (ja) 1999-03-29 1999-03-29 周波数検出型位相同期回路

Publications (2)

Publication Number Publication Date
CN1297565A CN1297565A (zh) 2001-05-30
CN1197246C true CN1197246C (zh) 2005-04-13

Family

ID=13867513

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008004463A Expired - Fee Related CN1197246C (zh) 1999-03-29 2000-03-29 锁相环装置

Country Status (7)

Country Link
US (1) US6542039B1 (zh)
JP (1) JP3337997B2 (zh)
KR (1) KR100394408B1 (zh)
CN (1) CN1197246C (zh)
ID (1) ID28613A (zh)
TW (1) TW527780B (zh)
WO (1) WO2000058965A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3597433B2 (ja) * 1999-12-20 2004-12-08 富士通株式会社 データ再生システムにおけるクロック調整装置及び光ディスク装置
US7881413B2 (en) * 2001-03-02 2011-02-01 Adc Telecommunications, Inc. Digital PLL with conditional holdover
KR100398879B1 (ko) * 2001-07-09 2003-09-19 삼성전자주식회사 입력신호의 영점교차 특성을 이용한 위상오차 검출장치
JP2003030879A (ja) * 2001-07-18 2003-01-31 Matsushita Electric Ind Co Ltd トラッキング誤差検出装置
US20050073932A1 (en) * 2001-12-26 2005-04-07 Tetsuya Shihara Optical disc apparatus
US6981168B2 (en) * 2002-01-08 2005-12-27 International Business Machines Corporation Clock data recovery system
JP4109003B2 (ja) * 2002-01-21 2008-06-25 富士通株式会社 情報記録再生装置、信号復号回路及び方法
JP2003257133A (ja) * 2002-02-28 2003-09-12 Canon Inc 情報再生装置
JP4335586B2 (ja) * 2003-06-11 2009-09-30 Ｎｅｃエレクトロニクス株式会社 クロックアンドデータリカバリ回路
US7034624B1 (en) 2003-12-11 2006-04-25 Analog Devices, Inc. Digitally-realized signal generators and methods
KR100592902B1 (ko) * 2003-12-27 2006-06-23 한국전자통신연구원 적응형 주파수 제어 장치 및 그 방법
JP4657662B2 (ja) * 2004-09-10 2011-03-23 ルネサスエレクトロニクス株式会社 クロックアンドデータリカバリ回路
US20060227910A1 (en) * 2005-03-11 2006-10-12 Nangavalli Ramasubramanian Receiver DC offset correction
KR100750126B1 (ko) * 2005-08-29 2007-08-21 삼성전자주식회사 위상 동기 루프 회로 및 위상 동기 루프 제어 방법
JP4821264B2 (ja) 2005-10-25 2011-11-24 ソニー株式会社 同期装置、同期方法及び同期プログラム並びにデータ再生装置
KR20080012655A (ko) * 2006-08-04 2008-02-12 삼성전자주식회사 위상 검출 장치 및 방법, 위상 동기 루프 회로 및 그 제어방법과 신호 재생 장치 및 방법
JP4944943B2 (ja) * 2007-09-03 2012-06-06 パナソニック株式会社 位相比較器、及びこれを用いたクロック生成回路、映像表示装置及び再生信号処理装置
CN101568967A (zh) * 2007-11-26 2009-10-28 松下电器产业株式会社 相位比较器、pll电路、信息再生处理装置、光盘再生装置和磁盘再生装置
JP5468372B2 (ja) * 2008-12-25 2014-04-09 パナソニック株式会社 位相誤差検出装置、位相誤差検出方法、集積回路及び光ディスク装置
CN101930771B (zh) * 2009-06-24 2012-09-05 联咏科技股份有限公司 数据复原装置与方法
US8855496B2 (en) * 2010-01-05 2014-10-07 Samsung Electronics Co., Ltd. Optical clock rate negotiation for supporting asymmetric clock rates for visible light communication
US20130181770A1 (en) * 2010-11-26 2013-07-18 Eisaku Sasaki Pll circuit
US9337772B2 (en) * 2013-12-11 2016-05-10 Marvell World Trade Ltd. Impulse-assisted LC tank oscillator
JP6599624B2 (ja) * 2014-03-19 2019-10-30 日本電波工業株式会社 変動量予測回路及びエージング補償回路
CN104601169B (zh) * 2014-11-25 2020-04-21 中国人民解放军国防科学技术大学 一种可实现压控振荡器全工作电压范围振荡的偏置电路
CN106405205B (zh) * 2015-07-30 2021-08-03 钜泉光电科技(上海)股份有限公司 一种过零检测电路
US10992302B2 (en) 2016-01-29 2021-04-27 University College Dublin, National University Of Ireland Detector circuit
ES2683239T3 (es) * 2016-02-05 2018-09-25 Panthronics Ag Sincronizador de reloj para sincronizar un reloj de dispositivo con un reloj de un dispositivo remoto
EP3496327B1 (en) * 2016-08-23 2020-10-07 Huawei Technologies Co., Ltd. Method for acquiring phase discrimination signal in clock recovery circuit and phase discriminator
CN106712768A (zh) * 2016-12-12 2017-05-24 深圳市紫光同创电子有限公司 一种去毛刺频率锁定电路
US11996854B2 (en) 2022-06-29 2024-05-28 Samsung Electronics Co., Ltd. Method and system for low noise sub-sampling phase lock loop (PLL) architecture with automatic dynamic frequency acquisition

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923926A (ja) 1982-07-30 1984-02-07 Fujitsu Ltd フエ−ズ・ロツク・ル−プ回路
JPH01293718A (ja) 1988-05-20 1989-11-27 Hitachi Ltd 位相同期回路
JPH05120813A (ja) 1991-10-25 1993-05-18 Sony Corp 位相ロツクループ回路
JP3355690B2 (ja) 1993-03-31 2002-12-09 ソニー株式会社 クロック再生装置
JP3460253B2 (ja) 1993-06-30 2003-10-27 ソニー株式会社 再生装置及び記録再生装置
JPH07176145A (ja) 1993-12-17 1995-07-14 Sharp Corp 情報再生装置
US5576904A (en) 1994-09-27 1996-11-19 Cirrus Logic, Inc. Timing gradient smoothing circuit in a synchronous read channel
JPH08167841A (ja) 1994-12-13 1996-06-25 Pioneer Electron Corp ディジタルｐｌｌ回路
JPH10107623A (ja) 1996-10-01 1998-04-24 Sony Corp 変換装置および方法、並びに、ｐｌｌ演算装置および方法

Also Published As

Publication number Publication date
JP3337997B2 (ja) 2002-10-28
CN1297565A (zh) 2001-05-30
TW527780B (en) 2003-04-11
KR100394408B1 (ko) 2003-08-09
WO2000058965A1 (en) 2000-10-05
JP2000285605A (ja) 2000-10-13
US6542039B1 (en) 2003-04-01
ID28613A (id) 2001-06-21
KR20010043875A (ko) 2001-05-25

Similar Documents

Publication Publication Date Title
CN1197246C (zh) 锁相环装置
CN1633691A (zh) 信号处理装置以及信号处理方法
CN1190780C (zh) 用于光盘的记录装置、记录方法以及重放装置
CN1260714C (zh) 光学信息记录/再现装置及记录/再现信息的方法
CN1516119A (zh) 一种光盘及其记录/再生设备
US5497361A (en) Information reproducing apparatus with a DC level correcting capability
CN1117366C (zh) 探测具有直流分量的预处理的信号中的跃变的方法
US7224659B2 (en) Disk reproducing device with suppressed reproduction signal error
CN1951015A (zh) 锁相环电路及信息再现装置
US20030218948A1 (en) Apparatus for reproducing data from optical storage medium using multiple detector
CN1267910C (zh) 光盘装置
CN1288642C (zh) 光盘再现设备以及光盘再现方法
JP3795218B2 (ja) 情報再生装置
CN1779832A (zh) 光盘装置
JP4625623B2 (ja) 光ディスク再生装置
CN1388522A (zh) 光盘再现设备
JP3926779B2 (ja) デジタルフェーズロックドループ回路
CN1295329A (zh) 再现信号处理设备
JP2007234174A (ja) 光ディスク装置及び、光ディスク再生方法
JP2008052784A (ja) デジタルｐｌｌ回路およびデータ再生装置
JP2002298514A (ja) 光ディスク装置
JP4419702B2 (ja) 再生装置、欠陥検出装置、欠陥検出方法
JP4303184B2 (ja) 多値情報再生方法、情報再生装置、多値情報記録方法、情報記録装置及び光情報記録媒体
JP3822194B2 (ja) データ再生装置
CN116917990A (zh) 信息记录再现装置以及信息记录再现方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050413

Termination date: 20120329