CN119486171A - 改善沟槽栅产品源极、栅极漏电的方法 - Google Patents
改善沟槽栅产品源极、栅极漏电的方法 Download PDFInfo
- Publication number
- CN119486171A CN119486171A CN202411534780.8A CN202411534780A CN119486171A CN 119486171 A CN119486171 A CN 119486171A CN 202411534780 A CN202411534780 A CN 202411534780A CN 119486171 A CN119486171 A CN 119486171A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- gate
- forming
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种改善沟槽栅产品源极、栅极漏电的方法，在衬底上依次形成氧化层和刻蚀停止层，在刻蚀停止层及其下方的第一氧化层、衬底上形成深沟槽；在深沟槽上形成第一栅极介电层，之后利用淀积、回刻蚀的方法形成形成于深沟槽底部的源极多晶硅层；依次形成填充剩余深沟槽的第一、二隔离介质层，第一介质层不填满深沟槽，第二隔离介质层相对于第一隔离介质层的刻蚀速率较快；研磨第一、二隔离介质层至刻蚀停止层上，去除刻蚀停止层，刻蚀第一、二隔离介质层和第一栅极介电层，形成源极多晶硅和栅极多晶硅之间的介电层；利用热氧化的方法在剩余的深沟槽中形成第二栅极介电层，形成填充剩余深沟槽的栅极多晶硅层。本发明能够改善栅、源漏电。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种改善沟槽栅产品源极、栅极漏电的方法。
背景技术
作为功率半导体器件主体之一的功率MOSFET则被广泛应用于通讯、计算机、汽车和消费电子领域，并且是分立器件和智能功率集成电路中的重要组成部分。
功率MOS沟槽栅产品高密度等离子体化学气相沉积栅极间介质层工艺，包括：
步骤一、提供衬底101，在衬底101上依次形成氧化层103和刻蚀停止层104，在刻蚀停止层104及其下方的第一氧化层103、衬底101上形成深沟槽102；
步骤二、在深沟槽102上形成第一栅极介电层105，之后利用淀积、回刻蚀的方法形成形成于深沟槽102底部的源极多晶硅层106，形成如图1所示的结构；
步骤三、利用高密度等离子体化学气相沉积依次形成填充剩余深沟槽102的隔离介质层107，形成如图2所示的结构；步骤四、研磨隔离介质层107至刻蚀停止层104上，形成如图3所示的结构，去除刻蚀停止层104，刻蚀隔离介质层107和第一栅极介电层105，形成平坦的栅极间介质层顶部界面，栅极间介质层与深沟槽侧壁夹角接近于90°，形成如图4所示的结构，氧化层103在此过程中被刻蚀去除；
步骤五、利用热氧化的方法在剩余的深沟槽102中形成第二栅极介电层109，形成如图5所示的结构，栅极间介质层与深沟槽侧壁拐角处由于与空气接触面积小，由热氧化形成的第二栅极介电层109厚度远小于正常区域，且角度接近直角，漏电较大。
为解决上述问题，需要提出一种新型的改善沟槽栅产品源极、栅极漏电的方法。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善沟槽栅产品源极、栅极漏电的方法，用于解决现有技术中沟槽栅产品源极、栅极漏电较大的问题。
为实现上述目的及其他相关目的，本发明提供一种改善沟槽栅产品源极、栅极漏电的方法，包括：
步骤一、提供衬底，在所述衬底上依次形成氧化层和刻蚀停止层，在所述刻蚀停止层及其下方的所述第一氧化层、所述衬底上形成深沟槽；
步骤二、在所述深沟槽上形成第一栅极介电层，之后利用淀积、回刻蚀的方法形成形成于所述深沟槽底部的源极多晶硅层；
步骤三、依次形成填充剩余所述深沟槽的第一、二隔离介质层，所述第一隔离介质层不填满所述深沟槽，第二隔离介质层相对于所述第一隔离介质层的刻蚀速率较快；
步骤四、研磨所述第一、二隔离介质层至所述刻蚀停止层上，去除所述刻蚀停止层，刻蚀所述第一、二隔离介质层和所述第一栅极介电层，形成源极多晶硅和栅极多晶硅之间的介电层；
步骤五、利用热氧化的方法在剩余的所述深沟槽中形成第二栅极介电层，形成填充剩余所述深沟槽的栅极多晶硅层。
优选地，步骤一中的所述刻蚀停止层的材料为氮化硅。
优选地，步骤一中利用光刻、刻蚀的方法形成所述深沟槽。
优选地，步骤二中的所述第一栅极介电层为热氧化形成的氧化层。
优选地，步骤三中的所述第一隔离介质层为高密度等离子体化学气相沉积形成的氧化物。
优选地，步骤三中的所述第二隔离介质层为化学气相沉积形成的氧化物。
优选地，步骤四中的所述研磨的方法为化学机械平坦化研磨。
优选地，步骤五中利用淀积、回刻蚀的方法形成所述栅极多晶硅层。
如上所述，本发明的改善沟槽栅产品源极、栅极漏电的方法，具有以下有益效果：
本发明由于存在弧形的栅极间介质层顶部界面，能够在夹角处形成更厚的介电层，改善此处栅、源漏电，之后形成填充剩余深沟槽的栅极多晶硅层，栅极多晶硅层在弧形的栅极间介质层顶部界面的夹角更大，尖端放电减弱，改善此处栅、源漏电。
附图说明
图1显示为现有技术的发明名称示意图；
图2显示为现有技术的发明名称示意图；
图3显示为现有技术的发明名称示意图；
图4显示为现有技术的发明名称示意图；
图5显示为现有技术的发明名称示意图；
图6显示为本发明的工艺流程示意图；
图7显示为本发明的回刻蚀源极多晶硅层示意图；
图8显示为本发明的形成第一、二隔离介质层示意图；
图9显示为本发明的研磨第一、二隔离介质层示意图；
图10显示为本发明的刻蚀第一、二隔离介质层和第一栅极介电层示意图；
图11显示为本发明的形成第二栅极介电层示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图6，本发明提供一种改善沟槽栅产品源极、栅极漏电的方法，包括：
步骤一、提供衬底201，在衬底201上依次形成氧化层203和刻蚀停止层204，在刻蚀停止层204及其下方的第一氧化层203、衬底201上形成深沟槽202；
在一些实施例中，步骤一中的刻蚀停止层204的材料为氮化硅。
在一些实施例中，步骤一中利用光刻、刻蚀的方法形成深沟槽202。
步骤二、在深沟槽202上形成第一栅极介电层205，之后利用淀积、回刻蚀的方法形成形成于深沟槽202底部的源极多晶硅层206，形成如图7所示的结构；
在一些实施例中，步骤二中的第一栅极介电层205为热氧化形成的氧化层203。
步骤三、依次形成填充剩余深沟槽202的第一、二隔离介质层，第一隔离介质层207不填满深沟槽，形成如图8所示的结构，第二隔离介质层208相对于第一隔离介质层207的刻蚀速率较快；
在一些实施例中，步骤三中的第一隔离介质层207为高密度等离子体化学气相沉积形成的氧化物。
在一些实施例中，步骤三中的第二隔离介质层208为化学气相沉积形成的氧化物。
步骤四、研磨第一、二隔离介质层至刻蚀停止层204上，形成如图9所示的结构，去除刻蚀停止层204，刻蚀第一、二隔离介质层和第一栅极介电层205，形成源极多晶硅和栅极多晶硅之间的介电层，其上表面为弧形的顶部界面，形成如图10所示的结构，氧化层203在此过程中被刻蚀去除；
在一些实施例中，步骤四中的研磨的方法为化学机械平坦化研磨。
在一些实施例中，步骤四中利用湿法刻蚀或干法刻蚀的方法去除刻蚀停止层204。
在一些实施例中，步骤四中利用湿法刻蚀或干法刻蚀的方法刻蚀第一、二隔离介质层和第一栅极介电层205，深沟槽202中心的第二隔离介质层208刻蚀较快，紧挨深沟槽202侧壁的第一隔离介质层207刻蚀较慢，最终形成弧形的顶部界面。
步骤五、利用热氧化的方法在剩余的深沟槽202中形成第二栅极介电层209，由于存在弧形的栅极间介质层顶部界面，即能够在夹角处形成更厚的介电层，形成如图11所示的结构，改善此处栅、源漏电，之后形成填充剩余深沟槽202的栅极多晶硅层，栅极多晶硅层在弧形的栅极间介质层顶部界面的夹角更大，尖端放电减弱，改善此处栅、源漏电。
在一些实施例中，步骤五中利用淀积、回刻蚀的方法形成栅极多晶硅层。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
综上所述，本发明由于存在弧形的栅极间介质层顶部界面，能够在夹角处形成更厚的介电层，改善此处栅、源漏电，之后形成填充剩余深沟槽的栅极多晶硅层，栅极多晶硅层在弧形的栅极间介质层顶部界面的夹角更大，尖端放电减弱，改善此处栅、源漏电。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (8)
1.一种改善沟槽栅产品源极、栅极漏电的方法，其特征在于，至少包括：
步骤一、提供衬底，在所述衬底上依次形成氧化层和刻蚀停止层，在所述刻蚀停止层及其下方的所述第一氧化层、所述衬底上形成深沟槽；
步骤二、在所述深沟槽上形成第一栅极介电层，之后利用淀积、回刻蚀的方法形成形成于所述深沟槽底部的源极多晶硅层；
步骤三、依次形成填充剩余所述深沟槽的第一、二隔离介质层，所述第一隔离介质层不填满所述深沟槽，第二隔离介质层相对于所述第一隔离介质层的刻蚀速率较快；
步骤四、研磨所述第一、二隔离介质层至所述刻蚀停止层上，去除所述刻蚀停止层，刻蚀所述第一、二隔离介质层和所述第一栅极介电层，形成源极多晶硅和栅极多晶硅之间的介电层；
步骤五、利用热氧化的方法在剩余的所述深沟槽中形成第二栅极介电层，形成填充剩余所述深沟槽的栅极多晶硅层。
2.根据权利要求1所述的改善沟槽栅产品源极、栅极漏电的方法，其特征在于：步骤一中的所述刻蚀停止层的材料为氮化硅。
3.根据权利要求1所述的改善沟槽栅产品源极、栅极漏电的方法，其特征在于：步骤一中利用光刻、刻蚀的方法形成所述深沟槽。
4.根据权利要求1所述的改善沟槽栅产品源极、栅极漏电的方法，其特征在于：步骤二中的所述第一栅极介电层为热氧化形成的氧化层。
5.根据权利要求1所述的改善沟槽栅产品源极、栅极漏电的方法，其特征在于：步骤三中的所述第一隔离介质层为高密度等离子体化学气相沉积形成的氧化物。
6.根据权利要求5所述的改善沟槽栅产品源极、栅极漏电的方法，其特征在于：步骤三中的所述第二隔离介质层为化学气相沉积形成的氧化物。
7.根据权利要求1所述的改善沟槽栅产品源极、栅极漏电的方法，其特征在于：步骤四中的所述研磨的方法为化学机械平坦化研磨。
8.根据权利要求1所述的改善沟槽栅产品源极、栅极漏电的方法，其特征在于：步骤五中利用淀积、回刻蚀的方法形成所述栅极多晶硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202411534780.8A CN119486171A (zh) | 2024-10-31 | 2024-10-31 | 改善沟槽栅产品源极、栅极漏电的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202411534780.8A CN119486171A (zh) | 2024-10-31 | 2024-10-31 | 改善沟槽栅产品源极、栅极漏电的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN119486171A true CN119486171A (zh) | 2025-02-18 |
Family
ID=94572893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202411534780.8A Pending CN119486171A (zh) | 2024-10-31 | 2024-10-31 | 改善沟槽栅产品源极、栅极漏电的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN119486171A (zh) |
-
2024
- 2024-10-31 CN CN202411534780.8A patent/CN119486171A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108962825B (zh) | 半导体元件及其制作方法 | |
| CN209087842U (zh) | 一种半导体结构 | |
| CN107871706B (zh) | 浅沟槽隔离结构及其制作方法 | |
| CN103377912B (zh) | 浅沟槽隔离化学机械平坦化方法 | |
| CN108022880A (zh) | 半导体结构的形成方法 | |
| CN111627820B (zh) | 屏蔽栅场效应晶体管及其制备方法 | |
| CN111199911B (zh) | 浅沟槽隔离结构及其制作方法 | |
| CN110867377B (zh) | 虚拟栅的平坦化方法 | |
| CN207781568U (zh) | 浅沟槽隔离结构 | |
| CN116759305A (zh) | 金属栅极的制造方法 | |
| CN119486171A (zh) | 改善沟槽栅产品源极、栅极漏电的方法 | |
| CN110379705A (zh) | 第零层层间膜的制造方法 | |
| CN107634103A (zh) | 内存晶体管及其形成方法、半导体器件 | |
| CN108109917B (zh) | 场效应晶体管的隔离结构及其制作方法 | |
| CN114765171A (zh) | 半导体结构及其制作方法 | |
| CN114695555A (zh) | Hkmg器件及其制造方法 | |
| CN111785638A (zh) | 一种增加晶体管有效沟道长度的方法 | |
| CN119943656A (zh) | 改善离子注入保护层厚度均匀性的方法 | |
| CN105336676B (zh) | 接触插塞的形成方法 | |
| CN116072715A (zh) | 一种hk金属栅高阻区域的工艺方法 | |
| CN118248624A (zh) | Soi衬底引出的制造方法 | |
| CN116313774A (zh) | 一种调节晶圆内活性可操作区高度均一性的方法 | |
| CN111627992B (zh) | 栅极结构与其制作方法 | |
| CN112151360B (zh) | 半导体结构及其形成方法 | |
| CN118943163A (zh) | 超级结器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |