[go: up one dir, main page]

CN119421589A - 显示背板及其制备方法和显示装置 - Google Patents

显示背板及其制备方法和显示装置 Download PDF

Info

Publication number
CN119421589A
CN119421589A CN202411331026.4A CN202411331026A CN119421589A CN 119421589 A CN119421589 A CN 119421589A CN 202411331026 A CN202411331026 A CN 202411331026A CN 119421589 A CN119421589 A CN 119421589A
Authority
CN
China
Prior art keywords
conductive
electrode
driving
display
conductive portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202411331026.4A
Other languages
English (en)
Inventor
梁志伟
刘英伟
吕志军
王珂
曹占锋
麦轩伟
袁广才
狄沐昕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/CN2019/089543 external-priority patent/WO2020237629A1/zh
Priority claimed from PCT/CN2019/100920 external-priority patent/WO2021030927A1/zh
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN119421589A publication Critical patent/CN119421589A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02185—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/0219—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bonding area, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0518—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示背板及其制备方法和显示装置，该显示背板包括驱动基板；多个驱动电极，其位于所述驱动基板上；多个连接结构，其分别设置在所述多个驱动电极上，所述连接结构包括：至少一个导电部，其设置在所述驱动电极上；以及限制部，其位于所述驱动电极的设置有所述至少一个导电部的一侧并且位于至少一个导电部的至少部分外围区域中，该限制部从驱动电极突出并且在垂直于驱动基板的方向上具有第一高度。

Description

显示背板及其制备方法和显示装置
相关申请的交叉引用
本申请要求于2019年5月31日提交的申请号为PCT/CN2019/089543的国际申请以及于2019年8月16日提交的申请号为PCT/CN2019/100920的国际申请的优先权，其全部公开内容通过引用合并于此。
技术领域
本公开涉及显示技术领域，尤其涉及一种显示背板及其制备方法和显示装置。
背景技术
微型发光二极管(Micro-Light Emitting Diode，简称为Micro-LED
或者μLED)显示技术是将现有LED的尺寸微缩至100μm以下，其尺寸约为现有LED尺寸的1％。通过巨量转移技术，将微米量级的RGB三色Micro-LED转移到驱动基板上，从而形成各种不同尺寸的Micro-LED显示器。
每一个Micro-LED像素可以定址、单独驱动发光，相邻像素间的距离由毫米级降到微米级。Micro-LED具有自发光高亮度、高对比度、超高分辨率与色彩饱和度、长寿命、响应速度快、节能、适应环境宽泛等诸多优点。Micro-LED显示技术可以涵盖从增强现实(Augmented Reality,简称AR)、或虚拟现实(Virtual Reality，简称VR)等微显示、手机电视等中等尺寸显示到影院大屏幕显示领域。
发明内容
本公开的一方面，提供了一种显示背板，包括：驱动基板；多个驱动电极，其位于所述驱动基板上；多个连接结构，其分别位于所述多个驱动电极上，并且所述多个连接结构中的每一个连接结构在所述驱动基板上的正投影位于对应的驱动电极在所述驱动基板的正投影内，其中，所述连接结构包括：至少一个导电部，其位于所述驱动电极上，并且所述至少一个导电部的第一截面的面积和所述第一截面与所述驱动基板的表面之间的距离负相关，所述第一截面平行于所述驱动基板的表面；以及限制部，其位于所述驱动电极的设置有所述至少一个导电部的一侧并且位于所述至少一个导电部的至少部分外围区域中，所述限制部从所述驱动电极突出并且在垂直于所述驱动基板的方向上具有第一高度。
在一些实施例中，所述至少一个导电部在垂直于所述驱动基板方向上的第二高度与所述第一高度的差值在约0微米至约1.5微米范围内。
在一些实施例中，所述限制部由导电材料制备。
在一些实施例中，所述至少一个导电部与所述限制部间隔设置。
在一些实施例中，所述连接结构还包括位于所述驱动电极上并且处于所述至少一个导电部和所述限制部之间的导电连接部。
在一些实施例中，所述至少一个导电部中的每一个包括位于所述驱动电极上的主体部和覆盖所述主体部的整个表面上的导电层；以及所述导电连接部、所述限制部和所述导电层由相同导电材料制备。
在一些实施例中，所述至少一个导电部中的每一个包括位于所述驱动电极上的主体部和覆盖所述主体部的除了远离所述驱动电极的一部分表面以外的所有其他表面的导电层；以及所述导电连接部、所述限制部和所述导电层由相同导电材料制备。
在一些实施例中，所述至少一个导电部与所述限制部在所述驱动电极表面上直接接触。
在一些实施例中，所述至少一个导电部中的每一个包括位于所述驱动电极上的主体部和覆盖所述主体部的整个表面上的导电层；以及所述限制部和所述导电层由相同导电材料制备。
在一些实施例中，所述至少一个导电部中的每一个包括位于所述驱动电极上的主体部和覆盖所述主体部的除了远离所述驱动电极的一部分表面以外的所有其他表面的导电层；以及所述限制部和所述导电层由相同导电材料制备。
在一些实施例中，所述主体部的材料为铜、铝或镍，所述导电层的材料为钼或铜。
在一些实施例中，所述导电层在垂直于所述驱动基板方向上的高度约等于所述限制部在垂直于所述驱动基板方向上的高度。
在一些实施例中，所述限制部围绕所述至少一个导电部，并且在所述驱动基板上的正投影为空心的封闭图形，以及所述限制部在沿着平行于所述驱动基板所在平面的方向上的厚度在约0.2微米至约0.3微米范围内。
在一些实施例中，所述至少一个导电部呈锥体形状，并且所述至少一个导电部呈圆锥体形状。
在一些实施例中，所述驱动基板中设置有多个驱动晶体管；所述多个驱动晶体管中的每一个包括源极、漏极、栅极和有源层，每个驱动晶体管通过其漏极与对应驱动电极的连接来对驱动电极进行控制。
另一方面，提供了一种显示装置，包括以上所述的显示背板和多个微型发光二极管，其中，所述多个微型发光二极管中的每一个包括第一极和第二极，所述第一极和所述第二极分别连接至所述显示背板上的两个相邻的所述连接结构。
在一些实施例中，所述两个相邻的连接结构的限制部至少在两个相邻的连接结构相对侧上。
在一些实施例中，所述多个微型发光二极管布置成多行多列的阵列结构；所述显示背板包括与多个微型发光二极管对应设置的多行多列的连接结构；同一列上的两个相邻的连接结构的限制部至少设置在这两个相邻的的连接结构的相对侧上；以及同一行上的两个相邻的连接结构的限制部至少设置在这两个相邻的连接结构的相对侧上。
另一方面，提供了一种制造显示背板的方法，包括：在驱动基板上形成多个驱动电极；在所述多个驱动电极中的每一个驱动电极上形成连接结构，使得所述连接结构在所述驱动基板上的正投影位于对应的驱动电极在所述驱动基板的正投影内，其中，在所述多个驱动电极中的每一个驱动电极上形成连接结构包括：在所述驱动电极上形成至少一个导电部，使得所述至少一个导电部的第一截面的面积和所述第一截面与所述驱动基板的表面之间的距离负相关，所述第一截面平行于所述驱动基板的表面；以及在所述驱动电极的设置有所述至少一个导电部的一侧并且至少在所述至少一个导电部的部分外围区域中形成限制部，其中，所述限制部从所述驱动电极突出并且在垂直于所述驱动基板的方向上具有第一高度。
在一些实施例中，在所述驱动电极上形成至少一个导电部包括：在形成有所述驱动电极的驱动基板上形成第一光刻胶图案，以在所述驱动电极上的待形成所述至少一个导电部的位置处形成暴露所述驱动电极的第一通孔；在所述第一通孔中形成金属柱；在所述金属柱上形成直径小于所述金属柱的直径的第二光刻胶图案；以及以所述第二光刻胶图案为掩膜，对所述金属柱进行蚀刻以形成所述至少一个导电部，在所述驱动电极的设置有所述至少一个导电部的一侧并且至少在所述至少一个导电部的部分外围区域中形成限制部包括：去除所述第一光刻胶图案和所述第二光刻胶图案；在所述驱动电极上至少在所述至少一个导电部的部分外围区域中形成限位结构；在所述限位结构的暴露的侧壁上沉积金属材料以形成至少在所述至少一个导电部的部分外围区域中的限制部，其中，在所述驱动电极上至少在所述至少一个导电部的部分外围区域中形成限位结构包括：在去除所述第一光刻胶图案和所述第二光刻胶图案的驱动基板上依次形成平坦化层和第一金属层，并使得所述平坦化层的沿垂直于所述驱动基板的方向上的高度大于所述至少一个导电部的高度；在所述第一金属层上形成第三光刻胶图案，并对所述第一金属层进行蚀刻处理，以形成第一金属图案；以所述第一金属图案为掩膜，对所述平坦化层进行蚀刻，以形成暴露出所述至少一个导电部远离所述驱动电极的表面以及将在其上形成限制部的侧壁，以形成所述限位结构。
在一些实施例中，在所述限位结构的暴露的侧壁上沉积金属材料以形成至少在所述至少一个导电部的部分外围区域中的限制部包括：去除所述第三光刻胶图案，并在所述平坦化层的侧壁上以及所述至少一个导电部远离所述驱动电极的表面以及暴露出的驱动电极上形成第二金属层；在形成有所述第二金属层的驱动基板上整面涂敷第四光刻胶；对所述第四光刻胶在氧气氛围中进行等离子处理以使得所述第四光刻胶变薄以达到选定厚度，并暴露出所述第二金属层的全部顶面部分以及靠近其顶面的部分侧面，以及保持所述第四光刻胶覆盖所述至少一个导电部或者保持所述至少一个导电部的顶部从所述第四光刻胶中暴露；蚀刻掉未被所述第四光刻胶覆盖的所述第二金属层和所述第一金属层图案，并保持所述至少一个导电部不被蚀刻，所述平坦化层的被所述第四光刻胶覆盖的侧壁上的第二金属层形成所述限制部。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1a-1f为根据本公开的实施例的显示背板的结构示意图；
图2a-2h为根据本公开的实施例的连接结构的示意图；
图3a-3d为根据本公开的实施例的连接结构的示意图；
图4为根据本公开的实施例的将LED芯片绑定在连接结构上的示意图；
图5为根据本公开的实施例的制作显示背板的方法流程图；
图6为根据本公开的实施例的制作显示背板的工艺流程图；
图7a-7m’为根据本公开的实施例的制作显示背板的方法中的各步骤对应的显示背板的结构示意图；
图8a-8f为根据本公开的实施例的显示装置的结构示意图。
具体实施方式
以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
在Micro-LED显示装置中，每个Micro-LED的尺寸通常小于或等于100微米(μm)。阵列布置的Micro-LED中相邻的两个Micro-LED之间的距离也在微米量级。因此，如何在将各个Micro-LED转移至显示基板上的过程提高Micro-LED与显示背板中对应的驱动电极的绑定效率、可靠性等成为很重要的问题。
为此，根据本公开的一个方面，提供了一种显示背板。如图1a-1f所示，该显示背板包括：驱动基板10；多个驱动电极11，其设置在驱动基板10上；多个连接结构，其分别设置在多个驱动电极11上，并且多个连接结构中的每一个连接结构在驱动基板10上的正投影位于对应的驱动电极11在驱动基板10的正投影内。该连接结构包括：至少一个导电部12，其设置在驱动电极11上，并且至少一个导电部12的第一截面的面积和第一截面与驱动基板10的表面之间的距离负相关，第一截面平行于驱动基板的表面；以及限制部13，其位于驱动电极11的设置有至少一个导电部12的一侧并且至少位于至少一个导电部12的至少部分外围区域中，限制部13从驱动电极11突出并且在垂直于驱动基板10的方向上具有第一高度。在一些实施例中，限制部13与驱动基板10所在平面的夹角范围在85°到95°的范围内，在此情况下，也可以认为限制部13与驱动基板10几乎垂直。
本公开的显示背板包括多个连接结构，每个连接结构用于与电子器件的电极引脚进行连接，以用于对电子器件进行控制。本公开的显示背板中的连接结构包括用于进行电连接的导电部，其由导电材料制备，用于与电子器件的电极引脚进行电连接；设置在导电部外围、对导电部与电子器件引脚进行电连接的绑定材料进行限制的限位部。通过这种设置，当显示背板上的导电部与电子器件(例如Micro-LED)的电极引脚进行电连接时，绑定材料将被限制部阻挡而限制在预定区域，而不会外溢，从而可以避免短路问题，如图4所示。
驱动电极11上的至少一个导电部12可以包括一个或多个。图2a、图2b、图2c、图2d、图2e、图2f分别为一个限制部13环绕一个导电部12的透视图,图2a’、图2b’、图2c’、图2d’、图2e’、图2f’分别为图2a、图2b、图2c、图2d、图2e、图2f的俯视图，图1a、图1b、图1c、图1d、图1e、图1f分别为图2a’、图2b’、图2c’、图2d’、图2e’、图2f’沿相应线A-A’、B-B’、C-C’、D-D’、E-E’、F-F’的剖视图。图3a、图3b、图3c、图3d分别为一个限制部13环绕三个导电部12的透视图，当然，可以根据需要设置一个限制部13环绕的导电部12的数量。
多个连接结构中的每一个连接结构在驱动基板10上的正投影位于对应的驱动电极11在驱动基板10的正投影内是指每一个连接结构在驱动基板10上的正投影实质上全部落入对应的驱动电极11在驱动基板10的正投影内，或者每一个连接结构在驱动基板10上的正投影至少部分落入对应的驱动电极11在驱动基板10的正投影内，存在部分重叠。
限制部13位于至少一个导电部12的至少部分外围区域中是指至少在导电部12的部分外围区域中设置有限制部13。例如，如图2g所示，在一个LED芯片15的两个电极(P和N)所对应的两个相邻的连接结构中，两个连接结构的限制部13仅仅设置在两个相邻的连接结构的相对侧上，以用来避免绑定这两个电极时的绑定材料外溢接触而导致短路。例如，设置在驱动电极上的驱动电极11为矩形、导电部12为圆锥形状时，限制部13可以为仅仅设置在矩形的一个边缘侧上的柱状凸起。图2g示出了两个相邻的连接结构的限制部13分别为设置在两个相邻的驱动电极的相邻边缘上的柱状凸起，其类似于两个挡墙，将绑定时两个电极对应的绑定材料限制在各自的驱动电极上，而不会侧溢到相邻的驱动电极上，从而可以有效避免不期望的绑定材料接触导致的短路。如图2g所示，限制部13在垂直于两个相邻的驱动电极的排列方向的方向上应当具有一定的尺寸，该尺寸通常大于等于导电部在该方向上的尺寸以有效地起到绑定隔离的作用。
可选地，如图2h所示，对于多行排布的驱动电极而言，其上设置的连接结构还要考虑到列方向相邻的两个LED芯片的电极之间的绑定隔离。这时，可以如图2h所示，连接结构的限制部不仅设置在行方向上相邻的连接结构的相对侧上，还设置在列反向上相邻的连接结构的相对侧上，如图2h所示。在图2h中，限制部13包括设置在一个矩形的驱动电极的三个边缘上的三个部分，对其内部的导电部呈现半包围结构，这三个部分可以如图2h所示，首位相接；可选地，这三个部分也可以彼此之间不接触，而是隔离开来。如上所述，限制部13为从驱动电极表面上突出且具有第一高度的突出部，其与内部设置的导电部之间形成空隙，可以用来容纳绑定时的绑定材料，以将针对每个电极的绑定材料限定在其对应的连接结构所形成的空隙中，从而可以避免绑定材料外溢到行方向或列方向上相邻的连接结构上造成不期望的短接。
当然，也可以如图2a’、图2b’、图2c’、图2d’、图2e’、图2f’所示，围绕整个所述至少一个导电部12的周边来设置限制部13，这样的绑定隔离效果最佳。而图2h和图2g所示的结构占用较少驱动电极表面的面积。
驱动基板10内设置有驱动晶体管，其与驱动电极11相连，用于向对驱动电极提供电信号。具体地，在一些实施例中，如图1a-图1f所示，驱动基板10包括基底111、基底111上的缓冲层112、缓冲层112上的有源层113、有源层113和缓冲层112上的栅绝缘层114、栅绝缘层114上的与有源层113对应的栅极115、栅极115和栅绝缘层114上的介电层116、介电层116上的通过栅绝缘层114和介电层116中的过孔分别与有源层113连接的源极1171和漏极1172、源极1171和漏极1172以及介电层116上的平坦化层118、以及平坦化层118上的钝化层119。驱动电极11通过平坦化层118和钝化层119中的过孔与漏极1172连接。该实施例中，驱动晶体管为顶栅型晶体管。本申请不限于此，也可以采用底栅型晶体管。当然，根据需要，也可以将驱动电极11设置在其它类型的基板上。
如图4所示，在采用本公开的连接结构通过绑定材料14绑定LED芯片15时，可以利用本公开的导电部12和限制部13的组合结构将LED芯片15绑定至驱动基板10。首先，将导电部12的顶部与LED芯片15的电极(P和N)位置处的绑定材料14在竖直方向上对准，其中，绑定材料14通常选用铟或锡等软质金属，并且通常采用热蒸发的方式在LED芯片15上制备绑定材料14。然后，将导电部12的顶部刺入LED芯片15的电极(P和N)位置处的绑定材料14。绑定材料14在导电部12的顶部刺入后发生侧溢而向导电部12的顶部的周围蔓延，该蔓延的绑定材料14被限制部13阻挡而进入导电部12和限制部13形成的空间中。然后，在低于绑定材料14的金属的熔点情况下，在约200℃温度条件下在真空环境中进行低温处理(例如低温处理50分钟)，使得绑定材料14中的金属与导电部12和限制部13的金属之间进行互扩散。由于存在限制部13，可以防止LED芯片15的N电极和P电极位置处对应的绑定材料14在发生侧溢时相互接触，进而防止LED芯片15的N电极和P电极发生短路。这样，即使每个LED芯片15的两个电极的引脚或者相邻LED芯片15的电极之间的间距非常小，通过本申请实施例中连接结构的导电部所包括的限制部也可以对绑定材料14进行限制，不会发生外溢，从而解决了小间距引起的绑定短路问题。因此，本公开的连接结构尤其适用于微型发光二极管。
在一些实施例中，导电部12在垂直于驱动基板10方向上的第二高度与限制部13在垂直于驱动基板10方向上的第一高度的差值在约0微米至约1.5微米范围内。如图1b、图1c、图1e所示，导电部12的第二高度等于限制部13的第一高度。如图1a、图1d、图1f所示，导电部12的第二高度大于限制部13的第一高度。在一些示例中，导电部12的高度可以在2.8～3.5微米范围内，限制部13的高度可以在2.0～2.5微米范围内。在一个具体示例中，导电部12的高度可以为3.0微米，限制部13的高度为可以为2.2微米。
在一些实施例中，限制部13可以与导电部12一样，均由导电材料制备，这样可以使得导电部12的表面和限制部13的表面均能与绑定材料14电接触，使得电接触面积增大，减小了电阻，降低了功耗。但是本申请不限于此，本申请引入限制部13的主要目的在于限制相邻连接结构对应的绑定材料之间的短路，因此只要限制其内部绑定材料外溢的所有结构均属于本申请的范围。例如，限制部13不限于由导电材料制备，其也可以由绝缘材料制备，在这种情况下，限制部13仅用于避免相邻连接结构对应的绑定材料之间的短路，其不能影响驱动电极11与LED芯片15的(P和N)电极之间的电气连接。
在一些实施例中，导电部12与限制部13间隔设置。如图1a-图1d所示，导电部12与限制部13之间在驱动电极11的表面上是不接触的。
在一些实施例中，连接结构还包括设置在驱动电极11上并且处于导电部12和限制部13之间的导电连接部16。如图1b所示，导电部12与限制部13之间在驱动电极11的表面通过导电连接部16连接，在这种情况下，限制部13、导电连接部16和导电部12可以由相同导电材料制备。可选地，限制部13、导电连接部16和导电部12可采用相同的导电材料一体成型，以使得制备工艺简单。
在一些实施例中，导电部12包括设置在驱动电极11上的主体部120和覆盖主体部的整个表面上的导电层17，如图1c所示。导电连接部16、限制部13和导电层17可以由相同导电材料制备。在这种情况下，主体部120可以由非导电材料制备，并且可以通过同一工艺同时制备导电连接部16、限制部13和导电层17。
在一些实施例中，导电部12包括设置在驱动电极11上的主体部120和覆盖主体部120的除了远离驱动电极11的一部分表面(例如主体部120的尖端的表面)以外的所有其他表面的导电层17，如图1d所示，在这种情况下，主体部120可以由导电材料制备，以增大与绑定材料的电接触面积，并减小接触电阻。导电连接部16、限制部13和导电层17可以由相同导电材料制备。可选地，限制部13、导电连接部16和导电层17可采用相同的导电材料一体成型，以使得制备工艺简单。例如，导电层17在垂直于驱动基板的方向上的高度可以大约等于第一高度。
在一些实施例中，导电部12与限制部13在驱动电极11表面上可以直接接触。在一些实施例中，导电部12可以包括设置在驱动电极11上的主体部120和覆盖主体部的整个表面上的导电层17，如图1e所示。可选地，导电部12包括设置在驱动电极11上的主体部120和覆盖主体部120的除了远离驱动电极11的一部分表面(例如主体部120的尖端的表面)以外的表面的导电层17，如图1f所示。限制部13和导电层17可以由相同导电材料制备。图1e中的导电层17在垂直于驱动基板10的方向上的高度等于第一高度，即，导电部12整体高度为导电层17在垂直于驱动基板10的方向上的高度。图1f中的导电层17在垂直于驱动基板10的方向上的高度约等于第一高度，即，导电部12整体高度大于第一高度。
在一些实施例中，主体部120的材料为铜、铝或镍，导电层17的材料为钼或铜。当然，也可以根据需要选用其它材料来制备相应的主体部和导电层。例如，如上所述，在导电部12的整个表面上设置有导电层时，导电层内部的主体部可以由非导电材料制备。
本申请对于主体部、导电层和限制部的材料不进行限定，只要所制备的连接结构能过满足所需的强度和导电性即可。
在一些实施例中，限制部13环绕至少一个导电部12时，限制部13在驱动基板上的正投影可以为封闭图形。在具体示例中，该封闭图形为空心的圆形或矩形，例如管状结构，例如圆管或方管，如图2a’-图2f’所示。并且，限制部13在沿着平行于驱动基板10所在平面的方向上的厚度d在约0.2微米至约0.3微米范围内，如图2a’所示。
在一些实施例中，导电部12呈锥体形状。例如，如图2a-图3d所示，导电部12的水平截面为圆形，即导电部12呈圆锥体形状。但是，本公开不限于此，导电部12还可以为其他类型的锥体，如其水平方向的截面可以为矩形、三角形等。
根据本公开的一个方面，提供了一种制造上述显示背板的方法。如图5所示，该方法包括以下步骤S110、步骤S120和步骤S130。
在步骤S110中，在驱动基板10上形成多个驱动电极11。
例如，如图7a所示，在驱动基板10上采用溅射沉积的方式形成电极层，然后对其进行图案化，形成多个驱动电极11。
图7仅仅示意性示出了驱动基板10。如图1a所示，驱动基板10上形成有驱动晶体管和电极线，驱动晶体管的漏极和电极线分别通过过孔中的导电材料连接至形成在驱动基板10表面上的驱动电极。
在步骤S120中，在驱动电极11上形成至少一个导电部12。至少一个导电部12的第一截面的面积和第一截面与驱动基板10的表面之间的距离负相关，第一截面平行于驱动基板10的表面。
在步骤S130中，在驱动电极11的设置有至少一个导电部12的一侧、至少环绕至少一个导电部12的一部分形成限制部13。限制部13从驱动电极11突出并且在垂直于驱动基板10的方向上具有第一高度。
上述形成的导电部12和限制部13作为连接结构，设置在其对应的驱动电极上，其整体上在驱动基板上的正投影位于该驱动电极在驱动基板的正投影内。
图6为根据本公开的实施例的制造显示背板的工艺流程图，图7a-图7m’为根据本公开的实施例的制造显示背板的工艺流程中的各步骤对应的显示背板的结构示意图。以下参考图6、图7a-7m’来对图5所示的制造显示背板的方法进行详细说明。
在一个实施例中，本申请的制造显示背板的方法包括步骤S201至S214。
在步骤S201中，在驱动基板10上形成至少一个驱动电极11，如图7a所示。
在步骤S202中，在形成有至少一个驱动电极11的驱动基板10上形成第一光刻胶图案101，以在驱动电极11上的待形成至少一个导电部12的位置处形成暴露驱动电极11的第一通孔121。具体地，首先，在形成有至少一个驱动电极11的整个驱动基板10上涂敷光刻胶，涂敷的光刻胶的厚度可由待形成的导电部12的高度确定，例如待形成的导电部12的高度为3.0μm，则涂敷的光刻胶的厚度可为3.0μm。然后，对光刻胶进行曝光显影处理以形成第一光刻胶图案101，从而在驱动电极11上的待形成至少一个导电部12的位置处形成暴露驱动电极11的第一通孔121，如图7b所示。
在步骤S203中，在第一通孔121中形成金属柱102。具体地，如图7c所示，可以采用电镀工艺在暴露处的驱动电极11的上方(即第一通孔121中)形成金属柱102。例如可以采用电镀工艺沉积Cu离子以形成铜柱，但是本公开不限于此，还可以采用其他工艺来形成其他材料(如铝、镍等)的金属柱。
在步骤S204中，在金属柱102上形成直径小于金属柱102的直径的第二光刻胶图案103。具体地，如图7d所示，在金属柱102上涂敷光刻胶，并使得涂敷的光刻胶的尺寸小于金属柱102的尺寸，即涂敷在金属柱102上的光刻胶完全落入金属柱102顶面区域中，并可使得涂敷在金属柱102上的光刻胶的中心与金属柱的顶面中心在同一竖直线上。例如，如果涂敷的光刻胶和金属柱102均为相似的多边形时，则涂敷的光刻胶的对角线的长度小于金属柱102的对角线的长度；如果涂敷的光刻胶和金属柱102均为圆形时，则涂敷的光刻胶的直径小于金属柱102的直径。
在步骤S205中，以第二光刻胶图案103为掩膜，对金属柱102进行蚀刻以形成至少一个导电部12。具体地，将第二光刻胶图案103作为锥尖掩膜(spike Mask)，采用湿法蚀刻工艺刻蚀金属柱102，得到导电部12，如图7e所示。
在步骤S206中，去除第一光刻胶图案101和第二光刻胶图案103，从而得到导电部12，如图7f所示。
在步骤S207中，在去除第一光刻胶图案101和第二光刻胶图案103的驱动基板10上依次形成平坦化层104和第一金属层105，并使得平坦化层104的沿垂直于驱动基板10的方向上的高度至少大于导电部12的高度。具体地，首先涂敷树脂形成平坦化层104，并保证固化后平坦化层104的厚度大于导电部12的高度。然后，在平坦化层104上沉积金属(例如钼)以形成第一金属层105，如图7g所示。
在步骤S208中，在第一金属层105上形成第三光刻胶图案106，并对第一金属层105进行蚀刻处理，以形成第一金属图案105’。具体地，首先，在第一金属层105上涂敷光刻胶，对光刻胶进行图案化处理以形成第三光刻胶图案106，然后以第三光刻胶图案106为掩膜蚀刻第一金属层105，从而得到第一金属图案105’，如图7g所示。
在步骤S209中，以第一金属图案105’为掩膜，对平坦化层104进行蚀刻，以暴露出整个导电部12远离驱动基板10的表面，并且暴露出将在其上形成限制部的侧壁。具体地，可以将第一金属图案105’作为硬掩膜，来对平坦化层104进行刻蚀，以形成平坦化层图案104’，进而暴露出几乎整个导电部12远离驱动基板10的表面，如图7h所示。平坦化层104和第一金属层105在被蚀刻处形成限位结构，该限位结构用于形成后续的限制部。
在步骤S210中，去除第三光刻胶图案106，并在整个驱动基板10上形成第二金属层107。具体地，可以采用溅射工艺沉积金属(例如钼Mo)，进而形成覆盖驱动基板10的整个表面的第二金属层107，如图7i所示。其中，第二金属层107其后可用来形成限制部13，所以要求其厚度在去除其背面的侧壁支撑时能够使保持形状固定不变，例如采用钼形成第二金属层107时，要求其在侧壁(即沿平行于驱动基板10所在平面的方向上)的厚度在0.2～0.3μm范围内。
在步骤S211中，在形成有第二金属层107的驱动基板10上整面涂敷第四光刻胶108，如图7j所示。
在步骤S212中，对第四光刻胶108在氧气氛围中进行等离子处理以使得第四光刻胶108变薄以达到选定厚度，以暴露出第二金属层107的一部分，减薄的第四光刻胶108’的高度低于第一金属层图案105’的高度。
具体地，直接将第四光刻胶108在氧气氛围中进行等离子处理以使得第四光刻胶108的厚度变薄。通过控制氧气氛围中进行等离子处理的时间以及离子浓度，可以得到选定厚度的第四光刻胶108’。例如，将第四光刻胶108变薄后，可以暴露出第二金属层107的顶面以及靠近顶面的部分侧面，还要保证导电部12暴露位置处残留的第四光刻胶108’的高度大于导电部12的高度，即残留的第四光刻胶108’覆盖导电部12，如图7k所示。可选地，在一个实施例中，在第四光刻胶108的厚度变薄后，还要保证导电部12的高度大于导电部12暴露位置处残留的第四光刻胶108’的厚度，即导电部12的顶部从第四光刻胶108’中暴露，如图7k’所示
在步骤S213中，蚀刻掉未被第四光刻胶108’覆盖的第二金属层107及第二金属层107下方的第一金属层图案105’，被第四光刻胶108’覆盖的侧壁处的第二金属层107形成限制部13。具体地，可以采用湿法刻蚀工艺去除未被第四光刻胶108’覆盖的第二金属层107和第一金属层图案105’，如图7l和图7l’所示。由于第四光刻胶108’覆盖侧壁处的第二金属层107，这样第四光刻胶108’的厚度限制了形成的限制部13的高度，即第四光刻胶108’实现了各限制部13在高度方面的自对准。
在步骤S214中，去除平坦化层104和第四光刻胶108，以形成最终的连接结构。如图7m和7m’所示，该连接结构的限制部13的高度可在2.0～2.5μm范围内，厚度d在0.2～0.3μm范围内；导电部12的高度可以在2.5μm～3.5μm范围内。例如，导电部12的高度可为3.0μm，限制部13的高度可为2.2μm。如图7m’所示，导电部12的顶部从导电层17中暴露出，使得导电部12与后续的例如LED芯片5直接接触，这样在导电部12由铜或铝等制成、导电层17由钼等制成时，由于铜或铝的电阻率小于钼的电阻率，可以减小LED芯片5与连接结构之间的接触电阻。
通过上述工艺形成的显示背板的连接结构中，在限制部13和导电部12之间形成的第二金属层107可作为导电层17的一部分或导电连接部16以将限制部13和导电部12连接在一起，如图1b、图1c所示。可选地，可以仅在上述侧壁上沉积第二金属层107，形成限制部13和导电部12不连接在一起的如图1a所示的连接结构。
本发明不限于上述的制备方法，例如，可以采用非导电材料来形成限制部13，这种情况下，限制部仅仅起到对绑定材料进行限制的作用。
根据本公开的一个方面，提供了一种显示装置，其包括上述的显示背板和多个微型发光二极管。如图8a所示，每个微型发光二极管包括从N区引出的第一电极引脚N和从P区引出的第二电极引脚P，即，第一极和第二极。第一极和第二极分别通过绑定材料14连接至显示背板上的两个连接结构，如图8a-8f所示。图8a-图8f中的显示背板分别对应图1a-图1f中的显示背板。
在显示背板上通常设置多对驱动电极，每对驱动电极与一个微型发光二极管的两个电极引脚N和P对应设置，以确保各驱动电极能够通过对应的连接结构与对应的电极引脚电连接。例如，第一电极引脚N和第二电极引脚P在驱动基板上的正投影位于对应的驱动电极在驱动基板上的正投影。
在该实施例中，微型发光二极管的第一电极引脚N通过绑定材料14电连接至驱动背板中设置的晶体管的漏极1172，而第二电极引脚P通过绑定材料14电连接至驱动背板中设置的电极线1173，以此来通过驱动基板对微型发光二极管进行控制。电极线1173可以与驱动晶体管的源极1171和漏极1172采用相同材料通过同一构图工艺形成。
如图8a所示，每个连接结构中起到电接触作用的导电部12设置为圆锥结构，其端部较尖锐，使得在进行绑定时，导电部能够有效地刺入对应的电极引脚上涂覆的绑定材料内，以确保二者之间良好的电接触。发生电接触后的绑定材料会向周边扩展。
在一些实施例中，两个相邻的连接结构的限制部13至少在两个相邻的连接结构相对侧上，即，限制部13在驱动基板上的正投影为非封闭图形。例如，限制部13也可以仅仅设置在导电部12的一侧，即，也可以仅仅在有可能发生不期望的绑定材料短路的位置设置限制部13，如图2g所示。在两个相邻的连接结构中，仅仅在两个相邻的连接结构相对侧(如相对的两侧a和a’)上设置有限制部，用于避免两个相邻的连接结构之间的绑定材料短路。
在一些实施例中，多个微型发光二极管布置成多行多列的阵列结构，同一列上的两个相邻的微型发光二极管所对应的连接结构的限制部至少在邻近的相对侧上位于对应的至少一个导电部的外围区域中；以及同一行上的两个相邻的微型发光二极管所对应的连接结构的限制部至少在邻近的相对侧上位于对应的至少一个导电部的外围区域中。如图2h所示，在显示背板上包含阵列布置的连接结构时，仅仅在同一列或同一行的两个相邻的连接结构相对侧(如，相对的两侧b和b’、以及c和c’)上设置限制部，用于避免相邻的连接结构之间的绑定材料短路。
在本申请中，由于该显示装置具有图1a-图1f中的显示背板中所示的连接结构，即，连接结构包括了导电部12和设置在导电部12外围的限位部13，从而在导电部12和限位部13之间限定出了间隙区。当微型发光二极管15通过绑定材料14绑定至显示背板上时，绑定材料14将被限制部13限制在其内部，从而避免绑定材料14外溢，从而可以解决电极之间的小间距引起的绑定短路问题，并可使得绑定电极之间的接触面积增加，减小了电阻，降低了功耗。
可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (20)

1.一种显示背板，包括：
驱动基板；
多个驱动电极，其位于所述驱动基板上；所述多个驱动电极与电子器件的多个电极引脚耦接；所述多个驱动电极的数目与所述多个电极引脚的数目相同；
多个连接结构，其分别位于所述多个驱动电极上；
其中，所述连接结构包括：
至少一个导电部，其位于所述驱动电极上，并且所述至少一个导电部的第一截面的面积和所述第一截面与所述驱动基板的表面之间的距离负相关，所述第一截面平行于所述驱动基板的表面；以及
限制部，其位于所述驱动电极的设置有所述至少一个导电部的一侧并且位于所述至少一个导电部的至少部分外围区域中，所述限制部从所述驱动电极突出并且在垂直于所述驱动基板的方向上具有第一高度。
2.根据权利要求1所述的显示背板，其中，所述至少一个导电部包括多个导电部；以及所述多个导电部呈阵列排布，和/或，所述多个导电部的形状相同。
3.根据权利要求1所述的显示背板，其中，所述驱动基板中设置有多个驱动晶体管；
所述多个驱动晶体管中的每一个包括源极、漏极、栅极和有源层；
以及，所述多个驱动电极中的至少一个驱动电极与所述多个驱动晶体管中的至少一个驱动晶体管的漏极连接。
4.根据权利要求1所述的显示背板，其中，所述至少一个导电部在垂直于所述驱动基板方向上的第二高度与所述第一高度的差值在约0微米至约1.5微米范围内。
5.根据权利要求1所述的显示背板，其中，所述限制部由导电材料制备。
6.根据权利要求1所述的显示背板，其中，所述至少一个导电部与所述限制部间隔设置。
7.根据权利要求6所述的显示背板，其中，所述连接结构还包括位于所述驱动电极上并且处于所述至少一个导电部和所述限制部之间的导电连接部。
8.根据权利要求7所述的显示背板，其中，所述至少一个导电部中的每一个包括位于所述驱动电极上的主体部和覆盖所述主体部的整个表面上或者除了远离所述驱动电极的一部分表面以外的所有其他表面的导电层；以及
所述导电连接部、所述限制部和所述导电层由相同导电材料制备。
9.根据权利要求1所述的显示背板，其中，所述至少一个导电部与所述限制部在所述驱动电极表面上直接接触。
10.根据权利要求9所述的显示背板，其中，所述至少一个导电部中的每一个包括位于所述驱动电极上的主体部和覆盖所述主体部的整个表面上或者除了远离所述驱动电极的一部分表面以外的所有其他表面的导电层；以及
所述限制部和所述导电层由相同导电材料制备。
11.根据权利要求8所述的显示背板，其中，所述导电层在垂直于所述驱动基板方向上的高度约等于所述限制部在垂直于所述驱动基板方向上的高度。
12.根据权利要求8所述的显示背板，其中，所述主体部的材料为铜、铝或镍，以及所述导电层的材料为钼或铜。
13.根据权利要求1所述的显示背板，其中，所述限制部环绕所述至少一个导电部，以及在所述驱动基板上的正投影为空心的封闭图形。
14.根据权利要求13所述的显示背板，其中，所述封闭图形为圆形或矩形，以及所述限制部在沿着平行于所述驱动基板所在平面的方向上的厚度在约0.2微米至约0.3微米范围内。
15.根据权利要求1所述的显示背板，其中，所述至少一个导电部呈锥体形状。
16.根据权利要求15所述的显示背板，其中，所述至少一个导电部呈圆锥体形状。
17.一种显示装置，包括权利要求1-16中任一项所述的显示背板和多个微型发光二极管，其中，每个所述微型发光二极管与多个所述连接结构对应连接。
18.根据权利要求17所述的显示装置，其中，所述多个微型发光二极管中的每一个包括第一极和第二极，与所述微型发光二极管连接的多个连接结构具有两个连接结构，所述两个连接结构分别与所述微型发光二极管的第一极和第二极分别连接。
19.根据权利要求18所述的显示装置，其中，与所述微型发光二极管连接的两个连接结构中，与所述第一极连接的连接结构的限制部相对于该连接结构的导电部，更靠近第二极设置；与第二极连接的连接结构的限制部相对于该连接结构的导电部，更靠近第一极设置。
20.根据权利要求19所述的显示装置，其中，与所述微型发光二极管连接的两个连接结构呈轴对称设置。
CN202411331026.4A 2019-05-31 2019-12-19 显示背板及其制备方法和显示装置 Pending CN119421589A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
CNPCT/CN2019/089543 2019-05-31
PCT/CN2019/089543 WO2020237629A1 (zh) 2019-05-31 2019-05-31 显示背板及制作方法、显示面板及制作方法、显示装置
CNPCT/CN2019/100920 2019-08-16
PCT/CN2019/100920 WO2021030927A1 (zh) 2019-08-16 2019-08-16 显示背板及其制作方法、显示装置
PCT/CN2019/126708 WO2020238173A1 (zh) 2019-05-31 2019-12-19 显示背板及其制备方法和显示装置
CN201980003118.0A CN113169149B (zh) 2019-05-31 2019-12-19 显示背板及其制备方法和显示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201980003118.0A Division CN113169149B (zh) 2019-05-31 2019-12-19 显示背板及其制备方法和显示装置

Publications (1)

Publication Number Publication Date
CN119421589A true CN119421589A (zh) 2025-02-11

Family

ID=73552534

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201980003118.0A Active CN113169149B (zh) 2019-05-31 2019-12-19 显示背板及其制备方法和显示装置
CN202411331026.4A Pending CN119421589A (zh) 2019-05-31 2019-12-19 显示背板及其制备方法和显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201980003118.0A Active CN113169149B (zh) 2019-05-31 2019-12-19 显示背板及其制备方法和显示装置

Country Status (4)

Country Link
US (2) US11764343B2 (zh)
EP (1) EP3979317B1 (zh)
CN (2) CN113169149B (zh)
WO (1) WO2020238173A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020238173A1 (zh) * 2019-05-31 2020-12-03 京东方科技集团股份有限公司 显示背板及其制备方法和显示装置
JP7464540B2 (ja) * 2019-08-16 2024-04-09 京東方科技集團股▲ふん▼有限公司 表示バックプレーン及びその製造方法、表示装置
CN113782664B (zh) 2021-09-10 2023-12-01 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法和绑定结构及其制备方法
TWI811810B (zh) * 2021-10-13 2023-08-11 錼創顯示科技股份有限公司 微型發光二極體顯示面板

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183507A (ja) 1998-12-17 2000-06-30 Shinko Electric Ind Co Ltd 半導体チップ若しくは半導体装置の実装基板への実装構造
JP4920330B2 (ja) 2006-07-18 2012-04-18 ソニー株式会社 実装構造体の実装方法、発光ダイオードディスプレイの実装方法、発光ダイオードバックライトの実装方法および電子機器の実装方法
JP4949279B2 (ja) 2008-01-21 2012-06-06 新光電気工業株式会社 配線基板及びその製造方法
US20100044416A1 (en) * 2008-08-21 2010-02-25 Nec Corporation Method of manufacturing electronic components having bump
US8513119B2 (en) 2008-12-10 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bump structure having tapered sidewalls for stacked dies
US8766439B2 (en) 2009-12-10 2014-07-01 International Business Machines Corporation Integrated circuit chip with pyramid or cone-shaped conductive pads for flexible C4 connections and a method of forming the integrated circuit chip
US8835301B2 (en) * 2011-02-28 2014-09-16 Stats Chippac, Ltd. Semiconductor device and method of forming bump structure with insulating buffer layer to reduce stress on semiconductor wafer
FR2977370B1 (fr) * 2011-06-30 2013-11-22 Commissariat Energie Atomique Composant de connexion muni d'inserts creux
CN103117246B (zh) 2011-11-17 2015-09-02 中芯国际集成电路制造(上海)有限公司 金属互连结构的制作方法
US9230932B2 (en) * 2012-02-09 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect crack arrestor structure and methods
CN203151858U (zh) * 2013-03-25 2013-08-21 乐健科技（珠海）有限公司 带有陶瓷反光层的金属基印刷电路板及led发光模块
CN103489826B (zh) * 2013-09-26 2015-08-05 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置
KR20160119942A (ko) 2015-04-06 2016-10-17 에스케이하이닉스 주식회사 소켓 플러그 접속 구조를 포함하는 반도체 패키지
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
KR102402999B1 (ko) 2015-08-31 2022-05-30 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
CN105374781A (zh) * 2015-09-07 2016-03-02 武汉华星光电技术有限公司 引脚结构和显示设备
CN204906329U (zh) * 2015-09-24 2015-12-23 中国电子科技集团公司第二十六研究所 一种射频声表面波滤波器倒装焊结构
KR102455088B1 (ko) 2016-01-11 2022-10-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 박막 트랜지스터 기판, 이를 포함하는 표시패널 및 표시장치
DE112017001139T5 (de) 2016-03-04 2018-12-06 Vuereal Inc. Mikrovorrichtungsintegration in systemsubstrat
US10103069B2 (en) 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
US11064609B2 (en) 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
US10340256B2 (en) * 2016-09-14 2019-07-02 Innolux Corporation Display devices
US10325893B2 (en) 2016-12-13 2019-06-18 Hong Kong Beida Jade Bird Display Limited Mass transfer of micro structures using adhesives
CN106856218B (zh) * 2016-12-20 2019-06-11 创维液晶器件(深圳)有限公司 一种免封装led结构及其制作方法
WO2018117361A1 (ko) 2016-12-23 2018-06-28 주식회사 루멘스 마이크로 엘이디 모듈 및 그 제조방법
TWI607559B (zh) 2017-01-10 2017-12-01 錼創科技股份有限公司 顯示面板
CN106876552B (zh) 2017-02-27 2019-07-26 深圳市华星光电技术有限公司 微发光二极管阵列基板及显示面板
US20180247584A1 (en) * 2017-02-27 2018-08-30 Shenzhen China Star Optoelectronics Technology Co., Ltd. Micro light emitting diode array substrates and display panels
CN106842647A (zh) * 2017-03-20 2017-06-13 武汉华星光电技术有限公司 一种显示装置、绑定结构及其制备方法
CN108183156A (zh) 2017-12-26 2018-06-19 深圳市华星光电技术有限公司 微型发光二极管显示面板及其制作方法
US10325894B1 (en) 2018-04-17 2019-06-18 Shaoher Pan Integrated multi-color light-emitting pixel arrays based devices by bonding
CN108493154B (zh) 2018-04-28 2020-09-29 深圳市华星光电技术有限公司 Micro LED显示面板的制作方法及Micro LED显示面板
CN108807356B (zh) * 2018-06-05 2020-10-27 深圳市智讯达光电科技有限公司 一种四合一mini-LED模组、显示屏及制造方法
TWI691104B (zh) * 2018-07-18 2020-04-11 友達光電股份有限公司 發光裝置及其製造方法
CN109004078B (zh) * 2018-07-27 2020-08-25 上海天马微电子有限公司 微型led显示面板及其制作方法和显示装置
CN108933153B (zh) 2018-07-27 2021-02-02 上海天马微电子有限公司 显示面板及其制作方法、显示装置
CN109148506B (zh) * 2018-08-24 2021-04-13 上海天马微电子有限公司 Micro LED转移方法及显示面板、显示装置
CN109494292B (zh) 2018-10-30 2020-07-31 海信视像科技股份有限公司 一种微型发光二极管灯板、其制作方法及显示装置
CN109285856B (zh) 2018-11-22 2020-07-03 京东方科技集团股份有限公司 Led发光基板及其制作方法、显示装置
CN109755376A (zh) 2019-03-20 2019-05-14 中芯长电半导体（江阴）有限公司 扇出型led的封装结构及封装方法
CN109950270B (zh) 2019-03-27 2021-01-08 京东方科技集团股份有限公司 发光二极管芯片的驱动背板及其制作方法、显示面板
CN109887950A (zh) 2019-04-19 2019-06-14 京东方科技集团股份有限公司 显示基板、led器件、显示面板、显示装置及制作方法
CN110061106B (zh) 2019-04-24 2020-04-17 京东方科技集团股份有限公司 芯片、目标基板、芯片转移方法及显示装置
CN110047866B (zh) 2019-04-30 2021-04-02 京东方科技集团股份有限公司 阵列基板、显示面板及微型led的转移方法
WO2020238173A1 (zh) * 2019-05-31 2020-12-03 京东方科技集团股份有限公司 显示背板及其制备方法和显示装置

Also Published As

Publication number Publication date
EP3979317A4 (en) 2023-06-28
EP3979317B1 (en) 2024-11-06
CN113169149B (zh) 2024-09-06
US11764343B2 (en) 2023-09-19
CN113169149A (zh) 2021-07-23
WO2020238173A1 (zh) 2020-12-03
US20230097502A1 (en) 2023-03-30
US20230378414A1 (en) 2023-11-23
EP3979317A1 (en) 2022-04-06

Similar Documents

Publication Publication Date Title
CN119421589A (zh) 显示背板及其制备方法和显示装置
CN108010935B (zh) 有机发光显示装置及其制造方法
CN108987425B (zh) 微led显示器及其制造方法
CN108701691B (zh) 用于微驱动器和微led的底板结构和方法
CN109378328B (zh) Oled显示面板及oled显示装置
US20220068873A1 (en) Back plate and manufacturing method thereof, method for bonding chip, and display device
CN107887406A (zh) 有机发光显示装置及其制造方法
JP2023518330A (ja) 発光ダイオード構造およびその製造方法
JP2015015241A (ja) 有機発光表示装置及び有機発光表示装置製造方法
JP2012142489A (ja) 発光装置、照明装置および表示装置
WO2019041829A1 (zh) 薄膜晶体管及制作方法、显示基板及制作方法、显示装置
CN106133930B (zh) 半导体单元、半导体器件、发光装置、显示装置和半导体器件制造方法
US20220254657A1 (en) Module for removing mis-assembled semiconductor light-emitting element and method for removing mis-assembled semiconductor light-emitting element by using same
US11600747B2 (en) Display backplane and method of manufacturing the same, display device
CN109728058B (zh) 一种显示基板及其制备方法和显示面板
US12057536B2 (en) Backplane, backlight source, display device and manufacturing method of backplane
JP7329740B2 (ja) 表示装置及びその製造方法
CN111755418B (zh) 显示面板及其制作方法
CN112993139B (zh) 显示面板及其制作方法和显示装置
CN110504292B (zh) 阵列基板、显示面板及显示装置
JP4220122B2 (ja) マイクロチップ型電子ソースの製造方法
US7923293B2 (en) Method for manufacturing a semiconductor device wherein the electrical connection between two components is provided by capillary phenomenon of a liquid conductor material in a cavity therebetween
CN104465396B (zh) 液晶显示面板的薄膜晶体管的制备方法和液晶显示面板
US20240072012A1 (en) Light emitting display unit and display apparatus
CN113193094A (zh) 批量转移方法和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination