CN119382706A - 用于时钟信号检测调节的电路模块、数据接收装置和电子设备 - Google Patents

Abstract

本申请涉及一种用于时钟信号检测调节的电路模块，包括：时钟信号接口单元，被配置为获取时钟调节参数，并输出数据采集时钟信号；锁相单元，被配置为对所接收到的内时钟信号进行频率处理，以调节电路模块能够检测的外时钟信号的频率范围；检测单元，被配置为对外时钟信号进行检测，以获取外时钟信号的指示信息，指示信息包括频率信息和相位信息；以及调节单元，被配置为基于时钟调节参数和指示信息，生成数据采集时钟信号。本申请还提供了一种数据接收装置和电子设备。本申请实现了在一个IP内部集成了外部时钟信号的检测和调节的功能，并且可以大范围高精度且灵活的对外时钟信号进行调节和检测，占用芯片逻辑资源较少，结构简单清晰，且复用性好。

Description

用于时钟信号检测调节的电路模块、数据接收装置和电子 设备

技术领域

本申请涉及一种时钟信号装置，特别地涉及一种实现时钟信号自动检测与调节的电路模块、数据接收装置和电子设备。

背景技术

在当今的互联网社会的大环境下，对数据的传输量，传输距离和信号的稳定的需求和要求也日益增加。在进行远距离通信时，单纯传输数据信号，因为接受端没有信号采集和处理的基准，往往会导致信号的采集和解码信号出现误差，影响通信质量。或者在电子侦查领域，多个雷达天线对同一信号进行检测，检测到的信号需要传输给同一主机进行处理，这就需要有一个统一的时钟信号对多路信号进行同步了。

目前，外时钟信号检查和切换功能，在模拟数字转换器（Analog to DigitalConverter，ADC）、数字模拟转换器（Digital to Analog Converter，DAC）、时钟信号数据恢复电路（Clock Data Recovery，CDR）和片上系统（System On Chip，SOC）中均得到多方面的应用，并且外部时钟信号处理信号的性能对电路的整体的性能都将产生影响。

现有技术中的外时钟信号调节装置主要是依靠硬件电路来对时钟信号进行检测或者调节。通常检测的时钟信号频率较为单一，只能检测固定时钟信号；对于调节时钟信号来说，现有设计调节范围较小，无法兼顾对时钟信号进行频率大范围调节和对相位进行高精度的调节。

因此，亟需一种可以实现时钟信号检测与调节的装置。

发明内容

针对现有技术中存在的技术问题，本申请提出了一种可以实现时钟信号的检测与调节的装置与数据接收装置。

本申请一方面提出了一种用于时钟信号检测调节的电路模块，包括：时钟信号接口单元，被配置为获取时钟调节参数，并输出数据采集时钟信号；锁相单元，被配置为对所接收到的内时钟信号进行频率处理，以调节所述电路模块能够检测的外时钟信号的频率范围；检测单元，被配置为对所述外时钟信号进行检测，以获取所述外时钟信号的指示信息，所述指示信息包括频率信息和相位信息；以及调节单元，被配置为基于所述时钟调节参数和所述指示信息，生成所述数据采集时钟信号。

在一种实施例中，所述时钟信号接口单元还被配置为获取模式控制信号，以使得所述电路模块处于第一模式或第二模式中，其中，当所述电路模块处于所述第一模式中，所述调节单元基于所述时钟调节参数所指定的时钟信号作为所述数据采集时钟信号；当所述电路模块处于所述第二模式中，所述调节单元默认使用所述内时钟信号作为所述数据采集时钟信号，在检测到所述外时钟信号并且所述外时钟信号的稳定时间达到第一阈值时间后，所述调节单元使用所述外时钟信号作为所述数据采集时钟信号。

在一种实施例中，所述检测单元还被配置为：若所述外时钟信号被作为所述数据采集时钟信号或者在所述第二模式下，所述检测单元检测所述外时钟信号是否存在第一类跳变，若在第二阈值时间内没有检测到所述第一类跳变，则进入下一个检测周期；若检测到所述第一类跳变，则对第一电平进行计数，当检测到第二类跳变时，则对第二电平进行计数，基于所述第一、第二电平的计数结果，确定所述外时钟信号的频率与相位，其中，所述第一电平和第二电平分别与所述第一类跳变、所述第二类跳变相对应。

在一种实施例中，所述时钟调节参数包括增益系数，所述调节单元还被配置为：基于所述增益系数对所述外时钟信号的电压进行调节，以调节所述外时钟信号的相位，其中，所述增益系数包括比例增益系数和/或积分增益系数。

在一种实施例中，所述时钟调节参数包括频率系数，所述调节单元还被配置为：基于所述频率系数来对所述外时钟信号的频率进行调节，其中，所述频率系数包括倍频系数或者分频系数。

在一种实施例中，所述时钟调节参数包括时钟信号调节值，并且所述调节单元还被配置为：基于所述时钟信号调节值来确定每个数据采集周期内所需要调节的时钟信号周期数量，进而通过多个数据采集周期来对所述时钟信号进行调节。

本申请还提出了一种数据接收装置，包括：通信接口模块，被配置为从上位机获取控制指令，并基于所述控制指令确定时钟信号节参数；控制模块，耦合至所述通信接口模块，被配置为下发来自所述通信接口模块的所述时钟调节参数；如前述任一项中的电路模块，被配置为基于所述时钟调节参数和所接收到的时钟信号，生成所述数据采集时钟信号；数据处理模块，被配置为获取所述控制指令，并且基于所述控制指令和所述数据采集时钟信号，对数据进行处理，并将处理后的数据和所述数据采集时钟信号传送至所述通信接口模块。

在一种实施例中，所述通信接口模块包括以下至少一种接口：SPI、IIC、UART和ETH。

在一种实施例中，所述通信接口模块还包括滤波单元。

本申请还提出了一种电子设备，包括：天线，如前述任一项所述的数据接收装置，其耦合至所述天线，以获取数据和时钟信号。

通过实施本发明的技术方案，实现了在一个IP内部集成了外部时钟信号的检测和调节的功能，并且可以大范围高精度且灵活的对外时钟信号进行调节和检测，占用芯片逻辑资源较少，结构简单清晰，且复用性好。

附图说明

下面，将结合附图对本申请的优选实施方式进行进一步详细的说明，其中：

图1为依据本申请的实施例的时钟信号检测调节模块的架构图；

图2为依据本申请的实施例的时钟信号检测调节模块的工作流程图；

图3为依据本申请实施例的外时钟信号检测示意图；

图4为依据本申请实施例的时钟信号调节方法的流程图；

图5为依据本申请另一实施例的时钟信号调节流程示意图；

图6为依据本申请实施例的数据接收装置的架构示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。对于附图中的各单元之间的连线，仅仅是为了便于说明，其表示至少连线两端的单元是相互通信的，并非旨在限制未连线的单元之间无法通信。另外，两个单元之间线条的数目旨在表示该两个单元之间通信至少所涉及的信号数或至少具备的输出端，并非配置为限定该两个单元之间只能如图中所示的信号来进行通信。

本申请提出了具备较强通用性的时钟信号检测调节模块，其内部集成了外部时钟信号的检测和调节的功能，且内部集成了锁相单元，可以大范围高精度且灵活的对外时钟信号进行调节和检测。该模块占用芯片逻辑资源较少，结构简单清晰，且复用性好，可直接设计成专用芯片使用，也可以跟别的模块（IP）配合使用。

图1为依据本申请的实施例的时钟信号检测调节模块的架构图，图2为依据本申请的实施例的时钟信号检测调节模块的工作流程图。

如图1所示，时钟信号检测调节模块包括：锁相单元11，配置为对所接收到的内部时钟信号进行频率处理，譬如可以改变内时钟信号（INTCLK）频率，以使得该模块能够检测更大范围的外时钟信号（EXTCLK）；检测单元12，配置为检测外时钟信号是否存在，并提供外时钟信号的频率和相位；调节单元13，配置为响应于控制信号control对所接收到的时钟信号进行调节，生成调节后的时钟信号clk_adj；时钟信号接口单元14至少包括第一接口和第二接口，其中，该第一接口用来提供调节后的时钟clk_adj，第二接口用于与上位机之间的数据data通信。此处的数据data可以是模式控制信号，也可是通信数据。

可以理解的，时钟信号检测调节模块可以作为电路模块集成在一个IP内部，也可以作为一个单独的IP使用，从而实现既有检测又有调节功能，并且能够检测的时钟信号频率范围可变，用户能够实时控制。

时钟信号接口单元14在获取模式控制信号后，能够使得时钟信号检测调节模块处于第一模式或第二模式。当时钟信号检测调节模块处于第一模式中，调节单元13基于时钟调节参数所指定的时钟信号作为数据采集时钟信号。换而言之，该模式控制信号可以通过用户来设置，比如，在第一模式中，用户可以指定使用内/外时钟信号作为数据的采集时钟信号；在第二模式中，可以默认使用内时钟信号，当有外时钟信号输入且稳定后，自动切换到外时钟信号。

结合图2对时钟信号检测调节模块的工作流程进行阐述。

首先，执行步骤S201，确定时钟信号检测调节模块的工作模式。若为第一模式，由时钟调节参数指定的哪一个时钟信号作为数据采集时钟信号（步骤S202）；若为第二模式，可以对检测到的有效时钟信号进行调节。譬如，默认使用内时钟信号，在检测到外时钟信号并且外时钟信号的稳定时间达到第一阈值时间（譬如，1s）后，调节单元对外时钟信号进行调节（步骤S203）。可以理解的，此步骤中的判断规则，可以根据应用场景来设定。当有外时钟信号接入时，检测单元12可以基于外时钟信号的频率和相位确定该外时钟信号是否符合预设条件，若不符合，则通过调节单元13基于预设的规则对时钟信号进行调节，以生成数据采集时钟信号。

可以理解的，对应于不同的时钟信号的选择，调节单元13输出的时钟信号（clk_adj）可以是内时钟信号、外时钟信号或调节过的外时钟信号。例如，当该检测单元12判断该外时钟信号符合预设条件时，外时钟信号便可以作为数据采集时钟信号；如不符合，则通过调节单元13基于预设的规则对外时钟信号进行调节，以生成数据采集时钟信号。数据采集与处理模块（未示出）根据时钟信号检测调节模块提供的数据采集时钟信号对数据进行采集和处理，通过通信接口发送给上位机，上位机再对数据做进一步分析，提取信号，解密等。

对于外时钟信号检测，本申请提供了一种检测方法。具体来说，可以根据所检测到的上升沿或下降沿的数目，来确定时钟信号的频率和相位。

图3为依据本申请实施例的时钟信号检测示意图。

如图所示，可以检测时钟信号上升沿和下降沿来确定时钟信号的频率和相位。时钟信号检测调节模块可以通过计数器对上述时钟信号进行检测。

具体而言，若检测到时钟信号上升沿，第一计数器开始计数，即对高电平进行计数。在对高电平计数时，一直检测时钟信号的下降沿，检测到时钟信号的下降沿后，开始对低电平进行计数，即第一计数器停止计数，第二计数器开始计数。再次在对低电平计数时，对时钟信号上升沿进行检测，检测到时钟信号上升沿后停止对低电平进行计数。例如，循环检测高低电平变化N次（例如，N=3），分别取第一计数器和第二计数器的平均数，从而可以得到时钟信号的频率和相位。

可以理解的，上述检测方法还可以通过其他方式来实现，譬如，先测量N个上升沿，再测量N个下降沿，通过2N个时钟信号来确定相应的频率和相位。

本申请还提出了一种时钟信号调节方法，以ADC为例进行阐述。图4为依据本申请实施例的时钟信号调节方法的流程图。

步骤S301：确定调节类型，若是分频或者倍频调节，如果是则，执行步骤S302对外部时钟信号进行分频或倍频调节，否则，执行后续步骤。

步骤S303：根据用户需要调节的值x1，计算出每个adc转换周期内需要调节的时钟信号周期个数z1。在该步骤中，将根据预设的调节条件，来确定ADC 的一个转换周期所对应的时钟信号周期个数y1，然后根据用户需要调节的值，计算出每个ADC转换周期内需要调节的时钟信号周期个数z1。

步骤S304：判断需要调节的时钟信号偏移是否小于1个时钟信号周期，即一个ADC转换周期不足以调节一个时钟信号周期，或者需要调节的时钟信号周期数量不是整数。若否，即调节个数大于等于1且为整数，则执行步骤S305，则在ADC转换周期内均匀插入改变频率的时钟信号；若是，则执行步骤S306，判断根据需要调节的时钟信号偏移值来计算是否需要整数个（z2个）ADC转换周期来调节一个时钟信号。若是，则执行步骤S307，利用z2个ADC转换周期，插入一个改变频率的时钟信号，即调节一个时钟信号；若否，则执行步骤S308，则基于转换周期数和时钟信号的调节值来确定非整数个ADC转换周期的时钟信号个数。具体地，当ADC转换周期余数w2≥x1时，基于w2/x1（即，z3₁）来确定z4个时钟信号周期调节一个时钟信号；反之，则基于x1/w2（即，z3₂）来确定z4个时钟信号周期调节一个时钟信号。在本实施例中，可以通过式（1）来确定z4的值：

z2 * y1 + z3 = z4 （1）

式中，z3根据x1与w1之间的关系，来确定是z3₁还是z3₂。

下面以主时钟信号频率是8M的ADC系统为例进行阐述。

对于主时钟信号频率是8M ADC系统，输出数据率为250Hz，转换一个数据需要的时间是16384个时钟信号周期。设置需要调节的时钟信号数量x1为1340，n为27（将输出的数据速率正向调节1340*(7.45)ppb），y1的值为16384。

因此，执行步骤S302后，可以确定z1为0，w1为21954560；通过执行步骤S303可以判断要继续执行步骤S304，进而确定z2为6，w2为2490368，即需要6个ADC转换周期来调节一个时钟信号。由于w2大于x1，因此，z3的取值为1858。通过执行步骤S305可以确定z4为100162，即系统每执行100162时钟信号周期时，插入两个16M频率的时钟信号进行调节。

按照以上的步骤执行下来即可完成250Hz数据率调节1340*(7.45)ppb的目标，新的数据率为250*(1+1340*(7.45)/1000000000)Hz。

图5为依据本申请另一实施例的时钟信号调节流程示意图。在本流程中，将时钟信号的相位与频率分别进行处理，可以理解的，也可以先处理频率后处理相位。

执行步骤S401，判断当前是需要对时钟信号进行相位调节，譬如，可以根据应用场景进行自适应生成调节需求，也可以获取来自用户的调节指令。可以理解的，此处的调节需求、调节指令等均包含了要对时钟信号进行处理的方式与增益系数。若不需要对时钟信号进行相位调节，则执行步骤S403。

在需要对时钟信号进行相位调节的情况下，执行步骤S402：根据前一步所确定的增益系数对时钟信号的电压值进行计算调节，进而实现对相位的调节。此步骤中的增益系数包括比例增益系数Kp和/或积分增益系数Ki。

执行步骤S403：判断当前是需要对时钟信号进行频率调节，类似的，可以根据应用场景进行自适应生成调节需求，也可以获取来自用户的调节指令，此处的调节需求、调节指令等均包含了要对时钟信号进行处理的方式与频率系数。若不需要对时钟信号进行相位调节，则执行步骤S405，按照新的时钟信号频率和不同时刻的电压值，产生新的时钟信号。

若需要对时钟信号进行相位调节，则执行步骤S404：根据频率系数，来对时钟信号进行频率调节。可以理解的，频率系数可以是倍频系数或者分频系数。

图6为依据本申请实施例的数据接收装置的架构示意图。

数据接收装置包括通用通信接口模块51、控制模块52、时钟信号检测调节模块53，以及数据处理模块54。

通信接口模块51被配置为获取时钟信号检测调节模块53的工作模式和数据处理模块54的处理方式（如数字滤波，通信解码等）的各项工作参数。接收机接收来自外部的数据信号和同步时钟信号后，时钟信号调节检测模块53根据设置对外时钟信号进行检测和调节，输出数据采样时钟信号给数据处理模块54进行数据的采集和处理，并输出外时钟信号信息（当前频率和相位）给控制模块52。控制模块52和数据处理模块54再通过通信接口模块51传送所采集到的数据和外时钟信号信息。

在一种实施例中，通信接口模块51还包括滤波单元和以下至少一种通信接口：SPI、IIC、UART和ETH。

本申请还公开了一种电子设备，其包括：天线和数据接收装置，其中，数据接收装置耦合至天线，以获取数据和时钟信号。

上述实施例仅供说明本申请之用，而并非是对本申请的限制，有关技术领域的普通技术人员，在不脱离本申请范围的情况下，还可以做出各种变化和变型，因此，所有等同的技术方案也应属于本申请公开的范畴。

Claims (9)

1.一种用于时钟信号检测调节的电路模块，其特征在于，包括：

时钟信号接口单元，被配置为获取时钟调节参数，并输出数据采集时钟信号；

锁相单元，被配置为对所接收到的内时钟信号进行频率处理，以调节所述电路模块能够检测的外时钟信号的频率范围；

检测单元，被配置为对所述外时钟信号进行检测，以获取所述外时钟信号的指示信息，所述指示信息包括频率信息和相位信息；以及，

调节单元，被配置为基于所述时钟调节参数和所述指示信息，生成所述数据采集时钟信号；

所述时钟信号接口单元还被配置为获取模式控制信号，以使得所述电路模块处于第一模式或第二模式中，其中，

当所述电路模块处于所述第一模式中，所述调节单元对所述时钟调节参数所指定的时钟信号进行调节，以生成所述数据采集时钟信号；

当所述电路模块处于所述第二模式中，所述调节单元默认使用所述内时钟信号作为所述数据采集时钟信号，在检测到所述外时钟信号并且所述外时钟信号的稳定时间达到第一阈值时间后，所述调节单元基于所述外时钟信号的频率和相位，对所述外时钟信号进行调节，以生成所述数据采集时钟信号。

2.根据权利要求1所述的电路模块，其特征在于，所述检测单元还被配置为：

若所述外时钟信号被作为所述数据采集时钟信号或者在所述第二模式下，所述检测单元检测所述外时钟信号是否存在第一类跳变，

若在第二阈值时间内没有检测到所述第一类跳变，则进入下一个检测周期；

若检测到所述第一类跳变，则对第一电平进行计数，当检测到第二类跳变时，则对第二电平进行计数，基于所述第一、第二电平的计数结果，确定所述外时钟信号的频率与相位，

其中，所述第一电平和第二电平分别与所述第一类跳变、所述第二类跳变相对应。

3.根据权利要求2所述的电路模块，其特征在于，所述时钟调节参数包括增益系数，所述调节单元还被配置为：

基于所述增益系数对所述外时钟信号的电压进行调节，以调节所述外时钟信号的相位，其中，所述增益系数包括比例增益系数和/或积分增益系数。

4.根据权利要求2所述的电路模块，其特征在于，所述时钟调节参数包括频率系数，所述调节单元还被配置为：

基于所述频率系数来对所述外时钟信号的频率进行调节，其中，所述频率系数包括倍频系数或者分频系数。

5.根据权利要求2所述的电路模块，其特征在于，所述时钟调节参数包括时钟信号调节值，并且所述调节单元还被配置为：

基于所述时钟信号调节值来确定每个数据采集周期内所需要调节的时钟信号周期数量，进而通过多个数据采集周期来对所述时钟信号进行调节。

6.一种数据接收装置，其特征在于，包括：

通信接口模块，被配置为从上位机获取控制指令，并基于所述控制指令确定时钟调节参数；

控制模块，耦合至所述通信接口模块，被配置为下发来自所述通信接口模块的所述时钟调节参数；

如权利要求1至5任一项所述电路模块，被配置为基于所述时钟调节参数和所接收到的时钟信号，生成所述数据采集时钟信号；

数据处理模块，被配置为获取所述控制指令，并且基于所述控制指令和所述数据采集时钟信号，对数据进行处理，并将处理后的数据和所述数据采集时钟信号传送至所述通信接口模块。

7.根据权利要求6所述的数据接收装置，其特征在于，所述通信接口模块包括以下至少一种接口：SPI、IIC、UART和ETH。

8.根据权利要求6所述的数据接收装置，其特征在于，所述通信接口模块还包括滤波单元。

9.一种电子设备，其特征在于，包括：

天线，以及，

如权利要求6至8任一项所述的数据接收装置，其耦合至所述天线，以获取数据和时钟信号。