CN119380774A - 具有可调稳压电容的堆叠式存储器及稳压电容的设定方法 - Google Patents

Abstract

具有可调稳压电容的堆叠式存储器及稳压电容的设定方法，包括：逻辑芯片；及存储器芯片，与逻辑芯片的大小一致，具有多个块元，其中多个块元的至少一个为未使用存储器块元。未使用存储器块元包括存储器阵列。存储器阵列包括多条字线、多条位线、分别形成在多条字线与多条位线的交叉处的多个存储器胞、多个位线均衡与预充电电路及多个感测放大器。多个存储器胞的每一个包括晶体管与电容器。多条字线全部被致能。各电容器的一端耦接到第一电容器电压，另一端经由晶体管耦接到提供给各位线的第二电容器电压。第一电容器电压与第二电容器电压分别经由第一与第二连接路径，与逻辑芯片连接。通过控制第一与第二电容器电压，以形成逻辑芯片的稳压电容器。

Description

具有可调稳压电容的堆叠式存储器及稳压电容的设定方法

技术领域

本发明涉及一种堆叠式存储器及其稳压电容器的设定方法。

背景技术

图1绘示堆叠式存储器(stacked memory，也称之为“堆栈存储器”)的堆叠方式示意图。堆叠式存储器一般是通过堆叠晶圆(wafer on wafer，WoW)技术将逻辑芯片20a(或20b)以面对面的方式贴合到存储器芯片10a(或10b)，其中存储器芯片10a(或10b)可以包括一或多个存储器块元(tile)。

一般而言，在将存储器芯片10a(或10b)与逻辑芯片20a(或20b)贴合的情况，存储器芯片10a(或10b)的大小必须与逻辑芯片的大小相等。因此，在对堆叠前，会先从存储器晶圆1切出与逻辑芯片20a(或20b)的大小相应的存储器芯片10a(或10b)。但是，这会发生切割出来的存储器芯片10a(或10b)中有一部分的块元(tile)是没有被使用的情况，如图1所示的存储器芯片10a(或10b)中的斜线部分的块元是表示没有被使用的块元。这些未使用存储器块元会使得存储器的价格变高。另一方面，为了让逻辑芯片的电压具备操作稳定性，也必须在逻辑芯片20a(或20b)内配置稳压电容器。但是，这也会导致逻辑芯片20a(或20b)的尺寸变大。

因此，如何将这些未使用存储器块元进行适当的利用是一个课题。本发明提出一种架构，可以将未使用存储器块元作为逻辑芯片的稳压电容器，以有效利用这些未使用存储器块元。

发明内容

基于上述说明，根据本发明一实施方式，一种具有可调式稳压电容器的堆叠式存储器，其包括：逻辑芯片；以及存储器芯片，与所述逻辑芯片的大小一致，具有多个块元，其中所述多个块元的至少一个为未使用存储器块元。所述未使用存储器块元包括存储器阵列，所述存储器阵列包括多条字线、多条位线、多个存储器胞分别形成在所述多条字线与多条位线的交叉处的多个存储器胞、多个位线均衡与预充电电路以及多个感测放大器。所述多个存储器胞的每一个包括晶体管与电容器。所述多条字线全部被致能。所述电容器的一端耦接到第一电容器电压，另一端经由所述晶体管耦接到提供给各所述位线的第二电容器电压。所述第一电容器电压与所述第二电容器电压分别经由第一连接路径与第二连接路径，与所述逻辑芯片连接。通过控制所述第一电容器电压与所述第二电容器电压，以形成所述逻辑芯片的稳压电容器。

根据本发明一实施方式，在上述堆叠式存储器中，所述第一电容器电压为存储器板电压，所述第二电容器电压为提供到各所述位线的电压。所述未使用存储器块元在第一操作电压与第二操作电压下进行运作，第一操作电压为高于第二操作电压的高电平电压，第二操作电压为低电平电压。

根据本发明一实施方式，在上述堆叠式存储器中，所述多个位线均衡与预充电电路通过所述第一操作电压而被致能，以提供预充电电压、所述第二操作电压与固定电压的其中一个至所述各位线，以作为所述第二电容器电压。所述多个感测放大器通过所述第二操作电压而被禁能。由此所述稳压电容器被架构为两端电压为所述存储器板电压与所述预充电电压、所述存储器板电压与所述第二操作电压以及所述存储器板电压与固定电压的电容器的其中一种并联配置。

根据本发明一实施方式，在上述堆叠式存储器中，所述多个感测放大器以及所述多个位线均衡与预充电电路均通过所述第二操作电压而被禁能。各所述位线施加所述第二操作电压或固定电压。由此所述稳压电容器被架构为两端电压为所述存储器板电压与第二操作电压，或所述存储器板电压与所述固定电压的电容器的并联配置。

根据本发明一实施方式，在上述堆叠式存储器中，所述多个感测放大器通过所述第一操作电压而被致能，且所述多个位线均衡与预充电电路通过所述第二操作电压被禁能。由此所述稳压电容器被架构为两端电压为所述存储器板电压与各所述多个感测放大器的感测电压的电容器以及两端电压为所述存储器板电压与第二操作电压的电容器的串联配置。

根据本发明一实施方式，在上述堆叠式存储器中，所述多个位线均衡与预充电电路通过所述第一操作电压被致能，且所述多个感测放大器通过所述第二操作电压而被禁能。所述多个位线均衡与预充电电路的接收预充电电压的端子为开路。所述第一电容器电压还包括至少第一存储器板电压与第二存储器板电压。所述多个电容器的一部分的所述一端耦接到所述第一存储器板电压，所述多个电容器的其余部分的所述一端耦接到所述第二存储器板电压。由此所述稳压电容器被架构为两端电压为所述第一存储器板电压与所述第二存储器板电压的串联配置。

根据本发明一实施方式，在上述堆叠式存储器中，所述第一连接路径与所述第二连接路径是从所述逻辑芯片以绕线方式连接到所述未使用存储器块元上的第一探针接垫与第二探针接垫来连接。

根据本发明一实施方式，在上述堆叠式存储器中，所述第一连接路径与所述第二连接路径是从所述逻辑芯片以硅穿孔方式连接到所述未使用存储器块元。

根据本发明另一实施方式，提供一种堆叠式存储器的稳压电容器的设定方法。所述堆叠式存储器逻辑芯片；以及存储器芯片，与所述逻辑芯片的大小一致，具有多个块元，其中所述多个块元的至少一个为未使用存储器块元，其中所述未使用存储器块元包括存储器阵列，所述存储器阵列包括多条字线、多条位线、多个存储器胞分别形成在所述多条字线与多条位线的交叉处的多个存储器胞、多个位线均衡与预充电电路以及多个感测放大器。所述多个存储器胞的每一个包括晶体管与电容器。所述设定方法包括：将所述多条字线全部致能；将所述电容器的一端耦接到第一电容器电压，另一端经由所述晶体管耦接到提供给各所述位线的第二电容器电压；将所述第一电容器电压与所述第二电容器电压分别经由第一连接路径与第二连接路径，与所述逻辑芯片连接；通过控制所述第一电容器电压与所述第二电容器电压，以形成所述逻辑芯片的稳压电容器。

根据本发明一实施方式，在上述设定方法中，所述第一电容器电压为存储器板电压，所述第二电容器电压为提供到各所述位线的电压。此外，以第一操作电压与第二操作电压下运作所述未使用存储器块元，其中第一操作电压为高于第二操作电压的高电平电压，第二操作电压为低电平电压。

根据本发明一实施方式，上述设定方法还包括：以所述第一操作电压，将所述多个位线均衡与预充电电路致能，以提供预充电电压、所述第二操作电压与固定电压的其中一个至所述各位线，以作为所述第二电容器电压；以所述第二操作电压，将所述多个感测放大器禁能；以及由此所述稳压电容器被架构为两端电压为所述存储器板电压与所述预充电电压、所述存储器板电压与所述第二操作电压以及所述存储器板电压与固定电压的电容器的其中一种并联配置。

根据本发明一实施方式，上述设定方法还包括：以所述第二操作电压，将所述多个感测放大器以及所述多个位线均衡与预充电电路进行禁能；对各所述位线施加所述第二操作电压或固定电压；以及由此所述稳压电容器被架构为两端电压为所述存储器板电压与第二操作电压，或所述存储器板电压与所述固定电压的电容器的并联配置。

根据本发明一实施方式，上述设定方法还包括：通过所述第一操作电压，将所述多个感测放大器致能；通过所述第二操作电压，将所述多个位线均衡与预充电电路被禁能；以及由此所述稳压电容器被架构为两端电压为所述存储器板电压与各所述多个感测放大器的感测电压的电容器以及两端电压为所述存储器板电压与第二操作电压的电容器的串联配置。

根据本发明一实施方式，上述设定方法还包括：通过所述第一操作电压，将所述多个位线均衡与预充电电路致能；通过所述第二操作电压，将所述多个感测放大器禁能；将所述多个位线均衡与预充电电路的接收预充电电压的端子设为开路；将所述第一电容器电压分成至少包括第一存储器板电压与第二存储器板电压，使所述多个电容器的一部分的所述一端耦接到所述第一存储器板电压，且所述多个电容器的其余部分的所述一端耦接到所述第二存储器板电压；以及由此所述稳压电容器被架构为两端电压为所述第一存储器板电压与所述第二存储器板电压的串联配置。

根据本发明一实施方式，上述设定方法中，所述第一连接路径与所述第二连接路径是从所述逻辑芯片以绕线方式连接到所述未使用存储器块元上的第一探针接垫与第二探针接垫来连接。

根据本发明一实施方式，上述设定方法中，所述第一连接路径与所述第二连接路径是从所述逻辑芯片以硅穿孔方式连接到所述未使用存储器块元。

基于上述，根据本发明实施方式，其利用存储器芯片中的未使用存储器块元来构成逻辑芯片用的稳压电容器。由此，逻辑芯片的尺寸可以缩小，也可以有效使用存储器芯片中的未使用存储器块元。

附图说明

图1绘示堆叠式存储器的堆叠方式示意图。

图2例示存储器芯片中的存储器阵列的结构示意图以及与逻辑芯片的耦接示意图。

图3A至图3H是根据本发明实施方式所例示的使用存储器胞来架构电容器的结构示意图。

【符号说明】

1:存储器晶圆

10、10a、10b：存储器芯片

20、20a、20b：逻辑芯片

30：存储器阵列

32a、32b：绕线

34a、34b：硅穿孔

102：位线均衡与预充电电路

SA：感测放大器

Mij、M11、Mn1：存储器胞

TRij、TR11、TRn1：晶体管

C11、Cn1：电容器

Ceq1、Ceq2：等效电容器

BLj、BL1、BL2、BLm-1、BLm：位线

/BLj、/BL1、/BL2、/BLm-1、/BLm：互补位线

WLi、WL1-WL4、WLn-3、WLn-2、WLn-1、WLn：字线

VPLT：存储器板电压

VBLP：预充电电压

VPLT-E:第一存储器板电压

VPLT-O第二存储器板电压

VEQ：致能信号

VSA：感测电压

SAEN：致能信号

VPLT-PAD、VBLP-PAD：探针接垫

具体实施方式

在堆叠式存储器装置中，以面对面的方式将逻辑芯片贴合到存储器芯片上。如上所述，存储器芯片的大小需要与逻辑芯片的大小一致。在此状况，存储器芯片中有可能会有未使用存储器块元。根据本发明实施方式，利用这些未使用存储器块元来架构出稳压电容器。以下将以动态随机存取存储器(DRAM)作为例子，但本发明可以应用于其他类型的存储器。

图2例示存储器芯片中的存储器阵列的结构示意图以及与逻辑芯片的耦接示意图。如图2所示，存储器阵列30包括多条字线WLi(i＝1～n，n为整数)以及多条位线BLj、/BLj(j＝1～m，m为整数)排列成行列配置。以图2作为例子，字线WLi设置在列方向上，位线BLj、/BLj配置在行方向上，但这仅为一个说明例，实际的配置可以相反而不影响存储器阵列30的运作。字线WL i与位线BLj、/BLj之间的相交位置间设置有存储器胞Mij。

此外，每个存储器胞Mij具有相同的结构，以存储器胞M11为例，存储器胞M11包括作为开关的晶体管TR11以及用以存储数据的电容器C11。电容器C11经由晶体管TR11耦接到位线BL1。电容器C11的一端耦接到存储器板电压(memory plate voltage)VPLT。在晶体管TR11导通下(选择字线WL1)，电容器C11的另一端可以耦接到位线BL1。

由图2可以看出，与晶体管TRij不相连的一端都耦接到存储器板电压VPLT。存储器板电压VPLT又进一步地耦接到探针接垫(probe pad)VPLT-PAD。在对存储器芯片10进行测试时，可以通过探针与探针接垫VPLT-PAD接触而将存储器板电压VPLT输入到存储器阵列30。

此外，存储器阵列30还包括多个位线均衡与预充电电路102以及多个感测放大器SA。每个位线均衡与预充电电路102接收位线预充电电压VBLP以及位线均衡与预充电电路102用的致能信号VEQ。每个位线均衡与预充电电路102的输出耦接到相对应的位线对，即位线BLj、/BLj。当位线均衡与预充电电路102被致能信号VEQ致能时，以接收到的位线预充电电压VBLP对位线BLj、/BLj进行预充电。此外，位线预充电电压VBLP又进一步地耦接到探针接垫(probe pad)VBLP-PAD。在对存储器芯片10进行测试时，可以通过探针与探针接垫VBLP-PAD接触而将位线预充电电压VBLP输入到存储器阵列30。

此外，如图3A所示，每个感测放大器SA均耦接到同一行的位线对BLj、/BLj。每个感测放大器SA还接收致能信号SAEN，使感测放大器SA基于致能信号SAEN而被致能或禁能。当感测放大器SA被致能信号SAEN致能，感测放大器SA可以接收从位线BLj或/BLj感测并放大存储器胞Mij所存储的数据，并且输出感测信号VSA。

在上述存储器阵列30的架构中，每个存储器胞Mij都包含电容器Cij。因此，当该存储器阵列30是属于未使用存储器块元时，这些存储器胞Mij基本上是不会用来存储数据。因此，根据本发明实施方式，可以通过对存储器阵列30施加第一电容电压与第二电容电压与各种控制电压，来对同一行的电容器Cij进行连接，以作为逻辑芯片20用的稳压电容器。

第一电容电压与第二电容电压例如是直接或间接地将电压施加到每个存储器胞Mij的电容器Cij。如图2所示，各电容器Cij的一端是耦接到第一电容电压，如存储器板电压VPLT。各电容器Cij的另一端是耦接到第二电容电压。例如经由晶体管TRij间接地耦接到位线BLj或/BLj。关于第一电容电压与第二电容电压的施加方式后文将会再详述。

另外，根据本发明实施方式，在利用存储器芯片10中的未使用存储器块元作为逻辑芯片20的稳压电容器时，首先该未使用存储器块元中的所有字线WLi都是导通的(被选择)，如此通过将所有字线WLi导通，所有存储器胞Mij的电容器Cij的另一端便会经由导通的晶体管Tij而耦接到位线BLj或/BLj。

此外，如上所述，在对存储器阵列30进行一般的编程或抹除操作时，会通过上述的位线均衡与预充电电路102对相对应的位线BLj或/BLj进行预充电(此时，相应的感测放大器SA是禁能的)。此外，在对存储器阵列30进行一般的读取操作时，会通过上述的感测放大器SA，经由相对应的位线BLj或/BLj对存储器胞进行读取。因此，存储器块元没有被使用时，可以通过位线均衡与预充电电路102或感测放大器SA对位线BLj或/BLj提供电压。

因此，在未使用存储器块元中，因为不会对未使用存储器块元进行一般存储器的编程、抹除与读取等操作，故可以利用存储器板电压VPLT(作为第一电容器电压)以及施加在位线BLj或/BLj的电压(做为第二电容器电压)，以架构成不同电容器配置。

如上所述，作为第一电容器电压的存储器板电压VPLT通常为一个固定的电压值。在架构稳压电容器时，逻辑芯片20经由绕线32b耦接到第一探针接垫VPLT-PAD，以与存储器板电压VPLT耦接。另外，作为其他的实施方式，也可以采用硅穿孔(through silicon via，TSV)34b的方式，从逻辑芯片20侧耦接到存储器芯片10侧的未使用存储器块元中的存储器板电压VPLT的电压线。

此外，如上所述，作为第二电容器电压，可以通过位线均衡与预充电电路102、感测放大器SA或直接从位线BLj或/BLj来提供。亦即，除了直接提供电压给位线BLj或/BLj外，可以通过位线均衡与预充电电路102和/或感测放大器SA的致能与禁能来提供电压给位线BLj或/BLj。此外，当以致能位线均衡与预充电电路102来施加电压VBLP给位线BLj或/BLj。在正常操作下，电压VBLP是提供预充电电压给位线BLj或/BLj，以进行编程或抹除。在架构稳压电容器时，逻辑芯片20经由绕线32a耦接到第二探针接垫VBLP-PAD，以与电压VBLP的端子耦接。另外，作为其他的实施方式，也可以采用硅穿孔(through silicon via，TSV)34a的方式，从逻辑芯片20侧耦接到存储器芯片10侧的未使用存储器块元中的电压VBLP的电压线。

通过此方式，亦即将未使用存储器块元的内部信号设定为固定电压，便可以将存储器芯片10中的未使用存储器块元架构成一个大的电容器。并且，将此未使用存储器块元与逻辑芯片20耦接，便可以架构成为逻辑芯片20的稳压电容器。此外，在存储器芯片10的测试模式中便有提供多种电压固定模式，例如所有字线致能的模式，位线固定到低电平操作电压VSS的模式等等。此外，一个位大概等效电容量大概是17fF，对于一个128M的DRAM存储器来说，大概可以提供总共2.2μF的电容量。这对于作为逻辑芯片20的稳压电容器是足够的。

据此，所有存储器胞Mij的电容器Cij的两端便会施加不同的电压，以构成不同的电容器配置。此外，第一与第二电容器电压可以通过不同的连接方式来与逻辑芯片20连接，以构成逻辑芯片20的稳压电容器。以下将进一步地说明不同的电容器配置的电压施加方式。

图3A至图3H是根据本发明实施方式所例示的使用存储器胞来架构电容器的结构示意图。

图3A例示一个正常操作下的DRAM结构的示意图。如图3A所示，该结构例示图2所示的位线BL1、/BL1之一部分来做说明，该结构具有位线均衡与预充电电路102以及感测放大器SA。位线均衡与预充电电路102以及感测放大器SA由位线BL1、/BL1上的所有存储器胞Mi1(i＝1～n)共用。位线均衡与预充电电路102的输出耦接到位线BL1、/BL1。感测放大器SA的输入则耦接到位线BL1、/BL1。

存储器胞M11包括做为开关的晶体管TR11与电容器C11，其中存储器胞M11的晶体管TR11的控制端(如栅极)耦接到字线WL1，晶体管TR11的第一端(如第一源极/漏极端)耦接到第一位线BL1，晶体管TR11的第二端(如第二源极/漏极端)耦接到电容器C11的第一端，电容器C11的第二端耦接到存储器板电压VPLT。存储器板电压VPLT基板上是一个固定的电压。

此外，存储器胞Mn1包括做为开关的晶体管TRn1与电容器Cn1，其中存储器胞Mn1的晶体管TRn1的控制端(如栅极)耦接到字线WLn，晶体管TRn1的第一端(如第一源极/漏极端)耦接到互补位线/BL1，晶体管TRn1的第二端(如第二源极/漏极端)耦接到电容器Cn1的第一端，电容器Cn1的第二端也是耦接到存储器板电压VPLT。

如图3A所示，在存储器阵列30为属于被使用的存储器块元时，则在对存储器阵列30进行编程或抹除时，字线的其中一条会被选择(致能)，此时，位线均衡与预充电电路102基于致能信号VEQ(例如高电平)而被致能，而感测放大器SA基于致能信号SAEN(例如低电平)而被禁能。以字线WL1被选择的情况

为例，在位线均衡与预充电电路102致能的情况下，预充电电压VBLP便提供给位线BL1，以对位线BL1进行预充电，预充电电压VBLP例如是第一操作电压(高电压)VPP的一半。之后，在对存储器胞M11的电容器C11进行充电，以存储数据。

另一方面，当要对存储器胞M11进行读取时，选择字线WL1，对位线BL1施加位线读取电压，通过致能信号SAEN将感测放大器SA致能。由此，感测放大器SA可以从位线BL1读取出存储器胞M11进行存储数据的感测与放大，并送出感测信号VSA。

但是，如图3B～图3H所示，在存储器阵列30为属于未使用的存储器块元时，本发明实施上通过位线均衡与预充电电路102、感测放大器SA或直接从位线BLj或/BLj等方式来提供第二电容器电压，以架构出不同的电容器。此外，为了简化说明，在图3B～图3H中仅例示位线均衡与预充电电路102和感测放大器SA上侧与下侧各一个存储器胞，但在各图下方中的等效电路图中则可理解为上下侧的电容器。此外，以下的说明例中均使用位线BL、/BL1上的存储器胞M11、Mn1来说明，其他位线上的架构也是相同的方式来设置，故省略其说明。

如图3B所示，在此架构下，存储器阵列30中的所有位线WLi(i＝1～n)都被致能(例如施加可以导通晶体管TR11、TRn1的电压VPP(高电平))，故每个存储器胞Mn1的电容器Cn1都可以耦接到相应的位线BL1、/BL1。此外，如果位线WLi上存在有不良位的存储器胞时，则该条位线WLi不会被致能。此外，存在有不良位的存储器胞的位线WLi也可以使用冗余字线

在图3B所示的架构中，存储器阵列30中的所有的感测放大器SA都被禁能，例如在致能信号SAEN的端子施加第二操作电压VSS(低电平)。此外，存储器阵列30中的所有的位线均衡与预充电电路102都被致能(例如以第一操作电压VDD(高电平)施加到致能信号VEQ的端子)，亦即图中位线均衡与预充电电路102内的所有晶体管都被导通。在此，第一操作电压VDD是指存储器阵列30操作时的高电平电压，第二操作电压VSS是指存储器阵列30操作时的低电平电压。第一操作电压VDD与第二操作电压VSS例如是固定的电源线。电压VPP则可以通过未图示电压产生器来生成致能字线WLi的电压。

此时，位线均衡与预充电电路102例如接收预充电电压VBLP，并提供给位线BL1、/BL1。如此，施加在电容器C11的第一电容器电压为电压VPLT，施加在电容器C11的第二电容器电压为电压VBLP。施加在电容器Cn1的第一电容器电压为电压VPLT，施加在电容器C11的第二电容器电压为电压VBLP。同理，所有电容器Ci1(i＝1～n)都以相同的方式施加电压。在此架构下，其等效电路图如图3B下方所示，位线均衡与预充电电路102和感测放大器SA上侧的所有电容器构成电容器Ceq1，下侧的所有电容器构成电容器Ceq2。两电容器Ceq1、Ceq2成为并联配置，且各电容器Ceq1、Ceq2两端的电压为存储器板电压VPLT和预充电电压VBLP。

在图3C所示的架构中，与图3B类似，存储器阵列30中的所有的感测放大器SA都被禁能，所有的位线均衡与预充电电路102都被致能。此时，位线均衡与预充电电路102在预充电电压VBLP的端子接收第二操作电压VSS(低电平)，并提供给位线BL1、/BL1。如此，施加在电容器C11、Cn1的第一电容器电压为存储器板电压VPLT，施加在电容器C11的第二电容器电压为第二操作电压VSS。同理，所有电容器Ci1(i＝1～n)都以相同的方式施加电压。在此架构下，其等效电路图如图3C下方所示，位线均衡与预充电电路102和感测放大器SA上侧的所有电容器构成电容器Ceq1，下侧的所有电容器构成电容器Ceq2。两电容器Ceq1、Ceq2成为并联配置，且各电容器Ceq1、Ceq2两端的电压为存储器板电压VPLT和第二操作电压VSS。

在图3D所示的架构中，与图3B类似，存储器阵列30中的所有的感测放大器SA都被禁能，所有的位线均衡与预充电电路102都被致能。此时，位线均衡与预充电电路102在预充电电压VBLP的端子接收一固定电压V-fix(任意值)，并提供给位线BL1、/BL1。固定电压V-fix例如是在第一操作电压VDD与第二操作电压VSS之间的电压值。如此，施加在电容器C11的第一电容器电压为存储器板电压VPLT，施加在电容器C11的第二电容器电压为固定电压V-fix。同理，所有电容器Ci1(i＝1～n)都以相同的方式施加电压。在此架构下，其等效电路图如图3D下方所示，位线均衡与预充电电路102和感测放大器SA上侧的所有电容器构成电容器Ceq1，下侧的所有电容器构成电容器Ceq2。两电容器Ceq1、Ceq2成为并联配置，且各电容器Ceq1、Ceq2两端的电压为存储器板电压VPLT和固定电压V-fix。

在图3E所示的架构中，与图3B类似，存储器阵列30中的所有的感测放大器SA和所有的位线均衡与预充电电路102都被禁能。此时，在位线BL1、/BL1施加第二操作电压VSS。如此，施加在电容器C11的第一电容器电压为存储器板电压VPLT，施加在电容器C11的第二电容器电压为第二操作电压VSS。同理，所有电容器Ci1(i＝1～n)都以相同的方式施加电压。在此架构下，其等效电路图如图3E下方所示，位线均衡与预充电电路102和感测放大器SA上侧的所有电容器构成电容器Ceq1，下侧的所有电容器构成电容器Ceq2。两电容器Ceq1、Ceq2成为并联配置，且各电容器Ceq1、Ceq2两端的电压为存储器板电压VPLT和第二操作电压VSS。

在图3F所示的架构中，与图3E类似，存储器阵列30中的所有的感测放大器SA和所有的位线均衡与预充电电路102都被禁能(致能信号VEQ、SAEN的端子都施加第二操作电压VSS)。此时，在位线BL1、/BL1施加固定电压V-fix(任意值)。固定电压V-fix例如是在第一操作电压VDD与第二操作电压VSS之间的电压值。如此，施加在电容器C11的第一电容器电压为存储器板电压VPLT，施加在电容器Cn1的第二电容器电压为固定电压V-fix。同理，所有电容器Ci1(i＝1～n)都以相同的方式施加电压。在此架构下，其等效电路图如图3F下方所示，位线均衡与预充电电路102和感测放大器SA上侧的所有电容器构成电容器Ceq1，下侧的所有电容器构成电容器Ceq2。两电容器Ceq1、Ceq2成为并联配置，且各电容器Ceq1、Ceq2两端的电压为存储器板电压VPLT和固定电压V-fix。

在图3G所示的架构中，存储器阵列30中的所有的感测放大器SA被禁能(致能信号SAEN的端子都施加第二操作电压VSS)，且所有的位线均衡与预充电电路102都被致能(致能信号VEQ的端子施加第一操作电压VDD)，但预充电电压VBLP的端子为开路OPEN。此时，在位线BL1、/BL1会耦接在一起。此外，第一电容器电压更分成第一存储器板电压VPLT-E和第二存储器板电压VPLT-O，在此以奇数字线的电容器的一端耦接到第一存储器板电压VPLT-O并且偶数字线的电容器的一端耦接到第二存储器板电压VPLT-E，当然也可以采用其他的方式来进行分割。同理，所有电容器Ci1(i＝1～n)都以相同的方式施加电压。在此架构下，其等效电路图如图3G下方所示，位线均衡与预充电电路102和感测放大器SA上侧的所有电容器构成电容器Ceq1，下侧的所有电容器构成电容器Ceq2。两电容器Ceq1、Ceq2成为串联配置，且串联后的电容器两端的电压为第一存储器板电压VPLT-E和第二存储器板电压VPLT-O。在此模式下，可以通过感测放大器SA来分隔不同的存储器板电压VPLT。此架构适于高电压操作环境。

在图3H所示的架构中，与图3E类似，存储器阵列30中的所有的感测放大器SA被致能(致能信号SAEN的端子都施加第一操作电压VDD)，且所有的位线均衡与预充电电路102都被禁能(致能信号VEQ的端子都施加第二操作电压VSS)。此时，感测放大器SA会感测并放大位线BL1、/BL1的电压，并输出感测电压VSA。如此，施加在电容器C11的第一电容器电压为存储器板电压VPLT，施加在电容器C11的第二电容器电压为感测电压VSA。同理，所有电容器Ci1(i＝1～n)都以相同的方式施加电压。在此架构下，其等效电路图如图3H下方所示，位线均衡与预充电电路102和感测放大器SA上侧的所有电容器构成电容器Ceq1，下侧的所有电容器构成电容器Ceq2。两电容器Ceq1、Ceq2成为串联配置，且电容器Ceq1两端的电压为存储器板电压VPLT和感测电压VSA，电容器Ceq2两端的电压为存储器板电压VPLT和第二操作电压VSS。

此外，根据本发明实施方式，存储器芯片10会包括未使用存储器块元以及有使用存储器块元。为了区分存储器芯片10的未使用与有使用存储器块元，在存储器芯片10和逻辑芯片20之间的连接可以采用熔丝、金属线等来加以区分。例如，存储器块元都通过特定熔丝图案来连接到逻辑芯片20，当该存储器块元是未使用存储器块元且使用作为逻辑芯片20的稳压电容器时，可以将熔丝图案保留不切断，以提供存储器芯片10和逻辑芯片20之间上述第一电容器电压与第二电容器电压的连接。此外，也可以提供一暂存器，用来存储哪些存储器块元是作为存储器，哪些存储器块元是作为稳压电容器之用。

综上所述，根据本发明实施方式，其利用存储器芯片中的未使用存储器块元来构成逻辑芯片用的稳压电容器。由此，逻辑芯片的尺寸可以缩小，也可以有效使用存储器芯片中的未使用存储器块元。

Claims (16)

1.一种具有可调式稳压电容器的堆叠式存储器，包括：

逻辑芯片；以及

存储器芯片，与所述逻辑芯片的大小一致，具有多个块元，其中所述多个块元的至少一个为未使用存储器块元，

其中所述未使用存储器块元包括存储器阵列，所述存储器阵列包括多条字线、多条位线、多个存储器胞分别形成在所述多条字线与多条位线的交叉处的多个存储器胞、多个位线均衡与预充电电路以及多个感测放大器，

所述多个存储器胞的每一个包括晶体管与电容器，

所述多条字线全部被致能，

所述电容器的一端耦接到第一电容器电压，另一端经由所述晶体管耦接到提供给各所述位线的第二电容器电压，

所述第一电容器电压与所述第二电容器电压分别经由第一连接路径与第二连接路径，与所述逻辑芯片连接，

通过控制所述第一电容器电压与所述第二电容器电压，以形成所述逻辑芯片的稳压电容器。

2.如权利要求1所述的具有可调式稳压电容器的堆叠式存储器，其中所述第一电容器电压为存储器板电压，所述第二电容器电压为提供到各所述位线的电压，及

所述未使用存储器块元在第一操作电压与第二操作电压下进行运作，第一操作电压为高于第二操作电压的高电平电压，第二操作电压为低电平电压。

3.如权利要求2所述的具有可调式稳压电容器的堆叠式存储器，其中所述多个位线均衡与预充电电路通过所述第一操作电压而被致能，以提供预充电电压、所述第二操作电压与固定电压的其中一个至所述各位线，以作为所述第二电容器电压，及

所述多个感测放大器通过所述第二操作电压而被禁能，

由此所述稳压电容器被架构为两端电压为所述存储器板电压与所述预充电电压、所述存储器板电压与所述第二操作电压以及所述存储器板电压与固定电压的电容器的其中一种并联配置。

4.如权利要求2所述的具有可调式稳压电容器的堆叠式存储器，其中所述多个感测放大器以及所述多个位线均衡与预充电电路均通过所述第二操作电压而被禁能，

各所述位线施加所述第二操作电压或固定电压，

由此所述稳压电容器被架构为两端电压为所述存储器板电压与第二操作电压，或所述存储器板电压与所述固定电压的电容器的并联配置。

5.如权利要求2所述的具有可调式稳压电容器的堆叠式存储器，其中所述多个感测放大器通过所述第一操作电压而被致能，且所述多个位线均衡与预充电电路通过所述第二操作电压被禁能，及

由此所述稳压电容器被架构为两端电压为所述存储器板电压与各所述多个感测放大器的感测电压的电容器以及两端电压为所述存储器板电压与第二操作电压的电容器的串联配置。

6.如权利要求2所述的具有可调式稳压电容器的堆叠式存储器，其中所述多个位线均衡与预充电电路通过所述第一操作电压被致能，且所述多个感测放大器通过所述第二操作电压而被禁能，

所述多个位线均衡与预充电电路的接收预充电电压的端子为开路，

所述第一电容器电压还包括至少第一存储器板电压与第二存储器板电压，

所述多个电容器的一部分的所述一端耦接到所述第一存储器板电压，所述多个电容器的其余部分的所述一端耦接到所述第二存储器板电压，

由此所述稳压电容器被架构为两端电压为所述第一存储器板电压与所述第二存储器板电压的串联配置。

7.如权利要求1所述的具有可调式稳压电容器的堆叠式存储器，其中所述第一连接路径与所述第二连接路径是从所述逻辑芯片以绕线方式连接到所述未使用存储器块元上的第一探针接垫与第二探针接垫来连接。

8.如权利要求1所述的具有可调式稳压电容器的堆叠式存储器，其中所述第一连接路径与所述第二连接路径是从所述逻辑芯片以硅穿孔方式连接到所述未使用存储器块元。

9.一种堆叠式存储器的稳压电容器的设定方法，所述堆叠式存储器逻辑芯片；以及存储器芯片，与所述逻辑芯片的大小一致，具有多个块元，其中所述多个块元的至少一个为未使用存储器块元，其中所述未使用存储器块元包括存储器阵列，所述存储器阵列包括多条字线、多条位线、多个存储器胞分别形成在所述多条字线与多条位线的交叉处的多个存储器胞、多个位线均衡与预充电电路以及多个感测放大器，所述多个存储器胞的每一个包括晶体管与电容器，

所述设定方法包括：

将所述多条字线全部致能；

将所述电容器的一端耦接到第一电容器电压，另一端经由所述晶体管耦接到提供给各所述位线的第二电容器电压；

将所述第一电容器电压与所述第二电容器电压分别经由第一连接路径与第二连接路径，与所述逻辑芯片连接；

通过控制所述第一电容器电压与所述第二电容器电压，以形成所述逻辑芯片的稳压电容器。

10.如权利要求9所述的堆叠式存储器的稳压电容器的设定方法，其中所述第一电容器电压为存储器板电压，所述第二电容器电压为提供到各所述位线的电压，及

以第一操作电压与第二操作电压下运作所述未使用存储器块元，其中第一操作电压为高于第二操作电压的高电平电压，第二操作电压为低电平电压。

11.如权利要求10所述的堆叠式存储器的稳压电容器的设定方法，还包括：

以所述第一操作电压，将所述多个位线均衡与预充电电路致能，以提供预充电电压、所述第二操作电压与固定电压的其中一个至所述各位线，以作为所述第二电容器电压；

以所述第二操作电压，将所述多个感测放大器禁能；以及

由此所述稳压电容器被架构为两端电压为所述存储器板电压与所述预充电电压、所述存储器板电压与所述第二操作电压以及所述存储器板电压与固定电压的电容器的其中一种并联配置。

12.如权利要求10所述的堆叠式存储器的稳压电容器的设定方法，还包括：

以所述第二操作电压，将所述多个感测放大器以及所述多个位线均衡与预充电电路进行禁能；

对各所述位线施加所述第二操作电压或固定电压；以及

由此所述稳压电容器被架构为两端电压为所述存储器板电压与第二操作电压，或所述存储器板电压与所述固定电压的电容器的并联配置。

13.如权利要求10所述的堆叠式存储器的稳压电容器的设定方法，还包括：

通过所述第一操作电压，将所述多个感测放大器致能；

通过所述第二操作电压，将所述多个位线均衡与预充电电路被禁能；以及

由此所述稳压电容器被架构为两端电压为所述存储器板电压与各所述多个感测放大器的感测电压的电容器以及两端电压为所述存储器板电压与第二操作电压的电容器的串联配置。

14.如权利要求10所述的堆叠式存储器的稳压电容器的设定方法，还包括：

通过所述第一操作电压，将所述多个位线均衡与预充电电路致能；

通过所述第二操作电压，将所述多个感测放大器禁能；

将所述多个位线均衡与预充电电路的接收预充电电压的端子设为开路；

将所述第一电容器电压分成至少包括第一存储器板电压与第二存储器板电压，使所述多个电容器的一部分的所述一端耦接到所述第一存储器板电压，且所述多个电容器的其余部分的所述一端耦接到所述第二存储器板电压；以及

由此所述稳压电容器被架构为两端电压为所述第一存储器板电压与所述第二存储器板电压的串联配置。

15.如权利要求9所述的堆叠式存储器的稳压电容器的设定方法，其中所述第一连接路径与所述第二连接路径是从所述逻辑芯片以绕线方式连接到所述未使用存储器块元上的第一探针接垫与第二探针接垫来连接。

16.如权利要求9所述的堆叠式存储器的稳压电容器的设定方法，其中所述第一连接路径与所述第二连接路径是从所述逻辑芯片以硅穿孔方式连接到所述未使用存储器块元。