CN119298912B - 一种基于流水线结构的并行放大量化adc - Google Patents
一种基于流水线结构的并行放大量化adc Download PDFInfo
- Publication number
- CN119298912B CN119298912B CN202411828656.2A CN202411828656A CN119298912B CN 119298912 B CN119298912 B CN 119298912B CN 202411828656 A CN202411828656 A CN 202411828656A CN 119298912 B CN119298912 B CN 119298912B
- Authority
- CN
- China
- Prior art keywords
- quantization
- adc
- amplification
- sub
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013139 quantization Methods 0.000 title claims abstract description 146
- 230000003321 amplification Effects 0.000 claims abstract description 58
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 58
- 238000005070 sampling Methods 0.000 claims description 22
- 239000003990 capacitor Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 4
- 229920005994 diacetyl cellulose Polymers 0.000 description 12
- WOWHHFRSBJGXCM-UHFFFAOYSA-M cetyltrimethylammonium chloride Chemical compound [Cl-].CCCCCCCCCCCCCCCC[N+](C)(C)C WOWHHFRSBJGXCM-UHFFFAOYSA-M 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
本发明属于数字模拟混合集成电路领域，具体涉及一种基于流水线结构的并行放大量化ADC。本发明采用闭环级间放大器作为级间放大器，级间放大器相应的次级量化子ADC采用并行放大量化子ADC，构成整个流水线ADC的架构，其次级量化时序以并行放大量化子ADC中的CTADC执行低功耗、低精度的量化任务，而高精度的量化任务由DTADC完成。本发明中次级量化时序改变了通常在级间放大器完全建立后的离散时间量化，增加一部分的连续时间量化，让放大和量化并行进行，大大提高了速度，兼顾功耗和精度；并且本发明还可以级联f级的级间放大器和次级并行放大量化子ADC，构成f+2级的流水线结构，以达成更高的性能诉求。
Description
技术领域
本发明属于数字模拟混合集成电路领域，具体涉及一种基于流水线结构的并行放大量化ADC。
背景技术
流水线ADC是一种常用的ADC结构，可以同时兼顾高速度和高精度的要求。这种结构将多位的长时间的高精度量化拆分成流水线形式的多级低精度短时间量化，并用级间放大器连接各级，逐级放大低精度短时间量化后的量化残差。
当前的流水线结构ADC已经发展出了多种混合架构，不仅限于基本的流水线-FLASHADC，还有流水线-逐次逼近ADC等结构。由于FLASHADC硬件开销大的特点，传统的流水线ADC的单级量化位数都比较少，级间放大倍数也不会很大，这也就意味着量化和放大时间都比较短。但是在混合架构ADC中，比如逐次逼近ADC，其硬件开销和功耗都很小，每级的量化位数便不再局限于1.5位或2、3位，可以是更多位、更长时间的量化。级间放大倍数也因此提高，级间放大时间也会增加。
在流水线ADC中，级间放大时后级处于采样过程，也就是说在放大过程中，后级子ADC（次级）不能执行量化操作。对于较长的放大时间，这部分速度损失是十分浪费的。
发明内容
针对上述存在的问题或不足，为解决现有流水线ADC在放大过程中次级不能执行量化导致速度损失的问题，本发明提供了一种基于流水线结构的并行放大量化ADC，对级间放大后再进行量化的时序进行了优化，并行放大量化时序，缩短了次级ADC的总工作时长。
一种基于流水线结构的并行放大量化ADC，包括依次级联的第一级子ADC、级间放大器和次级并行放大量化子ADC。
所述第一级子ADC为任意结构的ADC。
所述级间放大器使用闭环级间放大器，且满足放大精度随着放大时间变长而变高，使得该级子ADC可以随着放大精度变高，连续进行从低位到高位不断提升精度的量化。
所述次级并行放大量化子ADC为并行放大量化的子ADC，该形式的子ADC由一个连续时间量化CTADC和一个离散时间量化DTADC组成，其次级量化时序采用CTADC执行放大时的量化任务和DTADC执行放大结束后的量化任务。其中，连续时间量化是指在第二级采样时对连续变化的电压量化；离散时间量化是指在第二级采样完成后对得到的不变的离散电压量化。
进一步的，所述次级并行放大量化子ADC由CTADC和DTADC组成，CTADC和DTADC中各包含一个电容阵列DAC，两者相较而言，CTADC的电容阵列DAC容值较小、精度较低，因此速度更快、功耗更低。CTADC在级间放大器放大过程中对连续变化的输入信号完成次级子ADC的低位量化部分任务，DTADC在级间放大器结束放大后对离散稳定的输入信号完成次级子ADC剩余高位量化任务；整个次级子ADC量化过程的前M位为低位，共K位，第K-M位为高位，其中K>M≥1。
DTADC的采样和量化过程建立在一个不受CTADC量化影响的高精度大电容阵列DAC上，而CTADC的量化过程建立在一个低精度小电容阵列上。其中，由于电容失配和kT/C噪声对ADC精度限制条件约束了两个电容阵列DAC的单位电容的大小，高精度大电容阵列DAC需满足次级全部K位量化精度；低精度小电容阵列DAC仅需满足次级并行放大量化子ADC中K位量化的前M位CTADC量化需要的精度。
在第一级子ADC量化完成后，级间放大器放大第一级子ADC的量化残差电压至次级并行放大量化子ADC，DTADC开始采样；级间放大器经过CT精度建立时间后，CTADC开始CT量化。级间放大器结束放大后，CTADC将量化结果加载到DTADC上，DTADC开始进行DT量化。
为了同时保证高精度和低功耗的要求，如果所述次级并行放大量化子ADC由CTADC执行全部的量化任务，由于两个ADC之间存在失配，则会恶化次级并行放大量化子ADC的精度；同时由于要CTADC执行全部量化，则CTADC需要使用满足次级全部K位量化的高精度电容阵列DAC，无法降低功耗；另外，级间放大器一直处于放大状态会增加功耗，所以CTADC只执行低位量化任务，而级间放大器放大到次级子ADC所需精度后就可以进入复位状态以不增加功耗；次级并行量化子ADC在级间放大器结束放大后便可以进行精度更高的DT量化了。
进一步的，所述DTADC和CTADC的结合形式为隔离电容连接。
进一步的，所述DTADC和CTADC的结合形式为先后关断的采样开关。
进一步的，所述DTADC和CTADC的结合形式为四输入比较器的共享。
进一步的，所述次级并行放大量化子ADC后，还依次级联f级的级间放大器和次级并行放大量化子ADC，构成f+2级的流水线结构的并行放大量化ADC。
综上所述，本发明采用闭环级间放大器作为级间放大器，级间放大器相应的次级量化子ADC采用并行放大量化子ADC；而并行放大量化子ADC以CTADC执行低功耗、低精度的量化任务，高精度的量化任务由DTADC完成；进而构成整个流水线ADC的架构。本发明中次级量化时序改变了通常在级间放大器完全建立后的离散时间量化，增加一部分的连续时间量化，让放大和量化并行进行，大大提高了速度，兼顾功耗和精度；并且本发明还可以级联f级的级间放大器和次级并行放大量化子ADC，构成f+2级的流水线结构，以达成更高的性能诉求。
附图说明
图1为本发明的结构框图。
图2为传统的次级量化时序。
图3本发明次级并行放大量化子ADC的次级量化时序。
图4为本发明实施例1的次级并行放大量化子ADC结构。
图5为本发明实施例2的次级并行放大量化子ADC结构。
图6为本发明实施例3的次级并行放大量化子ADC结构。
附图标记：第一级子ADC-100，级间放大器-101，次级并行放大量化子ADC-102，放大时间-200，量化时间-201，CT精度建立时间-300，CT量化时间-301，DT量化时间-302，CT-DT隔离电容-401，CTADC-402，DTADC-403，采样开关-404，CT采样开关-501，四输入比较器-601，CT量化的电容阵列DAC-602，DT量化的电容阵列DAC-603。
具体实施方式
下面结合附图和实施例对本发明做进一步的详细说明。
本发明提供了一种基于流水线结构的并行放大量化ADC，整体结构框图如图1所示：包括依次级联的第一级子ADC100、级间放大器101（RA）和次级并行放大量化子ADC102。
所述次级并行放大量化子ADC102由CTADC和DTADC组成。次级量化时序由CT精度建立时间、CT量化时间和DT量化时间三部分构成，如图3所示，为输入电压和时间的关系。
在CT精度建立时间300的这段时间内，级间放大器完成连续时间CT量化所需的M位放大精度；事实上，CTADC并不需要等待放大器建立M位精度再开始量化，只需要保证在当前进行的第n位量化时，n位精度已经建立完成即可。之后，级间放大器会在CT量化时间内继续放大，同步的，M位CT量化一起进行。在CT量化结束后，级间放大器完成K位精度的放大；由于此时已经量化完成了M位，因此可以直接依照CT量化结果进行K-M位的离散时间DT量化。
而传统的次级量化时序，如图2所示，由放大时间200和量化时间201两部分时间组成。次级ADC需要等待级间放大器完全放大到第二级量化所需的精度之后才开始量化。
实施例1
一种基于流水线结构的并行放大量化ADC，CTADC和DTADC的具体结合形式如图4所示，为隔离电容连接，图中只展示了单端结构；由级间放大器101，CT-DT隔离电容401，M位的CTADC402，K-M位的DTADC403，DAC切换逻辑和采样开关404构成。级间放大器101的输出经由采样开关404连接K-M位的DTADC403的输入，同时经由CT-DT隔离电容401连接M位的CTADC402的输入。
实施例2
一种基于流水线结构的并行放大量化ADC，CTADC和DTADC的具体结合形式如图5所示，为先后关断的采样开关，图中只展示了单端结构；由级间放大器101，CT采样开关501，M位的CTADC402，K-M位的DTADC403，DAC切换逻辑，采样开关404构成。级间放大器101的输出经由采样开关404连接K-M位的DTADC403的输入，同时经由CT采样开关501连接M位的CTADC402的输入，CT采样开关501在M位精度完全建立后关断。
实施例3
一种基于流水线结构的并行放大量化ADC，CTADC和DTADC的具体结合形式如图6所示，为四输入比较器的共享，该结构只展示了单端结构；由级间放大器101，DT量化的电容阵列DAC603，DAC切换逻辑，四输入比较器601，CT量化的电容阵列DAC602和采样开关404构成。级间放大器101的输出经由采样开关404连接DT量化的电容阵列DAC603的输入。DT量化的电容阵列DAC603，四输入比较器601和CT量化的电容阵列DAC602共同构成了CTADC；DT量化的电容阵列DAC603和四输入比较器601共同构成了DTADC。
以上3种实施例基于流水线结构的并行放大量化ADC，在工作时序中，首先级间放大器101开始放大，直到完成CT精度放大后，M位的CTADC开始量化操作，级间放大器101继续放大。在级间放大器101完成CT量化时间301时间内的放大后，经过码值加载，将M位的CTADC的量化结果转移到K-M位的DTADC上，并在DT量化时间302的时间内K-M位的DTADC继续完成量化。
对于传统的次级量化时序，将级间放大器放大K位精度需要的时间记为tamp，转换1位精度需要的时间tconv，那么为量化K位需要tamp+K*tconv。而本发明基于流水线结构的并行放大量化ADC，采用并行放大量化的次级量化时序，仅需要tamp+(K-M)*tconv。
通过以上实施例可见，本发明采用闭环级间放大器作为级间放大器，级间放大器相应的次级量化子ADC采用并行放大量化子ADC；采用并行放大量化子ADC中的CTADC执行低功耗、低精度的量化任务，而高精度的量化任务由DTADC完成的次级量化时序。本发明中次级量化时序改变了通常的在级间放大器完全建立后的离散时间量化，增加一部分的连续时间量化，让放大和量化并行进行，缩短了次级ADC的总工作时长，大大提高了速度，兼顾功耗和精度；并且本发明还可以级联f级的级间放大器和次级并行放大量化子ADC，构成f+2级的流水线结构，以达成更多、更高的流水线ADC性能和设计可能性。
Claims (6)
1.一种基于流水线结构的并行放大量化ADC，其特征在于：包括依次级联的第一级子ADC、级间放大器和次级并行放大量化子ADC；
所述第一级子ADC为任意结构的ADC；
所述级间放大器使用闭环级间放大器，且满足放大精度随着放大时间变长而变高；
所述次级并行放大量化子ADC由一个连续时间量化CTADC和一个离散时间量化DTADC组成，其次级量化时序采用CTADC执行放大时的量化任务和DTADC执行放大结束后的量化任务；其中，连续时间量化是指在第二级采样时对连续变化的电压量化；离散时间量化是指在第二级采样完成后对得到的不变的离散电压量化；
具体的，所述次级并行放大量化子ADC的CTADC和DTADC中各包含一个电容阵列DAC，两者相较而言，CTADC的电容阵列DAC容值较小、精度较低；CTADC在级间放大器放大过程中对连续变化的输入信号完成次级子ADC的低位量化部分任务，DTADC在级间放大器结束放大后对离散稳定的输入信号完成次级子ADC剩余高位量化任务；整个次级子ADC量化过程的前M位为低位，共K位，第K-M位为高位，K>M≥1；
在第一级子ADC量化完成后，级间放大器放大第一级子ADC的量化残差电压至次级并行放大量化子ADC，DTADC开始采样；级间放大器经过CT精度建立时间后，CTADC开始CT量化；级间放大器结束放大后，CTADC将量化结果加载到DTADC上，DTADC开始进行DT量化。
2.如权利要求1所述基于流水线结构的并行放大量化ADC，其特征在于：所述其次级量化时序由CT精度建立时间、CT量化时间和DT量化时间三部分构成；
在CT精度建立时间的这段时间内，级间放大器完成连续时间CT量化所需的M位放大精度；之后，级间放大器在CT量化时间内继续放大，同步的，M位CT量化一起进行；在CT量化结束后，级间放大器完成K位精度的放大，然后直接依照CT量化结果进行K-M位的离散时间DT量化。
3.如权利要求1所述基于流水线结构的并行放大量化ADC，其特征在于：所述DTADC和CTADC的结合形式为隔离电容连接。
4.如权利要求1所述基于流水线结构的并行放大量化ADC，其特征在于：所述DTADC和CTADC的结合形式为先后关断的采样开关。
5.如权利要求1所述基于流水线结构的并行放大量化ADC，其特征在于：所述DTADC和CTADC的结合形式为四输入比较器的共享。
6.如权利要求1所述基于流水线结构的并行放大量化ADC，其特征在于：所述次级并行放大量化子ADC后，还依次级联f级的级间放大器和次级并行放大量化子ADC，f≥1，构成f+2级流水线结构的并行放大量化ADC。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202411828656.2A CN119298912B (zh) | 2024-12-12 | 2024-12-12 | 一种基于流水线结构的并行放大量化adc |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202411828656.2A CN119298912B (zh) | 2024-12-12 | 2024-12-12 | 一种基于流水线结构的并行放大量化adc |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN119298912A CN119298912A (zh) | 2025-01-10 |
| CN119298912B true CN119298912B (zh) | 2025-02-25 |
Family
ID=94161545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202411828656.2A Active CN119298912B (zh) | 2024-12-12 | 2024-12-12 | 一种基于流水线结构的并行放大量化adc |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN119298912B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116915249A (zh) * | 2023-07-21 | 2023-10-20 | 西安电子科技大学重庆集成电路创新研究院 | 具有级间增益补偿的高精度逐次逼近型模数转换器 |
| CN119030543A (zh) * | 2024-08-05 | 2024-11-26 | 西安电子科技大学 | 高速流水线时间量化模数转换器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE793746A (fr) * | 1972-01-11 | 1973-07-09 | Sercel Rech Const Elect | Amplificateur d'echantillons de signaux analogiques avec reglage de gain automatique |
| CN101247125B (zh) * | 2007-12-07 | 2011-06-29 | 武汉芯泰科技有限公司 | 可动态配置自重构流水线模数转换器 |
| CN114900188B (zh) * | 2022-04-15 | 2025-04-15 | 中国电子科技集团公司第五十八研究所 | 一种连续/离散混合结构带通Sigma-Delta ADC |
| CN115473533B (zh) * | 2022-11-14 | 2023-02-03 | 湖南毂梁微电子有限公司 | Flash-sar adc转换方法及电路 |
| CN116192138A (zh) * | 2023-01-30 | 2023-05-30 | 西安电子科技大学 | 一种部分交织高速逐次逼近-流水线型模数转换器 |
| CN115987290A (zh) * | 2023-02-09 | 2023-04-18 | 南京中科微电子有限公司 | 一种全动态的Delta-Sigma调制器电路 |
-
2024
- 2024-12-12 CN CN202411828656.2A patent/CN119298912B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116915249A (zh) * | 2023-07-21 | 2023-10-20 | 西安电子科技大学重庆集成电路创新研究院 | 具有级间增益补偿的高精度逐次逼近型模数转换器 |
| CN119030543A (zh) * | 2024-08-05 | 2024-11-26 | 西安电子科技大学 | 高速流水线时间量化模数转换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN119298912A (zh) | 2025-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107395206B (zh) | 带反馈提前置位逐次逼近型数模转换器及相应的Delta-SigmaADC架构 | |
| US7978117B2 (en) | Multi-stage dual successive approximation register analog-to-digital convertor and method of performing analog-to-digital conversion using the same | |
| US7339512B2 (en) | Analog-to-digital converter without track-and-hold | |
| CN111654285B (zh) | 一种pipelined SAR ADC电容失配和增益误差的数字后台校准方法 | |
| US9467161B1 (en) | Low-power, high-speed successive approximation register analog-to-digital converter and conversion method using the same | |
| US8629797B2 (en) | Switched capacitor circuit and stage circuit for AD converter | |
| US9900023B1 (en) | Multi-stage delta-sigma pipelined successive approximation register analog-to-digital converter | |
| CN107395201B (zh) | 一种基于电压域与时域结合量化的流水线逐次逼近adc | |
| CN115801003B (zh) | 一种多步模数转换器及其实现方法 | |
| KR20060052937A (ko) | 공간 효율적 저전력 주기적 ａ／ｄ 변환기 | |
| CN111464186A (zh) | 一种高速Pipeline-SAR型的模数转换电路 | |
| CN104320141B (zh) | 一种低功耗12位流水线式逐次逼近模数转换器 | |
| CN116366061A (zh) | 一种基于交换负载电容的流水线型逐次逼近模数转换器 | |
| CN104682958B (zh) | 一种带噪声整形的并行逐次逼近模数转换器 | |
| Wang et al. | 10.6 A 150KHz-BW 15-ENOB incremental zoom ADC with skipped sampling and single buffer embedded noise-shaping SAR quantizer | |
| CN115425983A (zh) | 一种高精度mash型高阶噪声整形模数转换器 | |
| CN119298912B (zh) | 一种基于流水线结构的并行放大量化adc | |
| CN118783966A (zh) | 基于高转换速率环形放大器的高精度射频直采模数转换器 | |
| Baek et al. | A 600-MS/s, 65-dB SNDR, 75-MHz BW Time-Interleaved Noise-Shaping SAR ADC | |
| CN113765523B (zh) | 一种时域量化的高速流水线adc电路 | |
| CN115149948B (zh) | 一种具有高线性度特性的Pipelined SAR ADC | |
| CN116192138A (zh) | 一种部分交织高速逐次逼近-流水线型模数转换器 | |
| WO2021137686A1 (en) | Interfacing circuit and analog to digital converter for battery monitoring applications and a method thereof | |
| US7948410B2 (en) | Multibit recyclic pipelined ADC architecture | |
| Zhang et al. | An 83.6 dB-SNDR 101.6 dB-SFDR 4 th-Order Noise-Shaping SAR with 2 nd-Order Nonlinearity Error Shaping |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |