CN119182391A - 一种实现高压自举的结构 - Google Patents
一种实现高压自举的结构 Download PDFInfo
- Publication number
- CN119182391A CN119182391A CN202411100878.2A CN202411100878A CN119182391A CN 119182391 A CN119182391 A CN 119182391A CN 202411100878 A CN202411100878 A CN 202411100878A CN 119182391 A CN119182391 A CN 119182391A
- Authority
- CN
- China
- Prior art keywords
- voltage
- pad
- low
- area
- side reference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 claims abstract description 19
- 230000003071 parasitic effect Effects 0.000 claims abstract description 15
- 238000000926 separation method Methods 0.000 claims abstract description 6
- 238000010586 diagram Methods 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种实现高压自举的结构，可应用于高压驱动芯片中，解决了现有结构导通电阻大、成本高等问题。该发明结构内部至少包含两类晶粒，分别为第一类型晶粒和第二类型晶粒，其中，第一类型晶粒包含低压区、一个或一个以上的高压区，及介于高压区与低压区之间的隔离环，低压区的信号通过高压电平移位电路传递到高压区；第二类型晶粒也包含低压区、一个或一个以上的高压区，及介于高压区与低压区之间的隔离环，高压区与低压区之间具有寄生高压二极管。第一类型晶粒高压区的高侧参考电源焊盘、高侧参考地焊盘、高侧输出焊盘分别与第二类型晶粒高压区的高侧参考电源焊盘、高侧参考地焊盘、高侧输入焊盘通过封装打线一一连接。
Description
技术领域
本发明涉及集成电路领域。更具体地，但非限制性地，本发明涉及一种实现高压自举的结构。
背景技术
图1示出了两款现有高压驱动芯片的应用图，其中FAD6263是一种典型的单相高压驱动芯片、FAN73892M是一种典型的三相高压驱动芯片。从应用图中可以看出，对于单相高压驱动芯片的应用，见图1(a)，需要外置1路自举电路，包括1颗外置的高压二极管(Dboot)和1颗限流保护电阻(Rboot)；对于三相高压驱动芯片，见图1(b)，需要外置3路自举电路，包括3颗外置的高压二极管(D1/D2/D3)和3颗限流保护电阻(R1/R2/R3)。上述这种外置自举电路的方式，会带来成本增加、系统板面积增加、系统走线复杂等问题。
图2(a)示出了另一款现有高压驱动芯片L6387E的内部电路结构图，其内部集成的Bootstrap DRIVER(自举电路)可通过参考专利(CN106712473B)中的方法实现。但是，在该实现方法中，如图2(b)所示，自举电路复杂，且自举电流大小受控于LDMOS器件(LD1)，导致自举电阻较大，通常是百欧姆级别，如果刻意降低自举电阻，就需要增加LDMOS器件的尺寸，则会导致成本急剧增加。
图3示出了又一款高压驱动芯片2ED2106S06F的内部电路结构图，其内部集成的自举二极管(BS diode)是通过SOI(silicon-on-insulator)工艺实现。SOI工艺因其良好的隔离特性，可内部直接集成高压二极管器件。与上述采用LDMOS器件的方法相比，高压二极管属于双极型器件，导通能力更强，因此，该方法可保证较低的自举电阻，且不会有闩锁的风险。但SOI工艺相比于传统体硅工艺，成本增加，并且散热较差。
发明内容
本发明提出了一种实现高压自举的结构，该结构内部至少包含两类晶粒，分别为第一类型晶粒和第二类型晶粒，其中，第一类型晶粒包含低压区、一个或一个以上的高压区，及介于高压区与低压区之间的隔离环，低压区的信号通过高压电平移位电路传递到高压区；第二类型晶粒也包含低压区、一个或一个以上的高压区，及介于高压区与低压区之间的隔离环，高压区与低压区之间具有寄生高压二极管。
第一类型晶粒的低压区至少包括一个电源焊盘和一个地焊盘，高压区至少包括一个高侧参考电源焊盘、一个高侧参考地焊盘和一个高侧输出焊盘。
第二类型晶粒低压区至少包括一个地焊盘，高压区至少包括一个高侧参考电源焊盘、一个高侧参考地焊盘、一个高侧输入焊盘和一个高侧输出焊盘；此外，高压区与低压区之间可形成寄生高压二极管，该寄生高压二极管的阳极与低压区的参考地焊盘连接、阴极与高压区的高侧参考电源焊盘连接。
第二类型晶粒低压区的地焊盘与第一类型晶粒低压区的电源焊盘可通过封装打线直接或间接相连；其中，间接相连是指第二类型晶粒低压区的地焊盘与第一类型晶粒低压区的电源焊盘之间可以有电阻或起开关作用的晶体管电路。
第一类型晶粒高压区的高侧参考电源焊盘、高侧参考地焊盘、高侧输出焊盘分别与第二类型晶粒高压区的高侧参考电源焊盘、高侧参考地焊盘、高侧输入焊盘通过封装打线一一连接。
第一类型晶粒低压区电源焊盘和地焊盘可作为最终高压驱动芯片的电源和地，第二类型晶粒高压区高侧参考电源焊盘、高侧参考地焊盘和高侧输出焊盘可作为最终高压驱动芯片的高侧电源、高侧地和高侧输出。
本发明使用双类型晶粒实现高压自举，与现有结构相比，具有如下优点：
(1)可在芯片内部实现高压自举的集成，解决了传统外置自举二极管及限流电阻带来的成本增加、系统板面积增加、系统走线复杂等问题；
(2)高压自举的实现使用的是内部高压寄生二极管，不增加工艺成本，相比于传统多子器件，如用LDMOS、JFET器件等，自举电阻显著降低，且无闩锁风险；
(3)该发明可使用体硅工艺，解决了SOI工艺成本高、热阻大的问题。
附图说明
图1a一种典型的单相高压驱动芯片FAD6263应用示意图；
图1b一种典型的三相高压驱动芯片FAN73892M应用示意图；
图2a高压驱动芯片L6387E的内部电路结构图；
图2b 参考专利CN106712473B实现高压自举(BOOTSTRAP DRIVER)的方法；
图3 高压驱动芯片2ED2106S06F的内部电路结构图；
图4 本发明双类型晶粒架构图；
图5 基于本发明双类型晶粒架构的一种实施方式剖面结构示例图；
图6 基于本发明双类型晶粒架构的一种实施方式打线示例图。
具体实施方式
图4为本发明双类型晶粒架构图。芯片内部包含两个类型的晶粒，分别是第一类型晶粒501和第二类型晶粒晶粒502，这两种类型的晶粒置于芯片内同一个基板500上。第一类型晶粒501中包括低压区503、高压区504A及介于高压区与低压区之间的隔离环507，尤其注意，高压区可以有多个。第一类型晶粒502中也包括低压区505、高压区506A及介于高压区与低压区之间的隔离环508，尤其注意，高压区可以有多个。
第一类型晶粒501中的低压区503内部至少包括一个“电源”焊盘509和一个“地”焊盘510，其高压区504A内部至少包括一个“高侧参考电源”焊盘512、一个“高侧参考地”焊盘514和一个“高侧输出”焊盘513。
第二类型晶粒502中的低压区505内部至少包括一个“地”焊盘511，其高压区506A内部至少包括一个“高侧参考电源”焊盘515、一个“高侧参考地”焊盘517、一个“高侧输出”焊盘516和一个“高侧输入”焊盘518。此外，高压区506A与低压区505之间可形成寄生高压二极管，该寄生高压二极管的阳极与低压区的“地”焊盘511连接、阴极与高压区的“高侧参考电源”焊盘515连接。
第二类型晶粒502低压区505的“地”焊盘511与第一类型晶粒501低压区503的“电源”焊盘509可通过封装打线直接或间接相连。其中，间接相连是指第二类型晶粒502低压区505的“地”焊盘511与第一类型晶粒501低压区503的“电源”焊盘509之间可以有电阻或起开关作用的晶体管电路。
第一类型晶粒501高压区504A的“高侧参考电源”焊盘512、“高侧参考地”焊盘514、“高侧输出”焊盘513分别与第二类型晶粒502高压区506A的“高侧参考电源”焊盘515、“高侧参考地”焊盘517、“高侧输入”焊盘518通过封装打线一一连接。
第一类型晶粒501低压区503“电源”焊盘509和“地”焊盘510可作为最终高压驱动芯片的电源和地。第二类型晶粒502高压区506A“高侧参考电源”焊盘515、“高侧参考地”焊盘517和 “高侧输出”焊盘516可作为最终高压驱动芯片的高侧电源、高侧地和高侧输出。
图5所示的是双类型晶粒的剖面结构示例图，在该示例中，第一类型晶粒501和第二类型晶粒502都是用P型半导体材料制备。两颗晶粒通过绝缘胶601置于同一个封装基板602上。
高压区506A与低压区505之间可形成寄生高压二极管，该寄生高压二极管的阳极与低压区的“地”焊盘511连接、阴极与高压区的“高侧参考电源”焊盘515连接。第一类型晶粒501低压区503“电源”焊盘509与N型半导体阱(N-well)相连，其“地”焊盘510与P型半导体阱(P-well)相连，其高压区504A“高侧参考电源”焊盘512与N型半导体阱(N-well)相连、“高侧参考地”焊盘514与P型半导体阱(P-well)相连，其高压区与低压区之间的隔离环507为浓度较淡的N型半导体阱(N-drift)。
第二类型晶粒502低压区505“地”焊盘511与P型半导体阱(P-well)相连，其高压区506A“高侧参考电源”焊盘515与N型半导体阱(N-well)相连，“高侧参考地”焊盘517与P型半导体阱(P-well)相连。其高压区与低压区之间的隔离环508为浓度较淡的N型半导体阱(N-drift)。值得注意的是，第二类型晶粒502内部具有一个寄生的高压二极管D1，其阳极与低压区的“地”焊盘511连接、阴极与高压区的“高侧参考电源”焊盘515连接。此外，“地”焊盘511与P型半导体阱(P-well)相连可通过图示中的P+形成欧姆接触，也可以用具有快恢复功能的肖特基接触。
图6 基于本发明双类型晶粒架构的一种实施方式打线示例图，第一类型晶粒501高压区504A的“高侧参考电源”焊盘512、“高侧参考地”焊盘514、“高侧输出”焊盘513分别与第二类型晶粒502高压区506A的“高侧参考电源”焊盘515、“高侧参考地”焊盘517、“高侧输入”焊盘518通过封装打线一一连接。
第一类型晶粒501低压区503“电源”焊盘509与最终芯片的电源引脚(VDD)701相连、“地”焊盘510与最终芯片的地引脚(COM)702相连。第二类型晶粒502高压区506A“高侧参考电源”焊盘515、“高侧参考地”焊盘517和 “高侧输出”焊盘516分别与最终芯片的高侧电源引脚(VB)703、高侧参考地引脚(VS)705及高侧输出引脚(HO)704相连。
本领域中的技术人员将认识到，可对本发明进行如在特定的实施方式中示出的很多变化和/或修改，而不偏离如广泛描述的本发明的精神或范围。例如，同一类型的焊盘数量可以有多个等。
Claims (6)
1.一种实现高压自举的结构，其特征在于，该结构内部至少包含两类晶粒，分别为第一类型晶粒和第二类型晶粒，其中，第一类型晶粒包含低压区、一个或一个以上的高压区，及介于高压区与低压区之间的隔离环，低压区的信号通过高压电平移位电路传递到高压区；第二类型晶粒也包含低压区、一个或一个以上的高压区，及介于高压区与低压区之间的隔离环，高压区与低压区之间具有寄生高压二极管。
2.根据权利要求1所述的实现高压自举的结构，其特征在于，所述的第一类型晶粒的低压区至少包括一个电源焊盘和一个地焊盘，高压区至少包括一个高侧参考电源焊盘、一个高侧参考地焊盘和一个高侧输出焊盘。
3.根据权利要求1所所述的实现高压自举的结构，其特征在于，所述的第二类型晶粒低压区至少包括一个地焊盘，高压区至少包括一个高侧参考电源焊盘、一个高侧参考地焊盘、一个高侧输入焊盘和一个高侧输出焊盘；此外，高压区与低压区之间可形成寄生高压二极管，该寄生高压二极管的阳极与低压区的参考地焊盘连接、阴极与高压区的高侧参考电源焊盘连接。
4.根据权利要求1所述的实现高压自举的结构，其特征在于，第二类型晶粒低压区的地焊盘与第一类型晶粒低压区的电源焊盘可通过封装打线直接或间接相连；其中，间接相连是指第二类型晶粒低压区的地焊盘与第一类型晶粒低压区的电源焊盘之间可以有电阻或起开关作用的晶体管电路。
5.根据权利要求1所述的实现高压自举的结构，其特征在于，第一类型晶粒高压区的高侧参考电源焊盘、高侧参考地焊盘、高侧输出焊盘分别与第二类型晶粒高压区的高侧参考电源焊盘、高侧参考地焊盘、高侧输入焊盘通过封装打线一一连接。
6.根据权利要求1所述的实现高压自举的结构，其特征在于，第一类型晶粒低压区电源焊盘和地焊盘可作为最终高压驱动芯片的电源和地，第二类型晶粒高压区高侧参考电源焊盘、高侧参考地焊盘和高侧输出焊盘可作为最终高压驱动芯片的高侧电源、高侧地和高侧输出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202411100878.2A CN119182391A (zh) | 2024-08-12 | 2024-08-12 | 一种实现高压自举的结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202411100878.2A CN119182391A (zh) | 2024-08-12 | 2024-08-12 | 一种实现高压自举的结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN119182391A true CN119182391A (zh) | 2024-12-24 |
Family
ID=93900412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202411100878.2A Pending CN119182391A (zh) | 2024-08-12 | 2024-08-12 | 一种实现高压自举的结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN119182391A (zh) |
-
2024
- 2024-08-12 CN CN202411100878.2A patent/CN119182391A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3237555B2 (ja) | 半導体装置 | |
| US8264057B2 (en) | Semiconductor device driving bridge-connected power transistor | |
| US7791139B2 (en) | Integrated circuit including a semiconductor assembly in thin-SOI technology | |
| CN103797572B (zh) | 高耐压半导体装置 | |
| US9412732B2 (en) | Semiconductor device | |
| JP3473460B2 (ja) | 横型半導体装置 | |
| JPH0955498A (ja) | 高耐圧ｉｃおよびそれに用いる高耐圧接合終端構造と高耐圧ｍｉｓトランジスタ | |
| US20180019742A1 (en) | Semiconductor device for high-voltage circuit | |
| US20210143148A1 (en) | Semiconductor device | |
| CN102349156A (zh) | 高电压半导体器件和驱动电路 | |
| US8525291B2 (en) | Semiconductor device | |
| US6873012B2 (en) | SOI component | |
| US6806482B2 (en) | Photovoltaic solid state relay | |
| JPS61296770A (ja) | 絶縁ゲ−ト電界効果型半導体装置 | |
| US20130307055A1 (en) | Electronic device comprising rf-ldmos transistor having improved ruggedness | |
| CN106663658B (zh) | 半导体集成电路 | |
| US6809393B1 (en) | Level shifter | |
| US5440164A (en) | MOS/bipolar device | |
| JP4023276B2 (ja) | 駆動回路 | |
| JPH0758331A (ja) | 半導体装置 | |
| CN119182391A (zh) | 一种实现高压自举的结构 | |
| JP3519226B2 (ja) | 半導体装置 | |
| US10084441B2 (en) | Electronic switching and reverse polarity protection circuit | |
| US6781804B1 (en) | Protection of the logic well of a component including an integrated MOS power transistor | |
| US20190043851A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |