[go: up one dir, main page]

CN119030530A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN119030530A
CN119030530A CN202411024386.XA CN202411024386A CN119030530A CN 119030530 A CN119030530 A CN 119030530A CN 202411024386 A CN202411024386 A CN 202411024386A CN 119030530 A CN119030530 A CN 119030530A
Authority
CN
China
Prior art keywords
region
type
transistor
diode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202411024386.XA
Other languages
English (en)
Inventor
D·萨默兰德
R·莱特
L·奈特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seqi Funester Co ltd
Original Assignee
Seqi Funester Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB1808840.1A external-priority patent/GB201808840D0/en
Priority claimed from GBGB1808960.7A external-priority patent/GB201808960D0/en
Priority claimed from GBGB1816688.4A external-priority patent/GB201816688D0/en
Priority claimed from GBGB1817199.1A external-priority patent/GB201817199D0/en
Application filed by Seqi Funester Co ltd filed Critical Seqi Funester Co ltd
Publication of CN119030530A publication Critical patent/CN119030530A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/58—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being tunnel diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/084—Diode-transistor logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • H10D84/617—Combinations of vertical BJTs and only diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/619—Combinations of lateral BJTs and one or more of diodes, resistors or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

提出了一种半导体器件。所述半导体器件包括：双极晶体管，所述晶体管包括：提供所述晶体管的集电极区域和发射极区域的第一类型的半导体材料的第一区域和第二区域，以及插在所述第一类型的所述第一区域和第二区域之间并且与所述第一类型的所述第一区域和第二区域中的每个接触的、提供所述晶体管的基极区域的第二类型的第一区域；以及二极管，所述二极管包括：所述第二类型的所述第一区域；以及所述第一类型的半导体的另外的区域，所述另外的区域与所述第二类型的所述第一区域的相对高掺杂的部分接触以形成二极管结。此结构提供了形成一种电路的便利手段，因为提供所述晶体管的基极的半导体区域还提供了提供二极管的PN结的区域中的一个。

Description

半导体器件
本申请是申请日为2019年5月29日、申请号为201980048923.5(国际申请号为PCT/GB2019/051465)、发明名称为“包括晶体管和二极管的电路和器件”的中国发明专利申请的分案申请。
技术领域
本申请涉及半导体器件。
背景技术
为了制造数字逻辑电路，希望使用“常导通(normally on)”晶体管，即其中在不存在施加到基极的信号的情况下晶体管运行于导通状态，因为它们允许构造逻辑门而无需互补晶体管，从而将晶体管数量减半。
已知的是，NPN双极结型晶体管(BJT)可以通过如下电路配置而作为常导通晶体管运行，在该电路配置中，BJT的基极通过一个电阻器连接到接地。当在BJT的发射极端子和基极端子之间施加电压时，发射极是更加正的，电流可以从基极端子流动出来并且通过该电阻器。这允许在晶体管的发射极端子与集电极端子之间的电流流动，换句话说，晶体管是导通的。为了关断晶体管，晶体管的基极被连接到能够提供通过该电阻器的足够的电流的电流源，以使得通过该晶体管的电流足够地下降(或停止)，使得发射极与集电极之间的电流流动终止。
电阻器的温度系数通常是大的。这使得难以在宽温度范围内为上述电路提供运行稳定性。此外，该电阻器的电阻值(欧姆)必须大到是足够限流的，以使得可以用可得自该电流源的最大电流关断晶体管。具有满足此要求的值的电阻器物理上相对大。出于这些原因，在许多集成电路(IC)中使用此电路设计是行不通的。
发明内容
根据本发明的第一方面，提供了一种电路，所述电路包括：双极晶体管，所述双极晶体管的基极端子能可切换地连接到信号源；二极管，所述二极管具有连接到所述晶体管的所述基极端子的第一端子，以及连接到参考电压的第二端子；所述电路被布置成使得当所述信号源未连接到所述晶体管的所述基极端子时，在所述双极晶体管的发射极端子处施加的电压导致通过所述晶体管的所述基极端子和通过所述二极管的电流流动，使得所述晶体管处于导通状态；所述信号源的阻抗比所述晶体管的通过所述发射极端子和基极端子的阻抗低；并且所述二极管被选择为提供限流功能，使得当所述信号源连接到所述晶体管的基极时，通过所述基极端子的电流流动减少，使得所述晶体管切换到断开状态。
所述二极管提供现有技术电路的大电阻器的限流功能；然而，与电阻器不同，所述二极管是相对小的电子部件，并且因此使电路对于用于实现数字逻辑电路来说更可行。
所述二极管的限流功能提供了一种便利手段，以在导通时限制通过晶体管的基极端子-发射极端子的电流流动，以允许晶体管的发射极基极之间的相对小的电势降。当在断开与导通之间切换的晶体管减少了在半导体器件内形成的邻近的晶体管的基极之间的寄生效应的形成的不同可能性时，这导致基极晶体管的电压(相对于参考电压)的小改变。
所述二极管可以以一种或多种方式提供限流功能。二极管可以被选择为具有提供所需电阻的物理尺寸；二极管越小，它的电流承载能力越受限制。替代地或附加地，所述二极管可以被布置在所述电路中以当电压被施加在所述晶体管的发射极端子与所述二极管的所述第二端子之间时被反向偏置。后一种方法是优选的，尤其是在使用较大的二极管的情况下。
二极管电路可以被运行使得所述二极管通过所述二极管上的在其击穿电压以下的电压被反向偏置。当被反向偏置时，通过所述二极管的电流流动可以是由于量子隧穿引起的泄漏电流的结果。
所述二极管可以是齐纳二极管。与许多其他类型的二极管相比，齐纳二极管当被偏置到其齐纳电压(击穿电压)以下时与其他二极管相比可靠地运行。尽管如此，可以使用替代的二极管，诸如例如，可以以正向偏置运行的隧道二极管。
有利地，所述二极管的温度系数的模量小于或等于每摄氏度2mV。更有利地，所述二极管具有近似每摄氏度0mV的温度系数，因为随温度变化这提供了最大程度的运行稳定性。
为了提供此温度系数，优选的是，所述二极管是被选择为表现出小于或等于大约5.6V并且更有利地大约5.6V的齐纳电压的齐纳二极管。
双极结型晶体管可以具有PNP或NPN形式。在PNP形式的情况下，在发射极和所述二极管的第二端子之间的电压被布置成使得常规电流从所述发射极流动，通过晶体管从基极端子出来并且进入所述二极管，并且所述信号源是电流源。在NPN形式的情况下，在发射极和所述二极管的第二端子之间的电压被布置成使得常规电流从所述二极管的第二端子流动，通过所述二极管，进入基极端子并且通过发射极出来，并且所述信号源是电流吸收器(current sink)。
所述电路在逻辑门的实现中具有特定的效用，例如作为反相器逻辑门，所述反相器逻辑门向连接到晶体管的基极的输入输出表示相反逻辑电平的电压。多个如上文多方面地描述的上述电路可以被连接在一起，以实现执行其他逻辑操作的逻辑门。
根据本发明的另一方面，提供了一种运行电路的方法；所述电路包括：双极晶体管；二极管，所述二极管具有连接到所述晶体管的基极端子的第一端子；并且，所述二极管的第二端子连接到参考电压；在所述晶体管的发射极端子和所述二极管的所述第二端子之间施加电压；所述方法包括将所述晶体管的所述基极端子和所述二极管的所述第一端子可切换地连接到信号源，所述信号源具有的阻抗低于所述双极晶体管的所述发射极端子和基极端子之间的阻抗使得：当所述信号源未被连接时，导致通过所述晶体管的所述基极端子和通过所述二极管的电流流动接通所述晶体管；并且当所述信号源连接时，通过所述晶体管的控制端子的电流流动减少以将所述晶体管切换成断开。
根据本发明的另一方面，提供了一种半导体器件，所述半导体器件包括：双极晶体管，所述晶体管包括：提供所述晶体管的集电极区域和发射极区域的第一类型的半导体材料的第一区域和第二区域，以及插在所述第一类型的所述第一区域和第二区域之间并且与所述第一类型的所述第一区域和第二区域中的每个接触的、提供所述晶体管的基极区域的第二类型的第一区域；以及二极管，所述二极管包括：所述第二类型的所述第一区域；以及所述第一类型的半导体的另外的区域，所述另外的区域与所述第二类型的所述第一区域的相对高掺杂的部分接触以形成二极管结。
此结构提供了形成上文所描述的电路的便利手段，因为提供所述晶体管的基极的半导体区域还提供了提供二极管的PN结的区域中的一个。
所述二极管可以包括所述第二类型的所述第一区域的一部分，其与所述第二类型的所述第一区域的其余部分相比是相对高掺杂的。
所述第二类型的所述第一区域的相对高掺杂的所述部分和所述第一类型的半导体的所述另外的区域可以提供齐纳二极管。
所述晶体管可以是横向双极结型晶体管，所述第一类型的所述第一区域和第二区域在所述第二类型的所述第一区域附近彼此横向间隔开并且与所述第二类型的所述第一区域位于同一侧。
所述半导体器件可以包括连接到所述第一类型的半导体的所述另外的区域的电端子，所述电端子提供所述二极管的端子。
所述第一类型的半导体的所述另外的区域可以至少部分地由已经沉积到半导体晶片上的半导体层提供，所述半导体层至少部分地限定提供所述晶体管的基极区域的第二类型的所述第一区域。这提供了无需反向掺杂基极区域就可提供这些区域的便利手段，尽管反向掺杂虽然不太优选，但是代替地可以被使用。
第一类型的半导体材料的所述第一区域和第二区域可以由沉积到半导体晶片上的半导体层提供，所述半导体层至少部分地限定提供所述晶体管的基极区域的第二类型的所述第一区域。再次这提供了反向掺杂硅晶片的优点。
所述半导体器件可以包括用于所述晶体管的基极触点，所述基极触点与所述第二类型的所述第一区域的所述相对高掺杂的部分直接接触。
所述半导体器件可以包括用于所述二极管的触点端子，所述触点端子与所述第一类型的半导体的所述另外的区域直接接触。
所述第一类型的半导体的所述另外的区域可以包括：相对高掺杂的第一部分，所述第一部分与所述第二类型的所述第一区域一起提供所述二极管；以及第二部分，所述第二部分是相对于所述第一部分相对轻掺杂的并且提供衬底层。
所述半导体器件可以包括在衬底层内并且通过衬底层相互隔离的多个所述第二类型的第一区域。以此方式，可以在单个晶片上形成多个晶体管-二极管器件。
附图说明
现在将参考以下附图通过示例的方式描述本发明，在附图中：
图1是包括PNP双极结型晶体管和反向偏置的齐纳二极管的电路的示意图，该电路实现了反相器逻辑门(非(NOT)门)；
图2是包括NPN双极结型晶体管和反向偏置的齐纳二极管的电路的示意图，该电路实现了反相器逻辑门(NOT门)的功能；
图3是使用两个图1的电路片段的实现包括两个常导通晶体管的缓冲器的功能的电路的示意图；
图4是使用两个图1的电路片段实现的实现包括常导通晶体管的与非(NAND)门的电路的示意图；
图5是使用两个图1的电路实现的实现包括常导通晶体管的或非(NOR)门的电路的示意图；以及
图6A、图6B和图6C是提供横向PNP双极晶体管和齐纳二极管的变体半导体层结构的横截面侧视图。
具体实施方式
参考图1，示出了电路10，该电路10包括PNP双极结型晶体管11。该晶体管的发射极E连接到高侧轨(rail)，并且该晶体管的集电极C连接到接地或某个其他低侧参考电压。晶体管110的基极B通过开关12能可切换地连接到电流源13。
齐纳二极管14的第一端子既连接到晶体管11的基极B又通过开关12连接到电流源13。二极管14的第二端子连接到接地或某个其他低侧参考电压。齐纳二极管14被定向到如此程度以致被反向偏置。选择具有大约5.6V的齐纳电压的齐纳二极管14，以便其具有尽可能接近每摄氏度0mV的温度系数。这确保二极管的特性在二极管的温度发生任何变化(例如由于外部条件)的情况下保持稳定。
在开关12断开使得电流源13与基极端子B隔离时，在晶体管11和二极管14之间存在电压降，并且因此常规电流流动通过晶体管11的发射极基极端子并且通过反向偏置的二极管14；通过二极管14的电流流动可归因于泄漏电流。
电路10被布置成使得二极管14上的电压降在二极管14的击穿电压以下。泄漏电流因此被认为是二极管14内的量子隧穿效应的结果。
为了二极管14上的预期的电压降，该二极管被选择以使得有足够的泄漏电流流动通过该二极管，并且因此还在发射极E与该二极管的基极B之间流动，以允许在晶体管11的发射极E与集电极C之间的电流流动；即，该晶体管导通。
附加地，优选的是，为了二极管上的预期的电压，二极管被选择以使得在确保晶体管导通的同时保持泄漏电流流动尽可能低。这具有的优点是：减少当晶体管导通时晶体管上的电压降，并且因此减少当晶体管在断开与导通之间切换时晶体管的基极的电势(相对于某个参考电压的接地)的改变。这使在同一晶片中形成的晶体管之间的静电场最小化。在一个示例中，优选的是，所述晶体管上的开关电压被限制到大约0.5V。
当开关12闭合时，电流源连接到晶体管11的基极端子B。电流源的阻抗被选择为比通过晶体管11的发射极基极端子的阻抗低，导致二极管14优先从电流源13而不是晶体管11的基极B汲取电流。这导致通过晶体管11的发射极-基极的电流减少，例如基本上减少到零，使得发射极与集电极之间的电流即使没有终止也会减少到晶体管被认为断开的程度。
为了确保在开关12闭合时通过晶体管11的电流减少，二极管14需要是限流的，即，该二极管不具有承载可以由电流源13以及来自晶体管11的电流供应的最大电流的能力。
在之前描述的电路布置中，因为当没有信号施加到基极时晶体管是导通的，因此晶体管11可以被视为作为常导通晶体管运行。
图1的电路可以被用来实现反相器(NOT)逻辑门。当基极连接到信号源(输入导通)，即，电流源13时，在晶体管11的集电极侧处的电流流动将基本上为零(输出断开)。相反，当基极与信号源断开连接(输入断开)时，将有通过集电极的电流(输出导通)。
图2例示了变体电路20，该电路实现与图1的电路相同的功能，但是其中PNP双极晶体管被替换为NPN双极晶体管。电路20以类似的方式运行，不同的是极性是相反的并且电流源被替换为电流吸收器23。
当开关22闭合时，反向偏置的二极管24和晶体管21上的电势导致通过二极管的泄漏电流流动，并且因此导致进入晶体管21的基极的足以将晶体管切换成导通的电流。
当开关22闭合使得电流吸收器23连接到晶体管21的基极B时，由于与晶体管21的基极B与发射极E端子之间的阻抗相比该电流吸收器的阻抗较低，因此通过二极管的电流被优先地汲取到电流吸收器23。因此，进入晶体管21的基极B的电流减少，例如终止，将晶体管切换成断开。
图1总体上例示了电流源13和开关12以易于理解。在大多数实际的实现中，晶体管的基极将连接到其他逻辑电路的输出，电流最终来源于高轨，而不是独立的电流源。在这种情况下，电路被设计成使得电路从高轨到基极端子的阻抗比晶体管的发射极与基极之间的阻抗低。加上必要的变更，同样适用于图2。
图3、图4和图5例示了包括组合多个图1的反相器逻辑电路以实现其他功能的示例电路。
图3的电路包括两个图1的反相器电路，所述反相器电路被布置成由它们中的第一电路(左手侧)的晶体管的集电极提供的所述第一电路的输出提供连接到第二电路(右手侧)的晶体管的基极的输入以实现缓冲器电路。
图4的电路实现与非逻辑门。它包括两个图1的反相器电路，其中每个被布置成接收不同的输入：INA、INB。这两个电路的输出，即来自各自的晶体管的集电极的输出，被连接在一起以提供逻辑电路的输出。
图5的电路实现或非逻辑门。它包括两个图1的反相器电路，其中每个被布置成接收不同的输入：INA、INB。第一电路(上方)的晶体管的集电极的输出连接到第二电路(下方)的晶体管的发射极。第二电路的晶体管的集电极提供逻辑电路的输出。
将理解，可以代替地通过组合图2的电路的倍数来实现图3-图5的电路中的任何一个。
图6A、图6B、图6C是实现图1的PNP双极结型晶体管和齐纳二极管的变体半导体层结构的示意图。
参考图6A，从第一n型半导体区域100提供横向双极结型晶体管，该第一n型半导体区域100提供晶体管的基极区域，该基极区域被形成在p型层101(例如，衬底，在该衬底中可以提供多个区域100并且多个区域100通过该衬底相互隔离以形成多个晶体管齐纳二极管电路器件)中。n型区域100的一部分被重掺杂以提供n+型区域102。n+区域102与p衬底101和晶体管的基极触点B二者接触。n+区域102在n型区域100的较不重掺杂的部分下方延伸。
在n型区域100上(例如，在硅晶片的表面上)提供多晶硅图案，以限定提供晶体管的集电极区域和发射极区域的单独的p型区域103、104。用于集电极和基极的触点被设置在区域103、104上以提供发射极触点和连接器触点。
有利地通过在晶片上沉积未掺杂的或轻掺杂的多晶硅并且然后在原位掺杂来制造p型区域103、104。掺杂工艺的条件有利地导致与多晶硅紧邻的n型区域100的部分被反向掺杂，以使得它们形成p型区域103、104的一部分。
p型衬底101的一部分被重掺杂以提供另外的p+区域105，该p+区域105与基极的n+区域102直接接触以形成二极管结106，该二极管结106凭借它们的高掺杂水平提供齐纳二极管。在p衬底101上提供电触点D以提供齐纳二极管的第二端子。
图6B示出了一个变体结构，其中代替地通过沉积在掺杂的硅晶片的表面上的重掺杂的多晶硅层105A(例如在创建p型区域103、104的相同工艺中)提供形成齐纳二极管的一个半部的图6A的另外的p+区域105。多晶硅层105A横向延伸跨在晶体管的n+基极区域102与相对轻掺杂的p型衬底100之间的晶片内的PN结(尽管在一变体中，它可以仅在p型衬底之上延伸)。如以前，未掺杂的或相对轻掺杂的多晶硅可以被沉积在硅晶片上并且然后在原位被掺杂以形成重掺杂的p型层(p+层)。有利地，掺杂条件被选择以转换紧邻n+层102的p型衬底的一部分，以便形成重掺杂的p+层105A的一部分。
提供包括在其下方具有掩埋的n+型区域的n区域100的基极区域降低由于横向晶体管结构而无意地创建的任何寄生垂直晶体管的效率。然而，提供此层结构是复杂的，因为难以在已经重掺杂的区域中创建轻掺杂的材料。尽管如此，这可以通过使用多个外延层(例如，通过跨整个晶片放置N+层，然后放置较轻的N层)来实现。
图6C例示了与图6B的变体结构类似的另外的变体结构，其中基极的n+区域102与基极的n区域100相邻但不在它下方延伸。此结构与图6B的结构相比较易于形成，因为可以在通过另外的掺杂工艺形成n区域100之后容易地形成n+区域102。此实施方案与图6A的实施方案的另外的区别是二极管的第二端子D直接连接到p+层105A而不是在p衬底101上，从而允许它与基极端子、发射极端子和集电极端子设置在晶片的同一侧。
低能量P型离子注入可以被用来减少晶片的表面处的N型材料100。这允许使用较高浓度的N掺杂剂来形成100，从而减少垂直寄生晶体管的增益，同时保持横向晶体管增益为高。
将理解，图6A-图6C的变体结构可以适合于通过互换层类型来形成具有齐纳二极管的NPN双极晶体管。
使用其上的电压在其齐纳电压以下的处于反向偏置布置的齐纳二极管是优选的，因为它提供了运行稳定性，尤其是当齐纳电压被选择为使二极管热系数最小化时。尽管如此，其他二极管配置是可能的。例如，在二极管足够小并且因此是高度限流的情况下，可以在正常偏置布置中使用它。使用其他类型的二极管例如隧道二极管也是可能的。可以在正向偏置条件下使用隧道二极管，其中该二极管上的电压在区分(demark)该隧道二极管的负电阻区域的较高电压以下。

Claims (11)

1.一种半导体器件，包括：
双极晶体管，所述晶体管包括：
提供所述晶体管的集电极区域和发射极区域的第一类型的半导体材料的第一区域和第二区域，以及插在所述第一类型的所述第一区域和第二区域之间并且与所述第一类型的所述第一区域和第二区域中的每个接触的、提供所述晶体管的基极区域的第二类型的第一区域；
以及二极管，所述二极管包括：
所述第二类型的所述第一区域；以及
所述第一类型的半导体的另外的区域，所述另外的区域与所述第二类型的所述第一区域的相对高掺杂的部分接触以形成二极管结。
2.根据权利要求1所述的半导体器件，其中所述二极管包括：所述第二类型的所述第一区域的一部分，其与所述第二类型的所述第一区域的其余部分相比是相对高掺杂的。
3.根据权利要求1或2所述的半导体器件，其中所述第二类型的所述第一区域的相对高掺杂的所述部分和所述第一类型的半导体的所述另外的区域提供齐纳二极管。
4.根据权利要求1-3中任一项所述的半导体器件，其中所述晶体管是横向双极结型晶体管，所述第一类型的所述第一区域和第二区域在所述第二类型的所述第一区域附近彼此横向间隔开并且与所述第二类型的所述第一区域位于同一侧。
5.根据权利要求1-4中任一项所述的半导体器件，所述半导体器件包括连接到所述第一类型的半导体的所述另外的区域的电端子，所述电端子提供所述二极管的端子。
6.根据权利要求1-5中任一项所述的半导体器件，其中所述第一类型的半导体的所述另外的区域由已经沉积到半导体晶片上的半导体层提供，所述半导体层至少部分地限定提供所述晶体管的基极区域的第二类型的所述第一区域。
7.根据权利要求1或6中任一项所述的半导体器件，其中第一类型的半导体材料的所述第一区域和第二区域由沉积到半导体晶片上的半导体层提供，所述半导体层至少部分地限定提供所述晶体管的基极区域的第二类型的所述第一区域。
8.根据权利要求2-7中任一项所述的半导体器件，所述半导体器件包括用于所述晶体管的基极触点，所述基极触点与所述第二类型的所述第一区域的所述相对高掺杂的部分直接接触。
9.根据权利要求1至8中任一项所述的半导体器件，所述半导体器件包括用于所述二极管的触点端子，所述触点端子与所述第一类型的半导体的所述另外的区域直接接触。
10.根据权利要求1-9中任一项所述的半导体器件，其中所述第一类型的半导体的所述另外的区域包括：第一部分，所述第一部分是相对高掺杂的并且与所述第二类型的所述第一区域一起提供所述二极管；以及第二部分，所述第二部分是相对于所述第一部分相对轻掺杂的并且提供衬底层。
11.根据权利要求10所述的半导体器件，所述半导体器件包括多个所述第二类型的第一区域，所述多个所述第二类型的第一区域在所述衬底层内并且通过所述衬底层相互隔离。
CN202411024386.XA 2018-05-30 2019-05-29 半导体器件 Pending CN119030530A (zh)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
GBGB1808840.1A GB201808840D0 (en) 2018-05-30 2018-05-30 A translstor device
GB1808840.1 2018-05-30
GBGB1808960.7A GB201808960D0 (en) 2018-05-31 2018-05-31 A transistor device
GB1808960.7 2018-05-31
GB1816688.4 2018-10-12
GBGB1816688.4A GB201816688D0 (en) 2018-10-12 2018-10-12 A transistor device
GB1817199.1 2018-10-22
GBGB1817199.1A GB201817199D0 (en) 2018-10-22 2018-10-22 A transistor device
CN201980048923.5A CN112470403B (zh) 2018-05-30 2019-05-29 包括晶体管和二极管的电路和器件
PCT/GB2019/051465 WO2019229432A1 (en) 2018-05-30 2019-05-29 A Circuit and Device Including a Transistor and Diode

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201980048923.5A Division CN112470403B (zh) 2018-05-30 2019-05-29 包括晶体管和二极管的电路和器件

Publications (1)

Publication Number Publication Date
CN119030530A true CN119030530A (zh) 2024-11-26

Family

ID=66867561

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202411024386.XA Pending CN119030530A (zh) 2018-05-30 2019-05-29 半导体器件
CN201980048923.5A Active CN112470403B (zh) 2018-05-30 2019-05-29 包括晶体管和二极管的电路和器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201980048923.5A Active CN112470403B (zh) 2018-05-30 2019-05-29 包括晶体管和二极管的电路和器件

Country Status (7)

Country Link
US (1) US11929741B2 (zh)
EP (2) EP3804138B1 (zh)
JP (1) JP7395196B2 (zh)
KR (2) KR20240161235A (zh)
CN (2) CN119030530A (zh)
IL (1) IL279061B1 (zh)
WO (1) WO2019229432A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4401315A3 (en) * 2019-08-12 2024-12-25 Search For The Next Ltd A circuit and device including a transistor and diode
US11646364B2 (en) * 2020-03-25 2023-05-09 Richtek Technology Corporation Power device having lateral insulated gate bipolar transistor (LIGBT) and manufacturing method thereof
EP4070384B1 (en) 2020-12-09 2024-04-17 Search for the Next Ltd A transistor device
GB202019401D0 (en) 2020-12-09 2021-01-20 Search For The Next Ltd A novel transistor device
GB2615153B (en) * 2021-11-08 2025-02-12 Search For The Next Ltd A novel transistor device and circuits comprising said transistor device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1082519A (en) * 1963-06-18 1967-09-06 Plessey Uk Ltd Multi-emitter transistors and circuit arrangements incorporating same
JPS6050074B2 (ja) * 1977-11-28 1985-11-06 株式会社日立製作所 定電圧ダイオ−ド
JPS6231164A (ja) * 1985-08-02 1987-02-10 Nec Corp 半導体装置
US4962341A (en) * 1988-02-02 1990-10-09 Schoeff John A Low voltage non-saturating logic circuit technology
JPH0334253U (zh) * 1989-08-10 1991-04-04
US5045733A (en) * 1989-11-28 1991-09-03 Thomson Consumer Electronics, Inc. Switching apparatus with cascaded switch sections
JP3128885B2 (ja) * 1991-09-13 2001-01-29 日本電気株式会社 半導体装置
JP3155134B2 (ja) * 1993-10-27 2001-04-09 ローム株式会社 半導体装置
JPH0917804A (ja) * 1995-06-30 1997-01-17 Nec Kansai Ltd 半導体装置
IT1289513B1 (it) * 1996-12-23 1998-10-15 Sgs Thomson Microelectronics Struttura integrata con dispositivo a soglia di conduzione inversa prestabilita
US6060763A (en) * 1997-11-14 2000-05-09 Nec Corporation Semiconductor device and method for producing same
US6366153B1 (en) * 2000-05-09 2002-04-02 Delphi Technologies, Inc. Thermal management of an electronic switch
KR100684180B1 (ko) * 2004-12-14 2007-02-20 한국전자통신연구원 반도체 제어 정류기를 이용한 정전기 방전 보호 회로
US20060125054A1 (en) * 2004-12-14 2006-06-15 Electronics And Telecommunications Research Institute Electrostatic discharge protection circuit using zener triggered silicon controlled rectifier
KR101369834B1 (ko) * 2007-07-25 2014-03-05 삼성전자주식회사 시리얼 데이터 수신장치 및 이를 사용한 전자장치
US8674454B2 (en) * 2009-02-20 2014-03-18 Mediatek Inc. Lateral bipolar junction transistor
US9007801B2 (en) * 2009-07-07 2015-04-14 Contour Semiconductor, Inc. Bipolar-MOS memory circuit
US9071169B2 (en) * 2011-02-18 2015-06-30 Ge Hybrid Technologies, Llc Programmable gate controller system and method
US9685502B2 (en) * 2013-02-07 2017-06-20 John Wood Bipolar junction transistor structure
US9735768B2 (en) * 2013-07-31 2017-08-15 Fairchild Semiconductor Corporation Load balancing in discrete devices
EP4401315A3 (en) * 2019-08-12 2024-12-25 Search For The Next Ltd A circuit and device including a transistor and diode

Also Published As

Publication number Publication date
JP2021525975A (ja) 2021-09-27
IL279061B1 (en) 2025-01-01
KR102728482B1 (ko) 2024-11-08
US20210211125A1 (en) 2021-07-08
WO2019229432A1 (en) 2019-12-05
JP7395196B2 (ja) 2023-12-11
EP3804138C0 (en) 2023-07-12
US11929741B2 (en) 2024-03-12
EP4250569A2 (en) 2023-09-27
KR20210014678A (ko) 2021-02-09
EP4250569A3 (en) 2023-12-13
CN112470403B (zh) 2024-07-16
CN112470403A (zh) 2021-03-09
EP3804138A1 (en) 2021-04-14
EP3804138B1 (en) 2023-07-12
IL279061A (en) 2021-01-31
KR20240161235A (ko) 2024-11-12

Similar Documents

Publication Publication Date Title
CN112470403B (zh) 包括晶体管和二极管的电路和器件
US20190228984A1 (en) Semiconductor device having biasing structure for self-isolating buried layer and method therefor
US6268628B1 (en) Depletion type MOS semiconductor device and MOS power IC
US20150021659A1 (en) Programmable scr for esd protection
US7741680B2 (en) Electro-static discharge and latchup resistant semiconductor device
US20130300487A1 (en) Semiconductor switch
JP3707942B2 (ja) 半導体装置とそれを用いた半導体回路
US8188568B2 (en) Semiconductor integrated circuit
JPH07297373A (ja) 誘導性負荷要素に対する集積ドライバ回路装置
US5587595A (en) Lateral field-effect-controlled semiconductor device on insulating substrate
US11894842B2 (en) Circuit and device including a transistor and diode
US6057577A (en) Component of protection of an integrated MOS power transistor against voltage gradients
TWI875797B (zh) 包括電晶體和二極體的電路和裝置
US20240250683A1 (en) Circuit and device including a transistor and diode
JP3932665B2 (ja) 半導体装置
KR102789733B1 (ko) 전력 반도체 소자
US20240405078A1 (en) Integrated devices with conductive barrier structure
US20240405024A1 (en) Integrated devices with conductive barrier structure
JPH02210862A (ja) 半導体装置
CN115706574A (zh) 无闩锁高压器件
Amato et al. Bidirectional DIAC Devices with Two-Stage Triggering
CN118398615A (zh) 绝缘栅双极晶体管器件以及实现这种绝缘栅双极晶体管器件的数据传输系统
CN118872175A (zh) 偏置半导体衬底中的隔离区
JPH0353716A (ja) 論理回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination