CN118763015A - 一种集成电路封装体芯片管脚检测方法及其应用 - Google Patents

Abstract

本发明涉及集成电路封装体芯片管脚检测技术领域，特别是涉及一种集成电路封装体芯片管脚检测方法及其应用，通过预先对标准集成电路封装体芯片散热片和管脚的位置关系进行学习，然后确定每个待测管脚的边缘点，通过若干个待测管脚边缘点进行拟合确定待测集成电路封装体芯片的边缘，提高集成电路封装体芯片管脚的检测精度，同时利用封装体芯片散热片和管脚的位置关系可以通过管脚中心点区域生长，预定义的管脚个数作为种子点个数，当出现管脚连通的情况下也可以从两个管脚之间断开，不会影响管脚数量检测，应用于模拟集成电路封装体芯片、数字集成电路封装体芯片和数模混合集成电路封装体芯片。

Description

一种集成电路封装体芯片管脚检测方法及其应用

技术领域

本发明涉及集成电路封装体芯片管脚检测技术领域，特别是涉及一种集成电路封装体芯片管脚检测方法及其应用。

背景技术

集成电路芯片的生产制造过程中需要对集成电路进行封装，并且需要对集成电路封装体芯片管脚进行缺陷检测，现有技术中的集成电路封装体芯片管脚检测过程中，对于集成电路封装体芯片的边缘采用一次性卡尺检测，若出现集成电路封装体芯片的边缘在俯视图中处于非水平或非竖直的情况下则会导致管脚的检测精度较差，并且当出现管脚连通的情况不能够确定黏连管脚的界线，导致检测的管脚数量出现错误。

因此，针对现有技术不足，提供一种集成电路封装体芯片管脚检测方法及其应用以解决现有技术不足甚为必要。

发明内容

本发明的目的在于避免现有技术的不足之处而提供一种集成电路封装体芯片管脚检测方法及其应用，该一种集成电路封装体芯片管脚检测方法及其应用通过预先对标准集成电路封装体芯片散热片和管脚的位置关系进行学习，然后确定每个待测管脚的边缘点，通过若干个待测管脚边缘点进行拟合确定待测集成电路封装体芯片的边缘，提高集成电路封装体芯片管脚的检测精度，同时利用封装体芯片散热片和管脚的位置关系可以通过管脚中心点区域生长，预定义的管脚个数作为种子点个数，当出现管脚连通的情况下也可以从两个管脚之间断开，不会影响管脚数量检测，在集成电路封装体芯片上的应用效果较好。

本发明的上述目的通过如下技术手段实现。

提供一种集成电路封装体芯片管脚检测方法及其应用，包括待测集成电路封装体芯片，待测集成电路封装体芯片上设有待测散热片和待测管脚，还包括标准集成电路封装体芯片，标准集成电路封装体芯片上设有标准散热片和标准管脚，包括以下步骤：

S1、标准散热片与管脚位置关系学习，通过OpenCV对标准集成电路封装体芯片进行模板匹配定位，找到若干个标准散热片几何中心点M和第一标准管脚几何中心点N1，进而学习标准散热片几何中心点M与第一标准管脚几何中心点N1的位置关系；

S2、确定待测管脚边缘点，通过标准散热片几何中心点M与第一标准管脚几何中心点N1的位置关系并利用卡尺测量得到若干个管脚边缘点P；

S3、拟合边缘线，采用ransac拟合将待测散热片四周的若干个管脚边缘点P进行拟合，得到若干条待测管脚边缘线L；

S4、截取图像，对每个待测散热片四周的待测管脚边缘线L进行图像截取，并对待测集成电路封装体芯片进行二值化，得到若干个单个待测集成电路封装体芯片图像；

S5、区域生长，在单个待测集成电路封装体芯片图像上以第二标准管脚几何中心点N2作为种子点进行区域生长，得到待测管脚区域；

S6、待测管脚区域检测，通过OpenCV计算待测管脚区域的最小外接矩形，判定待测管脚区域是否合格。

S7、芯片本体区域检测，检测待测集成电路封装体芯片是否存在瑕疵区域。

具体而言的，步骤S2的具体方法为：

S21、将待测集成电路封装体芯片上的待测散热片视为标准散热片，以标准散热片几何中心点M为基准，通过标准散热片几何中心点M与第一标准管脚几何中心点N1的位置关系在待测集成电路封装体芯片上寻找到若干个第二标准管脚几何中心点N2；

S22、对待测集成电路封装体芯片上的每个待测管脚以第二标准管脚几何中心点N2进行卡尺测量得到若干个管脚边缘点P。

优选的，卡尺提取边缘点方向为自第二标准管脚几何中心点N2向对应的待测集成电路封装体芯片边缘的方向。

具体而言的，步骤S6的具体方法为：

S61、将每个待测管脚区域最小外接矩形的宽、高和第二标准管脚几何中心点N2与标准集成电路封装体芯片上的标准管脚区域最小外接矩形的宽、高和几何标准管脚中心点N进行对比；

S62、检测待测管脚区域内是否存在孔洞。

进一步的，步骤S7的具体方法为：

S71、在单个待测集成电路封装体芯片图像上去除待测管脚区域和待测散热片区域，得到集成电路封装体芯片本体检测图像；

S72、检测集成电路封装体芯片本体检测图像上是否存在瑕疵区域。

本发明提供在模拟集成电路封装体芯片、数字集成电路封装体芯片和数模混合集成电路封装体芯片中的应用。

本发明通过预先对标准集成电路封装体芯片散热片和管脚的位置关系进行学习，然后确定每个待测管脚的边缘点，通过若干个待测管脚边缘点进行拟合确定待测集成电路封装体芯片的边缘，提高集成电路封装体芯片管脚的检测精度，同时利用封装体芯片散热片和管脚的位置关系可以通过管脚中心点区域生长，预定义的管脚个数作为种子点个数，当出现管脚连通的情况下也可以从两个管脚之间断开，不会影响管脚数量检测，在集成电路封装体芯片上的应用效果较好。

附图说明

利用附图对本发明作进一步的说明，但附图中的内容不构成对本发明的任何限制。

图1是多个待测集成电路封装体芯片的切割后排列示意图。

图2是本发明一种集成电路封装体芯片管脚检测方法及其应用的待测管脚边缘点、卡尺提取边缘点方向和边缘线的示意图。

图3是本发明一种集成电路封装体芯片管脚检测方法及其应用的单个待测集成电路封装体芯片图像计算出最小外接矩形的示意图。

图4是本发明一种集成电路封装体芯片管脚检测方法及其应用的待测集成电路封装体芯片出现瑕疵的情况示意图。

从图1至图4中，包括：

1、待测集成电路封装体芯片；

2、待测散热片区域；

3、待测管脚区域；

4、瑕疵区域。

具体实施方式

结合以下实施例对本发明作进一步描述。

实施例1

如图1-4所示，一种集成电路封装体芯片管脚检测方法及其应用，包括待测集成电路封装体芯片，待测集成电路封装体芯片上设有待测散热片和待测管脚，还包括标准集成电路封装体芯片，标准集成电路封装体芯片上设有标准散热片和标准管脚，包括以下步骤：

S1、标准散热片与管脚位置关系学习，通过OpenCV（开放源码的计算机视觉机器学习库）此技术为现有的技术手段，本申请不在加以赘述，对标准集成电路封装体芯片进行模板匹配定位，找到若干个标准散热片几何中心点M和第一标准管脚几何中心点N1，进而学习标准散热片几何中心点M与第一标准管脚几何中心点N1的位置关系。

通过模板匹配定位学习到标准散热片几何中心点M和第一标准管脚几何中心点N1的位置关系，在通过此为止关系判定待检测的集成电路封装体芯片管脚是否存在存在缺陷，可以单独针对每个管脚做检测对比。

S2、确定待测管脚边缘点，通过标准散热片几何中心点M与第一标准管脚几何中心点N1的位置关系并利用卡尺测量得到若干个管脚边缘点P。

通过对每一个待测管脚向集成电路封装体芯片的外部进行卡尺测量，可以在每个集成电路封装体芯片的每条边缘上得到与待测管脚数量相对应的若干个管脚边缘点P。

S3、拟合边缘线，采用ransac拟合将待测散热片四周的若干个管脚边缘点P进行拟合，得到若干条待测管脚边缘线L。

ransac算法为现有技术，本文不再加以赘述，通过ransac拟合可以将集成电路封装体芯片上的每条边的若干个管脚边缘点P拟合为一条待测管脚边缘线L，由于管脚边缘点P为多个，因此相对于现有技术中的单边一次性拟合来说精度更高，可以通过此边缘线与标准的集成电路封装体芯片的边缘进行对比，检测出偏差角度，检测精度更高。

S4、截取图像，对每个待测散热片四周的待测管脚边缘线L进行图像截取，并对待测集成电路封装体芯片1进行二值化，得到若干个单个待测集成电路封装体芯片1图像。

将四条待测管脚边缘线L组成的图形进行截取，进行二值化后便于进行检测判定，即为单个待测集成电路封装体芯片1图像，本实施例中单个待测集成电路封装体芯片1图像的白色部分为管脚区域、散热片区域和瑕疵区域4，黑色部分为集成电路封装体芯片本体。

S5、区域生长，在单个待测集成电路封装体芯片1图像上以第二标准管脚几何中心点N2作为种子点进行区域生长，得到待测管脚区域3；

单个待测集成电路封装体芯片1图像上的标准管脚中心点N1所在位置即在待测管脚的范围内，故通过区域生长即可找寻到待测管脚区域3的边界，本实施例中区域生长的宽度边界为两个第一标准管脚几何中心点N1之间连线的中点所在的竖直线，故当出现两个管脚相连的情况时可以对于黏连的管脚正确区分，找到黏连部位的边界进而不会影响待测管脚的数量检测。

S6、待测管脚区域3检测，通过OpenCV计算待测管脚区域3的最小外接矩形，判定待测管脚区域3是否合格。

当计算出待测管脚区域3的最小外接矩形时，也就得到了待测管脚区域3的宽度最大值和高度最大值，若待测管脚区域3的宽度最大值和高度最大值与标准管脚的宽度最大值和高度最大值的偏差超过允许范围则可判定此待测管脚不合格。

S7、芯片本体区域检测，检测待测集成电路封装体芯片1是否存在瑕疵区域4。

待测集成电路封装体芯片1的瑕疵区域4可能为出现管脚相连区域A、待测管脚的任意一方向不规则延伸区域B和集成电路封装体芯片上出现不规则瑕疵区域4的情况。

步骤S2的具体方法为：

S21、将待测集成电路封装体芯片1上的待测散热片视为标准散热片，以标准散热片几何中心点M为基准，通过标准散热片几何中心点M与第一标准管脚几何中心点N1的位置关系在待测集成电路封装体芯片1上寻找到若干个第二标准管脚几何中心点N2。

在待测集成电路封装体芯片1上以步骤S1中学习的标准散热片几何中心点M与第一标准管脚几何中心点N1的位置关系为基础，可以在待测集成电路封装体芯片1上推测出第二标准管脚几何中心点N2，而待测管脚的位置偏差会在一个管脚的范围之内，故第二标准管脚几何中心点N2会落在待测管脚的范围内。

S22、对待测集成电路封装体芯片1上的每个待测管脚以第二标准管脚几何中心点N2进行卡尺测量得到若干个管脚边缘点P。

通过第二标准管脚几何中心点N2进行卡尺测量即可找寻到若干个管脚边缘点P。

卡尺提取边缘点方向为自第二标准管脚几何中心点N2向对应的待测集成电路封装体芯片1边缘的方向。

卡尺提取边缘点方向满足边缘点在待测管脚的远离待测散热片的一侧。

步骤S6的具体方法为：

S61、将每个待测管脚区域3最小外接矩形的宽、高和第二标准管脚几何中心点N2与标准的集成电路封装体芯片上的标准管脚区域最小外接矩形的宽、高和第一标准管脚几何中心点N1进行对比。

通过对比待测管脚区域3的宽度最大值和高度最大值与标准管脚的宽度最大值和高度最大值的偏差即可判定待测管脚是否合格，并且可以将待测管脚区域3的几何中心点N1与标准管脚区域的几何中心点N的位置作对比，若偏移超出允许值，即可判定为不合格。

S62、检测待测管脚区域3内是否存在孔洞。

当待测管脚区域3内出现孔洞时即为在单个待测集成电路封装体芯片1图像上的待测管脚区域3的白色部分内存在黑色区域，此待测管脚即为管脚区域不合格。

步骤S7的具体方法为：

S71、在单个待测集成电路封装体芯片1图像上去除待测管脚区域3和待测散热片区域2，得到集成电路封装体芯片本体检测图像。

集成电路封装体芯片本体检测图像为去除待测管脚区域3和待测散热片区域2后的图像。

S72、检测集成电路封装体芯片本体检测图像上是否存在瑕疵区域4。

当集成电路封装体芯片本体检测图像上存在白色区域即为瑕疵区域4，可能为两个管脚相连，也可能为在集成电路封装体芯片本体单独存在瑕疵，也可能为待测管脚的任意一方向不规则延伸的情况。

本发明还提供在模拟集成电路封装体芯片、数字集成电路封装体芯片和数模混合集成电路封装体芯片中的应用，上述芯片均属于集成电路封装体芯片，本发明可以提高模拟集成电路封装体芯片、数字集成电路封装体芯片和数模混合集成电路封装体芯片管脚的检测精度，不影响对上述芯片的管脚数量检测。

本发明通过预先对标准集成电路封装体芯片散热片和管脚的位置关系进行学习，然后确定每个待测管脚的边缘点，通过若干个待测管脚边缘点进行拟合确定待测集成电路封装体芯片1的边缘，提高集成电路封装体芯片管脚的检测精度，同时利用封装体芯片散热片和管脚的位置关系可以通过管脚中心点区域生长，预定义的管脚个数作为种子点个数，当出现管脚连通的情况下也可以从两个管脚之间断开，不会影响管脚数量检测，在集成电路封装体芯片上的应用效果较好。

最后应当说明的是，以上实施例仅用以说明本发明的技术方案而非对本发明保护范围的限制，尽管参照较佳实施例对本发明作了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的实质和范围。

Claims (6)

1.一种集成电路封装体芯片管脚检测方法，包括待测集成电路封装体芯片，待测集成电路封装体芯片上设有待测散热片和待测管脚，还包括标准集成电路封装体芯片，标准集成电路封装体芯片上设有标准散热片和标准管脚，其特征在于：包括以下步骤：

S1、标准散热片与管脚位置关系学习，通过OpenCV对所述标准集成电路封装体芯片进行模板匹配定位，找到若干个标准散热片几何中心点M和第一标准管脚几何中心点N1，进而学习标准散热片几何中心点M与第一标准管脚几何中心点N1的位置关系；

S2、确定待测管脚边缘点，通过标准散热片几何中心点M与第一标准管脚几何中心点N1的位置关系并利用卡尺测量得到若干个管脚边缘点P；

S3、拟合边缘线，采用ransac拟合将所述待测散热片四周的若干个所述管脚边缘点P进行拟合，得到若干条待测管脚边缘线L；

S4、截取图像，对每个所述待测散热片四周的待测管脚边缘线L进行图像截取，并对所述待测集成电路封装体芯片进行二值化，得到若干个单个待测集成电路封装体芯片图像；

S5、区域生长，在所述单个待测集成电路封装体芯片图像上以第二标准管脚几何中心点N2作为种子点进行区域生长，得到待测管脚区域；

S6、待测管脚区域检测，通过OpenCV计算待测管脚区域的最小外接矩形，判定待测管脚区域是否合格;

S7、芯片本体区域检测，检测待测集成电路封装体芯片是否存在瑕疵区域。

2.根据权利要求1所述的一种集成电路封装体芯片管脚检测方法，其特征在于：步骤S2的具体方法为：

S21、将待测集成电路封装体芯片上的待测散热片视为标准散热片，以标准散热片几何中心点M为基准，通过标准散热片几何中心点M与第一标准管脚几何中心点N1的位置关系在待测集成电路封装体芯片上寻找到若干个第二标准管脚几何中心点N2；

S22、对待测集成电路封装体芯片上的每个待测管脚以第二标准管脚几何中心点N2进行卡尺测量得到若干个所述管脚边缘点P。

3.根据权利要求2所述的一种集成电路封装体芯片管脚检测方法，其特征在于：卡尺提取边缘点方向为自所述第二标准管脚几何中心点N2向对应的所述待测集成电路封装体芯片边缘的方向。

4.根据权利要求3所述的一种集成电路封装体芯片管脚检测方法，其特征在于：步骤S6的具体方法为：

S61、将每个所述待测管脚区域最小外接矩形的宽、高和所述第二标准管脚几何中心点N2与所述标准集成电路封装体芯片上的标准管脚区域最小外接矩形的宽、高和第一标准管脚几何中心点N1进行对比；

S62、检测待测管脚区域内是否存在孔洞。

5.根据权利要求4所述的一种集成电路封装体芯片管脚检测方法，其特征在于：步骤S7的具体方法为：

S71、在单个待测集成电路封装体芯片图像上去除所述待测管脚区域和所述待测散热片区域，得到集成电路封装体芯片本体检测图像；

S72、检测所述集成电路封装体芯片本体检测图像上是否存在所述瑕疵区域。

6.根据权利要求1-5中任意一项所述的一种集成电路封装体芯片管脚检测方法在模拟集成电路封装体芯片、数字集成电路封装体芯片和数模混合集成电路封装体芯片中的应用。