[go: up one dir, main page]

CN118676103A - 封装基板及其制法 - Google Patents

封装基板及其制法 Download PDF

Info

Publication number
CN118676103A
CN118676103A CN202310820824.2A CN202310820824A CN118676103A CN 118676103 A CN118676103 A CN 118676103A CN 202310820824 A CN202310820824 A CN 202310820824A CN 118676103 A CN118676103 A CN 118676103A
Authority
CN
China
Prior art keywords
layer
core board
thickness
build
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310820824.2A
Other languages
English (en)
Inventor
阙君桦
陈盈儒
陈敏尧
张垂弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinai Technology Nanjing Co ltd
Original Assignee
Xinai Technology Nanjing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinai Technology Nanjing Co ltd filed Critical Xinai Technology Nanjing Co ltd
Priority to CN202310820824.2A priority Critical patent/CN118676103A/zh
Priority to US18/763,608 priority patent/US20250014989A1/en
Publication of CN118676103A publication Critical patent/CN118676103A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种封装基板及其制法，包括使用厚度为至多20微米的薄型核心板体制作，使该封装基板能符合薄化的需求。

Description

封装基板及其制法
技术领域
本发明有关一种半导体封装制程，尤指一种可提高可靠度的封装基板及其制法。
背景技术
目前应用于芯片封装领域的技术，包含有例如芯片尺寸构装(Chip ScalePackage，简称CSP)、芯片直接贴附封装(Direct Chip Attached，简称DCA)或多芯片模块封装(Multi-Chip Module，简称MCM)等型态的封装模块。随着终端产品的功能需求增加，半导体芯片需具备更多的输入/输出(I/O)接点，因而用于承载半导体芯片的封装基板的外接垫的数量亦相对应增加。
图1为现有封装基板1的剖视图。如图1所示，该封装基板1包括一核心板体10，其具有相对的第一侧10a及第二侧10b，且该核心板体10的第一侧10a与第二侧10b形成有线路结构11，其中，该线路结构包含多个绝缘层111及多个形成于各该绝缘层111上的线路层110，且该核心板体10具有多个连通该第一侧10a与第二侧10b的导电通孔100，以电性连接该些线路层110。
目前线路结构11均采用常规增层法(build-up process)制作，以于具玻纤的预浸材(Prepreg，简称PP)上进行布线，借此形成对称式封装基板1。
然而，现有封装基板1的制作中，采用厚度d0极厚(至少40微米)的核心板体10制作线路结构11，故该封装基板1难以符合薄化的需求。
再者，若采用厚度较薄的核心板体10制作线路结构11，该核心板体10于制作线路结构11时容易发生皱褶或弯折等问题，致使该线路层110发生偏位或不平整等可靠度的问题。
因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺失，本发明提供一种封装基板及其制法，可至少部分地解决现有技术的问题。
本发明的封装基板，包括：核心板体，具有相对的第一侧与第二侧、及至少一连通该第一侧与第二侧的导电通孔，其中，该核心板体的厚度小于或等于20微米；第一线路层，设于该核心板体的第一侧上且电性连接该导电通孔；以及第二线路层，设于该核心板体的第二侧上且电性连接该导电通孔。
本发明亦提供一种封装基板的制法，包括：提供一承载件，其包含一具有金属层的支撑板体，且于该支撑板体的相对两侧上分别形成一基材，以令该承载件与该基材的总厚度为至少60微米，其中，该基材具有一核心板体，其具有相对的第一侧及第二侧，以令该核心板体以其第二侧结合该承载件的金属层；于该核心板体的第一侧上形成第一线路层，并形成至少一连通该第一侧与第二侧的导电通孔，使该第一线路层电性连接该导电通孔，其中，该核心板体的厚度小于或等于20微米；移除该承载件；于一支撑件的相对两侧上分别结合该核心板体的第一侧；形成第二线路层于该核心板体的第二侧上，以令该第二线路层电性连接该导电通孔；以及移除该支撑件。
前述的封装基板及其制法中，还包括形成第一增层结构于该核心板体的第一侧与第一线路层上，其中，该第一增层结构包含至少一形成于该核心板体上的第一绝缘层及设于该第一绝缘层上且电性连接该第一线路层的第一布线层。例如，该第一绝缘层的厚度小于或等于10微米。
前述的封装基板及其制法中，还包括形成第二增层结构于该核心板体的第二侧与第二线路层上，其中，该第二增层结构包含至少一形成于该核心板体上的第二绝缘层及设于该第二绝缘层上且电性连接该第二线路层的第二布线层。例如，该第二绝缘层的厚度小于或等于10微米。
由上可知，本发明的封装基板及其制法中，主要借由使用厚度薄于现有核心板体的核心板体制作该封装基板，使该封装基板能符合薄化的需求。
再者，当使用厚度较薄的核心板体制作该封装基板时，借由承载件两侧设置该基材的总厚度为至少60微米，以避免该核心板体于制作第一线路层(及第一增层结构)时发生皱褶或弯折等问题，故相较于现有技术，本发明的封装基板能避免第一与第二线路层(及第一与第二布线层)发生偏位或不平整等可靠度的问题。
附图说明
图1为现有半导体封装件的剖视示意图。
图2A至图2H为本发明的封装基板的第一实施例的制法的剖面示意图。
图3A至图3G为本发明的封装基板的第二实施例的制法的剖面示意图。
其中，附图标记说明如下：
1，2，3：封装基板
10，20，30：核心板体
10a，20a，30a：第一侧
10b，20b，30b：第二侧
100，200：导电通孔
11：线路结构
110：线路层
111：绝缘层
2a：基材
21：第一线路层
21a，21b：种子层
22：第二线路层
23：绝缘保护层
230：开孔
31：第一增层结构
310：第一绝缘层
311：第一布线层
312：第一导电盲孔
32：第二增层结构
320：第二绝缘层
321：第二布线层
322：第二导电盲孔
8：支撑件
9：承载件
90：支撑板体
91：金属层
92：硬质层
D1，D2，d0，d1，d2，H，h0，h1，h2，r1，r2，t，t1，t2厚度。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附附图所示出的结构、比例、大小等，均仅用以配合说明书所公开的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所公开的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
图2A至图2H为本发明的封装基板2的第一实施例的制法的剖面示意图。
如图2A所示，提供一承载件9，其包含一具有金属层91的支撑板体90，如铜箔基板，且于该支撑板体90的相对两侧上分别形成一基材2a。
于本实施例中，该铜箔基板为暂时性载板，其支撑板体90的材质为介电材，如FR-4规格的预浸材(Prepreg，简称PP)，且该基材2a具有一核心板体20，其具有相对的第一侧20a及第二侧20b。例如，该核心板体20可为包含双顺丁烯二酸酰亚胺/三氮阱(Bismaleimidetriazine，简称BT)、具玻纤的预浸材(Prepreg，简称PP)的有机聚合板材或其它板材。
再者，于该核心板体20的第一侧20a及第二侧20b上可分别形成一种子层21a，21b，该核心板体20的第一侧20a的种子层21a上可形成一硬质层92。例如，该硬质层92为铜箔，以借由硬质层92将该基材2a压合至该支撑板体90的相对两侧的金属层91上。
另外，各该种子层21a，21b的厚度t极薄，如3微米(um)，且该金属层91的厚度h1与该硬质层92的厚度h2可相同。例如，该金属层91的厚度h1与该硬质层92的厚度h2为18微米(um)。
另外，该支撑板体90的厚度h0与该核心板体20的厚度d1可相同。例如，该支撑板体90的厚度h0与该核心板体20的厚度d1小于或等于20微米(um)。
如图2B所示，移除该硬质层92，以外露该核心板体20的第一侧20a的种子层21a。
如图2C所示，于该核心板体20上借由其第一侧20a的种子层21a形成第一线路层21，且于该核心板体20中形成至少一电性连接该第一线路层21的导电通孔200。
于本实施例中，该导电通孔200的制程可先于该核心板体20上以激光方式烧灼出至少一通孔，再于该通孔中形成金属材，以作为柱状导电体。例如，于形成该第一线路层21时，可一并形成该导电通孔200。
再者，该第一线路层21采用线路重布层(Redistribution layer，简称RDL)规格，以电镀金属(如铜材)或其它方式制作该第一线路层21，再蚀刻移除多余的种子层21a。
如图2D所示，移除该支撑板体90及其上的金属层91，以外露出该核心板体20的第二侧20b的种子层21b。
如图2E所示，提供一支撑件8，以于该支撑件8的相对两侧上分别对称结合该核心板体20。
于本实施例中，该支撑件8为热解式薄膜(Thermal release film)，且该核心板体20以其第一侧20a的第一线路层21压合于该支撑件8上，使该核心板体20的第二侧20b的种子层21b朝外。例如，该第一线路层21嵌埋于该热解式薄膜中。
如图2F所示，于该核心板体20上借由其第二侧20b的种子层21b形成第二线路层22，以获取封装基板2，且该第二线路层22电性连接该导电通孔200。
于本实施例中，该第二线路层22采用图案化制程制作。例如，可先移除该种子层21b，再于该核心板体20上利用曝光显影方式形成多个图案化阻层，再电镀金属材于该图案化阻层的开口中，之后移除该图案化阻层。应可理解地，亦可采用第一线路层21的制作方式，使该第二线路层22下方保留部分种子层21b。
如图2G所示，加热该支撑件8，以令该支撑件8与该封装基板2分开，以获取多个两层线路层(第一与第二线路层21，22)规格的封装基板2。
于本实施例中，该封装基板2的厚度D1约大于或等于50微米，且该第一与第二线路层21，22的厚度t1，t2大于或等于15微米。
再者，如图2H所示，可于该核心板体20的第一侧20a与第二侧20b上分别形成一如防焊材的绝缘保护层23。例如，该绝缘保护层23具有多个外露出该第一与第二线路层21，22的开孔230，使该第一与第二线路层21，22的外露部分作为电性接触垫，供结合焊锡材料。进一步，于后续制程中，该封装基板2可借由该焊锡材料接置至少一电子元件或电路板，该电子元件为有源元件、无源元件或其二者组合，其中，该有源元件例如为半导体芯片，且该无源元件例如为电阻、电容或电感。
另外，该支撑件8(热解式薄膜)的移除需使用约180～220℃(如200℃)的分解温度，其高于PP材(或该核心板体20)的玻璃转化温度(glass transition temperature，符号Tg)。
因此，相较于现有厚度d0至少40微米的较厚的核心板体10，本发明的制法主要借由使用厚度d1至多20微米的较薄的核心板体20制作该封装基板2，使该封装基板2符合薄化的需求。
再者，当使用厚度d1至多20微米的较薄的核心板体20制作该封装基板2(相较于现有厚度d0至少40微米的较厚的核心板体10)时，借由承载件9两侧设置该基材2a的总厚度H为至少60um，以避免该核心板体20于制作第一线路层21时发生皱褶或弯折等问题，故相较于现有技术，本发明的封装基板2能避免第一与第二线路层21，22发生偏位或不平整等可靠度的问题。
另外，借由热解式薄膜作为支撑件8，使该核心板体20能结合于该支撑件8的相对两侧上，以利于量产。
图3A至图3G为本发明的封装基板3的第二实施例的制法的剖面示意图。本实施例与第一实施例的差异在于形成增层结构的制程，其它制程大致相同，故以下不再赘述相同处。
如图3A至图3B所示，接续图2C所示的制程，于该核心板体30的第一侧30a与该第一线路层21上形成第一增层结构31。
于本实施例中，该第一增层结构31包含至少一第一绝缘层310、形成于该第一绝缘层310上的第一布线层311、及多个形成于该第一绝缘层310中以电性连接该第一线路层21与该第一布线层311的第一导电盲孔312。例如，借由图案化制程，可采用电镀金属(如铜材)或其它方式一体成形该第一布线层311与该第一导电盲孔312，且该第一绝缘层310为介电层，如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、具玻纤的预浸材(Prepreg，简称PP)或其它等介电材。
再者，该第一绝缘层310的厚度r1为小于或等于10微米，以利于制作更多层的第一布线层311，如6层或8层。因此，利用增层法，该第一增层结构31可依需求增设多层该第一绝缘层310，以制作多层第一布线层311。
另外，该核心板体30的厚度d2小于第一实施例的核心板体20的厚度d1(20微米)。例如，该核心板体30的厚度d2为10微米(um)。
如图3C所示，移除该支撑板体90及其上的金属层91，以外露出该核心板体30的第二侧30b的种子层21b。
如图3D所示，提供一支撑件8，以于该支撑件8的相对两侧上分别对称结合该核心板体30。
于本实施例中，该支撑件8为热解式薄膜(Thermal release film)，且该核心板体30以其第一侧30a的第一增层结构31压合于该支撑件8上，使该核心板体30的第二侧30b的种子层21b朝外。例如，该第一布线层311嵌埋于该热解式薄膜中。
如图3E所示，于该核心板体30上借由其第二侧30b的种子层21b形成第二线路层22，以令该第二线路层22电性连接该导电通孔200。接着，于该核心板体30的第二侧30b与该第二线路层22上形成第二增层结构32，以获取封装基板3。
于本实施例中，该第二增层结构32包含至少一第二绝缘层320、形成于该第二绝缘层320上的第二布线层321、及多个形成于该第二绝缘层320中以电性连接该第二线路层22与该第二布线层321的第二导电盲孔322。例如，借由图案化制程，可采用电镀金属(如铜材)或其它方式一体成形该第二布线层321与该第二导电盲孔322，且该第二绝缘层320为介电层，如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、具玻纤的预浸材(Prepreg，简称PP)或其它等介电材。
再者，该第二绝缘层320的厚度r2小于或等于10微米，以利于制作更多层的第二布线层321，如6层或8层。因此，利用增层法，该第二增层结构32可依需求增设多层该第二绝缘层320，以制作多层第二布线层321。
另外，该第二线路层22的制程可参考第一实施例所述的图案化制程。
如图3F所示，加热该支撑件8，以令该支撑件8与该封装基板3分开，以获取多个具有增层结构的封装基板3。
于本实施例中，该封装基板3的厚度D2大于或等于60微米，且该第一与第二线路层21，22的厚度t1，t2大于或等于15微米。
再者，如图3G所示，可于该第一增层结构31与第二增层结构32上分别形成一如防焊材的绝缘保护层23。例如，该绝缘保护层23具有多个外露出该第一与第二布线层311，321的开孔230，使该第一与第二布线层311，321的外露部分作为电性接触垫，供结合焊锡材料。
另外，基于该封装基板3的多层绝缘层(核心板体30、第一与第二绝缘层310，320)的配置，该热解式薄膜的移除需使用更高的分解温度，约300℃。
因此，借由使用厚度d2为10微米的更薄的核心板体30制作该封装基板3，该封装基板3更能符合薄化的需求。
再者，当使用厚度d2为10微米的更薄的核心板体30制作该封装基板3时，借由承载件9两侧设置该基材2a的总厚度H为至少60微米，以避免该核心板体30于制作第一线路层21及第一增层结构31时发生皱褶或弯折等问题，故相较于现有技术，本发明的封装基板3能避免第一与第二线路层21，22及第一与第二布线层311，321发生偏位或不平整等可靠度的问题。
另外，借由热解式薄膜作为支撑件8，使该核心板体20能结合于该支撑件8的相对两侧上，以利于量产。
本发明亦提供一种封装基板2，3，包括：一核心板体20，30、一第一线路层21、以及一第二线路层22。
所述的核心板体20，30具有相对的第一侧20a，30a与第二侧20b，30b、及至少一连通该第一侧20a，30a与第二侧20b，30b的导电通孔200，其中，该核心板体20，30的厚度d1，d2小于或等于20微米。
所述的第一线路层21设于该核心板体20，30的第一侧20a，30a上且电性连接该导电通孔200。
所述的第二线路层22设于该核心板体20，30的第二侧20b，30b上且电性连接该导电通孔200。
于一实施例中，所述的封装基板3还包括第一增层结构31，设于该核心板体30的第一侧30a与第一线路层21上，其中，该第一增层结构31包含至少一形成于该核心板体30上的第一绝缘层310、及设于该第一绝缘层310上且电性连接该第一线路层21的第一布线层311。例如，该第一绝缘层310的厚度r1小于或等于10微米。
于一实施例中，所述的封装基板3还包括第二增层结构32，设于该核心板体30的第二侧30b与第二线路层22上，其中，该第二增层结构32包含至少一形成于该核心板体30上的第二绝缘层320、及设于该第二绝缘层320上且电性连接该第二线路层22的第二布线层321。例如，该第二绝缘层320的厚度r2小于或等于10微米。
综上所述，本发明的封装基板及其制法，借由使用厚度薄于现有核心板体的核心板体制作该封装基板，使该封装基板能符合薄化的需求。
再者，当使用厚度较薄的核心板体制作该封装基板时，借由承载件两侧设置该基材的总厚度为至少60微米，以避免该核心板体于制作第一线路层(及第一增层结构)时发生皱褶或弯折等问题，故相较于现有技术，本发明的封装基板能避免第一与第二线路层(及第一与第二布线层)发生偏位或不平整等可靠度的问题。
另外，借由热解式薄膜作为支撑件，提供较佳应力支撑，使该核心板体能结合于该支撑件的相对两侧上，以利于量产。
另外，无需使用特殊设备，即可制作使用厚度较薄的核心板体或厚度较薄的第一与第二绝缘层制作封装基板，以利于控制制作成本。
上述实施例用以例示性说明本发明的原理及其功效，而非用于限制本发明。本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (10)

1.一种封装基板，包括：
核心板体，具有相对的第一侧与第二侧、及至少一连通该第一侧与第二侧的导电通孔，其中，该核心板体的厚度小于或等于20微米；
第一线路层，设于该核心板体的第一侧上且电性连接该导电通孔；以及
第二线路层，设于该核心板体的第二侧上且电性连接该导电通孔。
2.如权利要求1所述的封装基板，其中，该封装基板还包括第一增层结构，设于该核心板体的第一侧与第一线路层上，其中，该第一增层结构包含至少一形成于该核心板体上的第一绝缘层及设于该第一绝缘层上且电性连接该第一线路层的第一布线层。
3.如权利要求2所述的封装基板，其中，该第一绝缘层的厚度小于或等于10微米。
4.如权利要求1所述的封装基板，其中，该封装基板还包括第二增层结构，设于该核心板体的第二侧与第二线路层上，其中，该第二增层结构包含至少一形成于该核心板体上的第二绝缘层及设于该第二绝缘层上且电性连接该第二线路层的第二布线层。
5.如权利要求4所述的封装基板，其中，该第二绝缘层的厚度小于或等于10微米。
6.一种封装基板的制法，包括：
提供一承载件，其包含一具有金属层的支撑板体，且于该支撑板体的相对两侧上分别形成一基材，以令该承载件与该基材的总厚度为至少60微米，其中，该基材具有一核心板体，其具有相对的第一侧及第二侧，以令该核心板体以其第二侧结合该承载件的金属层；
于该核心板体的第一侧上形成第一线路层，并形成至少一连通该第一侧与第二侧的导电通孔，使该第一线路层电性连接该导电通孔，其中，该核心板体的厚度小于或等于20微米；
移除该承载件；
于一支撑件的相对两侧上分别结合该核心板体的第一侧；
形成第二线路层于该核心板体的第二侧上，以令该第二线路层电性连接该导电通孔；以及
移除该支撑件。
7.如权利要求6所述的封装基板的制法，其中，该制法还包括形成第一增层结构于该核心板体的第一侧与第一线路层上，其中，该第一增层结构包含至少一形成于该核心板体上的第一绝缘层及设于该第一绝缘层上且电性连接该第一线路层的第一布线层。
8.如权利要求7所述的封装基板的制法，其中，该第一绝缘层的厚度小于或等于10微米。
9.如权利要求6所述的封装基板的制法，其中，该制法还包括形成第二增层结构于该核心板体的第二侧与第二线路层上，其中，该第二增层结构包含至少一形成于该核心板体上的第二绝缘层及设于该第二绝缘层上且电性连接该第二线路层的第二布线层。
10.如权利要求9所述的封装基板的制法，其中，该第二绝缘层的厚度小于或等于10微米。
CN202310820824.2A 2023-07-05 2023-07-05 封装基板及其制法 Pending CN118676103A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202310820824.2A CN118676103A (zh) 2023-07-05 2023-07-05 封装基板及其制法
US18/763,608 US20250014989A1 (en) 2023-07-05 2024-07-03 Package substrate and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310820824.2A CN118676103A (zh) 2023-07-05 2023-07-05 封装基板及其制法

Publications (1)

Publication Number Publication Date
CN118676103A true CN118676103A (zh) 2024-09-20

Family

ID=92727900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310820824.2A Pending CN118676103A (zh) 2023-07-05 2023-07-05 封装基板及其制法

Country Status (2)

Country Link
US (1) US20250014989A1 (zh)
CN (1) CN118676103A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201030911A (en) * 2009-02-05 2010-08-16 Phoenix Prec Technology Corp Package substrate and fabrication method thereof
TW201318078A (zh) * 2011-10-17 2013-05-01 Advance Materials Corp 封裝基板之製法
KR20130068089A (ko) * 2011-12-15 2013-06-25 어드벤스 머티리얼스 코포레이션 패키징 기판 및 그 제조 방법
TW201507066A (zh) * 2013-08-09 2015-02-16 Nan Ya Printed Circuit Board 封裝基板之製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201030911A (en) * 2009-02-05 2010-08-16 Phoenix Prec Technology Corp Package substrate and fabrication method thereof
TW201318078A (zh) * 2011-10-17 2013-05-01 Advance Materials Corp 封裝基板之製法
JP2013089945A (ja) * 2011-10-17 2013-05-13 Advance Materials Corp パッケージ基板の製造方法
KR20130068089A (ko) * 2011-12-15 2013-06-25 어드벤스 머티리얼스 코포레이션 패키징 기판 및 그 제조 방법
TW201507066A (zh) * 2013-08-09 2015-02-16 Nan Ya Printed Circuit Board 封裝基板之製造方法

Also Published As

Publication number Publication date
US20250014989A1 (en) 2025-01-09

Similar Documents

Publication Publication Date Title
CN116895636B (zh) 封装基板及其制法
CN116581091B (zh) 电子封装件及其制法
TWI869937B (zh) 封裝基板及其製法
CN118676103A (zh) 封装基板及其制法
TW202503914A (zh) 封裝基板及其製法
TW202414704A (zh) 封裝基板及其製法
TWI835561B (zh) 電子封裝件及其封裝基板與製法
TWI842296B (zh) 封裝基板及其製法
TWI850976B (zh) 電子封裝件及其封裝基板與製法
TWI851135B (zh) 承載結構之製法
TWI832667B (zh) 電子封裝件及其製法
TWI834298B (zh) 電子封裝件及其製法
TWI846342B (zh) 電子封裝件及其承載基板與製法
CN118039493B (zh) 封装基板的制法
TWI846336B (zh) 封裝基板及其製法
CN118538700B (zh) 电子封装件及其制法
CN118888529A (zh) 半导体封装件及其制法
CN118538701A (zh) 封装基板及其制法
CN103066049B (zh) 封装基板及其制法
TWI721616B (zh) 半導體裝置、電路板結構及其製作方法
JP2016225331A (ja) 配線基板
CN118538690A (zh) 封装基板及其制法
CN118888517A (zh) 承载基板及其制法
CN118676109A (zh) 封装基板及其制法
TW202503995A (zh) 電子封裝件及其製法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination