CN118631290A - 发送器、接收器和包括发送器和接收器的通信系统 - Google Patents

Abstract

提供了通信系统、发送器和接收器。该通信系统包括：发送器，其将多个数据流中的每一个的二进制比特编码为多个符号，并将多个符号转换为分别与多个信道对应的多个输出信号，转换基于由第一矩阵定义的发送规则；以及接收器，其组合通过多个信道接收的多个输出信号，组合基于由第二矩阵定义的接收规则，组合恢复多个符号，并且接收器将多个符号解码为二进制比特。第一矩阵和第二矩阵基于将多个信道中的相邻信道之间的串扰效应进行建模的第三矩阵被确定，以减少串扰效应。

Description

发送器、接收器和包括发送器和接收器的通信系统

相关申请的交叉引用

本申请要求于2023年3月7日在韩国知识产权局提交的韩国专利申请No.10-2023-0030156和于2023年7月18日在韩国知识产权局提交的韩国专利申请No.10-2023-0093123的优先权，每一个申请的公开内容以引用方式全部并入本文中。

技术领域

本公开涉及在装置中或在装置之间发送信息的通信系统、发送器和接收器。

背景技术

单端信令是一种通过通信系统中的多个信道发送数据的方法。然而，单端信令可能遭受由每个信道的导线中存在的电感分量引起的同时切换噪声(SSN)，以及由施加到相邻的导线的信号引起的串扰。

差分信令可以用于防止SSN，但使用差分信令需要比单端信令更多的引脚，导致引脚效率降低。信道之间的串扰仍然是差分信令的问题。

因此，需要一种用于在保持差分信令的优点并降低(和/或最小化)多个信号之间的串扰的同时增加引脚效率的通信系统。

发明内容

示例实施例提供一种可以减少(和/或最小化)相邻信道之间的串扰，可以减少(和/或最小化)同时切换噪声(SSN)，并且可以在使用多个信道发送和接收数据时实现更高的数据传输速率的通信系统。

本发明构思的示例实施例提供一种通信系统，其包括：发送器，其将多个数据流中的每一个的二进制比特编码为多个符号，并将多个符号转换为分别与多个信道对应的多个输出信号，转换基于由第一矩阵定义的发送规则；以及接收器，其组合通过多个信道接收的多个输出信号组合，组合基于由第二矩阵定义的接收规则，组合恢复多个符号，并且接收器将多个符号解码为二进制比特。第一矩阵和第二矩阵基于将多个信道中的相邻信道之间的串扰效应进行建模的第三矩阵被确定，以减少串扰效应。

当多个数据流的数量为m并且多个信道的数量为n时，第一矩阵和第二矩阵基于以下等式被确定：

其中，T_eff是R_eff是diag(g₁,g₂,…,g_m)·R，T是第一矩阵，R是第二矩阵，C是通过对多个通道之间的串扰影响进行建模而获得的第三矩阵，并且t_i是T的第i行向量的L1范数。

R_eff和T_eff的积矩阵可以是m阶等效矩阵，T可以是n×m整数矩阵，T的列向量的元素的和可以是0，T的行向量的L1范数可以小于或等于阈值，并且R可以是m×n整数矩阵。

第一矩阵的行向量可以分别对应于多个信道。多个输出信号中的每一个可以具有基于第一矩阵的行向量中的与信道对应的行向量和包括多个符号的列向量的内积的电压电平。

发送器可以包括被配置为针对多个信道中的每一个执行与内积对应的操作的多个驱动器组。多个驱动器组中的每一个中包括的驱动器的数量基于第一矩阵的行向量中的与信道对应的行向量的元素被确定。

发送器可以包括分别与多个驱动器组对应的多个编码器。多个编码器中的每一个可以基于输入数据流的二进制比特生成用于控制相应的驱动器组中包括的至少一个驱动器的控制信号。相应的驱动器组中包括的至少一个驱动器中的每一个可以基于控制信号生成与输入数据流的二进制比特对应的符号的符号电平。输入到多个编码器的数据流可以基于第一矩阵的行向量中的与信道对应的行向量的元素被确定。

多个编码器中的每一个可以基于被定义为减少(和/或最小化)由加性白高斯噪声(AWGN)引起的解码错误的编码规则来生成控制信号。

多个驱动器组的每一个中包括的驱动器可以是脉冲幅度调制三电平(PAM-3)驱动器，并且PAM-3驱动器可以基于控制信号生成与三个二进制比特对应的2个单位间隔(UI)的三元符号。

2UI的三元符号可以包括第一UI的第一符号电平和第二UI的第二符号电平。第一符号电平和第二符号电平中的每一个可以是低电平(L)、中间电平(M)和高电平(H)中的信号电平。表示为其中水平轴是第一符号电平并且竖直轴是第二符号电平的星座图的编码规则可以满足以下的第一条件和第二条件：

第一条件：三个二进制比特的八个组合被映射到星座图中的九格点中的除了第一符号电平和第二符号电平都是中间电平的点之外的八个点，以及

第二条件：在基于第一条件映射的八个组合中，映射到星座图的相邻点的组合之间的汉明距离是1。

多个输出信号中的每一个的电压电平可以具有多个驱动器组中的每一个中包括的驱动器的驱动电压和地电压之间归一化的值。

发送器可以包括：串行化器，其将多个数据流中的每一个转换为三个二进制比特流；以及预驱动器，其生成用于三个转换的二进制比特流中的每一个的差分信号。差分信号中的每一个可以基于第一矩阵的元素被提供至相应的驱动器组。

多个输出信号的电压电平之和可以随着时间保持恒定。

第二矩阵的行向量可以分别对应于多个符号。多个符号中的每一个可以基于第二矩阵的行向量中的与符号对应的行向量和包括接收的多个输出信号的列向量的内积被恢复。

接收器可以包括组合器，其组合接收的多个输出信号的至少一部分并针对多个符号中的每一个执行与内积对应的操作。输入到组合器的输出信号可以基于第二矩阵的行向量中的与符号对应的行向量的元素被确定。

接收器可以包括与组合器对应的采样器和解码器。采样器可以基于组合器中恢复的符号的符号电平生成多个采样信号。解码器可以基于多个采样信号获得与恢复的符号对应的二进制比特。

发送器可以基于被定义为减少(和/或最小化)由AWGN引起的错误比特的编码规则将二进制比特编码为符号。解码器可以基于编码规则的逆规则获得与恢复的符号对应的二进制比特。

多个符号中的每一个可以是2个单位间隔(UI)的三元符号。采样器可以基于在组合器中恢复的2UI的三元符号的符号电平生成多个采样信号。解码器可以基于多个采样信号获得与2UI的三元符号对应的三个二进制比特。

发送器和接收器可以包括在单个收发器中。

本发明构思的示例实施例还提供了一种发送器，其包括：多个编码器，多个编码器中的每一个生成用于将n个数据流中的输入数据流的二进制数据转换为符号数据的控制信号；以及多个驱动器，其基于控制信号生成符号数据，多个驱动器基于由编码矩阵定义的发送规则通过n+1个信道发送基于生成的符号数据的输出信号。编码矩阵可以是基于对n+1个信道中的相邻信道之间的串扰效应进行建模的矩阵被确定以减少串扰效应的(n+1)×n维矩阵。多个编码器中的每一个可以基于被定义为减少由加性白高斯噪声(AWGN)引起的解码错误的编码规则生成控制信号。

本发明构思的示例实施例还提供了一种接收器，其包括：多个组合器，其基于由解码矩阵定义的接收规则组合通过n+1个信道接收的n+1个输出信号，多个组合器从组合后的n+1个输出信号恢复n个符号；以及多个解码器，其基于恢复的n个符号获得n个二进制数据。解码矩阵可以是基于对n+1个信道中的相邻信道之间的串扰效应进行建模的矩阵被确定以减少串扰效应的n×(n+1)维矩阵。多个解码器中的每一个可以基于被定义为减少由加性白高斯噪声(AWGN)引起的解码错误的编码规则的逆规则来获取二进制数据。

附图说明

从以下结合附图的详细描述，将更清楚地理解本公开的上述和其它方面、特征和优点，在附图中：

图1A是根据一些示例实施例的通信系统的框图。

图1B是根据一些示例实施例的通信系统的框图。

图2A是根据一些示例实施例的多个信道的示图。

图2B是根据一些示例实施例的信令模型的示图。

图3是示出根据一些示例实施例的如何实现通信系统的示例的框图。

图4是示出根据一些示例实施例的发送器的配置的示例的示图。

图5A是示出根据一些示例实施例的PAM-3驱动器的详细配置的示例的示图。

图5B是示出图5A的PAM-3驱动器的操作的示图。

图6是示出根据一些示例实施例的编码规则的示图。

图7A是示出根据一些示例实施例的生成输出信号的发送器的配置的示例的示图。

图7B是示出根据一些示例实施例的生成输出信号的发送器的配置的示例的示图。

图7C是示出根据一些示例实施例的生成输出信号的发送器的配置的示例的示图。

图7D是示出根据一些示例实施例的生成输出信号的发送器的配置的示例的示图。

图8A是示出根据一些示例实施例的组合器的配置的示例的示图。

图8B是示出根据一些示例实施例的组合器的配置的示例的示图。

图8C是示出根据一些示例实施例的组合器的配置的示例的示图。

图8D是示出根据一些示例实施例的组合器的配置的示例的示图。

图9是示出根据一些示例实施例的接收器的配置的示图。

图10是根据一些示例实施例的通信系统的概念图。

图11是示出根据一些示例实施例的如何实现串行化器和预驱动器的示例的示图。

图12是示出根据一些示例实施例的编码规则的示图。

图13是根据一些示例实施例的存储器系统的框图。

具体实施方式

在下文中，将参照附图描述示例实施例。

图1A是根据示例实施例的通信系统100的框图。参见图1A，通信系统100可以包括发送器110和接收器120。

多个信道10可以是物理地或电地连接发送器110和接收器120的路径。例如，多个信道10可以使用硅穿通件(TSV)、迹线、导线、电缆等实现，但示例实施例不限于此。

基于由编码矩阵(在下文中称为“第一矩阵”)定义的发送规则，发送器110可以将多个数据流中的每一个的二进制比特编码为多个符号，并且可以将多个符号转换为分别与多个信道10对应的多个输出信号。

例如，当并行输入m个数据流D₀至D_m-1时，发送器110可以对通过每个数据流输入的二进制比特进行编码，以生成m个符号。在一些示例实施例中，发送器110可以基于被定义为减少(和/或最小化)由加性白高斯噪声(AWGN)引起的解码错误的编码规则将二进制比特编码为符号。

发送器110可以将m个生成的符号转换为多个输出信号，并可以通过多个信道10分别发送转换的输出信号。例如，当信道10的数量是n(n是大于m的正整数)时，发送器110可以基于由第一矩阵定义的发送规则来组合m个符号，以生成n个输出信号。因此，发送器110可以通过n个信道分别发送n个生成的输出信号。

在一些示例实施例中，第一矩阵可以是n×m整数矩阵，并且第一矩阵的行向量可以分别对应于多个信道10。因此，n个输出信号中的每一个可以具有基于第一矩阵的行向量中的与信道对应的行向量和包括m个符号的列向量的内积的电压电平。

接收器120可以基于由解码矩阵(在下文中称为“第二矩阵”)定义的接收规则来组合通过多个信道10接收的多个输出信号，以恢复多个符号，并可以将恢复的符号解码为二进制比特。

例如，当通过多个信道10接收n个输出信号时，接收器120可以基于由第二矩阵定义的接收规则来组合n个输出信号的至少一部分以恢复m个符号。

在一些示例实施例中，第二矩阵可以是m×n整数矩阵，并且第二矩阵的行向量可以分别对应于多个符号。因此，可以基于第二矩阵的行向量中的与符号对应的行向量和包括n个输出信号的列向量的内积来恢复m个符号中的每一个。

因此，接收器120可以将m个恢复的符号分别解码为m个二进制比特。例如，接收器120可以基于发送器110的编码规则(例如，被定义为减少(和/或最小化)由AWGN引起的编码错误的编码规则)的逆规则获得分别与恢复的m个符号对应的二进制比特。

根据一些示例实施例，可以确定上述第一矩阵和第二矩阵以减少(和/或最小化)多个信道10中的相邻信道之间的串扰效应。例如，通过多个信道10发送从发送器110发送的输出信号，使得接收器120可以接收添加了由相邻信道引起的串扰分量的输出信号。因此，由接收器120接收的发送器110的输出信号可以被表示为与数据相关的信号分量和由相邻信道之间的串扰效应引起的串扰分量之和。根据一些示例实施例，第一矩阵和第二矩阵可以被确定为减少(和/或最小化)串扰分量的最大值。

如稍后将描述的，根据一些示例实施例，可以基于第一矩阵和第二矩阵分别在硬件中实现发送器110和接收器120。因此，第一矩阵和第二矩阵可以被确定为减少(和/或最小化)相邻信道之间的串扰效应，因此减少(和/或最小化)相邻信道之间的串扰效应的输出信号可以分别由发送器110发送和由接收器120接收。

根据一些示例实施例，第一矩阵的元素可以被确定为使得第一矩阵的列向量的元素的和为0。在一些示例实施例中，施加到多个信道10的多个输出信号的电压电平的和可以随着时间保持恒定。例如，每个输出信号的电压电平可以在每个单位间隔(UI)改变，但是所有输出信号的电压电平的和可以保持恒定，而与UI无关。根据一些示例实施例，在每个UI改变顺序的同时，可以输出多个输出信号可以具有的电压电平。在一些示例实施例中，流过多个信道的电流之和保持恒定，使得可以消除同时切换噪声(SSN)。

根据一些示例实施例，上述多个符号可以是三元或更高元符号。例如，当多个符号是三元符号时，三个二进制比特可以被编码成2UI的三元符号。在一些示例实施例中，当二进制比特在没有被编码为符号的情况下被发送时，二进制比特可以以1.5倍的传输速度被发送。然而，当多个符号是四元符号时，两个二进制比特可以被编码成四元符号，使得二进制比特可以以两倍的传输速度被发送。

如上所述，二进制比特基于被定义为减少(和/或最小化)由AWGN引起的解码错误的编码规则被编码为符号，并且符号可以基于编码规则的逆规则被解码为二进制比特。因此，在数据的传输和恢复期间，比特错误率(BER)可以被减少(和/或最小化)。

图1B是根据一些示例实施例的通信系统100的框图。在图1A中，已经以发送器110和接收器120是通过多个信道10连接的不同装置为例描述了通信系统100。然而，通信系统100的配置不限于此。

例如，通信系统100可以被包括在单个收发器中。参照图1B，通信系统100可以被实现为包括图1A中描述的发送器110和接收器120的单个收发器。

在一些示例实施例中，通信系统100可以通过多个信道10连接到包括发送器110’和接收器120’的另一通信系统100’，以发送和接收数据。

图1B的通信系统100和通信系统100’中包括的发送器110和110’以及接收器120和120’与上面描述的图1A中的发送器110和接收器120基本上相同，从而省略冗余描述。

在下文中，为了便于描述，将参照具有图1A中所示的配置的通信系统100来描述各种实施例。然而，相应的描述可以同样地应用于具有图1B中所示的配置的通信系统100和100’，只要它们之间不存在矛盾。

图2A是示出根据一些示例实施例的多个信道的示图。

参照图2A，多个信道CH0至CH7可以电连接在发送器110和接收器120之间。从发送器110输出的八个输出信号中的每一个可以通过相应的信道被发送到接收器120。

在这些示例实施例中，信道之间存在的电容分量可能引起其中相邻信道的信号被耦合的串扰。例如，由于两个相邻信道CH1和CH2，串扰效应可能发生在CH0中。由于三个相邻信道CH0、CH2和CH3，串扰效应可能发生在CH1中。由于四个相邻信道CH0、CH1、CH3和CH4，串扰效应可能发生在CH2中。类似地，串扰影响可能由于两个相邻信道而发生在CH7中，由于三个相邻信道而发生在CH6中，并且由于四个相邻信道而发生在CH3、CH4和CH5中。

根据一些示例实施例，多个信道CH0至CH7可以具有对称结构。多个信道CH0至CH7可以具有相同的耦合强度。在一些示例实施例中，相邻信道之间的串扰效应可以全部相同。因此，当串扰效应表示为“1”时，多个信道CH0至CH7之间的串扰效应可以如以下等式1所示被建模。

等式1：

其中，C是通过对多个信道之间的串扰效应进行建模而获得的矩阵(在下文中称为“第三矩阵”)。

参照等式1的第三矩阵，第一列向量至第八列向量可以分别对CH0至CH7建模。例如，CH0和CH7受到来自两个相邻信道的串扰的影响，使得第一列向量和第八列向量的两个元素可以表示为“1”。CH1和CH6受到来自三个相邻信道的串扰的影响，使得第二列向量和第七列向量的三个元素可以表示为“1”。CH2、CH3、CH4和CH5受到来自四个相邻信道的串扰的影响，第三列向量到第六列向量的四个元素可以表示为“1”。即使对于行向量，上述内容也是相同的。

如稍后将描述的，在确定第一矩阵和第二矩阵以减少(和/或最小化)相邻信道的串扰的过程期间可以使用第三矩阵。在图2A中，具有相同耦合强度的八个信道已经被描述为具有对称结构，但是示例实施例不限于此。例如，具有任意信道响应的任何数量的不同信道可以被建模为第三矩阵。在确定第一矩阵和第二矩阵以减少(和/或最小化)相邻信道之间的串扰效应的过程期间，可以使用这样建模的第三矩阵。

图2B是示出根据一些示例实施例的通信系统的信令模型的示图。图2B示出了通过八个信道发送七个二进制数据流D₀至D₆的示例，但是示例实施例不限于此。

发送器110可以将多个二进制数据流D₀至D₆分别编码为多个符号S₀至S₆。在图2B中，TX中示出的S₀至S₆表示七个经过编码的符号。

发送器110可以基于符号S₀至S₆生成输出信号W_i。输出信号W_i表示与八个信道中的第i信道对应的输出信号。输出信号W_i可以具有基于第一矩阵T的与第i信道对应的行向量T_i和包括符号S₀至S₆的列向量S的内积的电压电平。

根据一些示例实施例，输出信号W_i可以被表示为其中根据行向量T_i的元素将权重乘以符号S₀至S₆并添加具有适当幅度的共模电压V_CM的形式。参照附图标记21，发送器110可以基于第一矩阵T和共模电压V_CM对符号S₀至S₆执行仿射变换以生成输出信号W_T。

生成的输出信号W_T中的每一个可以通过相应的信道被发送到接收器120。在这些示例实施例中，通过每个信道发送的输出信号可能受到来自通过相邻信道发送的输出信号的串扰的影响。例如，参照图2B，当第i信道与四个信道(第i-2信道、第i-1信道、第i+1信道和第i+2信道)相邻时，上述四个信道的串扰效应X_i-2(t)、X_i-1(t)、X_i+1(t)和X_i+2(t)可能被添加到通过第i信道发送的输出信号W_i。

当第i信道与三个信道(例如，第i-1信道、第i+1信道和第i+2信道)相邻时，三个信道的串扰效应X_i-1(t)、X_i+1(t)和X_i+2(t)可能被添加到输出信号W_i。当第i信道与两个信道(例如，第i+1信道和第i+2信道)相邻时，两个相邻信道的串扰效应X_i+1(t)和X_i+2(t)可能被添加到输出信号W_i。

在附图标记22中，I·s(t)表示每个信道的输出信号分量，C·x(t)表示添加到相应信道的串扰分量，其中I是8×8单位矩阵，s(t)是输出信号的单比特响应(SBR)，C是通过对八个信道之间的串扰影响进行建模而获得的第三矩阵，并且x(t)是串扰脉冲响应(CPR)。

接收器120可以通过信道10接收输出信号。在一些示例实施例中，接收器120可以接收添加了相邻信道的串扰元素的输出信号W_R，而不是按原样接收由发送器110生成的输出信号W_T。

接收器120可以分别基于通过信道10接收的输出信号W_R恢复七个符号S₀至S₆。参照图2B中的RX，接收器120可以基于通过八个信道10接收的输出信号来恢复符号S_j。符号S_j表示七个符号中的第j符号。可以基于第二矩阵R的与第j符号对应的行向量R_j和包括接收的输出信号的列向量W_R的内积来恢复符号S_j。参照附图标记23，接收器120可以基于第二矩阵R对接收到的输出信号W_R执行线性变换，以恢复多个符号S。

因此，接收器120可以将恢复的符号S₀至S₆分别解码为二进制比特。

在接收器120中恢复的符号的波形可以被表示为一系列SBR，并且可以以CPR由于串扰而被添加到每个UI的形式出现。例如，恢复的符号的1UI波形可以被表达为下面的等式2。

等式2：

RTS·s(t)+RCTS·x(t)

其中T是第一矩阵，R是第二矩阵，C是第三矩阵，S是包括多个符号的值的列向量，s(t)是SBR，并且x(t)是CPR。

因此，根据一些示例实施例，通过确定减少(和/或最小化)RCTS的绝对值的最大值的第一矩阵T和第二矩阵R，能够减少(和/或最小化)相邻信道之间的串扰效应。

例如，在其中m个数据流在n条导线上被驱动的一些示例实施例中，第一矩阵T和第二矩阵R可以基于下面的等式3来确定。在一些示例实施例中，n可以是大于m的整数。例如，n可以是大于或等于2且小于10的整数，但是示例实施例不限于此。

等式3：

R_eff＝diag(g₁,g₂,…,g_m)·R

其中T是第一矩阵，R是第二矩阵，C是第三矩阵，t_i是第一矩阵T的第i行向量的L1范数，diag表示对角矩阵。L1范数可以被定义为向量的长度或幅度的度量。并且，g_i可以基于稍后描述的限制条件被确定为特定值。

参照等式3，可以确定T和R以减少(和/或最小化)绝对值R_eff·C·T_eff的最大值。

根据示例实施例，T和R可以满足以下限制条件。

条件1：R_eff·T_eff＝I_m

条件2：T是n×m整数矩阵，并且R是m×n整数矩阵

条件3：T的列向量的元素之和是0

条件4：T的行向量的L1范数限制在阈值内

例如，根据条件1，在R_eff和T_eff之间存在正交性。这可以是用于在接收器120中恢复从发送器110发送的符号的条件。

根据一些示例实施例，可以基于第一矩阵和第二矩阵来确定发送器110和接收器120的硬件配置。例如，如稍后将详细描述的，可以基于第一矩阵和第二矩阵确定发送器110的编码器的输入信号、发送器110的驱动器的数量、接收器120的差分放大器的输入信号等。因此，第二条件和第四条件可以是以硬件实现发送器110和接收器120的条件。在一些示例实施例中，第四条件的阈值可以是例如10，但是示例实施例不限于此。

如上所述，由发送器110生成的输出信号可以具有基于第一矩阵中的与信道对应的行向量和包括多个符号的列向量的内积的电压电平。因此，当满足条件3时，发送器110的输出信号的电压电平的总和可以随着时间保持恒定。结果，条件3可以是用于去除SSN的条件。

满足上述限制条件的T和R必须被确定为有限的。下面的等式4和等式5表示在其中七个数据流分别在八条导线(例如，8个信道)上被驱动的示例实施例中满足上述限制条件的第一矩阵T的示例和第二矩阵R的示例。

等式4：

等式5：

参照等式4和5，T是8×7整数矩阵，R是7×8整数矩阵。因此，满足条件2。

T的第一列向量的元素是4、-4、0、0、0、0、0、0，且其和是0。T的第七列向量的元素是-2、-2、-2、-2、2、2、2、2，且其和是0。这同样适用于其余的第二列向量到第六列向量的元素。因此，满足条件3。

T的第一行向量的L1范数是9(＝|4|+|0|+|-3|+|0|+|0|+|0|+|-2|)，其同样应用于第二行向量到第八行向量。因此，满足条件4。条件4并不意味着第一矩阵的行向量的L1范数值应当全部相同。因此，所有行向量的L1范数值与等式4的T中的9相同，但是根据一些示例实施例，L1范数值对于每个行向量可以变化。每个行向量的L1范数被限制在阈值内。

T_eff可以表示为下面的等式6。

等式6：

R_eff可以表示为下面的等式7。

等式7：

因此，R_eff·T_eff是7×7单位矩阵，如下面的等式8所示。

等式8：

因此，满足条件1。

满足上述限制条件的第一矩阵T和第二矩阵R不限于等式4和5。下面的等式9和10表示在其中在八条导线上驱动七个并行数据流的示例中满足上述限制条件的第一矩阵T和第二矩阵R的示例。

等式9：

等式10：

下面的等式11和12表示在其中在六条导线(例如，六个信道)上驱动五个并行数据流的示例实施例中满足上述限制条件的第一矩阵T和第二矩阵R的示例。

等式11：

等式12：

根据各种实施例，可以基于如上确定的T和R来实现发送器110和接收器120，这将在稍后详细描述。在示例实施例中，在数据发送和接收期间可以减少(和/或最小化)相邻信道之间的串扰并且可以去除SSN。

在下文中，为了便于描述，将参照等式4和5的第一矩阵和第二矩阵来描述各种实施例，但是只要等式9至12的第一矩阵和第二矩阵之间不存在矛盾，这些描述就可以同样地应用于它们。

图3是示出根据一些示例实施例的如何实现通信系统的示例的框图。参照图3，通信系统100A可以包括发送器110和接收器120。

发送器110可以转换m个并行数据流D₀至D_m-1，以生成n个输出信号W_T[n-1:0]，并且可以通过包括n条导线的信道10分别发送生成的输出信号W_T[n-1:0]。在一些示例实施例中，n可以是大于或等于m的整数，例如，n可以是m+1，但是示例实施例不限于此。

例如，发送器110可以将m个数据流D₀至D_m-1编码为m个符号，并且可以基于由第一矩阵定义的发送规则来组合m个符号以生成n个输出信号。在一些示例实施例中，n个输出信号中的每一个可以具有基于第一矩阵的行向量中的与信道对应的行向量和包括m个符号的列向量的内积的电压电平。如上所述，第一矩阵可以是被确定为减少(和/或最小化)相邻信道之间的串扰效应的最大值的n×m整数矩阵。

例如，发送器110可以包括多个编码器111和多个驱动器115。多个编码器111可以生成控制信号以将输入的二进制数据转换为符号数据。在一些示例实施例中，多个编码器111可以基于被定义为减少(和/或最小化)由加性白高斯噪声(AWGN)引起的解码错误的编码规则来生成控制信号。

多个驱动器115可以由多个编码器111生成的控制信号驱动。多个驱动器115可以基于控制信号生成n个输出信号W_T[n-1:0]。例如，多个驱动器115可以基于控制信号生成多个符号，并且可以根据第一矩阵组合生成的符号以生成输出信号W_T[n-1:0]。在一些示例实施例中，生成的输出信号W_T[n-1:0]可以具有基于其中输入的二进制数据根据编码规则被编码的数据符号的值。

例如，当第一矩阵被确定为等式4的T时，可以如下面的等式13所示计算由多个驱动器115生成的输出信号。

等式13：

其中W_T是由多个驱动器115生成的输出信号，T是等式4的第一矩阵T，S是包括七个符号的列向量。

基于等式13的计算结果列于下表1中。

表1

参照等式13和表1，由多个驱动器115生成的输出信号W_T0至W_T7中的每一个可以具有基于第一矩阵的行向量中的与信道对应的行向量和包括七个符号S₀至S₆的列向量S的内积的电压电平。为此，在一些示例实施例中，多个驱动器115可以被配置为执行第一矩阵和包括多个符号的列向量之间的乘法运算。这将在后面详细描述。

在该一些示例实施例中，当符号S是例如具有三个电平(诸如-1、0和+1)的三元符号时，根据S₀、S₂和S₆的值，输出信号W_T0可以具有17个电平，诸如9、-7、-6、-5、-4、-3、-2、-1、0、1、2、3、4、5、6、7和9。然而，多个驱动器115的输出电压被限制在施加到每个驱动器的驱动电压的范围内。因此，例如，当驱动电压为VDDQ[V]并且地电压为0[V]时，输出信号W_T0的实际电压电平可以具有0[V]和VDDQ[V]之间的归一化值。这可以同样地应用于其余的输出信号W_T1至W_T7。

根据一些示例实施例，施加到导线的输出信号W_T的实际电压值可以基于以下等式14来计算。

等式14：

其中W_T是由发送器110生成的输出信号的实际电压电平，VDDQ是施加到多个驱动器的驱动电压，S是包括多个符号的列向量。并且，T_eff与上面在等式3中描述的相同。

当通过包括n条导线的信道10接收输出信号WR_[n-1:0]时，接收器120可以基于多个接收的输出信号W_R[n-1:0]恢复多个符号，并且可以将恢复的符号解码为二进制比特。

例如，接收器120可以包括多个组合器125和多个解码器121。多个组合器125可以组合多个接收的输出信号W_R[n-1:0]以恢复多个符号S_[m-1:0]。在一些示例实施例中，多个组合器125可以基于由第二矩阵定义的接收规则来组合多个输出信号W_R[n-1:0]。因此，可以基于第二矩阵的行向量中的与符号对应的行向量和包括多个接收的输出信号的列向量的内积来恢复多个符号中的每一个。如上所述，第二矩阵可以是被确定为减少(和/或最小化)相邻信道之间的串扰效应的最大值的整数矩阵。

例如，当第二矩阵被确定为等式5的R时，由多个组合器125恢复的多个符号可以如下面的等式15所示被计算。

等式15：

其中S是由多个组合器125恢复的多个符号，R是等式5的第二矩阵R，W_R是包括多个接收的输出信号的列向量。

基于等式15的计算结果列于下表2中。

表2

符号	值
		S0	WR0-WR1
S1	-WR2+WR3
		S2	-WR0-WR1+WR2+WR3
S3	-WR4+WR5
		S4	-WR6+WR7
S5	-WR4-WR5+WR6+WR7
		S6	-WR0-WR1-WR2-WR3+WR4+WR5+WR6+WR7

参照等式15和表2，可以基于第二矩阵的行向量中的对应于符号的行向量和包括多个接收的输出信号W_R0至W_R7的列向量W_R的内积来恢复多个符号S₀至S₆中的每一个。为此，根据一些示例实施例，多个组合器125可以被配置为执行第二矩阵和包括多个接收的输出信号的列向量之间的乘法运算。这将在后面详细描述。

根据一些示例实施例，可以基于下面的等式16来恢复多个符号的实际电平。

等式16：

S＝R_eff·W_R

其中S是包括多个符号的列向量，W_R是包括由接收器120接收的多个输出信号的列向量。并且，R_eff与上面在等式3中描述的相同。

如上在等式3所述，为了精确地恢复从发送器110发送的符号，应该满足条件1(例如，R_eff·T_eff＝I_m)，从而可以如上等式13中计算在接收器120中实际恢复的符号的电平。然而，R和R_eff diag(g₁,g₂,…,g_m)之间的差仅是常数项，使得可以通过调整多个组合器125中包括的差分放大器的增益来容易地实现。因此，在硬件实现方面，等式13可以具有与等式12基本相同的含义。

多个解码器121可以将在多个组合器125中恢复的多个符号分别解码为二进制比特。例如，多个解码器121可以基于通过对恢复的符号的符号电平进行采样而获得的多个采样信号来获得与重构的符号对应的二进制比特。

在一些示例实施例中，多个解码器121可以基于预定的解码规则获得与恢复的符号对应的二进制比特。根据一些示例实施例，预定义的解码规则可以是上述编码规则(例如，被定义为减少(和/或最小化)由AWGN引起的解码错误的编码规则)的逆规则。

图4是示出根据一些示例实施例的发送器的配置的示例的示图。将参照图4描述发送器的符号生成操作。在图4中，提供了一个示例，其中使用具有三电平的脉冲幅度调制(PAM-3)驱动器将二进制比特编码成三元符号。

参照图4，发送器110可以包括编码器111-1、2对1多路复用器(2对1MUX)112-1和PAM-3驱动器115-1。

编码器111-1可以基于3比特的二进制数据A、B和C生成控制信号U1、D1、U2和D2。3比特的二进制数据可以是上述多个数据流D_[m-1:0]中的单个数据流中包括的二进制数据。

根据PAM-3调制方案，3比特的二进制数据可以被编码成2UI的三元符号。因此，根据一些示例实施例，U1和D1可以是用于生成与2UI的第一UI对应的符号电平的控制信号，U2和D2可以是用于生成与2UI的第二UI对应的符号电平的控制信号。

在一些示例实施例中，编码器111-1可以基于如下等式17所示的规则生成控制信号U1、D1、U2和D2，这将在稍后更详细地描述。

等式17：

2对1多路复用器112-1可以对由编码器111-1生成的控制信号U1、D1、U2和D2执行重新计时器功能，以控制PAM-3驱动器115-1的操作。

例如，当从编码器111-1接收四个控制信号U1、D1、U2和D2时，2对1多路复用器112-1可以将用于基于U1和D1生成第一符号电平的控制信号U、D、UB和DB提供至PAM-3驱动器115-1。在一些示例实施例中，U、D、UB和DB可以分别与U1、D1、U1B和D1B相同。这里，B表示条。

然后，2对1多路复用器112-1可以将用于基于U2和D2生成第二符号电平的控制信号U、D、UB、DB提供至PAM-3驱动器115-1。在一些示例实施例中，U、D、UB和DB可以分别与U2、D2、U2B和D2B相同。

因此，可以生成2UI的三元符号，每个UI具有一个符号电平。

图5A是示出根据一些示例实施例的PAM-3驱动器的详细配置的示例的示图。

参照图5A，PAM-3驱动器115-1可以具有其中两个N上N(N-over-N)驱动器30和40彼此耦合的结构。在一些示例实施例中，从2到1多路复用器112-1提供的控制信号U、D、UB和DB可以分别被施加到包括在两个N上N驱动器30和40中的四个NMOS晶体管31、32、41和42的栅极端子，如附图中所示。PAM-3驱动器115-1可以基于控制信号U、D、UB和DB生成符号S。

图5B是示出图5A的PAM-3驱动器的操作的示图。

参照图5B，当U、D、UB和DB分别为1、0、0和1时，NMOS晶体管31和NMOS晶体管41可以被上拉。因此，PAM-3驱动器115-1可以输出“+1”(例如，高电平)。

另一方面，当U、D、UB和DB分别为0、1、1和0时，NMOS晶体管32和NMOS晶体管42可以被下拉。因此，PAM-3驱动器115-1可以输出“-1”(例如，低电平)。

当U、D、UB和DB分别为0、0、1和1时，NMOS晶体管41可以被上拉，并且NMOS晶体管42可以被下拉。因此，PAM-3驱动器115-1可以输出“0”(例如，中间电平)。虽然未示出，但是当U、D、UB和DB分别为1、1、0和0时，NMOS晶体管31可以被上拉，并且NMOS晶体管32可以被下拉。因此，PAM-3驱动器115-1可以输出“0”(例如，中间电平)。

如上所述，PAM-3驱动器115-1可以基于从2到1多路复用器112-1提供的控制信号U、D、UB和DB生成三个电压电平(+1、0和-1)中的单个符号电平。

下表3示出了根据一些示例实施例的将3比特的二进制数据A、B和C编码成2UI的三元符号的规则。

表3

参照表3，编码器111-1可以基于等式14生成控制信号U1D1和U2D2。在一些示例实施例中，U1D1是上述U1和D1一起的表达式，并且U2D2是上述U2和D2一起的表达式。

例如，当A、B和C分别为0、1和1时，和分别为1、0和0。因此，根据等式14的逻辑公式，U1、D1、U2和D2可以分别是1、0、1和0。当A、B和C分别为0、1和0时，和可以分别为1、0和1。因此，根据等式14的逻辑公式，U1、D1、U2、D2可以分别是1、0、1和1。上述结果与表3中所列的相同，这可以应用于其中A、B和C具有不同值的一些示例实施例。

2对1多路复用器112-1可以顺序地生成对应于U1D1的控制信号U、D、UB和DB以及对应于U2D2的控制信号U、D、UB和DB，以驱动PAM-3驱动器115-1。因此，PAM-3驱动器115-1可以顺序地输出对应于U1D1的第一符号电平和对应于U2D2的第二符号电平。在表3中，1UI和2UI分别表示第一符号电平和第二符号电平。

例如，当U1D1或U2D2为10时，由2至1多路复用器112-1生成的控制信号U、D、UB和DB为1、0、0和1。参照图5A和5B，PAM-3驱动器115-1可以输出“+1”。当U1D1或U2D2为01时，由2至1多路复用器112-1生成的控制信号U、D、UB及DB为0、1、1及0。参照图5A和5B，PAM-3驱动器115-1可以输出“-1”。当U1D1或U2D2为11时，由2至1多路复用器112-1生成的控制信号U、D、UB和DB为1、1、0和0，并且参照图5A和5B，PAM-3驱动器115-1可以输出“0”。上述结果与表3中所列的相同。

当使用上述编码规则将3比特的二进制数据A、B和C编码为2UI的三元符号时，可以减少(和/或最小化)由AWGN引起的解码错误。

图6是示出根据一些示例实施例的编码规则的示图。详细地，图6包括示出表3中的编码规则的左侧星座图和右侧星座图。在左侧星座图中，水平轴表示第一符号电平“+1”、“0”和“-1”，竖直轴表示第二符号电平“-1”、“0”和“+1”。

参照图6的左侧星座图，3个二进制比特的8个组合可以分别映射到9个点中的除了第一符号电平和第二符号电平都是中间电平的点之外的剩余8个点。参照右侧星座图，在8个映射的组合中，映射到星座图中的相邻点的组合之间的汉明距离可以是1。

由于AWGN，在解码操作期间，被编码为2UI的三元符号的二进制比特可以被解码为其它二进制比特。例如，发送器110可以将二进制数据“000”编码为具有“+1”和“-1”电平的2UI符号。然而，在传输期间发生的AWGN可能导致接收器120接收具有“+1”和“0”电平的2UI符号。在一些示例实施例中，接收器120可以将接收的符号解码为“001”。例如，AWGN可能使得从发送器110发送的二进制数据“000”在接收器120中被解码为“001”。

在一些示例实施例中，AWGN具有高斯分布，使得由AWGN引起的解码错误很可能发生在星座图上的相邻点之间，如图6的左侧星座图所示。如上所述，根据一些示例实施例，映射到星座图中的相邻点的二进制比特之间的汉明距离是1，从而即使当由于AWGN而发生错误时也很可能仅发生单比特错误。结果，可以降低(和/或最小化)误码率(BER)。

用于降低(和/或最小化)BER的编码规则不限于图6中所示的规则。例如，根据一些示例性实施例，当满足以下两个条件时，即使当以不同于图6中所示的方式在星座图上布置二进制比特时，也可以降低(和/或最小化)由AWGN引起的比特错误。

第一条件：三个二进制比特的八个组合被映射到星座图中的九个点中的除了第一符号电平和第二符号电平都是中间电平的点之外的八个点。

第二条件：在基于第一条件映射的八个组合中，映射到星座图的相邻点的组合之间的汉明距离是1。

根据一些示例实施例，当满足第一条件时，可以实现对称星座图。根据一些示例实施例，所谓的格雷码可以用于满足第二条件。

图7A至图7D是各自示出根据一些示例实施例的发送器的配置的示图。

如上所述，由发送器110生成的多个输出信号可以分别对应于多个信道。多个输出信号中的每一个可以具有基于第一矩阵的行向量中的与信道对应的行向量和包括多个符号的列向量的内积的电压电平。为此，发送器110可以具有基于第一矩阵的配置。

例如，发送器110可以包括多个驱动器组，其被配置为针对多个信道中的每一个执行与内积对应的操作。

图7A示出了生成表1中的输出信号中的W_T0的发送器的配置的示例。例如，W_T0可以具有基于等式4中的第一行向量[4 0 -3 0 0 0 -2]和包括7个符号S₀至S₆的列向量S的内积(例如4·S₀+0·S₁-3·S₂+0·S₃+0·S₄+0·S₅-2·S₆)的电压电平，例如，4S₀-3S₂-2S₆。

由于需要三种类型的符号S₀、-S₂和-S₆来生成W_T0，因此发送器110A可以包括三个组，例如，与S₀对应的第一驱动器组115-10A、与-S₂对应的第二驱动器组115-20A和与-S₆对应的第三驱动器组115-30A。

在一些示例实施例中，符号S₀、-S₂和-S₆中的每一个乘以基于等式4中的第一行向量的元素的权重。因此，第一驱动器组115-10A可以包括四个PAM-3驱动器，第二驱动器组115-20A可以包括三个PAM-3驱动器，并且第三驱动器组115-30A可以包括两个PAM-3驱动器。例如，根据一些示例实施例，驱动器组115-10A、115-20A和115-30A中的每一个中包括的驱动器的数量可以基于第一矩阵的行向量中的与信道对应的行向量的元素来确定。

发送器110A可以包括分别对应于多个驱动器组115-10A、115-20A和115-30A的多个编码器111-10A、111-20A和111-30A。多个编码器111-10A、111-20A和111-30A中的每一个可以基于输入数据流的二进制比特生成控制信号U1、D1、U2和D2以控制对应驱动器组中包括的驱动器。例如，编码器111-10A可以基于3比特的输入二进制数据D₀<1>、D₀<2>和D₀<3>，生成控制信号以控制包括在第一驱动器组115-10A中的驱动器。类似地，编码器111-20A和编码器111-30A可以分别基于二进制数据 和的比特生成控制信号以控制包括在对应驱动器组中的驱动器。

在一些示例实施例中，可以基于第一矩阵的行向量中的与信道对应的行向量的元素确定输入到多个编码器111-10A、111-20A和111-30A中的每一个的数据流。例如，基于等式4的第一行向量的W_T0是4S₀-3S₂-2S₆，因此需要三种类型的符号S₀、-S₂和-S₆。因此，如图7A所示，数据流D₀可以输入到编码器111-10A以生成S₀，数据流可以输入到编码器111-20A以生成-S₂，并且数据流可以输入到编码器111-30A以生成-S₆。在一些示例实施例中，数据流D₀、和中的每一个可以以3比特的并行数据的形式输入到相应的编码器，如图中所示。

2对1多路复用器112-10A可以基于编码器111-10A中生成的控制信号U1、D1、U2和D2驱动第一驱动器组115-10A中包括的PAM-3驱动器。因此，第一驱动器组115-10A中包括的单个PAM-3驱动器可以生成S₀。在一些示例实施例中，S₀可以是2UI的三元符号。这与上面参照图4所述的相同。由于第一驱动器组115-10A包括四个PAM-3驱动器，所以第一驱动器组115-10A可以生成4S₀。类似地，2到1多路复用器112-20A和112-30A可以分别基于由编码器111-20A和111-30A生成的控制信号驱动第二驱动器组115-20A和第三驱动器组115-30A中包括的PAM-3驱动器。因此，可以分别在第二驱动器组115-20A和第三驱动器组115-30A中生成-3S₂和-2S₆。

分别在第一驱动器组至第三驱动器组115-10A、115-20A和115-30A中生成的2UI的三元符号4S₀、-3S₂和-2S₆可以被组合以生成4S₀-3S₂-2S₆，例如W_T0。

图7B示出了生成表1中的输出信号中的W_T4的发送器110B的配置的示例。例如，W_T4可以具有基于等式4的第五行向量[0 0 0 -4 0-3 -2]和包括7个符号S₀到S₆的列向量S的内积(例如0·S₀+0·S₁+0·S₂-4·S₃+0·S₄-3·S₅+2·S₆)的电压电平，例如，-4S₃-3S₅+2S₆。

参照图7B，编码器111-10B可以基于三比特的二进制数据 和生成控制信号U1、D1、U2和D2。2至1多路复用器112-10B可以基于由编码器111-10B生成的控制信号控制第一驱动器组115-10B中包括的PAM-3驱动器。因此，第一驱动器组115-10B中包括的单个PAM-3驱动器可以生成2UI的三元符号-S₃。由于第一驱动器组115-10B包括四个PAM-3驱动器，因此第一驱动器组115-10B可以生成-4S₃。

编码器111-20B可以接收3比特的二进制数据和并且第二驱动器组115-20B可以包括三个PAM-3驱动器。因此，第二驱动器组115-20B可以生成-3S₅。

类似地，编码器111-30B可以接收3比特的二进制数据D₆<1>、D₆<2>和D₆<3>，并且第三驱动器组115-30B可以包括两个PAM-3驱动器。因此，第三驱动器组115-30B可以生成2S₆。

在第一驱动器组至第三驱动器组115-10B、115-20B和115-30B中生成的2UI的三元符号-4S₃、-3S₅和2S₆被组合以生成-4S₃-3S₅+2S₆，例如W_T4。

根据图7B的实施例的示例，可以看出，基于第一矩阵的行向量中的与信道对应的行向量的元素确定驱动器组115-10B、115-20B和115-30B中的每一个中包括的驱动器的数量和输入到多个编码器111-10B、111-20B和111-30B中的每一个的数据流。

图7C示出了与等式9中的第一矩阵的第一行向量相关的发送器的配置的示例。由于等式9中的第一矩阵T的第一行向量是[0 0 0 0 -22-1]，基于第一行向量的输出信号W_T0可以具有与-2S₄+2S₅-S₆相同的电压电平。

参照图7C，关于-2S₄项，发送器110C可以包括向其输入 和的编码器111-10C，以及包括两个PAM-3驱动器的第一驱动器组115-10C。

关于2S₅项，发送器110C可以包括向其输入D₅<1>、D₅<2>和D₅<3>的编码器111-20C，以及包括两个PAM-3驱动器的第二驱动器组115-20C。

关于-S₆项，发送器110C可以包括向其输入和的编码器111-30C，以及包括单个PAM-3驱动器的第三驱动器组115-30C。

因此，发送器110C可以生成-2S₄+2S₅-S₆，即W_T0。

图7D示出了与等式11中的第一矩阵的第三行向量相关的发送器的配置的示例。由于等式11中的第一矩阵T的第三行向量是[0 2 00-1]，因此基于第三行向量的输出信号W_T2可以具有与2S₁-S₄相同的电压电平。

因此，参照图7D，关于2S₁项，发送器110D可以包括向其输入D₁<1>、D₁<2>和D₁<3>的编码器111-10D，以及包括两个PAM-3驱动器的第一驱动器组115-10D。

关于-S₄项，发送器110D可以包括向其输入和的编码器111-20D，以及包括单个PAM-3驱动器的第二驱动器组115-20D。

因此，发送器110D可以生成输出信号W_T2，例如2S₁-S₄。

已经参照图7A至图7D描述了如何基于第一矩阵实现发送器的各种示例。在上面，参照图7A至图7D描述了基于第一矩阵的发送器的各种实现示例。根据上述示例实施例，可以基于第一矩阵T来配置发送器110的硬件。

图8A至图8D是各自示出根据示例实施例的接收器的配置的示图。

如上所述，接收器120可以基于多个接收的输出信号恢复多个符号。在一些示例实施例中，可以基于第二矩阵的行向量中的与符号对应的行向量和包括多个接收的输出信号的列向量的内积来恢复多个符号中的每一个。

为此，接收器120可以具有基于第二矩阵的配置。例如，接收器120可以包括组合器，其被配置为组合接收的输出信号的至少一部分并执行与内积对应且针对多个符号中的每一个提供的操作。在一些示例实施例中，组合器可以被实现为差分放大器或连续时间线性均衡器(CTLE)，但是示例实施例不限于此。

图8A是示出用于恢复表2中的符号中的S₀的组合器的配置的示例的示图。参照表2，可以通过诸如W_R0-W_R1的操作恢复S₀。因此，用于恢复S₀的组合器125A可以使用具有W_R0和W_R1作为输入的差分放大器来实现。例如，在如图8A所示的差分放大器结构中，可以通过将接收的输出信号W_R0连接到晶体管51的栅极端子并将接收的输出信号W_R1连接到晶体管52的栅极端子来恢复S₀。

图8B是示出用于恢复表2中的符号中的S₂的组合器的配置的示例的示图。参照表2，可以通过诸如-W_R0-W_R1+W_R2+W_R3的操作恢复S₂。因此，用于恢复S₂的组合器125B可以使用以W_R0、W_R1、W_R2和W_R3作为输入的差分放大器来实现。例如，在图8B所示的差分放大器结构中，可以通过将接收的输出信号W_R2和W_R3分别连接到晶体管61的栅极端子和晶体管62的栅极端子并且将接收的输出信号W_R1和W_R0分别连接到晶体管63的栅极端子和晶体管64的栅极端子，来恢复S₂。

图8C是示出基于等式10中的第二矩阵的第三行向量恢复符号S₂的组合器的配置的示例的示图。参照等式10，第二矩阵R的第三行向量是[0 0 4 -4-4 4 0 0]，使得可以通过诸如4W_R2-4W_R3-4W_R4+4W_R5的操作恢复S₂。因此，用于恢复S₂的组合器125C可以使用具有W_R2、W_R3、W_R4和W_R5作为输入的差分放大器来实现。例如，在图8C所示的差分放大器结构中，可以通过将接收的输出信号W_R2和W_R5分别连接到晶体管71的栅极端子和晶体管72的栅极端子并且将接收的输出信号W_R4和W_R3分别连接到晶体管73的栅极端子和晶体管74的栅极端子，来恢复S₂。在一些示例实施例中，可以通过调节差分放大器的增益来容易地实现与每个输出信号相乘的权重。

图8D是示出基于等式12中的第二矩阵的第二行向量恢复符号S₁的组合器的配置的示例的示图。参照等式12，第二矩阵R的第二行向量是[-1 -1 2 0 0 0]，使得可以通过诸如-W_R0-W_R1+2W_R2的操作恢复S₁。因此，用于恢复S₁的组合器125D可以使用具有W_R0、W_R1和W_R2作为输入的差分放大器来实现。例如，在如图8D所示的差分放大器结构中，可以通过将接收的输出信号W_R2连接到晶体管81的栅极端子并且将接收的输出信号W_R1和W_R0分别连接到晶体管82的栅极端子和晶体管83的栅极端子，来恢复S₁。在一些示例实施例中，可以通过调节差分放大器的增益来容易地实现与每个输出信号相乘的权重。

根据上述示例实施例，可以基于第二矩阵R来配置接收器120的硬件。

图9是示出根据一些示例实施例的接收器的配置的示例的示图。将参照图9描述接收器120的二进制数据获取操作。参照图9，接收器120可以包括组合器125-1、采样器122-1和解码器121-1。

组合器125-1可以组合多个接收的输出信号的至少一部分以恢复符号S_X。例如，当3比特的二进制数据被编码成2UI的三元符号并随后由发送器110发送时，组合器125-1可以将接收的输出信号的至少一部分组合以恢复2UI的三元符号。已经参照图8A到图8D详细描述了组合器125-1，因此将省略其多余的描述。

采样器122-1可以基于在组合器125-1中恢复的符号S_X的符号电平生成多个采样信号，例如，当在组合器125-1中恢复2UI的三元符号S_X时，采样器122-1可以对与第一UI对应的符号电平进行采样以生成第一采样信号H1和L1，并且可以对与第二UI对应的符号电平进行采样以生成第二采样信号H2和L2。

根据一些示例实施例，采样器122-1可以包括生成第一采样信号的第一比较器91和第二比较器92，以及生成第二采样信号的第三比较器83和第四比较器94。

在一些示例实施例中，第一比较器91和第三比较器93可以具有高于中间电平(例如，“0”)且低于高电平(例如，“+1”)的参考电压。因此，第一比较器91和第三比较器93可以在符号电平为“+1”时输出“1”，并且可以在符号电平为“0”或“-1”时输出“0”。第二比较器92和第四比较器94可以具有低于中间电平(例如，“0”)并且高于低电平(例如，“-1”)的参考电压。因此，第二比较器92和第四比较器94可以在符号电平为“+1”或“0”时输出“1”，并且可以在符号电平为“-1”时输出“0”。

因此，当对应于第一UI的符号电平为“-1”时，第一比较器91和第二比较器92可以分别生成“0、0”作为第一采样信号H1和L1。当对应于第一UI的符号电平为“0”时，第一比较器91和第二比较器92可以分别生成“0、1”作为第一采样信号H1和L1。当对应于第一UI的符号电平为“+1”时，第一比较器91和第二比较器92可以分别生成“1、1”作为第一采样信号H1和L1。类似于第一比较器91和第二比较器92，第三比较器93和第四比较器94可以在对应于第二UI的符号电平为“-1”时分别生成“0、0”作为第二采样信号H2和L2，可以在对应于第二UI的符号电平为“0”时分别生成“0、1”作为第二采样信号H2和L2，并可以在对应于第二UI的符号电平为“+1”时分别生成“1、1”作为第二采样信号H2和L2。

解码器121-1可以获得与恢复的符号S_X对应的二进制比特。例如，解码器121-1可以基于由采样器122-1生成的多个采样信号来解码恢复的符号S_X，例如，解码器121-1可以基于发送器110的上述编码规则的逆规则来解码多个采样信号，以获得对应于恢复的符号S_X的二进制比特。

通过总结表3中的编码规则的逆规则建立下面的表4。

H1	L1	H2	L2	ABC
					1	X	1	X	011
1	X	0	1	010
					1	X	X	0	110
0	1	X	0	111
					X	0	X	0	101
X	0	0	1	100
					X	0	1	X	000
0	1	1	X	001

在表4中，H1和L1表示第一采样信号，H2和L2表示第二采样信号，ABC表示二进制比特，并且X表示不关心(例如，任意值)。根据一些示例实施例，解码器121-1可以基于表4中所示的解码规则获得二进制比特。

例如，当恢复的2UI的三元符号的符号电平是“-1、-1”时，采样器122-1可以对与第一UI对应的符号电平“-1”进行采样，以生成第一采样信号“0、0”。采样器122-1可以对与第二UI对应的符号电平“-1”进行采样，以生成第二采样信号“0、0”。参照表4，当H1、L1、H2和L2全为0时，ABC为“101”。因此，解码器121-1可以获得与恢复的符号电平“-1、-1”对应的“101”。

例如，当恢复的2UI的三元符号的符号电平是“0、+1”时，采样器122-1可以对与第一UI对应的符号电平“0”进行采样，以生成第一采样信号“0、1”。采样器122-1可以对与第二UI对应的符号电平“+1”进行采样，以生成第二采样信号“1、1”。参照表4，当H1、L1、H2和L2为“0、1、1、1”时，ABC为“001”。因此，解码器121-1可以获得与恢复的符号电平“0、+1”对应的“001”。

能够看出，上述解码结果完全对应于表3中的编码规则。

图10是根据一些示例实施例的通信系统的概念图。对于图10，将省略与上述相同配置的冗余描述。

参照图10，通信系统100B可以包括发送器110和接收器120。

发送器110可以包括串行化器113。根据一些示例实施例，串行化器113可以将多个数据流D₀至D₆中的每一个转换成三个二进制比特流。例如，串行化器113可以将数据流D₀转换成三个二进制比特流，诸如D₀<1>、D₀<2>和D₀<3>。类似地，串行化器113可以将多个数据流D₁至D₆中的每一个转换成三个二进制比特流。

预驱动器114可以生成针对三个转换的二进制比特流中的每一者的差分信号。例如，预驱动器114可以基于由串行化器113转换的D₀<1>、D₀<2>和D₀<3>生成D₀<1>、D₀<2>、D₀<3>和类似地，预驱动器114可以为每一个二进制比特流生成差分信号，甚至为其它二进制比特流生成差分信号。

生成的差分信号可以通过路由117输入到适当的编码器(ENC)111-1。根据一些示例实施例，可以基于第一矩阵的元素将差分信号中的每一个提供给对应的驱动器组。在一些示例实施例中，路由117可以指布线。

例如，如上所述，根据一些示例实施例，可以基于第一矩阵的行向量中的与信道对应的行向量的元素来确定输入到多个编码器111中的每一个的数据流。例如，在图7A的示例中，可以将数据流D₀输入到编码器111-10A，可以将数据流D₂输入到编码器111-20A，且可以将数据流D₆输入到编码器111-30A，以生成4S₀-3S₂-2S₆。为此，在预驱动器114中生成的差分信号中，D₀可以路由到编码器111-10A，可以路由到编码器111-20A，且可以路由到编码器111-30A。

通过上述配置，发送器110可以基于由第一矩阵定义的发送规则将多个数据流D₀至D₆中的每一个的二进制比特编码为多个符号，并可以将多个符号转换为分别对应于多个信道10的多个输出信号(w[7:0])。

多个输出信号w[7:0]可以由接收器120通过多个信道10(例如，多个数据信道)接收。

如上所述，接收器120中包括的多个组合器125可以基于由第二矩阵定义的接收规则来组合多个接收到的输出信号，以恢复多个符号S₀至S₆。如上所述，通过多个组合器125恢复的符号可以分别通过解码器121被解码为二进制比特。

图11是示出根据一些示例实施例的如何实现串行化器和预驱动器的示例的示图。

参照图11，串行化器113可以包括用于数据流D₀至D₆中的每一个的三个8:1子串行化器13。因此，串行化器113可以将多个数据流D₀至D₆中的每一个转换成三个二进制比特流。例如，对应于数据流D₀的三个8:1子串行器113-1可以将数据流D₀[0:23]的24比特与8比特重新组合以生成三个二进制比特流。类似地，对应于剩余数据流D₁至D₆的子串行器也可以操作。

预驱动器114可以包括对应于每一个子串行化器13的子预驱动器14。子预驱动器14可以基于由对应的子串行化器13生成的二进制比特流来生成差分信号。

已经主要描述了其中二进制比特被编码为2UI的三元符号的示例，但是示例实施例不限于此。例如，根据一些示例实施例，数据流的二进制比特可以被编码为nUI的m元符号，然后被发送和接收。

在一些示例实施例中，发送器110的多个驱动器组中的每一个中包括的驱动器可以被实现为脉冲幅度调制m级(PAM-m)驱动器。PAM-m驱动器可以基于由编码器111生成的控制信号来生成对应于x个二进制比特的nUI的m元符号。在一些示例实施例中，x可以是小于n·log₂ m的最大整数。

例如，当m是3并且n是2时，x是3，即小于2·log₂3的最大整数。因此，PAM-3驱动器可以生成与3个二进制比特对应的2UI的三元符号。例如，当m是3并且n是3时，x是4，即小于3·log₂3的最大整数。因此，PAM-3驱动器可以生成与4个二进制比特对应的3UI的三元符号。

在一些示例实施例中，x个二进制比特的组合可以被映射到包括n个轴的星座图，以满足以下两个条件。n个轴中的每一个可以表示相应UI的符号电平。例如，在n个轴中，第一轴可以表示第一UI的第一符号电平，第二轴可以表示第二UI的第二符号电平，第n轴可以表示第nUI的第n符号电平。星座图上的第一符号电平至第n符号电平中的每一个可以具有m个电平。

第一条件：x个二进制比特的2^x个组合被映射到星座图的mⁿ个点中的2^x个点。在一些示例实施例中，对于作为映射点的集合的集合S中的任何元素，该集合中的到相应元素的欧几里德距离为1的其它元素的数量最多为2。

第二条件：在星座图中，在基于第一条件映射的2^x个组合中，映射到相邻点的组合之间的汉明距离是1。

因此，即使当x个二进制比特被编码为nUI的m元符号时，由AWGN引起的比特错误也可以被减少(和/或最小化)。

上述图6中的编码规则可以是其中在上述编码规则中n是2并且m是3的示例。

图12是示出编码规则的星座图，通过该编码规则，基于上述编码规则将4个二进制比特编码为3UI的三元符号。在星座图中，星座图的X轴、Y轴和Z轴分别表示第一UI的第一符号电平、第二UI的第二符号电平和第三UI的第三符号电平。每个符号电平可以具有三个电平(-1，0，1)。“d”表示星座图中的点之间的欧几里得距离。

参照图12，4个二进制比特的16个组合可以被映射到星座图中的27个(＝3³)点之中的由黑点指示的16个(＝2⁴)点。能够看出，对于16个点中的每个点，到相应元素的欧几里得距离为2的其它映射点的数目为小于或等于2。在4个二进制比特的16个组合中，汉明距离为1的组合可以分别映射到16个点中的相邻点(例如，欧几里得距离为1的点)。

已经主要描述了其中在8条导线(例如，8个信道)上驱动7个数据流的示例，但是示例实施例不限于此。如等式11和12中所述，可以提供在6条导线(例如，6个信道)上驱动5个并行数据流的示例。还可以提供在n个信道上驱动m个并行数据流的示例。在一些示例实施例中，n可以是大于m的整数。

图13是根据示例实施例的存储器系统的框图。将参照图13描述如何实现根据一些示例实施例的通信系统的示例。

参照图13，存储器系统1000可以包括存储器装置200和存储器控制器300。存储器装置200和存储器控制器300可以通过多个信道10连接，以彼此发送和接收信号。根据一些示例实施例，多个信道10可以是存储器接口。

存储器装置200可以包括存储器单元阵列210和数据输入/输出(I/O)电路100C。存储器单元阵列210可以包括连接到多个行和多个列的多个存储器单元。数据I/O电路100C可以将从存储器装置200的外部实体(例如，存储器控制器300等)发送的数据存储在存储器单元阵列210中，或者可以将存储在存储器单元阵列210中的数据输出到存储器装置200的外部实体。

根据一些示例实施例，数据I/O电路100C可以包括上述通信系统100。数据I/O电路100C可以是一种类型的收发器。例如，数据I/O电路100C可以包括发送器110和接收器120。

发送器110可以从存储器单元阵列210接收数据，并可以基于接收的数据生成多个输出信号。

例如，发送器110可以从存储器单元阵列210并行接收多个数据流。因此，发送器110可以将多个数据流中的每一个的二进制比特编码为多个符号，并且可以基于由第一矩阵定义的发送规则来生成多个输出信号。在一些示例实施例中，多个输出信号中的每一个可以具有基于第一矩阵的行向量中的与信道对应的行向量和包括多个符号的列向量的内积的电压电平。

为此，发送器110可以包括多个驱动器组，其被配置为针对多个信道中的每一个执行与内积对应的操作。例如，发送器110可以包括分别与多个驱动器组对应的多个编码器111。多个编码器111中的每一个可以基于输入数据流的二进制比特生成用于控制包括在相应的驱动器组中的至少一个驱动器的控制信号。根据一些示例实施例，多个编码器111中的每一个可以基于被定义为减少(和/或最小化)由加性白高斯噪声(AWGN)引起的解码错误的编码规则来生成控制信号。因此，包括在相应的驱动器组中的至少一个驱动器中的每一个可以基于控制信号生成与输入数据流的二进制比特对应的符号电平。

在一些示例实施例中，可以基于第一矩阵的行向量中的与信道对应的行向量的元素来确定多个驱动器组中的每一个中包括的驱动器的数量和输入到多个编码器中的每一个的数据流。

接收器120可以接收从存储器控制器300提供的输出信号，并且可以基于接收的输出信号获得二进制比特数据。接收器120可以将生成的二进制比特数据存储在存储器单元阵列210中。由于存储器装置200的接收器120与存储器控制器300的接收器120’基本相同，因此将参照以下对存储器控制器300的接收器120’的描述。

存储器控制器300可以将信号提供到存储器装置200以控制存储器装置200的操作。根据一些示例实施例，存储器控制器300可以将命令CMD及地址ADDR提供到存储器装置200以访问存储器单元阵列210且控制诸如读取操作、写入操作等的存储器操作。根据读取操作，数据可以从存储器单元阵列210发送到存储器控制器300，并且根据写入操作，数据可以从存储器控制器300发送到存储器单元阵列210。

根据示例实施例，存储器控制器300可以基于来自存储器系统1000外部的主机的请求来访问存储器装置200。存储器控制器300可以使用各种协议与主机通信。

存储器控制器300的数据I/O电路100C’可以将数据输出到存储器装置200或接收从存储器装置200输出的数据。根据示例实施例，数据I/O电路100C’可以包括上述通信系统100。例如，数据I/O电路100C'可以包括发送器110’和接收器120’。

发送器110’可以将从外部主机提供的数据发送到存储器装置200。由于存储器控制器300的发送器110’与存储器装置200的发送器110基本相同，因此将参照以上对存储器装置200的发送器110的描述。

接收器120’可以接收通过多个信道10发送的多个输出信号。因此，接收器120’可以基于由第二矩阵定义的接收规则来组合多个接收的输出信号，以恢复多个符号，并且可以将恢复的多个符号解码为二进制比特。在一些示例实施例中，可以基于第二矩阵的行向量中的与符号对应的行向量和包括多个接收的输出信号的列向量的内积来恢复多个符号中的每一个。

例如，接收器120’可以包括被配置为执行与内积对应的操作的多个组合器125。多个组合器125可以基于由第二矩阵定义的接收规则来组合多个接收的输出信号，以恢复多个符号。在一些示例实施例中，可以基于第二矩阵的行向量中的与符号对应的行向量的元素来确定输入到多个组合器125中的每一个的输出信号。

接收器120’可以包括多个解码器121。多个解码器121可以将由多个组合器125恢复的多个符号中的每一个解码为二进制比特。例如，多个解码器121可以基于通过对恢复的符号电平进行采样而获得的多个采样信号来获得与恢复的符号对应的二进制比特。在一些示例性实施例中，多个解码器121可以使用发送器110和110'的编码规则(例如，被定义为减少(和/或最小化)由AWGN引起的解码错误的编码规则)的逆规则。

接收器120’可以直接使用获得的二进制数据，或者可以将获得的二进制数据提供给主机。

存储器装置200可以是基于半导体装置的存储装置。根据一些示例实施例，存储器装置200可以包括动态随机存取存储器(DRAM)装置或闪速存储器装置。可替代地，存储器装置200可以包括其中使用发送器110及/或接收器120的另一易失性或非易失性存储器装置。

根据上述各种示例实施例，当使用多个信道发送和接收数据时，可以减少(和/或最小化)相邻信道之间的串扰效应。可以解决在大规模并行数据传输期间由SSN引起的信号恶化的问题。可以实现更高的数据传输速率。可以减少(和/或最小化)由AWGN引起的解码错误。当在下一代高带宽存储器(HBM)接口中使用各种实施例时，可以在小于11dB的信道损耗下确保小于0.6pJ/比特的能量效率。

根据各种示例实施例的元件中(例如，模块或程序)的每一个可以被配置有单个实体或多个实体。在各种实施例中，可以省略上述子元件中的一些，和/或还可以包括其它子元件。可替换地或附加地，一些元件(例如，模块或程序)可以被集成到一个实体中，并且可以相同地或类似地执行由每个对应元件在集成之前执行的功能。由根据各种示例实施例的模块、程序或其它元件执行的操作可以顺序地、并行地、重复地或启发式地执行，或者至少一些操作可以以不同的顺序执行或者可以被省略，或者可以添加其它操作。

如上所述，当使用多个信道发送和接收数据时，可以减少(和/或最小化)相邻信道之间的串扰，可以减少和/或限制同时切换噪声(SSN)，并且可以实现更高的数据传输速率。

以上公开的一个或多个元件可以包括处理电路或在处理电路中实现，处理电路诸如包括逻辑电路的硬件；硬件/软件组合，诸如执行软件的处理器；或其组合。例如，处理电路更具体地可以包括但不限于中央处理单元(CPU)、算术逻辑单元(ALU)、数字信号处理器、微型计算机、现场可编程门阵列(PGA)、片上系统(SoC)、可编程逻辑单元、微处理器、专用集成电路(ASIC)等。

尽管上面已经示出和描述了示例性实施例，但是对于本领域技术人员来说显而易见的是，在不偏离由所附权利要求限定的本发明构思的范围的情况下，可以进行修改和变化。

Claims (20)

1.一种通信系统，包括：

发送器，其被配置为将多个数据流中的每一个的二进制比特编码为多个符号，并将所述多个符号转换为分别与多个信道对应的多个输出信号，所述转换基于由第一矩阵定义的发送规则；以及

接收器，其被配置为组合通过所述多个信道接收的所述多个输出信号，所述组合基于由第二矩阵定义的接收规则，所述组合恢复所述多个符号，并且所述接收器被配置为将所述多个符号解码为二进制比特，

其中，所述第一矩阵和所述第二矩阵基于将所述多个信道中的相邻信道之间的串扰效应进行建模的第三矩阵被确定，以减少所述串扰效应。

2.根据权利要求1所述的通信系统，其中

响应于所述多个数据流的数量为m，并且所述多个信道的数量为n，所述第一矩阵和所述第二矩阵基于以下等式被确定：

其中，T_eff是R_eff是diag(g₁,g₂,…,g_m)·R，T是所述第一矩阵，R是所述第二矩阵，C是通过对所述多个通道之间的串扰效应进行建模而获得的所述第三矩阵，并且t_i是T的第i行向量的L1范数。

3.根据权利要求2所述的通信系统，其中

R_eff和T_eff的积矩阵是m阶等效矩阵，

T是n×m整数矩阵，

T的列向量的元素的和为0，

T的行向量的所述L1范数小于或等于阈值，并且

R是m×n整数矩阵。

4.根据权利要求1所述的通信系统，其中

所述第一矩阵的行向量分别对应于所述多个信道，并且

所述多个输出信号中的每一个具有电压电平，所述电压电平基于所述第一矩阵的行向量中的与信道对应的行向量和包括所述多个符号的列向量的内积。

5.根据权利要求4所述的通信系统，其中

所述发送器包括多个驱动器组，其被配置为针对所述多个信道中的每一个执行与所述内积对应的操作，并且

所述多个驱动器组中的每一个中包括的驱动器的数量基于所述第一矩阵的行向量中的与信道对应的行向量的元素被确定。

6.根据权利要求5所述的通信系统，其中

所述发送器包括分别与所述多个驱动器组对应的多个编码器，

所述多个编码器中的每一个被配置为基于输入数据流的二进制比特生成用于控制相应的驱动器组中包括的至少一个驱动器的控制信号，

所述相应的驱动器组中包括的所述至少一个驱动器中的每一个被配置为基于所述控制信号生成与所述输入数据流的二进制比特对应的符号的符号电平，并且

输入到所述多个编码器中的每一个的数据流基于所述第一矩阵的行向量中的与信道对应的行向量的元素被确定。

7.根据权利要求6所述的通信系统，其中

所述多个编码器中的每一个被配置为基于被定义为减少由加性白高斯噪声引起的解码错误的编码规则来生成所述控制信号。

8.根据权利要求7所述的通信系统，其中

所述多个驱动器组的每一个中包括的驱动器是脉冲幅度调制三电平驱动器，并且

所述脉冲幅度调制三电平驱动器被配置为基于所述控制信号生成与三个二进制比特对应的2个单位间隔的三元符号。

9.根据权利要求8所述的通信系统，其中

所述2个单位间隔的所述三元符号包括第一单位间隔的第一符号电平和第二单位间隔的第二符号电平，

所述第一符号电平和所述第二符号电平中的每一个是低电平、中间电平和高电平中的信号电平，并且

表示为其中水平轴是所述第一符号电平并且竖直轴是所述第二符号电平的星座图的所述编码规则满足以下的第一条件和第二条件：

所述第一条件：三个二进制比特的八个组合被映射到所述星座图中的九个点中的除了所述第一符号电平和所述第二符号电平都是中间电平的点之外的八个点；以及

所述第二条件：在基于所述第一条件映射的所述八个组合中，映射到所述星座图的相邻点的组合之间的汉明距离是1。

10.根据权利要求8所述的通信系统，其中

所述多个输出信号中的每一个的电压电平具有所述多个驱动器组中的每一个中包括的驱动器的驱动电压和地电压之间归一化的值。

11.根据权利要求8所述的通信系统，其中

所述发送器包括：

串行化器，其被配置为将所述多个数据流中的每一个转换为三个二进制比特流；以及

预驱动器，其被配置为生成针对三个转换的二进制比特流中的每一个的差分信号，并且

所述差分信号中的每一个基于所述第一矩阵的元素被提供至相应的驱动器组。

12.根据权利要求1所述的通信系统，其中

所述多个输出信号的电压电平之和随着时间保持恒定。

13.根据权利要求1所述的通信系统，其中

所述第二矩阵的行向量分别对应于所述多个符号，并且

所述多个符号中的每一个基于所述第二矩阵的行向量中的与符号对应的行向量和包括接收的多个输出信号的列向量的内积被恢复。

14.根据权利要求13所述的通信系统，其中

所述接收器包括组合器，其被配置为组合所述接收的多个输出信号的至少一部分，所述组合器被配置为针对所述多个符号中的每一个执行与所述内积对应的操作，并且

输入到所述组合器的输出信号基于所述第二矩阵的行向量中的与符号对应的行向量的元素被确定。

15.根据权利要求14所述的通信系统，其中

所述接收器包括与所述组合器对应的采样器和解码器，

所述采样器被配置为基于所述组合器中恢复的符号的符号电平生成多个采样信号，并且

所述解码器被配置为基于所述多个采样信号获得与所述恢复的符号对应的二进制比特。

16.根据权利要求15所述的通信系统，其中

所述发送器被配置为基于被定义为减少由加性白高斯噪声引起的错误比特的编码规则将二进制比特编码为符号，并且

所述解码器被配置为基于所述编码规则的逆规则获得与所述恢复的符号对应的二进制比特。

17.根据权利要求16所述的通信系统，其中

所述多个符号中的每一个是2个单位间隔的三元符号，

所述采样器被配置为基于在所述组合器中恢复的2个单位间隔的三元符号的符号电平生成所述多个采样信号，并且

所述解码器被配置为基于所述多个采样信号获得与所述2个单位间隔的三元符号对应的三个二进制比特。

18.根据权利要求1所述的通信系统，其中

所述发送器和所述接收器包括在单个收发器中。

19.一种发送器，包括：

多个编码器，所述多个编码器中的每一个被配置为生成用于将n个数据流中的输入数据流的二进制数据转换为符号数据的控制信号；以及

多个驱动器，其被配置为基于所述控制信号生成所述符号数据，所述多个驱动器被配置为基于由编码矩阵定义的发送规则通过n+1个信道发送基于生成的符号数据的输出信号，

其中

所述编码矩阵是基于对所述n+1个信道中的相邻信道之间的串扰效应进行建模的矩阵被确定以减少所述串扰效应的(n+1)×n维矩阵，并且

所述多个编码器中的每一个被配置为基于被定义为减少由加性白高斯噪声引起的解码错误的编码规则生成所述控制信号。

20.一种接收器，包括

多个组合器，其被配置为基于由解码矩阵定义的接收规则组合通过n+1个信道接收的n+1个输出信号，所述多个组合器被配置为从组合后的n+1个输出信号恢复n个符号；以及

多个解码器，其被配置为基于恢复的n个符号获得n个二进制数据，

其中

所述解码矩阵是基于对所述n+1个信道中的相邻信道之间的串扰效应进行建模的矩阵被确定以减少所述串扰效应的n×(n+1)维矩阵，并且

所述多个解码器中的每一个被配置为基于被定义为减少由加性白高斯噪声引起的解码错误的编码规则的逆规则来获取所述二进制数据。