CN118606206A - 一种综合工具测试方法、装置、电子设备及存储介质 - Google Patents
一种综合工具测试方法、装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN118606206A CN118606206A CN202410831118.2A CN202410831118A CN118606206A CN 118606206 A CN118606206 A CN 118606206A CN 202410831118 A CN202410831118 A CN 202410831118A CN 118606206 A CN118606206 A CN 118606206A
- Authority
- CN
- China
- Prior art keywords
- netlist
- test
- original
- tool
- tested
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 417
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 97
- 238000012795 verification Methods 0.000 claims abstract description 85
- 238000000034 method Methods 0.000 claims abstract description 59
- 238000005457 optimization Methods 0.000 claims abstract description 21
- 238000012545 processing Methods 0.000 claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 81
- 238000004088 simulation Methods 0.000 claims description 28
- 230000003068 static effect Effects 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 23
- 230000000638 stimulation Effects 0.000 claims description 9
- 230000000052 comparative effect Effects 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 6
- 238000012544 monitoring process Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 13
- 238000013461 design Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 238000004590 computer program Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 1
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 1
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 1
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 1
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
- G06F11/3668—Testing of software
- G06F11/3672—Test management
- G06F11/3688—Test management for test execution, e.g. scheduling of test suites
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
- G06F11/3668—Testing of software
- G06F11/3672—Test management
- G06F11/3692—Test management for test results analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
- G06F11/3668—Testing of software
- G06F11/3696—Methods or tools to render software testable
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及自动化技术领域,公开了一种综合工具测试方法、装置、电子设备及存储介质,该方法包括:获取升级后的待测综合工具和用户输入的原始网表;根据原始网表的电路属性,生成待测综合工具的测试配置文件;基于待测综合工具,对原始网表进行综合优化处理,以得到综合后网表;根据测试配置文件,对综合后网表进行验证测试,得到网表验证测试结果;根据网表验证测试结果,确定待测综合工具的测试结果。上述方案提供的方法,通过采用原始网表对待测综合工具进行自动化测试,不仅提高了综合测试工具的测试效率,还保证了测试结果的准确性。
Description
技术领域
本申请涉及自动化技术领域,尤其涉及一种综合工具测试方法、装置、电子设备及存储介质。
背景技术
电子设计自动化(Electronic Design Automation,简称:EDA)涵盖集成电路设计、综合、布线、验证和仿真等流程,用于帮助工程师更高效地完成设计任务,并提高设计的准确性和可靠性。综合工具作为EDA中最重要的工具,随着集成电路技术的发展也在不断的进行着升级,因此,为保证EDA的可靠性,如何对升级后的综合工具进行测试成为了不可忽略的问题。
在相关技术中,通常采用人工测试的方式,测试升级后的综合工具的性能。但是,人工测试过程较为繁琐,且测试结果的准确性依赖于测试人员的测试水平,不仅降低了综合测试工具的测试效率,且无法保证测试结果的准确性。
发明内容
本申请提供一种综合工具测试方法、装置、电子设备及存储介质,以解决相关技术不仅降低了综合测试工具的测试效率,且无法保证测试结果的准确性等缺陷。
本申请第一个方面提供一种综合工具测试方法,包括:
获取升级后的待测综合工具和用户输入的原始网表;
根据所述原始网表的电路属性,生成所述待测综合工具的测试配置文件;
基于所述待测综合工具,对所述原始网表进行综合优化处理,以得到综合后网表;
根据所述测试配置文件,对所述综合后网表进行验证测试,得到网表验证测试结果;
根据所述网表验证测试结果,确定所述待测综合工具的测试结果。
在一种可选的实施方式中,所述根据所述原始网表的电路属性,生成所述待测综合工具的测试配置文件,包括:
根据所述原始网表的电路属性,确定所述原始网表对应的网表验证测试需求;
根据所述原始网表对应的网表验证测试需求,生成所述待测综合工具的测试配置文件;
其中,所述原始网表的电路属性至少分为逻辑电路和时序电路两种。
在一种可选的实施方式中,所述根据所述测试配置文件,对所述原始网表和综合后网表进行验证测试,得到网表验证测试结果,包括:
根据所述测试配置文件表征的网表验证测试需求,从预设测试案例集中调用目标测试案例;
基于所述目标测试案例,对原始网表和综合后网表进行验证测试,得到网表验证测试结果;
其中,在所述原始网表为逻辑电路的情况下,所述目标测试案例包括静态测试案例,在所述原始网表为时序电路的情况下,所述目标测试案例包括仿真案例。
在一种可选的实施方式中,所述基于所述目标测试案例,对所述综合后网表进行验证测试,得到网表验证测试结果,包括:
在所述目标测试案例包括静态测试案例的情况下,基于所述静态测试案例,判断所述原始网表与综合后网表是否等价;
若确定所述原始网表与综合后网表等价,则确定所述综合后网表通过静态测试,得到静态测试结果;
在所述目标测试案例包括仿真测试案例的情况下,基于所述仿真测试案例,分别向所述原始网表与综合后网表发送电路激励,以得到原始网表响应于所述电路激励产生的原始波形和综合后网表响应于所述电路激励产生的综合后波形;
判断所述原始波形和综合后波形是否相同;
若确定所述原始波形和综合后波形相同,则确定所述综合后网表通过仿真测试,得到仿真测试结果;
在确定所述目标测试案例包括资源测试案例的情况下,基于所述资源测试案例,比较所述原始网表的原始资源占用量与综合后网表的综合后资源占用量之间的大小关系;
若确定所述综合后资源占用量不超出所述原始资源占用量,则确定所述综合后网表通过资源测试,得到资源测试结果;
在确定所述目标测试案例包括对比测试案例的情况下,基于所述对比测试案例,判断所述综合后网表中包含的综合生成电路是否为标准电路;
若所述综合后网表中包含的综合生成电路为标准电路,则确定所述综合后网表通过对比测试,得到对比测试结果;
根据所述综合后网表的静态测试结果、仿真测试结果、资源测试结果和/或对比测试结果,确定网表验证测试结果。
在一种可选的实施方式中,所述方法还包括:
监测所述待测综合工具在对所述原始网表进行综合优化处理过程中的内存占用量;
根据所述内存占用量与预设内存占用量阈值之间的大小关系,确定所述待测综合工具的内存测试结果;
其中,所述待测综合工具的网表验证测试结果包括所述内存测试结果。
在一种可选的实施方式中,所述根据所述网表验证测试结果,确定所述待测综合工具的测试结果,包括:
根据所述网表验证测试结果,生成相应的案例测试日志;
按照各所述案例测试日志所对应的案例类型,根据所述案例测试日志,生成各所述案例类型所对应的日志文件夹;
根据所述日志文件夹,生成总测试报告;
其中,所述待测综合工具的测试结果包括所述总测试报告,所述日志文件夹包括测试通过率。
在一种可选的实施方式中,所述获取升级后的待测综合工具,包括:
获取升级后的工具源码;
基于预设工具源码编译脚本,对所述升级后的工具源码进行代码编译,得到代码编译结果;
在确定所述代码编译结果通过编译验证的情况下,将所述代码编译结果作为升级后的待测综合工具。
本申请第二个方面提供一种综合工具测试装置,包括:
获取模块,用于获取升级后的待测综合工具和用户输入的原始网表;
生成模块,用于根据所述原始网表的电路属性,生成所述待测综合工具的测试配置文件;
综合模块,用于基于所述待测综合工具,对所述原始网表进行综合优化处理,以得到综合后网表;
测试模块,用于根据所述测试配置文件,对所述综合后网表进行验证测试,得到网表验证测试结果;
确定模块,用于根据所述网表验证测试结果,确定所述待测综合工具的测试结果。
本申请第三个方面提供一种电子设备,包括:至少一个处理器和存储器;
所述存储器存储计算机执行指令;
所述至少一个处理器执行所述存储器存储的计算机执行指令,使得所述至少一个处理器执行如上第一个方面以及第一个方面各种可能的设计所述的方法。
本申请第四个方面提供一种计算机可读存储介质,所述计算机可读存储介质中存储有计算机执行指令,当处理器执行所述计算机执行指令时,实现如上第一个方面以及第一个方面各种可能的设计所述的方法。
本申请第五个方面提供一种计算机程序产品,包括计算机指令,计算机指令用于使计算机执行如上第一个方面以及第一个方面各种可能的设计所述的方法。
本申请技术方案,具有如下优点:
本申请提供一种综合工具测试方法、装置、电子设备及存储介质,该方法包括:获取升级后的待测综合工具和用户输入的原始网表;根据原始网表的电路属性,生成待测综合工具的测试配置文件;基于待测综合工具,对原始网表进行综合优化处理,以得到综合后网表;根据测试配置文件,对综合后网表进行验证测试,得到网表验证测试结果;根据网表验证测试结果,确定待测综合工具的测试结果。上述方案提供的方法,通过采用原始网表对待测综合工具进行自动化测试,不仅提高了综合测试工具的测试效率,还保证了测试结果的准确性。
附图说明
为了更清楚地说明本申请实施例或相关技术中的技术方案,下面将对实施例或相关技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,还可以根据这些附图获得其他的附图。
图1为本申请实施例基于的综合工具测试系统的结构示意图;
图2为本申请实施例提供的综合工具测试方法的流程示意图;
图3为本申请实施例提供的预设测试案例集的结构示意图;
图4为本申请实施例提供的测试结果访问跳转流程示意图;
图5为本申请实施例提供的综合工具测试方法的整体流程示意图;
图6为本申请实施例提供的综合工具测试装置的结构示意图;
图7为本申请实施例提供的电子设备的结构示意图。
通过上述附图,已示出本申请明确的实施例,后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本公开构思的范围,而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
此外,术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。在以下各实施例的描述中,“多个”的含义是两个以上,除非另有明确具体的限定。
在相关技术中,在电子产业中,由于半导体产业的规模日益扩大,EDA扮演越来越重要的角色,涵盖集成电路设计、综合、布线、验证和仿真等所有流程。综合工具作为EDA工具中重要的工具,随着集成电路技术的发展也在不断的进行着升级。综合工具需要不停的升级,升级过程中工具代码会发生修改,需要进行大量的测试,来保证综合工具的功能及性能。目前的测试主要依赖于人工,如果需要人为测试或者中间需要人为干预的测试,需要在工作时间来进行,并且存在人为因素的影响,不能及时或者正确的获取测试结果。
针对上述问题,本申请实施例提供一种综合工具测试方法、装置、电子设备及存储介质,该方法包括:获取升级后的待测综合工具和用户输入的原始网表;根据原始网表的电路属性,生成待测综合工具的测试配置文件;基于待测综合工具,对原始网表进行综合优化处理,以得到综合后网表;根据测试配置文件,对综合后网表进行验证测试,得到网表验证测试结果;根据网表验证测试结果,确定待测综合工具的测试结果。上述方案提供的方法,通过采用原始网表对待测综合工具进行自动化测试,不仅提高了综合测试工具的测试效率,还保证了测试结果的准确性。
下面这几个具体的实施例可以相互结合,对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图,对本发明实施例进行描述。
首先,对本申请所基于的综合工具测试系统的结构进行说明:
本申请实施例提供的综合工具测试方法、装置、电子设备及存储介质,适用于对升级后的综合工具进行性能测试。如图1所示,为本申请实施例基于的综合工具测试系统的结构示意图,主要包括待测综合工具、综合工具测试装置及数据采集装置。其中,数据采集装置用于采集用户输入的原始网表,并将该原始网表发送给综合工具测试装置,该装置基于得到的原始网表对待测综合工具进行若干种测试,以得到对应的测试结果。
本申请实施例提供了一种综合工具测试方法,用于对升级后的综合工具进行性能测试。本申请实施例的执行主体为电子设备,比如服务器、台式电脑、笔记本电脑、平板电脑及其他可用于对升级后的综合工具进行性能测试的电子设备。
如图2所示,为本申请实施例提供的综合工具测试方法的流程示意图,该方法包括:
步骤201,获取升级后的待测综合工具和用户输入的原始网表。
需要说明的是,原始网表是用户编辑的一种描述集成电路中各个元件之间连接关系的文本文件,原始网表至少包括元件信息、元件间连接信息及集成电路的端口属性信息。
步骤202,根据原始网表的电路属性,生成待测综合工具的测试配置文件。
具体地,可以根据原始网表,分析其描述的集成电路的属性信息,即得到原始网表的电路属性,进而生成能够满足该电路属性的测试需求的待测综合工具的测试配置文件。
步骤203,基于待测综合工具,对原始网表进行综合优化处理,以得到综合后网表。
具体地,可以将原始网表输入至待测综合工具,以基于待测综合工具对输入的网表进行逻辑综合、映射到目标工艺库和优化逻辑等优化处理操作,最后输出综合后网表。
步骤204,根据测试配置文件,对综合后网表进行验证测试,得到网表验证测试结果。
具体地,可以按照测试配置文件表征的该原始电路对待测综合工具的性能需求,通过比较综合后网表和原始网表,对综合后网表进行验证测试,得到该综合后网表的网表验证测试结果。
步骤205,根据网表验证测试结果,确定待测综合工具的测试结果。
需要说明的是,为了进一步保证测试结果的准确性,可以采用多个原始网表对待测综合工具进行验证测试,以得到该待测综合工具针对每个原始网表的网表验证测试结果。
具体地,通过对得到的大量的原始网表所对应的网表验证测试结果进行汇总和分析,得到待测综合工具的测试结果。
在上述实施例的基础上,由于生成的测试配置文件将影响待测综合工具测试结果的可靠性,作为一种可实施的方式,在一实施例中,根据原始网表的电路属性,生成待测综合工具的测试配置文件,包括:
步骤2021,根据原始网表的电路属性,确定原始网表对应的网表验证测试需求;
步骤2022,根据原始网表对应的网表验证测试需求,生成待测综合工具的测试配置文件。
其中,原始网表的电路属性至少分为逻辑电路和时序电路两种。
具体地,可以当原始网表的电路属性为逻辑电路时,确定该原始网表对应的网表验证测试需求包括等价验证测试需求。当原始网表的电路属性为时序电路时,确定该原始网表对应的网表验证测试需求包括仿真验证测试需求。在这基础上,也可以根据实际应用场景,增加相应的网表验证测试需求,进而按照最终确定的网表验证测试需求,生成相应的测试配置文件。
进一步地,在一实施例中,可以根据测试配置文件表征的网表验证测试需求,从预设测试案例集中调用目标测试案例;基于目标测试案例,对原始网表和综合后网表进行验证测试,得到网表验证测试结果。
其中,在原始网表为逻辑电路的情况下,目标测试案例包括静态测试案例,在原始网表为时序电路的情况下,目标测试案例包括仿真案例。
需要说明的是,从预设测试案例集包括多种类型的文件夹,每个文件夹下包括多个同类型的测试案例,如图3所示,为本申请实施例提供的预设测试案例集的结构示意图。预设测试案例集包括流程案例、静态测试案例、混合测试案例、内存案例、仿真案例、对比案例和标准对比案例等案例文件夹。其中,流程案例用于对待测综合工具的运行效率、时延等性能指标进行测试,混合测试案例包括多种类型的联和测试案例。
具体地,每个文件夹下均有一个配置文件,配置文件中有对应的配置选项,配置选项包括是否进行静态验证、是否进行网表仿真验证、是否进行资源检查、是否进行文件对比和是否进行内存测试等,需要对比的则将对比的标准文件放在相应的文件夹下,一个配置文件可以使能多项测试,即可以根据各文件夹下的测试配置文件的配置选项表征的网表验证测试需求,从预设测试案例集中调用目标测试案例,进而基于调用得到的目标测试案例,对原始网表和综合后网表进行验证测试,得到网表验证测试结果。
具体地,待测综合工具的输入为集成电路的设计网表,在综合过程中需要满足综合前后电路的功能等价、综合后网表的时序要求、综合后网表的资源要求、综合过程中对服务器的资源需求、综合过程中综合工具的稳定性等。在综合工具升级的过程中,如果代码修改出现问题,会产生各种各样的问题,因此需要增加大量的测试来保证综合工具的功能及性能的需求。本技术平台可以自动化进行大量的测试,对综合工具的功能和性能进行验证,一旦出现错误,及时发现,及时反馈。
在上述实施例的基础上,为进一步提高待测综合工具测试结果的准确性,作为一种可实施的方式,在一实施例中,基于目标测试案例,对综合后网表进行验证测试,得到网表验证测试结果,包括:
步骤2041,在目标测试案例包括静态测试案例的情况下,基于静态测试案例,判断原始网表与综合后网表是否等价;
步骤2042,若确定原始网表与综合后网表等价,则确定综合后网表通过静态测试,得到静态测试结果;
步骤2043,在目标测试案例包括仿真测试案例的情况下,基于仿真测试案例,分别向原始网表与综合后网表发送电路激励,以得到原始网表响应于电路激励产生的原始波形和综合后网表响应于电路激励产生的综合后波形;
步骤2044,判断原始波形和综合后波形是否相同;
步骤2045,若确定原始波形和综合后波形相同,则确定综合后网表通过仿真测试,得到仿真测试结果;
步骤2046,在确定目标测试案例包括资源测试案例的情况下,基于资源测试案例,比较原始网表的原始资源占用量与综合后网表的综合后资源占用量之间的大小关系;
步骤2047若确定综合后资源占用量不超出原始资源占用量,则确定综合后网表通过资源测试,得到资源测试结果;
步骤2048,在确定目标测试案例包括对比测试案例的情况下,基于对比测试案例,判断综合后网表中包含的综合生成电路是否为标准电路;
步骤2049,若综合后网表中包含的综合生成电路为标准电路,则确定综合后网表通过对比测试,得到对比测试结果;
步骤204(10)根据综合后网表的静态测试结果、仿真测试结果、资源测试结果和/或对比测试结果,确定网表验证测试结果。
具体地,当目标测试案例包括多种测试案例时,可以按照预设的测试顺序依次执行各种测试案例。如果目标测试案例包括静态测试案例,则基于静态测试案例,对原始网表和综合后网表进行对比,如果对比结果表征二者等价,则确定待测综合工具的综合功能正常,即得到的静态测试结果为通过,反之,则为不通过。如果目标测试案例包括仿真测试案例,则基于仿真测试案例,向原始网表和综合后网表发送电路激励,以使原始网表和综合后网表基于相同的电路激励进行电路仿真,产生相应的波形,如果通过波形对比,确定二者产生的波形相同,则确定仿真测试结果为通过,反之,则为不通过。如果目标测试案例包括资源测试案例,则基于资源测试案例,判断综合后网表的综合后资源占用量是否超出原始网表的原始资源占用量,若未超出,则确定资源测试结果为通过,反之,则为不通过。
需要说明的是,综合工具通过对原始网表进行综合优化处理,可以将部分元件信息统一综合优化为综合生成电路,例如将一系列的元件信息统一综合优化为寄存器等综合生成电路。
具体地,如果目标测试案例包括对比测试案例,则首先在标准对比案例中调取生成综合生成电路的那部分元件信息所对应的标准电路,如果标准电路与综合生成电路相同,则确定对比测试结果为通过,反之,则为不通过。最后,通过汇总综合后网表的静态测试结果、仿真测试结果、资源测试结果和/或对比测试结果,确定网表验证测试结果。
其中,综合生成电路是指某部分电路综合后生成DSP或者RAM或者其他,对比测试案例是用于检查综合后是否真正生成了DSP或者RAM,资源占用量是指生成的DSP或者RAM数量。
其中,在进行一系列的目标测试案例的测试过程中,无论测试结果是否通过,均进行下一目标测试案例的相关测试。
在上述实施例的基础上,为进一步提高待测综合工具测试结果的准确性,作为一种可实施的方式,在一实施例中,该方法还包括:
步骤301,监测待测综合工具在对原始网表进行综合优化处理过程中的内存占用量;
步骤302,根据内存占用量与预设内存占用量阈值之间的大小关系,确定待测综合工具的内存测试结果。
其中,待测综合工具的网表验证测试结果包括内存测试结果。其中,预设内存占用量阈值可以采用待测综合工具升级前的内存占用量。
具体地,可以在内存占用量大于预设内存占用量阈值的情况下,确定待测综合工具的内存测试结果为不通过,反之,则为通过。
在上述实施例的基础上,由于待测综合工具的测试结果涉及的内容较多,为便于用户读取测试结果,作为一种可实施的方式,在一实施例中,根据网表验证测试结果,确定待测综合工具的测试结果,包括:
步骤2051,根据网表验证测试结果,生成相应的案例测试日志;
步骤2052,按照各案例测试日志所对应的案例类型,根据案例测试日志,生成各案例类型所对应的日志文件夹;
步骤2053,根据日志文件夹,生成总测试报告。
其中,待测综合工具的测试结果包括总测试报告,日志文件夹包括测试通过率。
具体地,在一实施例中,可以根据各日志文件夹包括测试通过率,确定该综合工具在哪些方面表现较好,哪些方面需要改进。将优化的目标集中在通过率较低的测试类型上,以提高工具的整体性能,即根据各日志文件夹包括测试通过率,确定待测综合模型的目标优化策略,目标优化策略至少包括优化方向和优化方法。具体可以检查待测综合工具的实现代码,寻找可能的性能瓶颈和代码优化机会,优化代码可以提高工具的运行效率和内存使用。
具体地,每完成一个测试案例的测试,均根据得到的测试结果,生成相应的案例测试日志。由于待测综合工具在测试过程中将进行多轮测试,每轮测试对应不同的原始网表,在完成多轮测试后,每种测试案例将对应有多个案例测试日志,因此可以按照测试案例的类型,对得到的案例测试日志进行分类,以得到各案例类型所对应的日志文件夹,最后汇总所有日志文件夹,得到总测试报告。
示例性的,如图4所示,为本申请实施例提供的测试结果访问跳转流程示意图。用户首先访问总测试报告,总测试报告中只包含日志文件夹的报告,用户可以选择单个文件夹,以访问单个文件夹测试报告,如果单个文件夹测试报告有错误测试项,可以从单个文件夹测试报告中直接链接到详细报告,即跳转到单案例测试日志,最后可以根据单案例测试日志可以获取测试失败的详细原因。
进一步地,可以根据测试失败的详细原因,确定待测综合工具的校正策略,以进一步针对性地优化待测综合工具。
示例性的,如图5所示,为本申请实施例提供的综合工具测试方法的整体流程示意图,首先获取升级后的工具源码,基于预设工具源码编译脚本,对升级后的工具源码进行代码编译,得到代码编译结果,即将工具源码编译成可执行程序;在确定代码编译结果通过编译验证的情况下,即编译成功,将代码编译结果作为升级后的待测综合工具。然后通过运行目标测试案例、生成测试日志,然后生成总测试报告,最后发送报告邮件,以将得到总测试报告发送至相应的用户。在代码编译过程中,如果编译失败,调用发送邮件的接口自动将编译错误报告发送给相关用户。
其中,如图5所示的整个测试平台搭建完成后,可以按照固定时间自动启动,源码更新、编译、测试、生成报告和发送报告邮件一系列操作完全自动完成,不需要人工参与,避免了人工的重复工作,节省了大量的人力和时间,还能保证综合工具的功能和性能。在实际应用中,本申请实施例提供的方法也可以应用于FPGA综合工具或者集成电路综合工具中,甚至可以扩展到编译器。当综合工具源码进行修改时,使用此自动化测试平台,可以节省人力和时间,并且能保证综合工具的功能和性能,保证综合工具修改源码过程中的稳定性。
本申请实施例提供的综合工具测试方法,通过获取升级后的待测综合工具和用户输入的原始网表;根据原始网表的电路属性,生成待测综合工具的测试配置文件;基于待测综合工具,对原始网表进行综合优化处理,以得到综合后网表;根据测试配置文件,对综合后网表进行验证测试,得到网表验证测试结果;根据网表验证测试结果,确定待测综合工具的测试结果。上述方案提供的方法,通过采用原始网表对待测综合工具进行自动化测试,不仅提高了综合测试工具的测试效率,还保证了测试结果的准确性。并且,避免了人力的损耗,也避免因人为原因导致的错误。
本申请实施例提供了一种综合工具测试装置,用于执行上述实施例提供的综合工具测试方法。
如图6所示,为本申请实施例提供的综合工具测试装置的结构示意图。该综合工具测试装置60包括:获取模块601、生成模块602、综合模块603、测试模块604和确定模块605。
其中,获取模块,用于获取升级后的待测综合工具和用户输入的原始网表;生成模块,用于根据原始网表的电路属性,生成待测综合工具的测试配置文件;综合模块,用于基于待测综合工具,对原始网表进行综合优化处理,以得到综合后网表;测试模块,用于根据测试配置文件,对综合后网表进行验证测试,得到网表验证测试结果;确定模块,用于根据网表验证测试结果,确定待测综合工具的测试结果。
关于本实施例中的综合工具测试装置,其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述,此处将不做详细阐述说明。
本申请实施例提供的综合工具测试装置,用于执行上述实施例提供的综合工具测试方法,其实现方式与原理相同,不再赘述。
本申请实施例提供了一种电子设备,用于执行上述实施例提供的综合工具测试方法。
如图7所示,为本申请实施例提供的电子设备的结构示意图。该电子设备70包括:至少一个处理器71和存储器72。
存储器存储计算机执行指令;至少一个处理器执行存储器存储的计算机执行指令,使得至少一个处理器执行如上实施例提供的综合工具测试方法。
本申请实施例提供的电子设备,用于执行上述实施例提供的综合工具测试方法,其实现方式与原理相同,不再赘述。
本申请实施例提供了一种计算机可读存储介质,所述计算机可读存储介质中存储有计算机执行指令,当处理器执行所述计算机执行指令时,实现如上任一实施例提供的综合工具测试方法。
本申请实施例提供的包含计算机可执行指令的存储介质,可用于存储前述实施例中提供的综合工具测试方法的计算机执行指令,其实现方式与原理相同,不再赘述。
本申请实施例提供了一种计算机程序产品,包括计算机指令,所述计算机指令用于使计算机执行前述实施例中提供的综合工具测试方法。
本申请实施例提供的包含计算机程序产品,可用于执行前述实施例中提供的综合工具测试方法的计算机指令,其实现方式与原理相同,不再赘述。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元,可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)或处理器(processor)执行本申请各个实施例所述方法的部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本申请的一部分可被应用为计算机程序产品,例如计算机程序指令,当其被计算机执行时,通过该计算机的操作,可以调用或提供根据本发明的方法和/或技术方案。本领域技术人员应能理解,计算机程序指令在计算机可读介质中的存在形式包括但不限于源文件、可执行文件、安装包文件等,相应地,计算机程序指令被计算机执行的方式包括但不限于:该计算机直接执行该指令,或者该计算机编译该指令后再执行对应的编译后程序,或者该计算机读取并执行该指令,或者该计算机读取并安装该指令后再执行对应的安装后程序。在此,计算机可读介质可以是可供计算机访问的任意可用的计算机可读存储介质或通信介质。
本领域技术人员可以清楚地了解到,为描述的方便和简洁,仅以上述各功能模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能模块完成,即将装置的内部结构划分成不同的功能模块,以完成以上描述的全部或者部分功能。上述描述的装置的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
最后应说明的是:以上各实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述各实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (10)
1.一种综合工具测试方法,其特征在于,包括:
获取升级后的待测综合工具和用户输入的原始网表;
根据所述原始网表的电路属性,生成所述待测综合工具的测试配置文件;
基于所述待测综合工具,对所述原始网表进行综合优化处理,以得到综合后网表;
根据所述测试配置文件,对所述综合后网表进行验证测试,得到网表验证测试结果;
根据所述网表验证测试结果,确定所述待测综合工具的测试结果。
2.根据权利要求1所述的方法,其特征在于,所述根据所述原始网表的电路属性,生成所述待测综合工具的测试配置文件,包括:
根据所述原始网表的电路属性,确定所述原始网表对应的网表验证测试需求;
根据所述原始网表对应的网表验证测试需求,生成所述待测综合工具的测试配置文件;
其中,所述原始网表的电路属性至少分为逻辑电路和时序电路两种。
3.根据权利要求1所述的方法,其特征在于,所述根据所述测试配置文件,对所述原始网表和综合后网表进行验证测试,得到网表验证测试结果,包括:
根据所述测试配置文件表征的网表验证测试需求,从预设测试案例集中调用目标测试案例;
基于所述目标测试案例,对原始网表和综合后网表进行验证测试,得到网表验证测试结果;
其中,在所述原始网表为逻辑电路的情况下,所述目标测试案例包括静态测试案例,在所述原始网表为时序电路的情况下,所述目标测试案例包括仿真案例。
4.根据权利要求3所述的方法,其特征在于,所述基于所述目标测试案例,对所述综合后网表进行验证测试,得到网表验证测试结果,包括:
在所述目标测试案例包括静态测试案例的情况下,基于所述静态测试案例,判断所述原始网表与综合后网表是否等价;
若确定所述原始网表与综合后网表等价,则确定所述综合后网表通过静态测试,得到静态测试结果;
在所述目标测试案例包括仿真测试案例的情况下,基于所述仿真测试案例,分别向所述原始网表与综合后网表发送电路激励,以得到原始网表响应于所述电路激励产生的原始波形和综合后网表响应于所述电路激励产生的综合后波形;
判断所述原始波形和综合后波形是否相同;
若确定所述原始波形和综合后波形相同,则确定所述综合后网表通过仿真测试,得到仿真测试结果;
在确定所述目标测试案例包括资源测试案例的情况下,基于所述资源测试案例,比较所述原始网表的原始资源占用量与综合后网表的综合后资源占用量之间的大小关系;
若确定所述综合后资源占用量不超出所述原始资源占用量,则确定所述综合后网表通过资源测试,得到资源测试结果;
在确定所述目标测试案例包括对比测试案例的情况下,基于所述对比测试案例,判断所述综合后网表中包含的综合生成电路是否为标准电路;
若所述综合后网表中包含的综合生成电路为标准电路,则确定所述综合后网表通过对比测试,得到对比测试结果;
根据所述综合后网表的静态测试结果、仿真测试结果、资源测试结果和/或对比测试结果,确定网表验证测试结果。
5.根据权利要求4所述的方法,其特征在于,所述方法还包括:
监测所述待测综合工具在对所述原始网表进行综合优化处理过程中的内存占用量;
根据所述内存占用量与预设内存占用量阈值之间的大小关系,确定所述待测综合工具的内存测试结果;
其中,所述待测综合工具的网表验证测试结果包括所述内存测试结果。
6.根据权利要求1所述的方法,其特征在于,根据所述网表验证测试结果,确定所述待测综合工具的测试结果,包括:
根据所述网表验证测试结果,生成相应的案例测试日志;
按照各所述案例测试日志所对应的案例类型,根据所述案例测试日志,生成各所述案例类型所对应的日志文件夹;
根据所述日志文件夹,生成总测试报告;
其中,所述待测综合工具的测试结果包括所述总测试报告,所述日志文件夹包括测试通过率。
7.根据权利要求1所述的方法,其特征在于,所述获取升级后的待测综合工具,包括:
获取升级后的工具源码;
基于预设工具源码编译脚本,对所述升级后的工具源码进行代码编译,得到代码编译结果;
在确定所述代码编译结果通过编译验证的情况下,将所述代码编译结果作为升级后的待测综合工具。
8.一种综合工具测试装置,其特征在于,包括:
获取模块,用于获取升级后的待测综合工具和用户输入的原始网表;
生成模块,用于根据所述原始网表的电路属性,生成所述待测综合工具的测试配置文件;
综合模块,用于基于所述待测综合工具,对所述原始网表进行综合优化处理,以得到综合后网表;
测试模块,用于根据所述测试配置文件,对所述综合后网表进行验证测试,得到网表验证测试结果;
确定模块,用于根据所述网表验证测试结果,确定所述待测综合工具的测试结果。
9.一种电子设备,其特征在于,包括:至少一个处理器和存储器;
所述存储器存储计算机执行指令;
所述至少一个处理器执行所述存储器存储的计算机执行指令,使得所述至少一个处理器执行如权利要求1至7任一项所述的方法。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质中存储有计算机执行指令,当处理器执行所述计算机执行指令时,实现如权利要求1至7任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410831118.2A CN118606206A (zh) | 2024-06-25 | 2024-06-25 | 一种综合工具测试方法、装置、电子设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410831118.2A CN118606206A (zh) | 2024-06-25 | 2024-06-25 | 一种综合工具测试方法、装置、电子设备及存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118606206A true CN118606206A (zh) | 2024-09-06 |
Family
ID=92566242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410831118.2A Pending CN118606206A (zh) | 2024-06-25 | 2024-06-25 | 一种综合工具测试方法、装置、电子设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118606206A (zh) |
-
2024
- 2024-06-25 CN CN202410831118.2A patent/CN118606206A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7529655B2 (en) | Program product for defining and recording minimum and maximum event counts of a simulation utilizing a high level language | |
US8924937B1 (en) | Method and system for generating verification information and tests for software | |
US8555234B2 (en) | Verification of soft error resilience | |
CN106940695B (zh) | 数据源信息的校验方法及装置 | |
CN117094269B (zh) | 一种验证方法、装置、电子设备及可读存储介质 | |
US8327191B2 (en) | Automatically populating symptom databases for software applications | |
CN117034821B (zh) | 用于芯片设计前端仿真验证的回归验证方法及介质 | |
CN114721922B (zh) | 一种服务器集群的性能评估方法、计算设备及存储介质 | |
CN113742215A (zh) | 一种自动配置和调用测试工具进行测试分析的方法及系统 | |
CN112731117A (zh) | 芯片的自动验证方法和系统,及存储介质 | |
CN106681783A (zh) | 一种svn代码检测方法及其系统 | |
TWI402750B (zh) | 具有軟體程式儲存於其中之電腦可讀取媒體及用以產生軟體程式的方法 | |
US7454325B2 (en) | Method, system and program product for defining and recording threshold-qualified count events of a simulation by testcases | |
CN114661615A (zh) | 一种fpga软件测试方法和设备 | |
CN114490337A (zh) | 调测方法、调测平台、设备及存储介质 | |
US20210326243A1 (en) | Dynamic reordering of test case execution | |
CN118606206A (zh) | 一种综合工具测试方法、装置、电子设备及存储介质 | |
CN117435483A (zh) | 基于Formal工具的仿真验证激励生成方法、装置、介质及终端 | |
CN112580282B (zh) | 用于集成电路设计验证的方法、装置、设备以及存储介质 | |
CN116414762A (zh) | 一种PCIe链路控制方法、控制装置、设备及介质 | |
CN115034165A (zh) | 一种芯片仿真验证方法、系统、设备以及存储介质 | |
CN112380127A (zh) | 测试用例回归方法、装置、设备和存储介质 | |
CN116562204B (zh) | 芯片验证方法及装置、电子设备、计算机可读存储介质 | |
CN110162438B (zh) | 仿真调试装置和仿真调试方法 | |
US20060089826A1 (en) | Method, system and program product for defining and recording minimum and maximum count events of a simulation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |