[go: up one dir, main page]

CN118541797A - 芯片的封装方法以及芯片封装结构 - Google Patents

芯片的封装方法以及芯片封装结构 Download PDF

Info

Publication number
CN118541797A
CN118541797A CN202280034574.3A CN202280034574A CN118541797A CN 118541797 A CN118541797 A CN 118541797A CN 202280034574 A CN202280034574 A CN 202280034574A CN 118541797 A CN118541797 A CN 118541797A
Authority
CN
China
Prior art keywords
chip
solder paste
positioning
bonding pad
carrier plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280034574.3A
Other languages
English (en)
Inventor
黄智勇
林原宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Publication of CN118541797A publication Critical patent/CN118541797A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/81862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一种芯片(30)的封装方法，包括以下步骤:提供一载板(10)，载板(10)包括基体(11)以及设置于基体(11)上的多个第一焊盘(13)，在每一第一焊盘(13)上形成第一锡膏(15)；在基体(11)设置有第一焊盘(13)的表面形成定位柱(20)；提供一芯片(30)，芯片(30)包括芯片主体(31)以及设置于芯片主体(31)一表面的多个第二焊盘(33)，在每一第二焊盘(33)上形成第二锡膏(35)；在芯片主体(31)设置有第二焊盘(33)的表面形成凹槽(32)；将定位柱(20)容置于凹槽(32)中，每一第一锡膏(15)与对应的每一第二锡膏(35)连接，熔融第一锡膏(15)以及第二锡膏(35)后固化，以形成锡球(40)连接芯片(30)以及载板(10)，从而形成芯片封装结构(100)。本申请还提供一种芯片封装结构(100)。

Description

芯片的封装方法以及芯片封装结构 技术领域
本申请涉及芯片封装领域，尤其涉及一种芯片的封装方法以及芯片封装结构。
背景技术
传统的芯片封装方法容易导致芯片偏位，而使得芯片焊接不良或者焊接空位，严重偏位会造成短路，进而使得封装后的芯片无法使用，使其报废。
发明内容
有鉴于此，有必要提供一种防止芯片偏移的封装方法，以解决上述问题。
一种芯片的封装方法，包括以下步骤：提供一载板，所述载板包括基体以及设置于所述基体上的多个第一焊盘，在每一所述第一焊盘上形成第一锡膏；在所述基体设置有所述第一焊盘的表面形成定位柱；提供一芯片，所述芯片包括芯片主体以及设置于所述芯片主体一表面的多个第二焊盘，在每一所述第二焊盘上形成第二锡膏；在所述芯片主体设置有所述第二焊盘的表面形成凹槽；将所述定位柱容置于所述凹槽中，每一所述第二锡膏与对应的每一第二锡膏连接，熔融所述第一锡膏以及所述第二锡膏后固化，以形成锡球连接所述芯片以及所述载板，从而形成芯片封装结构。
在本申请一些实施方式中，在所述载板上形成所述定位柱包括以下步骤：在所述载板设置有所述第一焊盘的表面覆盖干膜，所述 干膜一并覆盖所述锡膏；曝光、显影形成盲孔以露出未设置所述第一焊盘的所述基体的表面；在所述盲孔中形成连接所述基体的所述定位柱；以及去除所述干膜，得到形成有所述定位柱的所述载板。
在本申请一些实施方式中，采用电镀的方式在所述盲孔中形成连接所述基体的所述定位柱。
在本申请一些实施方式中，所述定位柱的材质为铜。
在本申请一些实施方式中，所述定位柱包括侧面，所述侧面与所述基体连接，所述侧面与所述凹槽的侧壁连接。
一种芯片封装结构，包括：载板、定位柱、芯片以及锡球。载板包括基体以及设置于所述基体表面的多个第一焊盘；定位柱，设置于所述基体设置有所述第一焊盘的表面；芯片，包括芯片主体以及设置于所述芯片主体表面的多个第二焊盘，所述芯片主体设置有所述第二焊盘的表面开设有凹槽，所述定位柱的部分容置于所述凹槽中；多个锡球，每一所述锡球设置于所述每一所述第一焊盘以及所述第二焊盘之间，以连接所述载板以及所述芯片。
在本申请一些实施方式中，所述定位柱包括顶面，所述顶面为所述定位柱背离所述基体的表面，所述顶面与所述凹槽的底壁间隔设置。
在本申请一些实施方式中，所述定位柱包括侧面，所述侧面与所述基体连接，所述侧面与所述凹槽的侧壁连接。
在本申请一些实施方式中，所述定位柱的材质为铜。
在本申请一些实施方式中，所述定位柱以及所述凹槽的数量均为四个。
本申请提供的芯片的封装方法，通过在载板的表面设置定位柱，在芯片的表面开设与定位柱相适配的凹槽，在熔融第一锡膏以及第二锡膏的过程中，由于定位柱与凹槽的相互作用，芯片不会因为第 一锡膏以及第二锡膏的张力而发生偏移，从而使得最终得到的芯片封装结构符合预期要求。
附图说明
图1为相关技术提供的一种芯片的封装流程示意图。
图2为本申请实施例提供的在载板的第一焊盘表面形成第一锡膏的截面示意图。
图3为在图2所示的载板的表面覆盖干膜的截面示意图。
图4为在图3所示的干膜上开设盲孔的截面示意图。
图5为在图4所示的盲孔中形成定位柱的截面示意图。
图6为去除图5所示的干膜得到的具有定位柱的载板的截面示意图。
图7为本申请实施例提供的在芯片的第二焊盘上形成第二系噶的截面示意图。
图8为在图7所示的芯片的表面开设凹槽的截面示意图。
图9为将图8所示的芯片与图6所示的载板连接后形成的芯片封装结构的截面示意图。
主要元件符号说明
芯片封装结构 100
载板 10、10’
基体 11
第一焊盘 13
第一锡膏 15、15’
定位柱 20
顶面 21
侧面 23
干膜 25
盲孔 27
芯片 30、30’
芯片主体 31
凹槽 32
底壁 322
侧壁 324
第二焊盘 33
第二锡膏 35、35’
锡球 40、40’
具体实施方式
为了能够更清楚地理解本申请的上述目的、特征和优点，下面结合附图和具体实施方式对本申请进行详细描述。需要说明的是，在不冲突的情况下，本申请的实施方式及实施方式中的特征可以相互组合。在下面的描述中阐述了很多具体细节以便于充分理解本申请，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。本文所使用的术语“和/或”包括一个或多个相关的所列项目的所有的和任意的组合。
在本申请的各实施例中，为了便于描述而非限制本申请，本申请专利申请说明书以及权利要求书中使用的术语“连接”并非限定于物理的或者机械的连接，不管是直接的还是间接的。“上”、“下”、“上方”下方”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也相应地改变。
请参阅图1，相关技术中，通常采用以下步骤将芯片30’固定在载板10’上：
步骤S01：在载板10’上设置多个第一锡膏15’。
步骤S02：在芯片30’上设置多个第二锡膏35’。
步骤S03：将芯片30’放置于载板10’上，熔融第二锡膏35’与第一锡膏15’，以使第二锡膏35’以及第一锡膏15’形成锡球40’连接芯片30’与载板10’。
上述制作方法，多个第一锡膏15’以及多个第二锡膏35’熔融时，锡膏的表面出现较大张力，张力对芯片30’产生不定向的“拉扯”，使得芯片30’发生位移或者倾斜，容易导致锡膏非预期性的连接或者空焊，最终形成残次品。
请参阅图2至图9，本申请实施例提供一种芯片30的封装方法，可以包括以下步骤：
步骤S1：请参阅图2，提供一载板10，所述载板10包括基体11以及设置于所述基体11上的多个第一焊盘13，在每一所述第一焊盘13上形成第一锡膏15。
所述基体11包括线路层以及介质层，所述线路层以及所述介质层的层数均可以为一层或者多层。
所述第一焊盘13与所述线路层电连接，所述第一焊盘13可以呈矩阵的方式排列，相邻的两个第一焊盘13间隔设置。所述第一锡膏15位于所述载板10的外表面，所述第一锡膏15位于所述第一焊 盘13的表面，相邻的两个第一锡膏15间隔设置。
步骤S2：请参阅图3至图6，在所述基体11设置有所述第一焊盘13的表面形成定位柱20。
请参阅图3至图6，在所述载板10上形成定位柱20的步骤可以包括：
步骤S201：请参阅图3，在所述载板10设置有所述第一焊盘13的表面覆盖干膜25，所述干膜25一并覆盖所述锡膏。
步骤S202：请参阅图4，曝光、显影形成盲孔27以露出未设置所述第一焊盘13的所述基体11的表面。
步骤S203：请参阅图5，在所述盲孔27中形成连接所述基体11的定位柱20。
可以采用电镀的方式在所述盲孔27中形成定位柱20。在其他实施例中，形成所述定位柱20的方式并不限制。
所述盲孔27的数量可以为一个或者多个。在一些实施例中，所述盲孔27的数量为一个时，所述盲孔27的形状为异形，即盲孔27的形状为非圆柱形，则在盲孔27中形成的定位柱20也同样为非圆柱形，可以防止后续定位过程中元件旋转偏移。在一些实施例中，所述盲孔27的数量至少为两个，盲孔27的形状并不限制，则定位柱20的形状也并不限制，可以为圆柱形，也可以为非圆柱形，均可以起到定位作用。在本实施例中，盲孔27的数量为四个，盲孔27分布于载板10的四个角落。
步骤S204：请参阅图6，去除所述干膜25，得到形成有定位柱20的载板10。
每一所述定位柱20包括顶面21以及侧面23，所述顶面21为所述定位柱20背离所述基体11的表面，所述侧面23连接所述顶面21以及所述基体11。
步骤S3：请参阅图7，提供一芯片30，所述芯片30包括芯片主体31以及设置于所述芯片主体31一表面的多个第二焊盘33，在每一所述第二焊盘33上形成第二锡膏35。
每一所述第二焊盘33的位置与每一所述第一焊盘13的位置对应设置。即所述第二焊盘33也可以呈矩阵的方式排列，相邻的两个第二焊盘33间隔设置。所述第二锡膏35位于所述第二焊盘33的表面，相邻的两个第二锡膏35间隔设置。
步骤S4：请参阅图8，在所述芯片主体31设置有所述第二焊盘33的表面形成凹槽32。
可以采用激光烧蚀的方式形成所述凹槽32。所述凹槽32的位置与所述定位柱20的位置对应，所述凹槽32的数量也与所述定位柱20的数量相同，所述凹槽32的尺寸与所述定位柱20的尺寸相适配，以便于所述定位柱20能够容置于所述凹槽32中。
在本实施中，所述凹槽32的数量为四个，分布于芯片30的角落。每一所述凹槽32具有底壁322与侧壁324，侧壁324围设于底壁322的周缘，底壁即为所述凹槽32的底面。
步骤S5：请参阅图9，将所述定位柱20容置于所述凹槽32中，每一所述第二锡膏35与对应的每一第二锡膏35连接，熔融所述第一锡膏15以及所述第二锡膏35后固化，以形成锡球40连接所述芯片30以及所述载板10，从而形成芯片封装结构100。
每一所述定位柱20的部分容置于所述凹槽32中。在熔融第一锡膏15以及所述第二锡膏35的步骤之前，所述定位柱20的顶面21可以与所述凹槽32的底壁322接触，也可以与所述凹槽32的底壁322间隔设置，此时，所述第一锡膏15以及所述第二锡膏35均为固态。第一锡膏15以及第二锡膏35熔融后，所述第一锡膏15以及第二锡膏35具有流动性，从而能够连接在一起，固化之后，每 一所述第一锡膏15与对应的第二锡膏35形成一个锡球40。沿所述芯片30与所述载板10叠加设置的方向，所述锡球40的厚度小于所述第一锡膏15与所述第二锡膏35的厚度总和，形成所述锡球40之后，所述定位柱20的顶面21与所述凹槽32的底壁322间隔设置。
所述定位柱20与所述凹槽32的设置，一方面能够减小或者避免芯片30在封装过程中产生偏移而导致载板10与芯片30连接失败，另一方面，定位柱20在封装后得到的芯片封装结构100中，还能够起到散热作用，从而提升芯片封装结构100的散热性能。
在一些实施例中，所述定位柱20的侧面23与所述凹槽32的侧壁324连接，进一步起到限位作用；还能够增加热传递的速度，进一步提升芯片封装结构100的散热性能。
请再次参阅图9，本申请实施例还提供一种芯片封装结构100，所述芯片封装结构100包括载板10、定位柱20、芯片30以及多个锡球40，所述芯片30的表面开设有凹槽32，所述锡球40连接所述载板10，所述定位柱20的部分容置于所述凹槽32中。
所述载板10包括基体11以及设置于所述基体11表面的多个第一焊盘13，相邻的两个第一焊盘13间隔设置。
所述芯片30包括芯片主体31以及设置于所述芯片主体31表面的多个第二焊盘33，相邻的两个第二焊盘33间隔设置，每一所述第二焊盘33与所述每一所述第一焊盘13对应设置，即沿所述芯片30与所述载板10叠加设置的方向，所述第一焊盘13的投影与所述第二焊盘33的投影重合。
每一所述第一焊盘13以及所述第二焊盘33之间设置一所述锡球40，以实现所述载板10与所述芯片30的连接。
所述定位柱20设置于所述基体11设置有所述第一焊盘13的表面并朝向所述芯片30延伸；所述芯片主体31设置有所述第二焊盘 33的表面开设有所述凹槽32，所述定位柱20的部分容置于所述凹槽32中。
每一所述定位柱20包括顶面21以及侧面23，所述顶面21为所述定位柱20背离所述基体11的表面，所述侧面23连接所述顶面21以及所述基体11。所述顶面21与所述凹槽32的底壁322间隔设置。所述侧面23与所述凹槽32的侧壁324连接，可以增加热传递的速度，提升散热性能。
在一些实施例中，所述定位柱20的材质为铜。
本申请提供的芯片30的封装方法，通过在载板10的表面设置定位柱20，在芯片30的表面开设与定位柱20相适配的凹槽32，在熔融第一锡膏15以及第二锡膏35的过程中，由于定位柱20与凹槽32的相互作用，芯片30不会因为第一锡膏15以及第二锡膏35的张力而发生偏移，从而使得最终得到的芯片封装结构100符合预期要求。
以上实施方式仅用以说明本申请的技术方案而非限制，尽管参照以上较佳实施方式对本申请进行了详细说明，本领域的普通技术人员应当理解，可以对本申请的技术方案进行修改或等同替换都不应脱离本申请技术方案的精神和范围。

Claims (10)

  1. 一种芯片的封装方法，其特征在于，包括以下步骤：
    提供一载板，所述载板包括基体以及设置于所述基体上的多个第一焊盘，在每一所述第一焊盘上形成第一锡膏；
    在所述基体设置有所述第一焊盘的表面形成定位柱；
    提供一芯片，所述芯片包括芯片主体以及设置于所述芯片主体一表面的多个第二焊盘，在每一所述第二焊盘上形成第二锡膏；
    在所述芯片主体设置有所述第二焊盘的表面形成凹槽；以及
    将所述定位柱容置于所述凹槽中，每一所述第二锡膏与对应的每一第二锡膏连接，熔融所述第一锡膏以及所述第二锡膏后固化，以形成锡球连接所述芯片以及所述载板，从而形成芯片封装结构。
  2. 根据权利要求1所述的芯片的封装方法，其特征在于，在所述载板上形成所述定位柱包括以下步骤：
    在所述载板设置有所述第一焊盘的表面覆盖干膜，所述干膜一并覆盖所述锡膏；
    曝光、显影形成盲孔以露出未设置所述第一焊盘的所述基体的表面；
    在所述盲孔中形成连接所述基体的所述定位柱；以及
    去除所述干膜，得到形成有所述定位柱的所述载板。
  3. 根据权利要求2所述的芯片的封装方法，其特征在于，采用电镀的方式在所述盲孔中形成连接所述基体的所述定位柱。
  4. 根据权利要求2所述的芯片的封装方法，其特征在于，所述定位柱的材质为铜。
  5. 根据权利要求1所述的芯片的封装方法，其特征在于，所述定位柱包括侧面，所述侧面与所述基体连接，所述侧面与所述凹槽的侧壁连接。
  6. 一种芯片封装结构，其特征在于，包括：
    载板，包括基体以及设置于所述基体表面的多个第一焊盘；
    定位柱，设置于所述基体设置有所述第一焊盘的表面；
    芯片，包括芯片主体以及设置于所述芯片主体表面的多个第二焊盘，所述芯片主体设置有所述第二焊盘的表面开设有凹槽，所述定位柱的部分容置于所述凹槽中；以及
    多个锡球，每一所述锡球设置于所述每一所述第一焊盘以及所述第二焊盘之间，以连接所述载板以及所述芯片。
  7. 根据权利要求6所述的芯片封装结构，其特征在于，所述定位柱包括顶面，所述顶面为所述定位柱背离所述基体的表面，所述顶面与所述凹槽的底壁间隔设置。
  8. 根据权利要求6所述的芯片封装结构，其特征在于，所述定位柱包括侧面，所述侧面与所述基体连接，所述侧面与所述凹槽的侧壁连接。
  9. 根据权利要求6所述的芯片封装结构，其特征在于，所述定位柱的材质为铜。
  10. 根据权利要求6所述的芯片封装结构，其特征在于，所述定位柱以及所述凹槽的数量均为四个。
CN202280034574.3A 2022-12-23 2022-12-23 芯片的封装方法以及芯片封装结构 Pending CN118541797A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/141604 WO2024130735A1 (zh) 2022-12-23 2022-12-23 芯片的封装方法以及芯片封装结构

Publications (1)

Publication Number Publication Date
CN118541797A true CN118541797A (zh) 2024-08-23

Family

ID=91583924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280034574.3A Pending CN118541797A (zh) 2022-12-23 2022-12-23 芯片的封装方法以及芯片封装结构

Country Status (3)

Country Link
US (1) US20240213036A1 (zh)
CN (1) CN118541797A (zh)
WO (1) WO2024130735A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3356649B2 (ja) * 1997-04-21 2002-12-16 株式会社東芝 半導体装置及びその製造方法
JP4366838B2 (ja) * 2000-06-29 2009-11-18 富士通株式会社 電子回路モジュールの製造方法
JP2005072270A (ja) * 2003-08-25 2005-03-17 Seiko Epson Corp 回路基板およびその製造方法、電気光学装置、電子機器
TWI560834B (en) * 2015-05-29 2016-12-01 Chipmos Technologies Inc Flip chip package and chip

Also Published As

Publication number Publication date
WO2024130735A1 (zh) 2024-06-27
US20240213036A1 (en) 2024-06-27

Similar Documents

Publication Publication Date Title
US20200098734A1 (en) Semiconductor package
US11437326B2 (en) Semiconductor package
US6794741B1 (en) Three-dimensional stacked semiconductor package with pillars in pillar cavities
US6765287B1 (en) Three-dimensional stacked semiconductor package
US8227905B1 (en) Stackable semiconductor package
US7550835B2 (en) Chip stack package utilizing a dummy pattern die between stacked chips for reducing package size
US20120193789A1 (en) Package stack device and fabrication method thereof
US11476204B2 (en) Flip-chip packaging substrate and method for fabricating the same
US20180350626A1 (en) Semiconductor device package and a method of manufacturing the same
US8274153B2 (en) Electronic component built-in wiring substrate
US6686222B2 (en) Stacked semiconductor device manufacturing method
US20080268579A1 (en) Semiconductor chip package and method of fabricating the same
TW202226390A (zh) 半導體封裝方法、半導體元件以及包含其的電子設備
CN118541797A (zh) 芯片的封装方法以及芯片封装结构
KR102745606B1 (ko) 반도체 패키징 방법, 반도체 어셈블리 및 이를 포함하는 전자 디바이스
TW202240818A (zh) 三維焊盤結構、互連結構和半導體封裝
CN113380642A (zh) 一种覆晶薄膜封装器件的加工方法
JP2507564B2 (ja) マルチチップ半導体装置とその製造方法
TWI662635B (zh) 封裝結構及其製造方法
JP2007184362A (ja) 積層型半導体装置及びその製造方法
CN112786462A (zh) 半导体封装方法、半导体组件以及包含其的电子设备
US11824028B2 (en) Die with metal pillars
US12014934B2 (en) Semiconductor substrate structure and manufacturing method thereof
CN110610915B (zh) 倒装方法
TWI828013B (zh) 半導體封裝方法、半導體元件以及包含其的電子設備

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination