CN118432817A - 基于risc-v处理器的量子密钥分发后处理片上系统 - Google Patents

Abstract

本发明公开了基于RISC‑V处理器的量子密钥分发后处理片上系统及方法，属于保密通信技术领域。该系统包括中央处理器、总线、存储控制单元、交互控制单元以及计算任务单元。中央处理器基于RISC‑V构架；总线包括指令总线和数据总线；存储控制单元用于控制数据总线上的数据流；交互控制单元用于执行数据互；计算任务单元由数据流驱动，包括多个计算模块，每个所述计算模块用于执行单个子任务。本发明提供的技术方案不仅在单一芯片上实现了QKD后处理的全部能，增强了系统可移植性，降低了开发成本，而且增强了QKD后处理数据的并行计算，提高了计算效率和传输吞吐量。

Description

基于RISC-V处理器的量子密钥分发后处理片上系统

技术领域

本发明涉及保密通信技术领域，尤其涉及一种基于RISC-V处理器的量子密钥分发后处理片上系统。

背景技术

量子密钥分发（Quantum Key Distribution，QKD）是量子加密通信中极具发展前景的一大领域。QKD的实现过程为：发送方将对应密钥信息编码为量子态，通过量子信道共享至接收方，接收方通过协议测量手段完成对密钥信息的测量，通常情况下，QKD后处理系统的实现手段多是基于可编程器件，如中央处理器（Central Processing Unit，CPU）、现场可编程逻辑门阵列（Field Programmable Gate Array，FPGA）、图形处理器（GraphicsProcessing Unit，GPU）等，多种独立的可编程器件的使用增加了QKD后处理系统的结构复杂性。

由于现在QKD后处理系统的整体结构较为复杂，在实现本发明过程中，发明人发现在现有QKD后处理系统面临新的应用需求时，难以扩展出新的系统功能，以适配新的应用需求，因此现有的QKD后处理系统存在移植灵活性较差的问题。

发明内容

为了克服上述缺陷，本发明旨在提供一种用于量子密钥分发后处理的片上系统，该系统基于RISC-V构建各功能模块，结合分离的数据总线和指令总线，不仅提供了QKD后处理的单一芯片实现方案，增强了系统可移植性，降低了开发成本，而且增强了QKD后处理数据的并行计算，提高了计算效率和传输吞吐量。

为了达到上述目的，本发明提供了一种基于 RISC-V 处理器的量子密钥分发后处理片上系统，该系统包括：

中央处理器，包括至少一个处理器核，所述处理器核基于RISC- V构架；总线，包括指令总线和数据总线；存储控制单元，用于控制所述数据总线上的数据流；交互控制单元，用于执行所述片上系统与片外设备的数据交互，还用于执行所述片上系统的数据交互；计算任务单元，包括多个计算模块，每个所述计算模块用于执行单个子任务；所述计算任务单元由所述数据流驱动，用于在同一时隙并行执行不同的所述单个子任务。其中，所述指令总线和所述数据总线相互分离；所述指令总线以所述中央处理器作为唯一主设备，用于传输所述中央处理器的指令请求；所述数据总线以所述存储控制单元作为唯一主设备，用于传输所述存储控制单元的指令请求和所述数据流。

具体地，所述至少一个处理器核包括：指令存储器、程序计数器、寄存器堆、算术逻辑单元和可配置RAM；所述指令存储器用于存储指令请求，以及根据指令地址提供所述指令请求；所述算术逻辑单元用于执行所述指令请求中的算术、逻辑、比较和移位操作；所述程序计数器用于保存当前的所述指令请求的所述指令地址，并对所述指令地址自递增；所述寄存器堆包括若干通用寄存器，用于暂存数据、函数、程序参数以及状态信息；所述可配置RAM，用于暂存数据和扩展的指令请求。

具体地，所述指令请求包括从设备配置指令、总线状态检查指令、条件分支跳转指令以及访存控制指令。

优选地，所述片上系统还包括通信串口，用于传输所述片上系统与所述片外设备的通信信号，所述片外设备包括上位机。

优选地，所述中央处理器通过流水线模式依次进行读取指令、解码指令、发送请求、计算地址以及访问存储器的操作，所述请求包括启动请求、计算请求和写回请求。

进一步地，所述存储控制单元用于接收所述访存控制指令，解析所述访存控制指令中数据的源地址、目的地址和传输长度，以控制所述数据流。

进一步地，所述计算任务单元的计算模块包括协商信息编码器、协商信息解码器、密钥校验单元和哈希处理单元；所述协商信息编码器用于协商信息编码；所述协商信息解码器用于协商信息解码；所述密钥校验单元用于密钥缓存和协商确认；所述哈希处理单元用于保密增强。

具体地，所述指令总线的从设备包括所述计算任务单元、所述存储控制单元和所述交互控制单元；所述数据总线的从设备包括所述计算任务单元和所述交互控制单元；所述数据流包括协商数据、保密增强随机数共享数据以及计算结果数据。

本发明还提供了一种基于RISC-V 处理器的量子密钥分发后处理方法，所述方法使用上述片上系统，所述方法包括：所述中央处理器向所述交互控制单元发送启动请求，获取指令地址；所述中央处理器根据所述指令地址读取指令，向所述存储控制单元和所述计算任务单元发送计算请求，获取计算结果数据，并写入所述存储控制单元；所述中央处理器向所述存储控制单元和所述交互控制单元同时发送写回请求，所述存储控制单元将所述计算结果数据传输至所述交互控制单元，所述中央处理器根据所述交互控制单元中所述计算结果数据的数据类型，配置所述交互控制单元执行数据交互，所述数据交互包括片上系统内的数据交互以及片上系统和片外设备的数据交互。

本发明通过上述技术方案达到的有益效果是：

1）通过中央处理器、存储控制器、计算任务单元、交互控制器等模块化的构架以及基于RISC-V处理器的自定义指令，简化系统结构，利于系统规范化和标准化，便于系统后期维护、扩展及更迭，从而适应量子保密通信的高速发展的需求，尤其适应点对点传输、组网等多种应用场景。

2）纯数字逻辑电路设计，可针对FPGA、ASIC或芯片化的量子密钥分发系统进行快速移植，提供了量子密钥分发后处理系统的单一芯片方案，同时集成片上时钟控制和功耗管理，不仅使系统结构简单紧凑高效，而且解决了现有技术的高功耗问题。

3）将QKD后处理的基本流程各环节进行模块化处理，包括身份认证、信息协商、保密增强等，不仅保持各环节的高度独立性，而且，模块化后的计算任务单元在数据流的驱动下，可并行运行任务级流水，避免了现有技术中由状态控制带来的数据率折损。

4）指令总线和数据总线的分离式总线结构，结合数据流控制与数据交互的分工协作，避免了指令和数据在各模块之间传输的相互冲突问题，降低了系统路由结构的复杂性，节约了系统资源，提升数据传输速率，有利于量子密钥分发后处理系统的批量数据传输，增强数据吞吐率。

附图说明

图1是本发明实施例的量子密钥分发后处理片上系统的结构示意图；

图2是本发明实施例的量子密钥分发系统的结构示意图；

图3是本发明实施例的量子密钥分发后处理片上系统的任务级流水的结构示意图；

图4是本发明实施例的任务级流水的时序图；

图5是本发明实施例的量子密钥分发后处理方法的流程示意图。

图中各标号表示：

1000、片上系统；10、中央处理器；101、指令存储器；102、程序计数器；103、寄存器堆；104、算术逻辑单元；105、可配置RAM；20、存储控制单元；30、总线；301、指令总线；302、数据总线 ；40、交互控制单元；50、计算任务单元；501、协商信息编码器；502、协商信息解码器；503、密钥校验单元；504、哈希处理单元；70、片上RAM；90、物理层传输设备；100、片外存储器。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例对本发明的具体实施方式作进一步详细描述。应该理解，此处所描述的实施例仅用于解释本发明，但不用于限制本发明的范围。

实施例一

参见图1进行说明，图1是本发明实施例的量子密钥分发后处理片上系统的结构示意图。

在本发明实施例中，该量子密钥分发后处理片上系统1000基于RISC-V 构架，用于实现量子密钥分发后处理功能，片上系统1000包括中央处理器10，存储控制单元20，交互控制单元40，计算任务单元50以及总线30。中央处理器10，包括至少一个处理器核，处理器核基于 RISC-V 构架，用于根据片外设备的输入数据发送指令，以控制量子密钥分发后处理过程。总线30，包括指令总线301和数据总线302；存储控制单元20，用于控制数据总线302上的数据流，数据流包括协商数据、保密增强随机数共享数据以及计算结果数据。交互控制单元40，用于执行片上系统1000与片外设备的数据交互，还用于执行片上系统1000内的数据交互。

计算任务单元50，包括多个计算模块，每个计算模块用于执行单个子任务。计算任务单元50由数据流驱动，用于在同一时隙并行执行不同的单个子任务，以完成由不同的单个子任务构成的数据帧任务。计算任务单元50的计算模块包括协商信息编码器501、协商信息解码器502、密钥校验单元503和哈希处理单元504。协商信息编码器501用于协商信息编码，协商信息解码器502用于协商信息解码，密钥校验单元503用于密钥缓存和协商确认，哈希处理单元504用于保密增强。

特别地，指令总线301和数据总线302相互分离；指令总线301以中央处理器10作为唯一主设备，用于传输中央处理器10的指令请求，以配置指令总线301的从设备的状态；数据总线302以存储控制单元20作为唯一主设备，用于传输存储控制单元20的指令请求以及数据流。

应理解，总线30采用“指令总线301+数据总线302”的分离总线架构，可以基于公开标准的高速片上总线规范实现。例如，可以基于高级微控制器总线架构 （AdvancedMicrocontroller Bus Architecture，AMBA ）实现。

特别地，指令总线301适用于指令请求的传递或状态的配置，通常数据规模较小。在本发明实施例中，指令请求包括从设备配置指令、总线状态检查指令、条件分支跳转指令，以及访存控制指令。中央处理器10为指令总线301的唯一主设备，指令总线301的从设备包括计算任务单元50的各计算模块、存储控制单元20以及交互控制单元40。

特别地，数据总线302适用于高速、大批量数据的传输。存储控制单元20为数据总线302的唯一主设备，数据总线302的从设备包括计算任务单元50的各计算模块以及交互控制单元40。

特别地，存储控制单元20通过指令总线301接收中央处理器10发送的访存控制指令，存储控制单元20解析访存控制指令中数据的源地址、目的地址和传输长度，以控制数据流。在本发明实施例中，存储控制单元20以主设备身份访问数据总线302，对内控制片上RAM70，对外控制片外存储器100，比如DDR、 SDRAM等。

特别地，交互控制单元40用以完成点对点的数据交互，比如计算结果数据，特别是大批量数据的交互，比如协商数据、保密增强随机数共享等，还可以执行对片外设备的控制，比如对片外物理层传输设备90的控制。因此，交互控制单元40具有控制高带宽传输设备的能力。

需要说明的是，图1中粗体箭头表示数据流，虚线箭头表示指令状态流。字母S代表总线30至从设备的流动，字母M表示主设备到总线30的流动。比如，数据流从数据总线302传送至数据总线的从设备交互控制单元40，用粗体箭头S表示。指令状态流从指令总线301传送至指令总线的从设备哈希处理单元504，用虚线箭头S表示。数据流从数据总线302的主设备存储控制单元20传送至数据总线302，用粗体箭头M表示，指令状态流从指令总线301的主设备中央处理器10传送至指令总线301，用虚线箭头M表示。

特别地，主设备或从设备都是相对不同总线而言的。在本发明实施例中，针对指令总线301而言，中央处理器10是主设备，而计算任务单元50的各计算模块、存储控制单元20和交互控制单元40是从设备。针对数据总线302而言，存储控制单元20是主设备，而计算任务单元50的各计算模块和交互控制单元40是从设备。

特别地，由于不同类型的数据传输带宽存在差异，中央处理器10、存储控制单元20、计算任务单元50的各计算模块之间的信息交互存在竞争和冲突，通过分离指令总线301和数据总线302，不仅能够解决模块间数据交互的资源冲突问题，而且，降低路由设计复杂度。另外，计算结果数据通过数据总线302不仅可以实现高速的连续传输，结合计算任务单元50内各计算模块的任务级流水设计，还可以通过数据流驱动各计算模块，增大量子密钥分发后处理的数据吞吐率和并行算力。

应理解，中央处理器10为构成基于RISC-V处理器的量子密钥分发后处理片上系统1000的核心部件，负责执行程序、控制数据流动以及管理片上系统1000资源等任务。

在本发明实施例中，中央处理器10包括至少一个处理器核，如图1所示，以一个处理器核作为示例，单个处理器核至少包括：指令存储器101、程序计数器102、寄存器堆103、算术逻辑单元104和可配置RAM105。指令存储器101用于存储指令请求，以及根据指令地址提供指令请求；指令请求包括从设备配置指令、总线状态检查指令、条件分支跳转指令以及访存控制指令。算术逻辑单元104用于执行指令请求中的算术、逻辑、比较和移位操作；程序计数器102用于保存当前的指令请求的指令地址，并对指令地址自递增；寄存器堆103包括若干通用寄存器，用于暂存数据、函数、程序参数以及状态信息；可配置 RAM 105，用于暂存数据和扩展的指令请求。

特别地，存储控制单元20与处理器核中的算术逻辑单元104协作完成对数据流的控制以及存储资源的管理。具体地，算术逻辑单元104负责执行与访存指令请求中涉及的计算操作，并确定所访问内存的地址。存储控制单元20负责管理实际的存储器访问操作。例如，当执行访存指令时，存储控制单元20接收到算术逻辑单元104计算的内存地址，并向存储器发送读取或写入指令，从存储器返回数据或状态。这里的存储器包括片上RAM70以及存储控制单元的内存。

请参照附图2，图2是本发明实施例的量子密钥分发系统的结构示意图。图2中的量子密钥分发系统包括了附图1所示的基于 RISC-V 处理器的量子密钥分发后处理片上系统1000。在图2中，量子密钥分发系统的发送方Alice和接收方Bob通过身份认证后，经量子信道产生量子密钥，再经过本发明实施例的后处理片上系统，在经典信道上对产生的量子密钥进行认证。

应理解，程序计数器102可以理解为32位寄存器。

在本发明实施例中，大多数类型的指令请求在读取寄存器堆103后需要使用算术逻辑单元104；示例性地，如访存控制指令需要用算术逻辑单元104进行地址计算，条件分支指令需要用算术逻辑单元104进行比较，算术逻辑指令用算术逻辑单元104执行简单运算。

在本发明实施例中，在实际设计时，通过在基于RISC-V处理器的量子密钥分发后处理片上系统1000内的逻辑资源上配置多个处理器核，以流水线的形式分工完成访问存储，分支跳转、中断响应等任务，从而提高整个系统的执行效率。

可选地，在一些实施例中，可配置RAM105可作为处理器核内部的存储空间，进行临时快速的数据存储，或进行扩展指令的存储。

可选地，在一些实施例中，片上系统1000还包括通信串口，用于传输片上系统1000与片外设备的通信信号，片外设备包括上位机。中央处理器10可以通过交互控制单元40及存储控制单元20等模块来实现与内外其余模块的互联，并能够通过通信串口对上位机传来的中断信号作出响应。

可选地，中央处理器10通过流水线模式依次进行读取指令、解码指令、发送请求、计算地址以及访问存储器的操作，请求包括启动请求、计算请求和写回请求。

请参阅附图3和附图4，图3是本发明实施例的量子密钥分发后处理片上系统的任务级流水的结构示意图，图4是本发明实施例的计算任务单元任务级流水的时序图。

由图可知，本发明实施例的量子密钥分发后处理任务包括身份认证 、信息协商、保密增强等，对应于计算任务单元50的协商信息编码器501、协商信息解码器502、密钥校验单元503和哈希处理单元504等计算模块。后处理任务内部可进一步划分，比如，信息协商任务可进一步划分为协商信息编码、协商信息解码、协商确认以及密钥缓存等单个子任务，从而获得更大的流水线深度和数据并行度。在本发明实施例中，计算任务单元50的各计算模块均为数据流驱动模式，且该数据流由独立模块，比如存储控制单元20，以主设备身份通过数据总线302控制，一方面能减少系统的控制消耗，实现对不同单个子任务的及时响应 ，另一方面使得后处理任务在多级别实现任务级流水的并行运行，从而能在同一时隙执行不同的单个子任务。比如，在时隙3中，同时处理的子任务包括发送方数据桢2的密钥缓存，发送方数据帧3的协商信息编码，接收方数据帧1的协商信息解码，以及接收方数据帧2的密钥缓存。通过这样的流水线并行设计，可以运行由不同的单个子任务构成的数据帧任务，避免由于对计算任务单元50的各计算模块进行状态控制而带来的数据率折损，提高量子密钥分发后处理的数据处理效率。

可选地，在一些实施例中，交互控制单元40通过物理层传输设备90与片外设备进行数据交互。

实施例二

请参阅附图5，图5是本发明实施例的量子密钥分发后处理方法的流程示意图。该方法使用实施例一记载的片上系统，其具体实现过程如下：

中央处理器10中的空闲的处理器核向交互控制单元40发送启动请求，查询缓冲区数据类型，启动对应处理程序，并配置存储控制单元20将缓冲区数据读入存储空间；

中央处理器10在对应程序指令空间依次取址，向存储控制单元20和计算任务单元50发送计算请求，配置需要使用的计算任务单元50的计算模块，指示存储控制单元20与计算任务单元50的对应计算模块进行数据交互，直至程序结束。然后获取计算结果数据，并写入存储控制单元20；

中央处理器10向存储控制单元20和交互控制单元40发送写回请求，存储控制单元20将计算结果数据写入交互控制单元40缓冲区，中央处理器10依据计算结构数据的数据类型配置交互控制单元40完成数据的不同类型传输，包括片上系统1000内的数据交互以及片上系统1000和片外设备的数据交互。例如，各通信方之间的传输或传输至上位机等；

中央处理器10回到空闲状态。

综合上述实施例一和实施例二，本发明提出了应用于量子密钥分发后处理的通用性架构和实现方法，基于RISC-V搭建处理器，通过片上系统的方式完成对后处理任务中各个模块的集成，提高了量子密钥分发系统的集成度、可维护性、可编程性和可移植性，降低了系统功耗和开发成本。

最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (9)

1. 一种基于 RISC-V 处理器的量子密钥分发后处理片上系统，其特征在于，该系统包括：

中央处理器，包括至少一个处理器核，所述处理器核基于RISC- V构架；

总线，包括指令总线和数据总线；

存储控制单元，用于控制所述数据总线上的数据流；

交互控制单元，用于执行所述片上系统与片外设备的数据交互，还用于执行所述片上系统内的数据交互；

计算任务单元，包括多个计算模块，每个所述计算模块用于执行单个子任务；所述计算任务单元由所述数据流驱动，用于在同一时隙并行执行不同的所述单个子任务；

其中，所述指令总线和所述数据总线相互分离；

所述指令总线以所述中央处理器作为唯一主设备，用于传输所述中央处理器的指令请求；

所述数据总线以所述存储控制单元作为唯一主设备，用于传输所述存储控制单元的指令请求和所述数据流。

2. 根据权利要求 1 所述的片上系统，其特征在于，所述至少一个处理器核包括：指令存储器、程序计数器、寄存器堆、算术逻辑单元和可配置RAM；

所述指令存储器用于存储指令请求，以及根据指令地址提供所述指令请求；

所述算术逻辑单元用于执行所述指令请求中的算术、逻辑、比较和移位操作；

所述程序计数器用于保存当前的所述指令请求的所述指令地址，并对所述指令地址自递增；

所述寄存器堆包括若干通用寄存器，用于暂存数据、函数、程序参数以及状态信息；

所述可配置 RAM，用于暂存数据和扩展的指令请求。

3. 根据权利要求 1 所述的片上系统，其特征在于，所述指令请求包括从设备配置指令、总线状态检查指令、条件分支跳转指令以及访存控制指令。

4. 根据权利要求 1 所述的片上系统，其特征在于，所述片上系统还包括通信串口，用于传输所述片上系统与所述片外设备的通信信号，所述片外设备包括上位机。

5. 根据权利要求 1 所述的片上系统，其特征在于，所述中央处理器通过流水线模式依次进行读取指令、解码指令、发送请求、计算地址以及访问存储器的操作，所述请求包括启动请求、计算请求和写回请求。

6. 根据权利要求 3 所述的片上系统，其特征在于，所述存储控制单元用于接收所述访存控制指令，解析所述访存控制指令中数据的源地址、目的地址和传输长度，以控制所述数据流。

7. 根据权利要求 1 所述的片上系统，其特征在于，所述计算任务单元的计算模块包括协商信息编码器、协商信息解码器、密钥校验单元和哈希处理单元；

所述协商信息编码器用于协商信息编码；所述协商信息解码器用于协商信息解码；所述密钥校验单元用于密钥缓存和协商确认；所述哈希处理单元用于保密增强。

8. 根据权利要求 1 所述的片上系统，其特征在于，所述指令总线的从设备包括所述计算任务单元、所述存储控制单元和所述交互控制单元；

所述数据总线的从设备包括所述计算任务单元和所述交互控制单元；

所述数据流包括协商数据、保密增强随机数共享数据以及计算结果数据。

9. 一种基于RISC-V 处理器的量子密钥分发后处理方法，所述方法使用如权利要求5所述的片上系统，其特征在于，所述方法包括：

所述中央处理器向所述交互控制单元发送启动请求，获取指令地址；

所述中央处理器根据所述指令地址读取指令，向所述存储控制单元和所述计算任务单元发送计算请求，获取计算结果数据，并写入所述存储控制单元；

所述中央处理器向所述存储控制单元和所述交互控制单元同时发送写回请求，所述存储控制单元将所述计算结果数据传输至所述交互控制单元，所述中央处理器根据所述交互控制单元中所述计算结果数据的数据类型，配置所述交互控制单元执行数据交互，所述数据交互包括片上系统内的数据交互以及片上系统和片外设备的数据交互。