[go: up one dir, main page]

CN118431270B - 一种场截止型氧化镓igbt器件及其制备方法 - Google Patents

一种场截止型氧化镓igbt器件及其制备方法 Download PDF

Info

Publication number
CN118431270B
CN118431270B CN202410871400.3A CN202410871400A CN118431270B CN 118431270 B CN118431270 B CN 118431270B CN 202410871400 A CN202410871400 A CN 202410871400A CN 118431270 B CN118431270 B CN 118431270B
Authority
CN
China
Prior art keywords
layer
doped
source region
gallium oxide
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410871400.3A
Other languages
English (en)
Other versions
CN118431270A (zh
Inventor
王刚
李成兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Gang Cheung Fair Electronics Co ltd
Original Assignee
Shenzhen Gang Cheung Fair Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Gang Cheung Fair Electronics Co ltd filed Critical Shenzhen Gang Cheung Fair Electronics Co ltd
Priority to CN202410871400.3A priority Critical patent/CN118431270B/zh
Publication of CN118431270A publication Critical patent/CN118431270A/zh
Application granted granted Critical
Publication of CN118431270B publication Critical patent/CN118431270B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411Insulated-gate bipolar transistors [IGBT]
    • H10D12/441Vertical IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种场截止型氧化镓IGBT器件及其制备方法,涉及半导体技术领域,包括集电极,所述集电极的上方设置有p+衬底、Si掺杂n+缓冲层、Si掺杂n型漂移层、n+均流层,所述n+均流层的上方设置有Mg+p型阱区,所述Mg+p型阱区的上方设置有n+源区以及p+源区,所述n+均流层的上方设置有栅极介质,所述栅极介质的上方设置有栅极金属,所述n+源区以及p+源区的上方设置有源极金属。器件具备高耐压能力,可以有效截断漂移层电场穿透Si掺杂n型漂移层,能在保证耐压的基础上减少器件厚度,n+均流层降低了IGBT器件中VDMOS结构部分的导通电阻,同时不会对BJT晶体管导电通道产生影响。

Description

一种场截止型氧化镓IGBT器件及其制备方法
技术领域
本发明涉及半导体技术领域,具体为一种场截止型氧化镓IGBT器件及其制备方法。
背景技术
氧化镓(GaN)半导体因其出色的物理特性,在高压和高频率的电力应用中展现了巨大潜力。与传统的硅(Si)和碳化硅(SiC)半导体相比,氧化镓具有更高的电子迁移率和更高的热导率,这使得其在功率密度和效率上具有明显优势。此外,氧化镓的高临界电场强度使其在承受高电压时具备更小的器件尺寸,从而减小了器件的体积和成本。
尽管氧化镓技术具有诸多优势,但在市场应用中仍面临一些挑战。例如,氧化镓器件的制造工艺相对于成熟的硅技术来说还不够完善,这导致了成本较高和产量较低的问题。此外,氧化镓的热管理问题也较为复杂,需要更高标准的散热解决方案以保证器件的稳定性和长期可靠性。
发明内容
针对现有技术的不足,本发明提供了一种场截止型氧化镓IGBT器件及其制备方法,以解决上述背景技术中提出的问题。
为实现上述目的,本发明提供如下技术方案:一种场截止型氧化镓IGBT器件,包括集电极,所述集电极位于器件的最底端,所述集电极的上方设置有p+衬底,所述p+衬底的上方设置有Si掺杂n+缓冲层,所述Si掺杂n+缓冲层的上方设置有Si掺杂n型漂移层;
所述Si掺杂n型漂移层的上方设置有n+均流层,所述n+均流层的上方设置有Mg+p型阱区,所述Mg+p型阱区的上方设置有n+源区以及p+源区,所述n+均流层的上方设置有栅极介质,所述栅极介质的上方设置有栅极金属,所述n+源区以及p+源区的上方设置有源极金属,所述源极金属位于栅极金属的外侧。
进一步优化本技术方案,所述n+源区以及p+源区均位于Mg+p型阱区的外侧,所述p+源区位于n+源区的外侧,所述n+源区以及p+源区均位于同一高度。
进一步优化本技术方案,所述集电极的厚度为300nm,所述p+衬底的厚度为1μm,所述Si掺杂n+缓冲层的厚度为500nm,所述n+均流层的厚度为500nm,所述Mg+p型阱区在n+源区内侧的厚度为600m,所述Mg+p型阱区在n+源区和p+源区下方的厚度为300nm,所述n+源区的厚度为300nm,所述p+源区的厚度为300nm,所述栅极介质的厚度为30nm,所述源极金属和栅极金属厚度均为300nm。
进一步优化本技术方案,所述p+衬底的掺杂浓度为1×1018cm-3,所述Si掺杂n+缓冲层的掺杂浓度为1×1017cm-3,所述n+均流层的掺杂浓度为2×1017cm-3,所述Mg+p型阱区的掺杂浓度为1×1017cm-3,所述n+源区的掺杂浓度为1×1018cm-3,所述p+源区的掺杂浓度为2×1018cm-3
进一步优化本技术方案,所述Si掺杂n型漂移层的厚度为10-20μm,所述Si掺杂n型漂移层的掺杂浓度为3×1016cm-3,所述Si掺杂n型漂移层对应的耐压等级为3000V~6000V。
进一步优化本技术方案,所述p+衬底、Mg+p型阱区和p+源区均采用Mg掺杂,所述n+源区采用Sn掺杂。
进一步优化本技术方案,所述p+衬底、Si掺杂n型漂移层、Mg+p型阱区以及n+源区构成pnpn结构,进而构建BJT晶体管导电通道,所述n+均流层对BJT晶体管导电通道不产生影响。
一种场截止型氧化镓IGBT器件的制备方法,基于上述的场截止型氧化镓IGBT器件进行制备,包括以下具体步骤:
S1、在p+衬底β型氧化镓材料上方采用氢化物气相磊晶法生长一层Si掺杂n+缓冲层;
S2、在Si掺杂n+缓冲层β型氧化镓材料上方采用氢化物气相磊晶法生长一层Si掺杂n型漂移层;
S3、在Si掺杂n型漂移层上淀积一层阻挡层,刻蚀出n+均流层的通孔,沿通孔进行Si的离子注入,能量为200~300kev;
S4、去除步骤S3中的阻挡层,在Si掺杂n型漂移层上淀积新的阻挡层,刻蚀出Mg+p型阱区的通孔,沿通孔进行Mg的离子注入,能量为10~200kev;
S5、去除步骤S4中的阻挡层,在Si掺杂n型漂移层上淀积新的阻挡层,刻蚀出n+源区的通孔,沿通孔进行Sn的离子注入,能量为10~100kev;
S6、去除步骤S5中的阻挡层,在Si掺杂n型漂移层上淀积一层保护层,刻蚀出p+源区的通孔,沿通孔进行Mg的离子注入,能量为10~100kev;
S7、去除步骤S6中的阻挡层,在器件的最顶部淀积新的阻挡层,氧化铝栅极介质;
S8、去除步骤S7中的阻挡层,在器件的最顶部淀积新的阻挡层,刻蚀出源极金属的通孔,通过通孔刻蚀源极金属区域氧化铝,淀积源极金属,沿通孔采用磁控溅射的方式,在氩气氛围内,高压对氩气产生辉光放电,撞击金属靶材,使其飞溅淀积在器件上表面;
S9、去除步骤S8中的阻挡层,在器件的最顶部淀积新的阻挡层,刻蚀出栅极金属的通孔,沿通孔采用磁控溅射的方式,在氩气氛围内,高压对氩气产生辉光放电,撞击金属靶材,使其飞溅淀积在器件上表面。
进一步优化本技术方案,所述步骤S1中,生长条件为900℃,GaCl的摩尔分数为0.5;O2的进气速度为0.03m/s;O2的摩尔分数为0.46;SiO2的摩尔分数为0.04;分隔气N2的进气速度为2.8m/s;p+衬底到喷口之间的距离为15cm;
所述步骤S2中,生长条件为900℃,GaCl的摩尔分数为0.5;O2的进气速度为0.03m/s;O2的摩尔分数为0.44;SiO2的摩尔分数为0.06;分隔气N2的进气速度为2.8m/s;p+衬底到喷口之间的距离为15cm。
进一步优化本技术方案,所述步骤S7中,氧化过程包括:
在800℃的条件下将铝的金属有机物气化后利用载气和氧气一起通入方氧化镓材料反应室,发生化学反应,反应的生成物沉积到器件上表面形成氧化铝薄膜。
与现有技术相比,本发明提供了一种场截止型氧化镓IGBT器件及其制备方法,具备以下有益效果:
该场截止型氧化镓IGBT器件及其制备方法,器件具备高耐压能力,可以有效截断漂移层电场穿透Si掺杂n型漂移层,能在保证耐压的基础上减少器件厚度,n+均流层降低了IGBT器件中VDMOS结构部分的导通电阻,同时不会对BJT晶体管导电通道产生影响。
附图说明
图1为本发明提出的一种场截止型氧化镓IGBT器件的器件剖面示意图;
图2为本发明提出的一种场截止型氧化镓IGBT器件的制备方法中步骤S1的器件剖面示意图;
图3为本发明提出的一种场截止型氧化镓IGBT器件的制备方法中步骤S2的器件剖面示意图;
图4为本发明提出的一种场截止型氧化镓IGBT器件的制备方法中步骤S3的器件剖面示意图;
图5为本发明提出的一种场截止型氧化镓IGBT器件的制备方法中步骤S4的器件剖面示意图;
图6为本发明提出的一种场截止型氧化镓IGBT器件的制备方法中步骤S5的器件剖面示意图;
图7为本发明提出的一种场截止型氧化镓IGBT器件的制备方法中步骤S6的器件剖面示意图;
图8为本发明提出的一种场截止型氧化镓IGBT器件的制备方法中步骤S7的器件剖面示意图;
图9为本发明提出的一种场截止型氧化镓IGBT器件的制备方法中步骤S8的器件剖面示意图;
图10为本发明提出的一种场截止型氧化镓IGBT器件的制备方法中步骤S9的器件剖面示意图。
图中:1、集电极;2、p+衬底;3、Si掺杂n+缓冲层;4、Si掺杂n型漂移层;5、n+均流层;6、Mg+p型阱区;7、n+源区;8、p+源区;9、栅极介质;10、栅极金属;11、源极金属。
具体实施方式
下面将结合本发明的实施例,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一:
请参阅图1,一种场截止型氧化镓IGBT器件,包括集电极1,所述集电极1位于器件的最底端,所述集电极1的上方设置有p+衬底2,所述p+衬底2的上方设置有Si掺杂n+缓冲层3,所述Si掺杂n+缓冲层3的上方设置有Si掺杂n型漂移层4。
所述Si掺杂n型漂移层4的上方设置有n+均流层5,所述n+均流层5的上方设置有Mg+p型阱区6,所述Mg+p型阱区6的上方设置有n+源区7以及p+源区8,所述n+源区7以及p+源区8均位于Mg+p型阱区6的外侧,所述p+源区8位于n+源区7的外侧,所述n+源区7以及p+源区8均位于同一高度,所述n+均流层5的上方设置有栅极介质9,所述栅极介质9的上方设置有栅极金属10,所述n+源区7以及p+源区8的上方设置有源极金属11,所述源极金属11位于栅极金属10的外侧。
其中,所述集电极1的厚度为300nm,所述p+衬底2的厚度为1μm,所述Si掺杂n+缓冲层3的厚度为500nm,所述n+均流层5的厚度为500nm,所述Mg+p型阱区6在n+源区7内侧的厚度为600m,所述Mg+p型阱区6在n+源区7和p+源区8下方的厚度为300nm,所述n+源区7的厚度为300nm,所述p+源区8的厚度为300nm,所述栅极介质9的厚度为30nm,所述源极金属11和栅极金属10厚度均为300nm。
其中,所述p+衬底2的掺杂浓度为1×1018cm-3,所述Si掺杂n+缓冲层3的掺杂浓度为1×1017cm-3,所述n+均流层5的掺杂浓度为2×1017cm-3,所述Mg+p型阱区6的掺杂浓度为1×1017cm-3,所述n+源区7的掺杂浓度为1×1018cm-3,所述p+源区8的掺杂浓度为2×1018cm-3
其中,所述Si掺杂n型漂移层4的厚度为10-20μm,所述Si掺杂n型漂移层4的掺杂浓度为3×1016cm-3,所述Si掺杂n型漂移层4对应的耐压等级为3000V~6000V。
进一步的,p+衬底2的掺杂浓度和厚度是为了实现器件集电极1的金属与p+衬底2的欧姆接触,降低器件总的导通电阻,Si掺杂n+缓冲层3,能有效截断漂移层电场穿透Si掺杂n型漂移层4,能在保证耐压的基础上减少器件厚度,Si掺杂n型漂移层4是器件耐压能力与导通电阻的折中,Mg+p型阱区6的掺杂浓度和厚度是为了构建器件内部的BJT结构,实现器件低阻导通,n+源区7的掺杂浓度和厚度是制备工艺与发射极金属欧姆接触综合考虑的设计,p+源区8是为了与n+源区7相同厚度的同时构建与发射极金属的欧姆接触,栅极介质9的厚度是为了保证器件的栅控能力。
其中,所述p+衬底2、Mg+p型阱区6和p+源区8均采用Mg掺杂,这是由于Mg掺杂是现阶段氧化镓高浓度p型掺杂较为成熟的方式之一,n+源区7采用Sn掺杂,这是由于Sn是现阶段实现氧化镓高浓度掺杂工艺稳定性较高的工艺,可以满足5×1017cm-3以上稳定掺杂浓度,进而降低和漏极金属和源极金属11的欧姆接触,降低器件的导通电阻,Si掺杂在掺杂浓度较低的情况下为n型掺杂,掺杂浓度更高时氧化镓材料呈p型,但p型掺杂浓度不高,与此同时在氧化镓工艺中Si掺杂工艺成熟,成本较低,有利于控制器件制造成本,故在低n型掺杂浓度范围内采用Si掺杂。
其中,所述p+衬底2、Si掺杂n型漂移层4、Mg+p型阱区6以及n+源区7构成pnpn结构,进而构建BJT晶体管导电通道,所述n+均流层5对BJT晶体管导电通道不产生影响,所述n+均流层5能辅助降低IGBT器件中VDMOS器件结构部分的导通电阻。
实施例二:
一种场截止型氧化镓IGBT器件的制备方法,基于实施例一所述的场截止型氧化镓IGBT器件进行制备,包括以下具体步骤:
S1、如图2所示,在p+衬底2β型氧化镓材料上方采用氢化物气相磊晶法生长一层Si掺杂n+缓冲层3。生长条件为900℃,GaCl的摩尔分数为0.5;O2的进气速度为0.03m/s;O2的摩尔分数为0.46;SiO2的摩尔分数为0.04;分隔气N2的进气速度为2.8m/s;p+衬底2到喷口之间的距离为15cm。
S2、如图3所示,在Si掺杂n+缓冲层3β型氧化镓材料上方采用氢化物气相磊晶法生长一层Si掺杂n型漂移层4。生长条件为900℃,GaCl的摩尔分数为0.5;O2的进气速度为0.03m/s;O2的摩尔分数为0.44;SiO2的摩尔分数为0.06;分隔气N2的进气速度为2.8m/s;p+衬底2到喷口之间的距离为15cm。
S3、如图4所示,在Si掺杂n型漂移层4上淀积一层阻挡层,刻蚀出n+均流层5的通孔,沿通孔进行Si的离子注入,能量为200~300kev。
S4、如图5所示,去除步骤S3中的阻挡层,在Si掺杂n型漂移层4上淀积新的阻挡层,刻蚀出Mg+p型阱区6的通孔,沿通孔进行Mg的离子注入,能量为10~200kev。
S5、如图6所示,去除步骤S4中的阻挡层,在Si掺杂n型漂移层4上淀积新的阻挡层,刻蚀出n+源区7的通孔,沿通孔进行Sn的离子注入,能量为10~100kev。
S6、如图7所示,去除步骤S5中的阻挡层,在Si掺杂n型漂移层4上淀积一层保护层,刻蚀出p+源区8的通孔,沿通孔进行Mg的离子注入,能量为10~100kev。
S7、如图8所示,去除步骤S6中的阻挡层,在器件的最顶部淀积新的阻挡层,氧化铝栅极介质9。在800℃的条件下将铝的金属有机物气化后利用载气和氧气一起通入方氧化镓材料反应室,发生化学反应,反应的生成物沉积到器件上表面形成氧化铝薄膜。
S8、如图9所示,去除步骤S7中的阻挡层,在器件的最顶部淀积新的阻挡层,刻蚀出源极金属11的通孔,通过通孔刻蚀源极金属11区域氧化铝,淀积源极金属11,沿通孔采用磁控溅射的方式,在氩气氛围内,高压对氩气产生辉光放电,撞击金属靶材,使其飞溅淀积在器件上表面。
S9、如图10所示,去除步骤S8中的阻挡层,在器件的最顶部淀积新的阻挡层,刻蚀出栅极金属10的通孔,沿通孔采用磁控溅射的方式,在氩气氛围内,高压对氩气产生辉光放电,撞击金属靶材,使其飞溅淀积在器件上表面。
本发明的有益效果是:
该场截止型氧化镓IGBT器件及其制备方法,器件具备高耐压能力,可以有效截断漂移层电场穿透Si掺杂n型漂移层,能在保证耐压的基础上减少器件厚度,n+均流层降低了IGBT器件中VDMOS结构部分的导通电阻,同时不会对BJT晶体管导电通道产生影响。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同物限定。

Claims (7)

1.一种场截止型氧化镓IGBT器件,其特征在于,包括集电极,所述集电极位于器件的最底端,所述集电极的上方设置有p+衬底,所述p+衬底的上方设置有Si掺杂n+缓冲层,所述Si掺杂n+缓冲层的上方设置有Si掺杂n型漂移层;
所述Si掺杂n型漂移层的上方设置有n+均流层,所述n+均流层的上方设置有Mg+p型阱区,所述Mg+p型阱区的上方设置有n+源区以及p+源区,所述n+均流层的上方设置有栅极介质,所述栅极介质的上方设置有栅极金属,所述n+源区以及p+源区的上方设置有源极金属,所述源极金属位于栅极金属的外侧;
所述n+源区以及p+源区均位于Mg+p型阱区的外侧,所述p+源区位于n+源区的外侧,所述n+源区以及p+源区均位于同一高度;
所述p+衬底、Mg+p型阱区和p+源区均采用Mg掺杂,所述n+源区采用Sn掺杂;
所述p+衬底、Si掺杂n型漂移层、Mg+p型阱区以及n+源区构成pnpn结构,进而构建BJT晶体管导电通道,所述n+均流层对BJT晶体管导电通道不产生影响。
2.根据权利要求1所述的一种场截止型氧化镓IGBT器件,其特征在于,所述集电极的厚度为300nm,所述p+衬底的厚度为1μm,所述Si掺杂n+缓冲层的厚度为500nm,所述n+均流层的厚度为500nm,所述Mg+p型阱区在n+源区内侧的厚度为600m,所述Mg+p型阱区在n+源区和p+源区下方的厚度为300nm,所述n+源区的厚度为300nm,所述p+源区的厚度为300nm,所述栅极介质的厚度为30nm,所述源极金属和栅极金属厚度均为300nm。
3.根据权利要求1所述的一种场截止型氧化镓IGBT器件,其特征在于,所述p+衬底的掺杂浓度为1×1018cm-3,所述Si掺杂n+缓冲层的掺杂浓度为1×1017cm-3,所述n+均流层的掺杂浓度为2×1017cm-3,所述Mg+p型阱区的掺杂浓度为1×1017cm-3,所述n+源区的掺杂浓度为1×1018cm-3,所述p+源区的掺杂浓度为2×1018cm-3
4.根据权利要求1所述的一种场截止型氧化镓IGBT器件,其特征在于,所述Si掺杂n型漂移层的厚度为10-20μm,所述Si掺杂n型漂移层的掺杂浓度为3×1016cm-3,所述Si掺杂n型漂移层对应的耐压等级为3000V~6000V。
5.一种场截止型氧化镓IGBT器件的制备方法,基于权利要求1-4任一项所述的场截止型氧化镓IGBT器件进行制备,其特征在于,包括以下具体步骤:
S1、在p+衬底β型氧化镓材料上方采用氢化物气相磊晶法生长一层Si掺杂n+缓冲层;
S2、在Si掺杂n+缓冲层β型氧化镓材料上方采用氢化物气相磊晶法生长一层Si掺杂n型漂移层;
S3、在Si掺杂n型漂移层上淀积一层阻挡层,刻蚀出n+均流层的通孔,沿通孔进行Si的离子注入,能量为200~300kev;
S4、去除步骤S3中的阻挡层,在Si掺杂n型漂移层上淀积新的阻挡层,刻蚀出Mg+p型阱区的通孔,沿通孔进行Mg的离子注入,能量为10~200kev;
S5、去除步骤S4中的阻挡层,在Si掺杂n型漂移层上淀积新的阻挡层,刻蚀出n+源区的通孔,沿通孔进行Sn的离子注入,能量为10~100kev;
S6、去除步骤S5中的阻挡层,在Si掺杂n型漂移层上淀积一层保护层,刻蚀出p+源区的通孔,沿通孔进行Mg的离子注入,能量为10~100kev;
S7、去除步骤S6中的阻挡层,在器件的最顶部淀积新的阻挡层,氧化铝栅极介质;
S8、去除步骤S7中的阻挡层,在器件的最顶部淀积新的阻挡层,刻蚀出源极金属的通孔,通过通孔刻蚀源极金属区域氧化铝,淀积源极金属,沿通孔采用磁控溅射的方式,在氩气氛围内,高压对氩气产生辉光放电,撞击金属靶材,使其飞溅淀积在器件上表面;
S9、去除步骤S8中的阻挡层,在器件的最顶部淀积新的阻挡层,刻蚀出栅极金属的通孔,沿通孔采用磁控溅射的方式,在氩气氛围内,高压对氩气产生辉光放电,撞击金属靶材,使其飞溅淀积在器件上表面。
6.根据权利要求5所述的一种场截止型氧化镓IGBT器件的制备方法,其特征在于,所述步骤S1中,生长条件为900℃,GaCl的摩尔分数为0.5;O2的进气速度为0.03m/s;O2的摩尔分数为0.46;SiO2的摩尔分数为0.04;分隔气N2的进气速度为2.8m/s;p+衬底到喷口之间的距离为15cm;
所述步骤S2中,生长条件为900℃,GaCl的摩尔分数为0.5;O2的进气速度为0.03m/s;O2的摩尔分数为0.44;SiO2的摩尔分数为0.06;分隔气N2的进气速度为2.8m/s;p+衬底到喷口之间的距离为15cm。
7.根据权利要求5所述的一种场截止型氧化镓IGBT器件的制备方法,其特征在于,所述步骤S7中,氧化过程包括:
在800℃的条件下将铝的金属有机物气化后利用载气和氧气一起通入方氧化镓材料反应室,发生化学反应,反应的生成物沉积到器件上表面形成氧化铝薄膜。
CN202410871400.3A 2024-07-01 2024-07-01 一种场截止型氧化镓igbt器件及其制备方法 Active CN118431270B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410871400.3A CN118431270B (zh) 2024-07-01 2024-07-01 一种场截止型氧化镓igbt器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410871400.3A CN118431270B (zh) 2024-07-01 2024-07-01 一种场截止型氧化镓igbt器件及其制备方法

Publications (2)

Publication Number Publication Date
CN118431270A CN118431270A (zh) 2024-08-02
CN118431270B true CN118431270B (zh) 2024-09-10

Family

ID=92331820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410871400.3A Active CN118431270B (zh) 2024-07-01 2024-07-01 一种场截止型氧化镓igbt器件及其制备方法

Country Status (1)

Country Link
CN (1) CN118431270B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106796891A (zh) * 2014-09-02 2017-05-31 Flosfia株式会社 层叠结构体及其制造方法、半导体装置、以及晶体膜
CN112951907A (zh) * 2021-01-26 2021-06-11 陕西半导体先导技术中心有限公司 一种降低导通电阻的功率半导体器件结构及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202215664A (zh) * 2020-08-07 2022-04-16 日商Flosfia股份有限公司 半導體元件及半導體裝置
CN116013989A (zh) * 2023-03-06 2023-04-25 西安电子科技大学 具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法
CN116705616A (zh) * 2023-06-11 2023-09-05 湖北九峰山实验室 一种氧化镓增强型器件及其制作方法
CN117316983A (zh) * 2023-10-27 2023-12-29 扬州扬杰电子科技股份有限公司 一种提升sic功率器件短路鲁棒性的结构及制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106796891A (zh) * 2014-09-02 2017-05-31 Flosfia株式会社 层叠结构体及其制造方法、半导体装置、以及晶体膜
CN112951907A (zh) * 2021-01-26 2021-06-11 陕西半导体先导技术中心有限公司 一种降低导通电阻的功率半导体器件结构及其制备方法

Also Published As

Publication number Publication date
CN118431270A (zh) 2024-08-02

Similar Documents

Publication Publication Date Title
CN104241348B (zh) 一种低导通电阻的SiC IGBT及其制备方法
CN108336133B (zh) 一种碳化硅绝缘栅双极型晶体管及其制作方法
CN106711207B (zh) 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法
CN114927562B (zh) 碳化硅jfet器件结构及其制备方法
CN109166918A (zh) 一种绝缘栅双极晶体管及其制作方法
CN109192771B (zh) 一种电荷存储型绝缘栅双极型晶体管及其制备方法
CN114551586A (zh) 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法
CN103928309B (zh) N沟道碳化硅绝缘栅双极型晶体管的制备方法
CN118658885B (zh) 一种增强型沟槽栅氧化镓vdmos器件及其制备方法
CN107452624A (zh) 肖特基接触SiC IGBT及其制备方法
CN114725022A (zh) 一种基于GaOx-GaN的CMOS反相器的制备方法
CN103928321B (zh) 碳化硅绝缘栅双极型晶体管的制备方法
CN118448463A (zh) 一种金刚石沟槽栅vdmos器件及其制备方法
CN118431270B (zh) 一种场截止型氧化镓igbt器件及其制备方法
CN110504314B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN118335778A (zh) 一种金刚石sgt器件及其制备方法
CN109346509B (zh) 一种电荷存储型绝缘栅双极型晶体管及其制备方法
CN106981510B (zh) 一种碳化硅双极结型晶体管
CN106684132A (zh) 基于有源区沟槽结构的碳化硅双极型晶体管及其制作方法
CN116387344A (zh) 一种抗单粒子烧毁的氮化镓基准垂直沟槽mosfet器件结构及其制造方法
CN117457732B (zh) 一种栅极下方具有P型空间层的SiC LIGBT及制备方法
CN117457731B (zh) 一种栅极下方具有P型空间层的SiC垂直IGBT及制备方法
CN117374108B (zh) 一种soi ligbt器件及其制备方法
US20120018738A1 (en) Electronic device structure with a semiconductor ledge layer for surface passivation
CN118841449B (zh) 一种横向变掺杂沟道增强型氧化镓mos器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant