CN118431269A - 碳化硅p沟道绝缘栅双极型晶体管及其制备方法 - Google Patents
碳化硅p沟道绝缘栅双极型晶体管及其制备方法 Download PDFInfo
- Publication number
- CN118431269A CN118431269A CN202410731439.5A CN202410731439A CN118431269A CN 118431269 A CN118431269 A CN 118431269A CN 202410731439 A CN202410731439 A CN 202410731439A CN 118431269 A CN118431269 A CN 118431269A
- Authority
- CN
- China
- Prior art keywords
- region
- type
- silicon carbide
- channel
- type base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 51
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 46
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 64
- 238000005530 etching Methods 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 238000005468 ion implantation Methods 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 12
- 238000003892 spreading Methods 0.000 claims description 11
- 230000007480 spreading Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 5
- 239000002210 silicon-based material Substances 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims 5
- 239000002344 surface layer Substances 0.000 claims 4
- 230000001351 cycling effect Effects 0.000 claims 1
- 238000001727 in vivo Methods 0.000 claims 1
- 230000004044 response Effects 0.000 abstract description 2
- 238000000206 photolithography Methods 0.000 description 16
- 239000000463 material Substances 0.000 description 11
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 2
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- VMXJCRHCUWKQCB-UHFFFAOYSA-N NPNP Chemical compound NPNP VMXJCRHCUWKQCB-UHFFFAOYSA-N 0.000 description 1
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
- H10D12/031—Manufacture or treatment of IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
- H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
Landscapes
- Thyristors (AREA)
Abstract
本发明提供碳化硅P沟道绝缘栅双极型晶体管及其制备方法。碳化硅P沟道绝缘栅双极型晶体管包括依次接触而形成的P+发射区、N型基区、P型漂移区以及N+集电区；N型基区具有介于P+发射区与P型漂移区之间的表层区域；栅极绝缘跨接于N型基区的表层区域；通过栅极上的偏压控制于N型基区的表层区域形成导通P+发射区与P型漂移区的沟道区；所述P+发射区为硅基底掺杂。该方案通过在碳化硅P沟道IGBT的P+发射区中将SiC基底更改为硅基底，提高了N型基区中沟道区的载流子迁移率，从而可以明显地提升碳化硅P沟道IGBT的导电能力，提升其开关响应速度，提升器件的可靠性。
Description
技术领域
本发明涉及半导体器件技术领域，具体涉及一种碳化硅P沟道绝缘栅双极型晶体管及其制备方法。
背景技术
碳化硅(SiC)半导体材料以其独特的优异性能，特别适合制作高压、超高压功率器件。10kV级以上高压/超高压SiC功率器件多为垂直结构的双极型器件，如SiC PiN二极管、IGBT及GTO晶闸管等。
从结构上看，N沟道IGBT与N沟道MOSFET器件结构类似，所不同的是需要将N沟道MOSFET材料结构中的N+型衬底替换成P+型衬底。由于市面上缺乏电阻可接受的P+型4H-SiC衬底，为了制造N沟道IGBT器件材料，需要使用反转型N沟道IGBT器件结构，制造工艺复杂。
与N沟道IGBT相比，P沟道IGBT器件不但制造工艺简单，而且可使用质量较高的N+型4H-SiC衬底，即P沟道IGBT器件材料是在N+型4H-SiC衬底上外延P型4H-SiC漂移层/电压阻挡层所构成的PN结材料，正是该P型漂移层，使得 P沟道IGBT器件具有许多优异性能。首先，由于P型漂移区的电导调制效果明显优于N型漂移区，因而容易降低通态压降。P沟道IGBT的主发射区是N+衬底，而N沟道IGBT的主发射区是P+衬底，在掺杂浓度相等的情况下，N+集电区的注入效率显然要高得多。其次，从应用的角度看，P沟道IGBT还有两个优势，一是其安全工作面积大，这是因为4H-SiC中空穴比电子的碰撞电离系数大，NPN晶体管比PNP晶体管耐冲击；二是因为P沟道IGBT的沟道区是N+阱而N沟道IGBT的沟道区是P+阱，由于N+阱比P+阱的薄层电阻低得多，因而P沟道IGBT的寄生PNPN晶闸管要比N沟IGBT的寄生NPNP晶闸管的擎住电流密度高得多，P沟道IGBT的寄生晶闸管不容易起作用。除以上优点外，由于P沟道IGBT的沟道区的载流子为空穴，N沟道IGBT的沟道区的载流子是电子，而在4H-SiC材料中，电子的迁移率为950cm2/(V·s) ，空穴的迁移率为115cm2/(V·s)，电子的迁移率约为空穴的9倍左右，因此相对N沟道IGBT，P沟道IGBT的开关速度相对较慢。
发明内容
为了提高P沟道IGBT的开关速度，本发明提供一种碳化硅P沟道绝缘栅双极型晶体管及其制备方法。
本发明提供一种碳化硅P沟道绝缘栅双极型晶体管，包括依次接触而形成的P+发射区、N型基区、P型漂移区以及N+集电区；N型基区具有介于P+发射区与P型漂移区之间的表层区域；栅极绝缘跨接于N型基区的表层区域；通过栅极上的偏压控制于N型基区的表层区域形成导通P+发射区与P型漂移区的沟道区；
所述N型基区、所述P型漂移区以及所述N+集电区均为碳化硅基底掺杂，所述P+发射区为硅基底掺杂。
优选地，具有发射极金属电极，所述发射极金属电极与所述N型基区、所述P+发射区均电连接。
优选地，所述N型基区内形成有N+接触区，所述N+接触区与所述发射极金属电极电接触连接，所述N+接触区向N型基区内部延伸直至与P型漂移区保持一定距离时终止；所述N+接触区的掺杂浓度高于所述N型基区的掺杂浓度。
优选地，所述N+接触区于所述N型基区内沿所述P+发射区底面向所述N型基区的沟道区一端延伸，所述N+接触区在所述N型基区的沟道区一端处不超过所述P+发射区边缘。
优选地，所述N+接触区与所述沟道区之间至少间隔0.1μm。
优选地，所述P型漂移区在与所述N型基区相接触一侧形成P型电流拓展层；P型电流拓展层的另一侧形成P-漂移区。
优选地，述P型漂移区在与所述N+集电区相接触的一侧形成P型缓冲层。
本发明还提供一种碳化硅P沟道绝缘栅双极型晶体管制备方法，用于上述之碳化硅P沟道绝缘栅双极型晶体管的制备，包括如下步骤：
S01、制备N+集电区：首先取N+型碳化硅衬底作为碳化硅P沟道绝缘栅双极型晶体管的集电区；
S03、制备P型漂移区：通过两次外延工艺分别形成P型缓冲层和P-漂移区；
S05、制备N型基区：零层光刻、刻蚀形成对位标记；首先淀积一层硬掩膜介质层，通过光刻、刻蚀形成离子注入窗口，然后通过多次离子注入形成倒掺杂的N型基区，其表层掺杂浓度较淡，体内掺杂浓度较浓，去除硬掩膜介质层；
S07、制备N+接触区：淀积一层硬掩膜介质层，通过光刻、刻蚀形成离子注入窗口，然后通过离子注入形成N+型接触区，去除硬掩膜介质层；
S09、制备P型电流拓展层：淀积一层硬掩膜介质层，通过光刻、刻蚀形成离子注入窗口，然后通过离子注入形成P型电流拓展层，去除硬掩膜介质层，高温退火激活掺杂离子；
S11、制备P+发射区：淀积一层硬掩模介质层，通过光刻、刻蚀，去除P+型发射区之上的硬掩膜介质层，选择性刻蚀P+发射区的碳化硅外延，在P+型发射区处形成凹槽，通过循环多次化学气相沉积和湿法刻蚀技术，在凹槽内选择性外延生长P+型掺杂的单晶硅或多晶硅材料，去除硬掩膜介质层。
本发明通过在碳化硅P沟道IGBT的P+发射区中将SiC基底更改为硅基底，通过源区的材料变化间接地提高了N型基区中沟道区的载流子迁移率，降低了沟道导通时的电阻，从而可以明显地提升碳化硅P沟道IGBT的导电能力，提升其开关响应速度。
本发明的碳化硅P沟道IGBT中N+接触区向沟道区延伸可以增加N型基区的平均掺杂浓度，可以降低由P+发射区、N型基区、P型漂移区、N+衬底构成的PNPN晶闸管的触发概率，提升器件的可靠性。
附图说明
图1为现有技术的P沟道IGBT的元胞示意图；
图2为改进的P沟道IGBT的元胞示意图。
图中：
11：N型基区；12：P+发射区；121：发射极金属电极；12a：P+发射区最右端；13：P型漂移区；131：P型缓冲层；132：P-漂移区；133：P型电流拓展层；134：N+集电区；141：栅极；142：栅氧层；143：层间介质；15：N+接触区；16：集电极金属电极。
具体实施方式
以下结合附图和具体实施例，对本发明进行详细说明，在本说明书中，附图仅为器件形状尺寸的示意，尺寸比例并不代表实际尺寸比例，附图只用于体现各部件之间的相对位置关系与连接关系，名称相同或标号相同的部件代表相似或相同的结构，且仅限于示意的目的。
图1是现有技术中P沟道IGBT的元胞示意图。该IGBT结构具有依次接触导电而形成的P+发射区12、N型基区11、P型漂移区13以及N+集电区134。N型基区11具有介于P+发射区12与P型漂移区13之间的表层区域。该IGBT具有栅极141，栅极141绝缘跨接于N型基区11的表层区域，绝缘意味着141除与相应的电极电连接外，与其他区域均绝缘，这些区域包括而不限P+发射区12、N型基区11以及P型漂移区13。一般而言，P+发射区12、N型基区11、P型漂移区13以及N+集电区134均是以SiC为基底通过杂质掺杂形成的。栅极141应当覆盖N型基区11的前述表层区域。IGBT工作时通过栅极141上的偏压在栅极141周围形成外加电场，外加电场控制在N型基区11的表层区域中发生电子迁移而形成沟道区。由于表层区域介于P+发射区12与P型漂移区13之间，形成的沟道区可在表层区域形成连接P+发射区12与P型漂移区13的导电通路。在此情况下，由于沟道区的存在，可使P+发射区12与N+集电区134之间导通，即实现栅极141的栅极电压控制P+发射区12与N+集电区134之间的导通电流的功能。栅极除跨接于N型基区11的表层区域外，还建议使栅极141两端延伸至P+发射区12与P型漂移区13表层，即如图1所示，这主要是避免制程误差的影响，确保栅极141对N型基区11的表层区域的完整覆盖，避免形成的沟道区宽度无法有效连通P+发射区12与N+集电区134。
图2是改进后的P沟道IGBT的元胞示意图。为了解决P沟道碳化硅IGBT的沟道区空穴迁移率低的问题，在IGBT的P+发射区12内将SiC基底替换为了硅基底，硅基底可以选用单晶硅或者多晶硅材料，然后在硅基底的基础上通过杂质掺杂形成P+发射区12，对于其它区域，保持SiC基底掺杂不变。仅将P+发射区12的基底改为了硅材料，由于硅基底相较于SiC材料的晶格常数更大，这意味着微观上P+发射区12中的硅基底可以对沟道区产生横向压应力，从而降低了沟道材料中空穴的有效质量，也降低了沟道材料对空穴的散射，因此可以在一定程度上增强沟道区空穴的迁移率，进而提高了P沟道碳化硅IGBT的开关速度，同时也降低了P沟道碳化硅IGBT的沟道导通电阻。
对于IGBT而言，可通过短接P+发射区12与N型基区11之间的PN结来抑制结构所带来的寄生PNP三极管效应，这通过将发射极金属电极121同时覆盖至P+发射区12与N型基区11表层实现，即发射极金属电极121保证了N型基区11与P+发射区12之间的直接电连接，从而保证了使用时P+发射区12与N型基区11之间的等电位，从而保证了P+发射区12与N型基区11之间的PN结不导通，抑制了结构的三极管效应。
进一步地，改进后的P沟道IGBT另外优选地可以在N型基区11内形成N+接触区15以抑制器件中的闩锁现象。N+接触区15形成于N型基区11中，并位于与发射极金属电极121接触区域中，N+接触区15自与发射极金属电极121接触区域处向N型基区11内部延伸直至与P型漂移区13之间保持一定距离时终止。N+接触区15的掺杂浓度相较于N型基区11更高，N+接触区15能够大大降低P+发射区12和N型基区11之间的寄生电阻，从而避免触发IGBT中所存在的寄生PNPN晶闸管，避免IGBT器件的闩锁失效。事实上，通过注入的方式形成的P+发射区12和N+接触区15，由于均是高浓度掺杂，浓度一般在1020cm-3量级，如果N+接触区15在垂直方向上与P+发射区12发生重叠，那么在重叠的区域由于注入的总剂量之和较大，会引起碳化硅材料的非晶化，严重影响器件的电学性能，因此只能让N+接触区15和P+发射区12在垂直方向上不重叠。而使用选择性外延生长技术，由于P+发射区12是通过外延技术形成的，因此不存在P+发射区的注入，故在垂直方向上P+发射区12和N+型接触区15可以且优选重叠部分(即图2所示N+接触区15延伸至P+发射区12下方的做法)。此时N+接触区15可以自位于与发射极金属电极121接触区域内延伸至靠近沟道区的N型基区11区域内。可以在制备N+接触区15时，使N+接触区15的注入区域与面积扩大，覆盖P+发射区12的位置底部，延伸至靠近沟道区的N型基区11区域中。N+接触区向P+发射区最右端12a方向延伸后，由于N+接触区采用的是高浓度掺杂，而沟道区为低浓度掺杂，两者之间会存在扩散应力，为了不影响沟道区域的有效长度及掺杂浓度分布，N+接触区不建议深入至沟道区以下的区域，即N+接触区15的延伸长度不能超过P+发射区最右端12a，且距离P+发射区最右端12a的距离会留有一定的安全余量，这个安全余量至少是0.1μm。N+接触区15往P+发射区最右端12a延伸可以增加N型基区11的平均掺杂浓度，这样可以降低由P+发射区12、N型基区11、P型漂移区13、N+衬底134构成的PNPN晶闸管的触发概率，提升IGBT的可靠性。
P型漂移区13可以具有多层结构，其首先可以在与N型基区11相接触一侧形成掺杂浓度较高的P型电流拓展层133。在P型电流拓展层133的另一侧为P-漂移区132，P型电流拓展层133的引入，一方面降低了由N型基区11与JFET区构成的PN结中JFET区一侧的耗尽层宽度进而增加了JFET区的有效宽度，另一面也使得经JFET区的电流在P-漂移区132内分布更加均匀，利于降低P型漂移区13内的导通电阻。但是P型电流拓展层133的引入也会在一定程度上降低器件的阻断电压（相当于提升了P型漂移区13的平均掺杂浓度），为了能在器件的阻断电压和导通电阻之间寻求折中，一般P型电流拓展层133的厚度范围为0.1~0.3μm，浓度范围为1×1016~3×1017cm-3。P型漂移区13另外可以在与N+集电区134相接触的一侧形成掺杂浓度较高且厚度较薄的P型缓冲层131，所以，P型缓冲层131不仅压缩了P-漂移区132的电场，还阻止了N+集电区134的电子注入，降低了集电极电子注入效率，这有助于进一步降低IGBT的导通电阻和关断损耗，一般P型缓冲层131的厚度范围为1~5μm，浓度范围为1×1019~1×1020cm-3，N+集电区134的厚度为0.4~0.8μm，浓度范围为1×1019~5×1019cm-3。
上述改进的P沟道IGBT可以基于如下制备方法制备。
S01. 制备N+集电区；首先取N+型 SiC衬底作为碳化硅P沟道绝缘栅双极型晶体管的发射区；
S03. 制备P型漂移区；通过两次外延工艺分别形成P型缓冲层和P-漂移区；
S05. 制备N型基区；零层光刻、刻蚀形成对位标记；首先淀积一层硬掩膜介质层，通过光刻、刻蚀形成离子注入窗口，然后通过多次离子注入形成倒掺杂的N型基区，其表层掺杂浓度较淡，体内掺杂浓度较浓，去除硬掩膜介质层；
S07. 制备N+接触区；淀积一层硬掩膜介质层，通过光刻、刻蚀形成离子注入窗口，然后通过离子注入形成N+型接触区，去除硬掩膜介质层；
S09. 制备P型电流拓展层：淀积一层硬掩膜介质层，通过光刻、刻蚀形成离子注入窗口，然后通过离子注入形成P型电流拓展层，去除硬掩膜介质层，高温离子退火激活掺杂离子；
S11. 制备P+发射区；淀积一层硬掩模介质层，通过光刻、刻蚀，去除P+型集电区之上的硬掩膜介质层，选择性刻蚀P+发射区的SiC外延，在P+型集电区形成凹槽，通过循环多次CVD淀积和湿法刻蚀技术，在凹槽内选择性外延生长P+型掺杂的单晶硅或多晶硅材料，去除硬掩膜介质层；
S13. 制备栅极；淀积场氧化层，通过有光刻、刻蚀形成有源区；通过氧化基底表面形成栅氧层，然后淀积掺杂的多晶硅，再通过光刻、刻蚀形成多晶硅栅极；
S15. 金属电极接触孔准备；淀积层间介质层，退火，然后通过光刻与刻蚀形成发射极金属电极接触孔；再通过光刻与刻蚀形成栅极金属电极接触孔；
S17. 制备金属电极；淀积正面金属，通过两次光刻和刻蚀分别形成发射极金属电极和栅极金属电极；通过减薄使芯片达到一定厚度，然后淀积背面金属形成集电极金属电极；淀积钝化层如氮化硅作为保护层，通过光刻与刻蚀形成发射极Pad和栅极Pad。
上述内容仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案作出的各种变形和改进，均应落入本发明的权利要求书确定的保护范围内。
Claims (8)
1.一种碳化硅P沟道绝缘栅双极型晶体管，其特征在于，包括依次接触而形成的P+发射区(12)、N型基区(11)、P型漂移区(13)以及N+集电区(134)；N型基区(11)具有介于P+发射区(12)与P型漂移区(13)之间的表层区域；栅极(141)绝缘跨接于N型基区(11)的表层区域；通过栅极(141)上的偏压控制于N型基区(11)的表层区域形成导通P+发射区(12)与P型漂移区(13)的沟道区；
所述N型基区(11)、所述P型漂移区(13)以及所述N+集电区(134)均为碳化硅基底掺杂，所述P+发射区(12)为硅基底掺杂。
2.如权利要求1所述的碳化硅P沟道绝缘栅双极型晶体管，其特征在于，具有发射极金属电极(121)，所述发射极金属电极(121)与所述N型基区(11)、所述P+发射区(12)均电连接。
3.如权利要求2所述的碳化硅P沟道绝缘栅双极型晶体管，其特征在于，所述N型基区(11)内形成有N+接触区(15)，所述N+接触区(15)与所述发射极金属电极(121)电接触连接，所述N+接触区(15)向N型基区(11)内部延伸直至与P型漂移区(13)保持一定距离时终止；所述N+接触区(15)的掺杂浓度高于所述N型基区(11)的掺杂浓度。
4.如权利要求3所述的碳化硅P沟道绝缘栅双极型晶体管，其特征在于，所述N+接触区(15)于所述N型基区(11)内沿所述P+发射区(12)底面向所述N型基区(11)的沟道区一端延伸，所述N+接触区(15)在所述N型基区(11)的沟道区一端处不超过所述P+发射区(12)边缘。
5.如权利要求4所述的碳化硅P沟道绝缘栅双极型晶体管，其特征在于，所述N+接触区(15)与所述沟道区之间至少间隔0.1μm。
6.如权利要求5所述的碳化硅P沟道绝缘栅双极型晶体管，其特征在于，所述P型漂移区(13)在与所述N型基区(11)相接触一侧形成P型电流拓展层(133)；P型电流拓展层(133)的另一侧形成P-漂移区(132)。
7.如权利要求6所述的碳化硅P沟道绝缘栅双极型晶体管，其特征在于，所述P型漂移区(13)在与所述N+集电区(134)相接触的一侧形成P型缓冲层(131)。
8.一种碳化硅P沟道绝缘栅双极型晶体管制备方法，用于如权利要求7所述的碳化硅P沟道绝缘栅双极型晶体管的制备，其特征在于，包括如下步骤：
S01、制备N+集电区：首先取N+型碳化硅衬底作为碳化硅P沟道绝缘栅双极型晶体管的集电区；
S03、制备P型漂移区：通过两次外延工艺分别形成P型缓冲层和P-漂移区；
S05、制备N型基区：零层光刻、刻蚀形成对位标记；首先淀积一层硬掩膜介质层，通过光刻、刻蚀形成离子注入窗口，然后通过多次离子注入形成倒掺杂的N型基区，其表层掺杂浓度较淡，体内掺杂浓度较浓，去除硬掩膜介质层；
S07、制备N+接触区：淀积一层硬掩膜介质层，通过光刻、刻蚀形成离子注入窗口，然后通过离子注入形成N+型接触区，去除硬掩膜介质层；
S09、制备P型电流拓展层：淀积一层硬掩膜介质层，通过光刻、刻蚀形成离子注入窗口，然后通过离子注入形成P型电流拓展层，去除硬掩膜介质层，高温退火激活掺杂离子；
S11、制备P+发射区：淀积一层硬掩模介质层，通过光刻、刻蚀，去除P+型发射区之上的硬掩膜介质层，选择性刻蚀P+发射区的碳化硅外延，在P+型发射区处形成凹槽，通过循环多次化学气相沉积和湿法刻蚀技术，在凹槽内选择性外延生长P+型掺杂的单晶硅或多晶硅材料，去除硬掩模介质。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410731439.5A CN118431269A (zh) | 2024-06-06 | 2024-06-06 | 碳化硅p沟道绝缘栅双极型晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410731439.5A CN118431269A (zh) | 2024-06-06 | 2024-06-06 | 碳化硅p沟道绝缘栅双极型晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118431269A true CN118431269A (zh) | 2024-08-02 |
Family
ID=92331933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410731439.5A Pending CN118431269A (zh) | 2024-06-06 | 2024-06-06 | 碳化硅p沟道绝缘栅双极型晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118431269A (zh) |
-
2024
- 2024-06-06 CN CN202410731439.5A patent/CN118431269A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7732861B2 (en) | Trench MOS type silicon carbide semiconductor device | |
| CN108122971B (zh) | 一种rc-igbt器件及其制备方法 | |
| JP6802454B2 (ja) | 半導体装置およびその製造方法 | |
| JP6183087B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JPWO2015019797A1 (ja) | 高耐圧半導体装置およびその製造方法 | |
| CN114927562B (zh) | 碳化硅jfet器件结构及其制备方法 | |
| CN114823911A (zh) | 集成高速续流二极管的沟槽碳化硅mosfet及制备方法 | |
| CN116759461A (zh) | 一种高温稳定性的功率mosfet器件及其制备方法 | |
| CN110518058A (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN117219672A (zh) | 准垂直型氮化镓积累型功率器件 | |
| CN115020479A (zh) | 一种耗尽型碳化硅双极器件结构及制作方法 | |
| CN108155230B (zh) | 一种横向rc-igbt器件及其制备方法 | |
| CN112951905B (zh) | 一种SiC逆导型绝缘栅双极型晶体管器件及其制造方法 | |
| CN110459596B (zh) | 一种横向绝缘栅双极晶体管及其制备方法 | |
| CN111816708A (zh) | 一种抗浪涌SiC MOSFET器件及其制造方法 | |
| CN118198134A (zh) | 一种上下分栅碳化硅场效应晶体管结构及其制造方法 | |
| US6150671A (en) | Semiconductor device having high channel mobility and a high breakdown voltage for high power applications | |
| CN114551586B (zh) | 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法 | |
| CN114927565B (zh) | 集成开基区pnp晶体管碳化硅mosfet器件及制备方法 | |
| CN111129137A (zh) | 具有NiO/SiC pn异质结的SiC绝缘栅双极晶体管 | |
| CN118431269A (zh) | 碳化硅p沟道绝缘栅双极型晶体管及其制备方法 | |
| CN112951906B (zh) | 一种SiC绝缘栅双极型晶体管器件及其制造方法 | |
| JP2021010027A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN118693160B (zh) | 具有栅氧保护结构的碳化硅mosfet器件及制备方法 | |
| CN116417520B (zh) | 一种氧化镓场效应晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |