CN118368510B - 一种深度信息摄像模组及3d传感装置 - Google Patents

Abstract

本申请公开了一种深度信息摄像模组及3D传感装置，包括封装主体、驱动芯片和光源芯片，封装主体具有一投射端，投射端内设置有线路板，驱动芯片外包覆有封装基底，线路板在靠近物侧上依次堆叠放置封装基底和光源芯片，驱动芯片和光源芯片之间通过多根第一导电线路连接，驱动芯片和线路板之间通过第二导电线路连接，光源芯片和线路板之间通过第三导电线路连接，第一导电线路的长度小于第二导电线路的长度，第一导电线路的长度小于第三导电线路的长度，第一导电线路包括电源线，电源线的长度小于除电源线外的其余第一导电线路的长度，本申请能够降低光源芯片处的寄生电感，从而提高光源芯片的启动时间，降低投射端处的芯片的工作功耗。

Description

一种深度信息摄像模组及3D传感装置

技术领域

本申请涉及光线传感器技术领域，具体涉及一种深度信息摄像模组及3D传感装置。

背景技术

在飞行时间测量的3D装置中，直接飞行时间（Direct ToF，D-ToF，下文称为D-ToF）的原理为直接发射一个光脉冲，之后测量反射光脉冲和发射光脉冲之间的时间间隔，即可得到光的飞行时间。3D测量装置作为空间计算的重要装置，其在移动终端上的应用越来越广泛，对于3D测量装置的尺寸要求也逐渐朝着体积和发热更小，以及可靠性更高的方向发展。

由于光速较快，D-ToF方案中，日常使用的接收时间一般为亚纳秒级别的，D-ToF通常用于单点测距系统，并且测量速度快，逐渐受到用户青睐，但是像素级亚纳秒电子秒表的实现的干扰因素有很多，其中影响较大的就是芯片的发热。

D-ToF芯片通常采用SPAD芯片，SPAD芯片作为一种能在亚纳秒级的时间内产生响应电流的器件，其工作原理是采用反向偏压的光电二极管，使其工作在超过击穿电压而尚未击穿的很小的一个电压范围内，此时的二极管处在非常敏感的工作区间，因此只要有微弱的光信号即可引发其产生雪崩电流，响应速度极快。

但是，现有的3D测量装置存在以下缺陷：由于3D测量装置使用电源开关的方式进行工作，当进行过多的通电时，会造成功耗的浪费和过多的发热，增加SPAD芯片雪崩效应的影响，导致接收端的识别精度降低，另外一般电子元件，电容，电阻，驱动芯片都为封装元件，散热效率一般没有模塑材料高，且电子元件，电容，电阻，驱动芯片受热也容易出现热漂移现象，造成电子信号干扰。

发明内容

本申请的一个目的在于提供一种能够降低投射端寄生电感的深度信息摄像模组及3D传感装置。

为达到以上目的，本申请采用的技术方案为：一种深度信息摄像模组，包括封装主体、驱动芯片和光源芯片，所述封装主体具有一投射端，所述投射端内设置有线路板，所述驱动芯片外包覆有封装基底，所述线路板在靠近物侧上依次堆叠放置所述封装基底和所述光源芯片，所述驱动芯片和所述光源芯片之间通过多根第一导电线路连接，所述驱动芯片和所述线路板之间通过第二导电线路连接，所述光源芯片和所述线路板之间通过第三导电线路连接，所述第一导电线路的长度小于所述第二导电线路的长度，所述第一导电线路的长度小于所述第三导电线路的长度，所述第一导电线路包括电源线，所述电源线的长度小于除所述电源线外的其余所述第一导电线路的长度。

在一些实施例中，所述封装基底和所述光源芯片之间设置有第一电子元件，所述第一电子元件直接连接所述封装基底的引脚和所述光源芯片的引脚。

在一些实施例中，所述线路板上设置有至少一个第二电子元件，所述第一电子元件的导电方向配置为第一方向，所述第二电子元件的导电方向配置为第二方向。

在一些实施例中，所述封装基底内设置有导通层，所述导通层靠近所述线路板一端设置有导电球体，所述导电球体的至少部分暴露于所述封装基底外部，所述封装基底与所述线路板之间设置有缓冲介质，所述缓冲介质适于填充所述封装基底和所述线路板之间容置所述导电球体所形成的缝隙。

在一些实施例中，所述光源芯片的下表面设置有第一焊垫，所述封装基底的上表面设置有第二焊垫，所述第一焊垫和所述第二焊垫之间通过bump球导通。

在一些实施例中，所述光源芯片的下表面设置有第三焊垫，所述封装基底的上表面设置有第四焊垫，所述第三焊垫和所述第四焊垫之间通过银胶导通。

在一些实施例中，所述光源芯片和所述封装基底之间通过金线连接。

在一些实施例中，每一所述第一导电线路的至少部分沿竖直方向直线布置，所述电源线除去沿竖直方向直线布置的部分的长度小于除所述电源线外的其余所述第一导电线路的除去沿竖直方向直线布置的部分的长度。

在一些实施例中，所述封装基底和所述光源芯片之间设置有金属基底或银胶基底。

在一些实施例中，所述封装主体具有一接收端，所述投射端和所述接收端一体成型，所述投射端和所述接收端在靠近物侧上形成台阶结构，所述接收端安装光学机构后的总长度TTL-RX和所述投射端安装光学机构后的总长度TTL-TX之间的关系满足下式：

1.0＜TTL-RX/TTL-TX＜1.1。

在一些实施例中，所述接收端安装光学机构后的光学系统的总长度小于所述投射端安装光学机构后的光学系统的总长度。

在一些实施例中，所述接收端上开设有通光孔，所述接收端上设置有感光芯片，所述感光芯片倒装设置于所述通光孔远离物侧一侧。

在一些实施例中，所述线路板在所述接收端内位于所述通光孔远离物侧一侧，所述感光芯片倒装设置于所述线路板远离物侧一侧，所述线路板和所述感光芯片之间通过焊垫连接，所述线路板的焊垫和所述感光芯片的焊垫之间设置有挡光介质。

在一些实施例中，所述接收端在所述通光孔靠近物侧上设置有挡光面，所述挡光面倾斜布置且朝向所述接收端上安装的光学机构。

在一些实施例中，所述接收端和所述投射端上安装的光学机构均采用超构透镜。

一种3D传感装置，包括上述任一所述的深度信息摄像模组。

与现有技术相比，本申请的有益效果在于：

1、本申请的深度信息摄像模组及3D传感装置通过将驱动芯片和光源芯片之间的电源线设计为最短，使得光源芯片与线路板之间的导电线路的互感较小，让光源芯片不易受到与线路板之间的导电线路的影响，另外，由于驱动芯片作为主动控制电路芯片，可以按照一定逻辑控制光源芯片进行工作，在控制芯片标定完成以后，不太容易受到外界影响，因此降低光源芯片自身的线路长，能够极大改善光源芯片处的寄生电感的影响，提高光源芯片的启动时间，降低投射端处芯片的工作功耗。

2、本申请的深度信息摄像模组及3D传感装置通过对第一电子元件的布置方式和连接方式进行优化，以减少电容器件之间的寄生电感现象，从而降低启动时间，同时，还对对第一电子元件和第二电子元件之间的布置方式进行进一步优化，以降低电容之间的互感现象。

3、本申请的深度信息摄像模组及3D传感装置能够利用堆叠结构，使投射端安装光学机构后的总长度和接收端安装光学机构后的总长度接近，而这种基本齐平的光学表面能够更容易的组装至终端中，并使得投射端和接收端相对终端的盖板（例如手机背面的玻璃）距离相对紧凑，提升空间利用率。

附图说明

图1是根据本申请的一个优选实施例的整体结构示意图。

图2是根据本申请的一个优选实施例的电源线的连接示意图。

图3是根据本申请的一个优选实施例的第一电子元件的布置侧视图。

图4是根据本申请的一个优选实施例的第一电子元件的布置示意图。

图5是根据本申请的一个优选实施例的第一电子元件和第二电子元件的布置示意图。

图6是根据本申请的一个优选实施例的导通层的布置示意图。

图7是根据本申请的一个优选实施例的模塑过程中的模具压合示意图。

图8是根据本申请的一个优选实施例的封装主体被成型于光源芯片的上表面两侧的结构示意图。

图9是根据本申请的一个优选实施例的封装主体被成型于封装基底的上表面两侧的结构示意图。

图10是根据本申请的一个优选实施例的光源芯片和封装基底通过bump导通的结构示意图。

图11是根据本申请的一个优选实施例的光源芯片和封装基底通过银胶导通的结构示意图。

图12是根据本申请的一个优选实施例的光源芯片和封装基底通过金线导通的结构示意图。

图13是根据本申请的一个优选实施例的设置有挡光面的结构示意图。

图14是根据本申请的一个优选实施例的DOE元件和MOE元件的结构对比示意图。

图中：1、封装主体；11、投射端；111、第一电子元件；112、第二电子元件；12、接收端；121、通光孔；13、线路板；14、挡光介质；15、挡光面；2、驱动芯片；3、光源芯片；31、电源线；32、第一焊垫；33、第三焊垫；34、bump球；35、银胶；36、金线；37、金属基底；38、银胶基底；4、封装基底；41、导通层；411、导电球体；42、第二焊垫；43、第四焊垫；5、缓冲介质；6、模具；61、进料口；62、出料口；7、光学机构；8、感光芯片；9、滤光片。

具体实施方式

下面，结合具体实施方式，对本申请做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。

在本申请的描述中，需要说明的是，对于方位词，如有术语“中心”、 “横向”、“纵向”、“长度”、“宽度”、“厚度”、“上”、“下”、 “前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示方位和位置关系为基于附图所示的方位或位置关系，仅是为了便于叙述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定方位构造和操作，不能理解为限制本申请的具体保护范围。

需要说明的是，本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

本申请的说明书和权利要求书中的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

下面结合附图对本申请做进一步说明：

根据SPAD芯片的特性可以得知，SPAD芯片很容易在雪崩区域内出现单个自由电子实现触发计数，从而导致错误的计数，SPAD芯片受到暗噪声的影响较大，同时还发现出现暗计数的因素有探测器内部因为热产生的自由电子，这种现象在经过制造工艺和掺杂工艺制造而成的SPAD芯片中，因为器件内部存在shockley-read-hall（SRH）缺陷，释放和捕获载流子能力更强，因此在尺寸为深亚微米（Deep sub-micron，DSM）的cmos下，电压下降要求有更高的掺杂浓度，以及更小的PN结尺度，这可能导致更高的缺陷密度以及更强的加速电场，使得暗计数效应的现象更加明显，因此，在D-TOF方案中，需要考虑到温度敏感性的问题，降低暗电流的影响，从而降低SPAD芯片即感光芯片的暗电流效应。

一般来说，导线可以与其他导线、大地、本身的另一部分组成一个电气系统，有时会形成平板电容器的结构，这种寄生在电路里边的，除了改善电气系统的线路外，很难通过优化元器件来进行弥补，另外，导线上流过电流就会在导线周围产生磁场，磁场会影响自身从而形成自感，也会影响其他导线形成互感，虽然直导线的电感没有线圈那么大，但是不可能没有电感，除非设计成一根没有体积的理想直导线避免自感，再把它放到虚空中避免和其他任何东西组成系统产生互感。

简单来讲，有导线的地方就有寄生电感，但不同特性的导线所携带的寄生电感是不同的，比如直导线肯定比线圈型导线的寄生电感要小，例如，在通电的时候，每一条线路的寄生电感为了保持原样，会影响通电的开启时间，特别是在，切换电源工作时，每次发生的电流变化都会被寄生电感影响，从而影响电路的开启和关闭时间。

而电路开启和关闭过程中，Rise time（电压上升时间）越小其波形越接近理想波形，当波形为直上直下时为理想工作模式，但是实际上驱动芯片和光源芯片之间电流回路缩短会直接减少寄生电感，寄生电感会影响光源芯片激光波形的上升沿，上升沿越小对于几纳秒的短波波形越好，越省功耗，为了保持占空比，需要将电流通过时间设置成远大于所需要的工作时间，例如ToF测量需要1秒周期0.5秒工作的激光，实际为了满足至少50%的占空比，则可能需要1秒周期0.55秒工作的激光，由于本申请的3D传感装置需要一直用电源开关的方式进行工作，每次都进行了过多的通电，这造成了功耗的浪费，同时也会造成过多的发热。

因此，如果能够减少驱动芯片和光源芯片之间的电流回路，进而减少寄生电感，能够使得每次通电的时间进行缩短，从而降低功耗，降低发热，另外由于感光芯片雪崩效应的影响，降低散热也能增加接收端的识别精度。

在光源芯片的线路中，如果将线路设计较长，会造成寄生电感增加，从而延迟发光，这在感光芯片中，可能造成接收时间的延后，计算深度的时候，需要把延迟接收的时间算进去，这可能导致感光需要提前开机接收光信号，但是外界信号在开机后更容易进入感光芯片，造成信号的干扰，从而影响深度的识别，也会造成功耗的增加，从而提高发热，发热会影响感光芯片的暗电流效应，也会增加噪声。

如图1至图14所示，本申请提供一种深度信息摄像模组，包括封装主体1、驱动芯片2和光源芯片3，封装主体1具有一投射端11，投射端11内设置有线路板13，驱动芯片2外包覆有封装基底4，线路板13在靠近物侧上依次堆叠放置封装基底4和光源芯片3。

这里的物侧指的是靠近物体一侧，该物体一般来说为投射端11所要投射光线的目标。

将多个芯片封装在同一个封装主体1内时，可以将芯片水平布置于电路板上，也可以将芯片进行垂直堆叠布置，考虑到水平布局可能会导致封装尺寸过大，因此本申请选用垂直堆叠的方式布置驱动芯片2和光源芯片3，驱动芯片2和光源芯片3的垂直堆叠能够使尺寸更小，电信号的传输路径相对更短，因此能够使电气特性更为优良。

在一些实施例中，封装基底4的上表面面积大于光源芯片3的面积，使堆叠后的封装主体1能够对光源芯片3进行有效支撑，同时还能够有足够的空间方便进行电路连接。

在一些实施例中，封装主体1通过模塑成型的方式将线路板13、封装基底4（包括驱动芯片2）和光源芯片3包覆在内。

为起到降低线路中寄生电感的目的，对驱动芯片2、光源芯片3和线路板13之间的连接进行以下设计：

驱动芯片2和光源芯片3之间通过多根第一导电线路连接，第一导电线路包括电源线31，电源线31的长度小于除电源线31外的其余第一导电线路的长度，由于发明人发现，影响上升时间的主要因素是驱动芯片2和光源芯片3之间的电源线31长度，通过降低驱动芯片2和光源芯片3之间的电源线31长度，就能够降低电路中的寄生电感，从而提高该光源芯片3的启动时间，降低投射端11中芯片的工作功耗；

驱动芯片2和线路板13之间通过第二导电线路连接，第一导电线路的长度小于第二导电线路的长度，能够使得光源芯片3与线路板13之间的导电线路的互感比较小，也可以说让光源芯片3较难受到其与线路板13之间的导电线路的影响；

光源芯片3和线路板13之间通过第三导电线路连接，第一导电线路的长度小于第三导电线路的长度，能够使得光源芯片3与线路板13之间的导电线路的互感比较小，也可以说让光源芯片3较难受到其与线路板13之间的导电线路的影响，另外由于驱动芯片2作为主动控制电路芯片，可以按照一定逻辑控制光源芯片3进行工作，也就是说在驱动芯片2标定完成以后，不太容易受到外界影响，因此降低光源芯片3自身的线路长，能够极大改善光源芯片3的寄生电感的影响。

本申请中光源芯片3的电源线31连接在驱动芯片2上，能够使得光源芯片3被驱动芯片2进行控制，光源芯片3由驱动芯片2进行点亮，通过对电源线31的长度进行进一步的设计，使电源线31能够短于驱动芯片2和光源芯片3之间的其他第一导电线路，其他第一导电线路的种类包括但不仅限于信号线、驱动线等，且电源线31还可以短于驱动芯片2和线路板13之间的第二导电线路，且电源线31还可以短于光源芯片3和线路板13之间的第三导电线路，总结来说，就是将驱动芯片2和光源芯片3之间的电源线31设计为投射端11中最短的线路，从而有效减少寄生电感现象。

如图3至4所示的实施例中，封装基底4和光源芯片3之间设置有第一电子元件111，由于电容器件比较容易增加寄生电感的现象，且电容器件的寄生电感也比较难以消除，而当电容尽量靠近器件，并直接和电源管脚相连时候，能够极大地减少寄生电感的现象，从而降低启动时间，本申请中第一电子元件111放置在封装基底4和光源芯片3的叠层结构之间。

在一些实施例中，第一电子元件111直接连接封装基底4的引脚和光源芯片3的引脚，这样设计能够减少因为寄生电感沿着走线存在而表现出的存储和耗散电能的行为，就像实际的电感器一样，在高频下，即使是相对较短的导线或 PCB 走线的电感也可能很重要，该方案能够减少走线长度增加的寄生电感，减少电容器件单独走电源线31时与光源芯片3通电时的互感现象。

如图5所示的实施例中，线路板13上设置有至少一个第二电子元件112，第一电子元件111的导电方向配置为第一方向，第二电子元件112的导电方向配置为第二方向，其中电容可以等效的看作引脚连接在两侧的电容板，由于任何导体都会增加电感，引脚也不例外，而引脚越长，带来的电感就越多，由于电容造成的寄生阻抗有时候因为横跨不同层的走线方式，造成互感的现象，从而可能造成寄生电感的增加，例如，PCB上分布两条靠近的PCB走线如果较为靠近，很容易造成寄生现象，产生寄生电容的存在，使得一条走线上的电压快速变化会在另一条走线上产生电流信号，通过使第一电子元件111和第二电子元件112之间方向相交设置，能够使互感现象得到降低。

在一些实施例中，第一方向和第二方向相互垂直，当第一电子元件111和第二电子元件112中的电容板之间的朝向正交时，电荷之间的感应现象基本消除。

可以理解的是，如果将封装基底4作为一个隔离元件去看，封装基底一般具备0.25-1.25mm的高度，封装基底4的高度显然会比线路板13这种一般的层压板子的厚度（0.05-0.2mm）要薄，至少在竖直方向上起到了起到了与其他电子元件隔离的作用，且隔离作用远大于将电子元件设置在线路板13正面或者背面所产生的效果，另外，从现有技术的线路板13表面的平面方向延伸去看，电子元件之间排布限制在一个平面上，空间较为紧凑，而本申请通过在封装基底4上设置第一电子元件111，能够增加布设电子元件的空间，电子元件之间能够做冗余设计，从而大大减少互感的现象，从而减少寄生电感之间的互感，减少电容等效电感之间的电感，甚至减少因为电阻等效的电感之间的互感。

在一些实施例中，第一电子元件为电源电容。

在一些实施例中，第二电子元件为驱动电容。

如图6所示的实施例中，封装基底4内设置有导通层41，部分导通层41用于连通光源芯片3和线路板13，部分导通层41用于连通驱动芯片2和线路板13，导通层41靠近线路板13一端设置有导电球体411，导电球体411的至少部分暴露于封装基底4外部，封装基底4与线路板13之间设置有缓冲介质5，缓冲介质5适于填充封装基底4和线路板13之间容置导电球体411所形成的缝隙。

如图6所示的实施例中，用于连接驱动芯片2和线路板13的导通层41中，由于驱动芯片2封装于封装基底4内，因此该部分导通层41的上部可以直接连接驱动芯片2，该导通层41的下部设置有导电球体411，且导电球体411的至少部分暴露于封装基底4外部。

如图6所示的实施例中，用于连接光源芯片3和线路板13的导通层41中，由于光源芯片3位于封装基底4外部，因此该部分导通层41的上部可以连接封装基底4表面的焊垫，通过焊垫与光源芯片3进行连接，该导通层41的下部设置有导电球体411，且导电球体411的至少部分暴露于封装基底4外部。

封装主体1成型时，需要压合驱动芯片2和封装基底4等进行成型，因此模具6会压合在封装基底4上，具体的，该模具6会压合在光源芯片3非发光侧的封装基底4附近，由于封装基底4的特殊性，封装基底4的底面的导电球体411需要与线路板13之间进行导通连接，有时候会在导电球体411和线路板13之间增加一些导电连接介质，例如导电银胶等，但是由于导电球体411大致为曲面，造成了与线路板13接触点之间的高度不同，可能造成封装基底4与线路板13之间的粘接强度不高，这可能导致在模塑成型的过程中，封装基底4与该线路板13发生脱落现象。

如图7所示，在封装主体1成型的时候，该模具6一般具备进料口61和出料口62，由于在模具6内的流体材料注入时，会有较大的流速和冲击力，这种传递模塑的技术可能会对封装基底4处的堆叠结构造成一定的冲击，这可能造成封装基底4出现脱落的风险，特别是封装基底4的底部的导电球体411容易出现脱落的风险。

因此，通过在封装基底4的底部与线路板13之间设置缓冲介质5，由于缓冲介质5具备一定的柔性，可以在模塑的时候抵抗一部分材料的冲击力，从而减少封装基底4的脱落风险。

在一些实施例中，该缓冲介质5为绝缘材料。

在一些实施例中，该缓冲介质5为具备一定柔性的粘接材料，例如硅胶等，硅胶具备一定的柔性，能够抵抗该模塑材料成型时候的材料冲击力，从而降低出现封装基底4脱落的风险。

如图8所示的实施例中，封装主体1的一部分被成型在光源芯片3的上表面两侧。

如图9所示的实施例中，封装基底4的上表面面积大于光源芯片3的面积，因此封装主体1的一部分还可以被成型在封装基底4的上表面两侧。

在一些实施例中，无论封装主体1的一部分被成型在光源芯片3的上表面两侧，还是被成型在封装基底4的上表面两侧，封装主体1的这一部分从靠近光源芯片3（或封装基底4）侧向远离光源芯片3（或封装基底4）侧方向上相两侧逐渐倾斜远离，能够起到一定的减少杂光的作用。

值得注意的是，封装主体1成型于光源芯片3的上表面两侧（或成型于封装基底4的上表面两侧）的结构具有要足够的顶部表面积来用于支撑安装于投射端11上的光学机构7。

如图10所示的实施例中，光源芯片3的下表面设置有第一焊垫32，封装基底4的上表面设置有第二焊垫42，第一焊垫32和第二焊垫42之间通过bump球34导通，光源芯片3和封装基底4之间采用bump焊接点工艺进行连接，能够有效缩短光源芯片3和驱动芯片2之间的电路长度，采用在高度方向上，优选在光源芯片3的底部的第一焊垫32与封装基底4的顶部的第二焊垫42之间采用焊锡的方式，形成在两个焊垫之间的bump球34作为导通工艺，可以极大缩短该光源芯片3与该驱动芯片2之间的线路长度，从而能够降低光源芯片3的电源线31的长度，以降低有关电源启动的寄生电感的影响。

如图11所示的实施例中，光源芯片3的下表面设置有第三焊垫33，封装基底4的上表面设置有第四焊垫43，第三焊垫33和第四焊垫43之间通过银胶35导通，该设计的设计思路与上述使用bump球34进行导通的实施例相同，也能够有效缩短光源芯片3和驱动芯片2之间的电路长度。

如图10和11所示的实施例中，每一第一导电线路的至少部分沿竖直方向直线布置，由于传统通过金线36进行连接的方式中金线36具有一定的弧度，会导致第一导电线路的长度增加，通过优化第一导电线路的布置方式，能够在不影响光源芯片3结构布置的情况下，将各个第一导电线路布置的尽可能短，从而减少因寄生电感而导致的延迟亮灯现象。

在一些实施例中，根据将电源线31布置为最短的技术需求，在所有第一导电线路竖直方向上的长度基本一致的情况下，可以得出，电源线31除去沿竖直方向直线布置的部分的长度小于除电源线外31的其余所述第一导电线路的除去沿竖直方向直线布置的部分的长度，能够有效降低寄生电感的产生。

如图10和11所示的实施例中，作为最优选的布置方式，每一第一导电线路的至少部分沿竖直方向直线布置，每一第一导电线路的至少部分沿水平方向直线布置，电源线31在水平方向上的长度小于除电源线外31的其余所述第一导电线路的在水平方向上的长度。

如图10和图11中均可以看到，左边导电线路（电源线31）与光源芯片3之间的横向长度（位于顶部）小于右边导电线路与光源芯片3之间的横向长度。

如图12所示的实施例中，光源芯片3和封装基底4之间采用金线36进行连接，能够尽可能的提高光源芯片3发光的效率，采用金线36这种较低电阻的导通方式能够减少高频信号的影响，也能进一步提高该光源芯片3的发光效率，另外，由于封装基底4也会影响光源芯片3的启动时间，也可能造成光源芯片3通电发光的启动时间增加的影响，因此本申请中封装基底4与线路板13之间可采用金线36进行连接。

如图1、6和12所示的实施例中，封装基底4和光源芯片3之间设置有金属基底37，金属基底37一方面能够降低光源芯片3的温度，另一方面可以保持光源芯片3与封装基底4之间的密闭作用。

在一些实施例中，封装基底4的上表面面积大于金属基底37上与封装基底4的接触面的面积，使得封装基底4能够对金属基底37形成有效支撑，同时还能够进行电路连接。

在一些实施例中，金属基底37的上表面面积不小于光源芯片3的面积，使得金属基底37能够对光源芯片3形成有效支撑，值得注意的是，在该种情况下，光源芯片3和封装基底4之间优选使用金线36连接，金线36能够从光源芯片3的上表面进行连接，不会对金属基底37的设置形成干涉。

在一些实施例中，该金属基底37还具备一定的弹性，由于封装主体1在模塑过程中可能会受到外界较大的应力，这虽然在单个芯片的时候可能不会造成较大的风险，但是实际上芯片堆叠后，随着芯片之间的连接接触点增多，芯片之间的结构支撑面增多，因而可能在模塑的时候造成该芯片之间接触点脱落，出现芯片结构损坏的风险，一般来说光源芯片3与封装基底4进行堆叠的过程中，芯片受到压合时可能造成上端的芯片出现弯曲，翘曲的问题，因此金属基底37具备弹性可以在本申请的深度信息摄像模组的成型过程中，提供一定的缓冲作用。

如图10和11所示的实施例中，封装基底4和光源芯片3之间设置有银胶基底38，由于银胶中也有有机材料和银材料，其满足本申请的封装要求，具有密封性和一定的缓冲作用，该银胶可以为摄像模组行业内常用的导电银胶，值得注意的是，在该种情况下，光源芯片3封装基底4之间优选使用bump焊接点工艺或导电银胶工艺进行连接。

在一些实施例中，封装主体1具有一接收端12，投射端11和接收端12一体成型，投射端11和接收端12在靠近物侧上形成台阶结构，具体的，即投射端11的上表面高于接收端12的上表面所导致的落差所形成台阶机构。

值得注意的是，封装主体1在接收端12处的顶部表面积（台阶结构的较低侧）需要设置为足够支撑安装于接收端12上的光学机构7。

如图13所示的实施例中，接收端12安装光学机构7后的总长度TTL-RX和投射端11安装光学机构7后的总长度TTL-TX之间的关系满足下式：

1.0＜TTL-RX/TTL-TX＜1.1。

由于投射端11的结构较多，因此投射端11体积通常相较于接收端12更大，本申请中通过对投射端11的光源芯片3和驱动芯片2进行堆叠结构设计，能够缩短投射端11的长度，使得投射端11在安装光学机构7后的总长能够与接收端12安装光学机构7后的总长接近，从而满足1.0＜TTL-RX/ TTL-TX＜1.1的范围，投射端11和接收端12基本齐平的光学表面结构形式能够更容易组装到终端中，同时，齐平的光学表面结构形式能够使得投射端11和接收端12相对终端上的盖板（例如手机背面的玻璃）之间的距离相对紧凑。

其中，投射端11安装光学机构7后的总长指的是镜片（光学机构7中的光学元件）的端面相对投射端11底部的距离，接收端12安装光学机构7后的总长指的是镜片（光学机构7中的光学元件）的端面相对接收端12底部的距离。

如图13所示的实施例中，接收端12安装光学机构7后的光学系统的总长度小于投射端11安装光学机构7后的光学系统的总长度，接收端12安装光学机构7后的光学系统的总长度为镜片（光学元件）的端面相对像面（感光芯片8）的距离，投射端11安装光学机构7后的光学系统的总长度为镜片（光学元件）的端面相对像面（光源芯片3）的距离，通过该设计，能够满足本申请的一体化封装的需求，提升投射端11和接收端12的性能。

如图13所示的实施例中，接收端12上开设有通光孔121，接收端12上设置有感光芯片8，感光芯片8倒装设置于通光孔121远离物侧一侧，从物体上反射的光线能够从通光孔121的上方穿过通光孔121，并射入至通光孔121远离物侧一侧的感光芯片8上，感光芯片8的倒装设计能够增加光线反射至感光芯片8的距离，使得接收端12的模塑基座的高度能够在感光芯片8的识别精度范围内能够做的更小，从而增加镜头的长度，提高镜头的光学设计余量，提高镜头的设计自由度，从而提高镜头的光学性能，能够实现例如镜头的深度识别精度更高等效果。

如图13所示的实施例中，线路板13在接收端12内位于通光孔121远离物侧一侧，感光芯片8倒装设置于线路板13远离物侧一侧，线路板13和感光芯片8之间通过焊垫连接，通常模塑材料的导热系数大约2w/m.k，PCB的导热系数为0.3w/m.k，芯片的导热系数为120w/m.k，本申请中金属基底37的导热系数大致为100w/m.k，感光芯片8可以通过设置在感光芯片8周侧的焊垫实现导热连接，从而能够满足该封装堆叠结构的散热要求。

如图13所示的实施例中，滤光片9位于通光孔121内，并设置于线路板13靠近物侧一侧，能够充分利用线路板13两侧的空间容置、支撑和固定滤光片9以及感光芯片8，提升结构紧凑度。

在一些实施例中，滤光片9与线路板13直接接触固定，能够通过线路板13对滤光片9进行定位，提升结构稳定性。

如图13所示的实施例中，线路板13和感光芯片8通过焊垫连接，线路板13的焊垫和感光芯片8的焊垫之间设置有挡光介质14，挡光介质14可以为能够吸收光线的材料，例如黑色或深色的胶水，能够有效降低因感光芯片8的焊垫与线路板13的焊垫之间因焊接工艺所可能造成的杂光影响。

如图13所示的实施例中，接收端12在通光孔121靠近物侧上设置有挡光面15，挡光面15倾斜布置且朝向接收端12上安装的光学机构7，利用挡光面15能够有效减少杂光，提升感光芯片8的识别精度。

如图13所示的实施例中，封装主体1在线路板13远离物侧一侧成型的厚度需要大于感光芯片8处的结构的厚度，使封装主体1能够对感光芯片8处的结构形成保护，提升结构稳定性。

在一些实施例中，投射端11和接收端12上安装的光学机构7均采用超构透镜，现有技术中，投射端11一般采用纵向高低设计的DOE元件（参照图11中位于上方的元件），根据元件不同位置的厚度不同，使光线经过的光程不同来调制波前，实现光学相位的调制，本申请中的投射端11和接收端12均采用MOE（超构透镜）元件（参照图11中位于下方的元件），相较于DOE元件具有更低的厚度，通过优化光学机构7所采用元件，降低光学机构7整体的厚度，使封装堆叠结构的厚度得到缩减控制。

超构透镜的单元结构通常在半波长量级，也就是几百纳米的数量级别，厚度不变，但超构透镜的单元结构的横向纳米结构形状和尺寸往往有较多变化，利用单位结构纳米结构的电磁响应实现对光路的设计，图中示意出了一种局部放大的超构透镜的结构，其中该超构透镜具备微结构，该微结构通常被设置为圆柱、方形柱、菱形柱等形状，微结构的高度基本一致，微结构之间的间隙不一致，本实施例中，通过在每相邻的微结构之间的小于波长量级的间隙，实现了对光线的衍射，通过衍射，可以实现对光线的调整，其中包括对光线的相位进行调整，对光线的角度进行调整等。

一种3D传感装置，包括上述任一实施例的深度信息摄像模组，具有该深度信息摄像模组的D-ToF传感器能够应用于汽车电子和消费电子上。

D-ToF在汽车电子中的传统热门应用是车载LiDAR，在车载的LiDAR中主要实现的是高2D分辨率的测距，在车载应用中，D-ToF的关键指标包括测距距离、距离分辨率、2D分辨率以及抗干扰性。

除了汽车电子之外，对于D-ToF和SPAD来说一个新兴的领域是消费电子，随着ARVR等新应用的兴起，消费电子领域对于深度传感器的需求也在快速上升，对于消费电子应用来说，使用D-ToF的主要优势是可以同时实现较远的测距距离和较高的测距精度，因此当需要把测距距离扩展到10米以上时，D-ToF有可能会成为更好的选择，此外，由于D-ToF对于环境光干扰较不敏感，所以使用D-ToF可以让智能设备的深度传感工作在不同光照强度的场景下。

以上描述了本申请的基本原理、主要特征和本申请的优点。本行业的技术人员应该了解，本申请不受上述实施例的限制，上述实施例和说明书中描述的只是本申请的原理，在不脱离本申请精神和范围的前提下本申请还会有各种变化和改进，这些变化和改进都落入要求保护的本申请的范围内。本申请要求的保护范围由所附的权利要求书及其等同物界定。

Claims (17)

1.一种深度信息摄像模组，其特征在于：包括封装主体、驱动芯片和光源芯片，所述封装主体具有一投射端，所述投射端内设置有线路板，所述驱动芯片外包覆有封装基底，所述线路板在靠近物侧上依次堆叠放置所述封装基底和所述光源芯片，所述驱动芯片和所述光源芯片之间通过多根第一导电线路连接，所述驱动芯片和所述线路板之间通过第二导电线路连接，所述光源芯片和所述线路板之间通过第三导电线路连接，所述第一导电线路的长度小于所述第二导电线路的长度，所述第一导电线路的长度小于所述第三导电线路的长度，所述第一导电线路包括电源线，所述电源线的长度小于除所述电源线外的其余所述第一导电线路的长度。

2.如权利要求1所述的一种深度信息摄像模组，其特征在于：所述封装基底和所述光源芯片之间设置有第一电子元件，所述第一电子元件直接连接所述封装基底的引脚和所述光源芯片的引脚。

3.权利要求2所述的一种深度信息摄像模组，其特征在于：所述线路板上设置有至少一个第二电子元件，所述第一电子元件的导电方向配置为第一方向，所述第二电子元件的导电方向配置为第二方向。

4.权利要求3所述的一种深度信息摄像模组，其特征在于：第一电子元件为电源电容，所述第二电子元件为驱动电容。

5.如权利要求1所述的一种深度信息摄像模组，其特征在于：所述封装基底内设置有导通层，所述导通层靠近所述线路板一端设置有导电球体，所述导电球体的至少部分暴露于所述封装基底外部，所述封装基底与所述线路板之间设置有缓冲介质，所述缓冲介质适于填充所述封装基底和所述线路板之间容置所述导电球体所形成的缝隙。

6.如权利要求1所述的一种深度信息摄像模组，其特征在于：所述光源芯片的下表面设置有第一焊垫，所述封装基底的上表面设置有第二焊垫，所述第一焊垫和所述第二焊垫之间通过bump球导通。

7.如权利要求1所述的一种深度信息摄像模组，其特征在于：所述光源芯片的下表面设置有第三焊垫，所述封装基底的上表面设置有第四焊垫，所述第三焊垫和所述第四焊垫之间通过银胶导通。

8.如权利要求1所述的一种深度信息摄像模组，其特征在于：所述光源芯片和所述封装基底之间通过金线连接。

9.如权利要求6至7任一权利要求所述的一种深度信息摄像模组，其特征在于：每一所述第一导电线路的至少部分沿竖直方向直线布置，所述电源线除去沿竖直方向直线布置的部分的长度小于除所述电源线外的其余所述第一导电线路的除去沿竖直方向直线布置的部分的长度。

10.如权利要求6至8任一权利要求所述的一种深度信息摄像模组，其特征在于：所述封装基底和所述光源芯片之间设置有金属基底或银胶基底。

11.如权利要求1所述的一种深度信息摄像模组，其特征在于：所述封装主体具有一接收端，所述投射端和所述接收端一体成型，所述投射端和所述接收端在靠近物侧上形成台阶结构，所述接收端安装光学机构后的总长度TTL-RX和所述投射端安装光学机构后的总长度TTL-TX之间的关系满足下式：

1.0＜TTL-RX/TTL-TX＜1.1。

12.如权利要求11所述的一种深度信息摄像模组，其特征在于：所述接收端安装光学机构后的光学系统的总长度小于所述投射端安装光学机构后的光学系统的总长度。

13.如权利要求11所述的一种深度信息摄像模组，其特征在于：所述接收端上开设有通光孔，所述接收端上设置有感光芯片，所述感光芯片倒装设置于所述通光孔远离物侧一侧。

14.如权利要求13所述的一种深度信息摄像模组，其特征在于：所述线路板在所述接收端内位于所述通光孔远离物侧一侧，所述感光芯片倒装设置于所述线路板远离物侧一侧，所述线路板和所述感光芯片之间通过焊垫连接，所述线路板的焊垫和所述感光芯片的焊垫之间设置有挡光介质。

15.如权利要求13所述的一种深度信息摄像模组，其特征在于：所述接收端在所述通光孔靠近物侧上设置有挡光面，所述挡光面倾斜布置且朝向所述接收端上安装的光学机构。

16.如权利要求11所述的一种深度信息摄像模组，其特征在于：所述接收端和所述投射端上安装的光学机构均采用超构透镜。

17.一种3D传感装置，其特征在于：包括权利要求1至16任一权利要求所述的深度信息摄像模组。