[go: up one dir, main page]

CN118339655A - 绝缘芯片及信号传递装置 - Google Patents

绝缘芯片及信号传递装置 Download PDF

Info

Publication number
CN118339655A
CN118339655A CN202280078999.4A CN202280078999A CN118339655A CN 118339655 A CN118339655 A CN 118339655A CN 202280078999 A CN202280078999 A CN 202280078999A CN 118339655 A CN118339655 A CN 118339655A
Authority
CN
China
Prior art keywords
electrode plate
side electrode
chip
insulating layer
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280078999.4A
Other languages
English (en)
Inventor
田中文悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN118339655A publication Critical patent/CN118339655A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/714—Electrodes having non-planar surfaces, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32235—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H01L2224/48248—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

绝缘芯片具有：元件绝缘层，其具有表面及背面；第一电容器及第二电容器，其形成于元件绝缘层。第一电容器具有：第一表面侧电极板及第一背面侧电极板，其在元件绝缘层的厚度方向对置配置，第二电容器具有：第二表面侧电极板，其从元件绝缘层的厚度方向观察形成为包围第一表面侧电极板；第二背面侧电极板，其从元件绝缘层的厚度方向观察形成为包围第一背面侧电极板，第二表面侧电极板与第二背面侧电极板在元件绝缘层的厚度方向对置。在元件绝缘层内，第一背面侧电极板与第二背面侧电极板电连接。信号传递装置具有：第一芯片，其包含第一电路；所述绝缘芯片；第二芯片，其包含第二电路，该第二电路构成为经由所述绝缘芯片与第一电路进行信号的发送及接收中的至少一个。

Description

绝缘芯片及信号传递装置
技术领域
本公开涉及绝缘芯片及信号传递装置。
背景技术
作为信号传递装置的一例，已知有对晶体管等开关元件的栅极施加栅极电压的绝缘型栅极驱动器(例如参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2020-25102号公报
发明内容
发明要解决的课题
在此，栅极驱动器具有用于将初级侧电路与次级侧电路绝缘的变压器或电容器等绝缘元件。在该栅极驱动器中，有时要求提高绝缘耐压。此外，这样的问题不限于栅极驱动器，在将初级侧电路和次级侧电路绝缘并且传递信号的信号传递装置以及绝缘芯片中一样会产生这样的问题。
用于解决课题的手段
解决上述课题的绝缘芯片，具有：元件绝缘层，其具有表面及背面；以及第一电容器及第二电容器，其形成于所述元件绝缘层，所述第一电容器具有：第一表面侧电极板及第一背面侧电极板，其在所述元件绝缘层的厚度方向对置配置，所述第二电容器具有：第二表面侧电极板，其从所述元件绝缘层的厚度方向观察形成为包围所述第一表面侧电极板；第二背面侧电极板，其从所述元件绝缘层的厚度方向观察形成为包围所述第一背面侧电极板，所述第二表面侧电极板与所述第二背面侧电极板在所述元件绝缘层的厚度方向对置，在所述元件绝缘层内，所述第一背面侧电极板与所述第二背面侧电极板电连接。
解决上述课题的信号传递装置，具有：第一芯片，其包含第一电路；绝缘芯片；以及第二芯片，其包含第二电路，该第二电路构成为经由所述绝缘芯片与所述第一电路进行信号的发送和接收中的至少一个，所述绝缘芯片具有：元件绝缘层，其具有表面及背面；以及第一电容器及第二电容器，其形成于所述元件绝缘层，所述第一电容器具有：第一表面侧电极板及第一背面侧电极板，其在所述元件绝缘层的厚度方向对置配置，所述第二电容器具有：第二表面侧电极板，其从所述元件绝缘层的厚度方向观察形成为包围所述第一表面侧电极板；第二背面侧电极板，其从所述元件绝缘层的厚度方向观察形成为包围所述第一背面侧电极板，所述第二表面侧电极板与所述第二背面侧电极板在所述元件绝缘层的厚度方向对置，在所述元件绝缘层内，所述第一背面侧电极板与所述第二背面侧电极板电连接。
发明效果
根据上述绝缘芯片及信号传递装置，能够实现绝缘耐压的提高。
附图说明
图1是示意性地表示信号传递装置的一实施方式中的电路结构的电路图。
图2是示意性地表示图1的信号传递装置的截面构造的剖视图。
图3是示意性地表示图2的信号传递装置中的绝缘芯片的平面构造的俯视图。
图4是示意性地表示将图3的绝缘芯片用与其厚度方向正交的平面剖切而得的截面构造的剖视图。
图5是示意性地表示图3的绝缘芯片的F5-F5线的截面构造的剖视图。
图6是示意性地表示图3的绝缘芯片的F6-F6线的截面构造的剖视图。
图7是示意性地表示比较例的绝缘芯片的一部分的平面构造的俯视图。
图8是示意性地表示图7的比较例的绝缘芯片的F8-F8线的截面构造的剖视图。
图9是示意性地表示变更例的信号传递装置的截面构造的剖视图。
图10是示意性地表示变更例的绝缘芯片的平面构造的俯视图。
图11是示意性地表示变更例的绝缘芯片的平面构造的俯视图。
图12是示意性地表示变更例的绝缘芯片的平面构造的俯视图。
图13是示意性地表示将图12的变更例的绝缘芯片用与其厚度方向正交的平面剖切而得的截面构造的剖视图。
图14是示意性地表示变更例的绝缘芯片的截面构造的剖视图。
图15是示意性地表示变更例的绝缘芯片的截面构造的剖视图。
具体实施方式
以下，参照附图对本公开的绝缘芯片及信号传递装置的实施方式进行说明。此外，为了使说明简单且明确，附图所示的构成要素未必以固定的比例尺描绘。另外，为了容易理解，在剖视图中，有时省略了阴影线。附图只不过是对本公开的实施方式进行例示，不应被视为对本公开进行限制。
以下的详细记载包含使本公开的例示性的实施方式具体化的装置、系统和方法。该详细记载只不过是本来说明用的，并不意图限定本公开的实施方式或者这样的实施方式的应用以及使用。
[实施方式]
参照图1～图6，对绝缘芯片及信号传递装置的一实施方式的结构进行说明。图1简化表示信号传递装置10的电路结构的一例。
(信号传递装置的电路结构)
如图1所示，信号传递装置10是将初级侧端子11与次级侧端子12之间电绝缘并且传递脉冲信号的装置。信号传递装置10是数字隔离器，其一例是AC/DC转换器或栅极驱动器、或它们中包含的电子部件。信号传递装置10具有：信号传递电路10A，其具有与初级侧端子11电连接的初级侧电路13、与次级侧端子12电连接的次级侧电路14、与初级侧电路13和次级侧电路14电连接的电容器15。在此，在本实施方式中，初级侧电路13对应于“第一电路”，次级侧电路14对应于“第二电路”。
初级侧电路13是构成为通过被施加第一电压而进行动作的电路。初级侧电路13例如与外部的控制装置(省略图示)电连接。
次级侧电路14是构成为通过被施加与第一电压不同的第二电压而进行动作的电路。第二电压例如比第一电压高。第一电压和第二电压是直流电压。次级侧电路14例如与成为控制装置的控制对象的驱动电路电连接。驱动电路的一例是开关电路。
信号传递装置10构成为：当来自控制装置的控制信号经由初级侧端子11输入到初级侧电路13时，从初级侧电路13经由电容器15向次级侧电路14传递信号，从次级侧电路14经由次级侧端子12向驱动电路输出信号。信号传递装置10经由电容器15从初级侧电路13朝向次级侧电路14传递信号。
信号传递电路10A的初级侧电路13和次级侧电路14通过电容器15电绝缘。更详细而言，通过电容器15限制在初级侧电路13与次级侧电路14之间传递直流电压，另一方面，能够传递脉冲信号。
即，初级侧电路13与次级侧电路14绝缘的状态是指在初级侧电路13与次级侧电路14之间直流电压的传递被切断的状态，允许从初级侧电路13向次级侧电路14传递脉冲信号。这样，次级侧电路14构成为进行初级侧电路13的信号的接收。
信号传递装置10的绝缘耐压例如为2500Vrms以上且7500Vrms以下。本实施方式的信号传递装置10的绝缘耐压为5700Vrms左右。但是，信号传递装置10的绝缘耐压的具体数值不限于此，而是任意的。另外，在本实施方式中如图1所示，分别独立地设置初级侧电路13的接地和次级侧电路14的接地。
接着，对信号传递装置10的详细的电路结构进行说明。
本实施方式的信号传递装置10与从初级侧电路13朝向次级侧电路14传递两种信号对应地具有两个电容器15。更详细而言，信号传递装置10具有：电容器15，其用于从初级侧电路13向次级侧电路14传递第一信号；电容器15，其用于从初级侧电路13向次级侧电路14传递第二信号。在本实施方式中，第一信号是包含输入到信号传递装置10的外部信号的上升信息的信号，第二信号是包含外部信号的下降信息的信号。通过第一信号以及第二信号生成脉冲信号。以下为了便于说明，将用于传递第一信号的电容器15设为“电容器15A”，将用于传递第二信号的电容器15设为“电容器15B”。
信号传递装置10具有初级侧信号线16A、16B以及次级侧信号线17A、17B。
初级侧信号线16A是将初级侧电路13与电容器15A连接的信号线，是从初级侧电路13向电容器15A传递第一信号的信号线。初级侧信号线16B是将初级侧电路13与电容器15B连接的信号线，是从初级侧电路13向电容器15B传递第二信号的信号线。
次级侧信号线17A是将电容器15A和次级侧电路14连接的信号线，是从电容器15A向次级侧电路14传递第一信号的信号线。次级侧信号线17B是将电容器15B和次级侧电路14连接的信号线，是向次级侧电路14传递第二信号从电容器15B的信号线。
这样，第一信号从初级侧电路13依次经由初级侧信号线16A、电容器15A以及次级侧信号线17A传递到次级侧电路14。第二信号从初级侧电路13依次经由初级侧信号线16B、电容器15B以及次级侧信号线17B传递到次级侧电路14。
电容器15A从初级侧电路13向次级侧电路14传递第一信号，另一方面，使初级侧电路13与次级侧电路14电绝缘。电容器15A具有相互串联连接的第一电容器21A及第二电容器22A。第一电容器21A与初级侧信号线16A连接，第二电容器22A与次级侧信号线17A连接。在此，在本实施方式中，第一电容器21A及第二电容器22A对应于“第一信号用电容器”。
第一电容器21A具有第一电极23A和第二电极24A。第一电极23A与初级侧信号线16A连接。第二电容器22A具有第一电极25A及第二电极26A。第一电容器21A的第二电极24A与第二电容器22A的第一电极25A通过连接信号线18A相互连接。第二电极26A与次级侧信号线17A连接。
电容器15B从初级侧电路13向次级侧电路14传递第二信号，另一方面，使初级侧电路13与次级侧电路14电绝缘。电容器15B具有相互串联连接的第一电容器21B及第二电容器22B。第一电容器21B与初级侧信号线16B连接，第二电容器22B与次级侧信号线17B连接。在此，在本实施方式中，第一电容器21B及第二电容器22B对应于“第二信号用电容器”。
第一电容器21B具有第一电极23B和第二电极24B。第一电极23B与初级侧信号线16B连接。第二电容器22B具有第一电极25B及第二电极26B。第一电容器21B的第二电极24B与第二电容器22B的第一电极25B通过连接信号线18B相互连接。第二电极26B与次级侧信号线17B连接。
本实施方式中的电容器15A、15B的绝缘耐压例如为2500Vrms以上且7500Vrms以下。此外，电容器15A、15B的绝缘耐压也可以为2500Vrms以上且5700Vrms以下。但是，电容器15A、15B的绝缘耐压的具体数值不限于此，而是任意的。
(信号传递装置的内部结构)
图2示出了示意性地表示信号传递装置10的一部分内部结构的截面构造的一例。如图2所示，信号传递装置10是对多个半导体芯片进行1封装化而成的半导体装置。虽然未图示，但信号传递装置10的封装形式例如是SO(Small Outline)系，在本实施方式中是SOP(Small Outline Package)。此外，信号传递装置10的封装形式可以任意改变。
信号传递装置10具有第一芯片30、第二芯片40及绝缘芯片50作为多个半导体芯片。另外，信号传递装置10具有：安装了第一芯片30的初级侧裸片焊盘60；安装了第二芯片40的次级侧裸片焊盘70；密封各裸片焊盘60、70和各芯片30、40、50的密封树脂80。这里在本实施方式中，初级侧裸片焊盘60对应于“第一安装框架”，次级侧裸片焊盘70对应于“安装框架”或“第二安装框架”。
密封树脂80由具有电绝缘性的树脂材料形成，例如由黑色的环氧树脂形成。密封树脂80形成为以z方向为厚度方向的矩形板状。
初级侧裸片焊盘60以及次级侧裸片焊盘70两者由具有导电性的材料形成。在本实施方式中，各裸片焊盘60、70由包含Cu(铜)的材料形成。此外，各裸片焊盘60、70也可以由Al(铝)等其他金属材料形成。另外，构成各裸片焊盘60、70的材料不限于具有导电性的材料。例如，各裸片焊盘60、70可以由氧化铝等陶瓷形成。即，各裸片焊盘60、70可以由具有电绝缘性的材料形成。在本实施方式中，各裸片焊盘60、70不从密封树脂80露出。
从z方向观察，初级侧裸片焊盘60以及次级侧裸片焊盘70以相互隔离的状态并排排列。从z方向观察，将初级侧裸片焊盘60以及次级侧裸片焊盘70的排列方向设为x方向。从z方向观察，将与x方向正交的方向设为y方向。初级侧裸片焊盘60以及次级侧裸片焊盘70两者形成为平板状。在本实施方式中，次级侧裸片焊盘70的x方向的长度比初级侧裸片焊盘60的x方向的长度长。
在本实施方式中，绝缘芯片50搭载于次级侧裸片焊盘70。即，在次级侧裸片焊盘70搭载有绝缘芯片50以及第二芯片40两者。第二芯片40及绝缘芯片50在x方向上相互隔离地排列。因此，各芯片30、40、50在x方向上相互隔离地排列。在本实施方式中，各芯片30、40、50在x方向上随着从初级侧裸片焊盘60朝向次级侧裸片焊盘70，依次配置第一芯片30、绝缘芯片50以及第二芯片40。即，绝缘芯片50配置在第一芯片30与第二芯片40的x方向之间。
为了将信号传递装置10的绝缘耐压设为预先设定的绝缘耐压，需要使各裸片焊盘60、70相互隔离。在本实施方式中，从z方向观察，初级侧裸片焊盘60与次级侧裸片焊盘70之间的距离比第二芯片40与绝缘芯片50的x方向之间的距离大。因此，从z方向观察，第一芯片30与绝缘芯片50的x方向之间的距离比第二芯片40与绝缘芯片50的x方向之间的距离大。换言之，绝缘芯片50配置在比第一芯片30靠近第二芯片40的位置。
第一芯片30具有形成了初级侧电路13的第一基板33。第一基板33例如是半导体基板。半导体基板的一例是由包含Si(硅)的材料形成的基板。在第一基板33上形成有布线层34。布线层34具有：在z方向上层叠的多个绝缘膜、设置于在z方向上相邻的绝缘膜之间的金属层、以及将在z方向上位置不同的金属层彼此连接的通孔。金属层及通孔构成第一芯片30的布线图案。金属层及通孔例如与初级侧电路13电连接。在布线层34上形成有保护布线层34的保护膜35。保护膜35由具有电绝缘性的材料形成。
第一芯片30具有在z方向上彼此朝向相反侧的芯片表面30s及芯片背面30r。第一基板33构成芯片背面30r，保护膜35构成芯片表面30s。芯片背面30r与初级侧裸片焊盘60相对。在第一芯片30中的靠近芯片表面30s的部位设置有多个第一电极焊盘31及多个第二电极焊盘32。更详细而言，各电极焊盘31、32设置成从芯片表面30s露出。保护膜35覆盖各电极焊盘31、32。另一方面，在保护膜35形成有使各电极焊盘31、32露出的开口部。各电极焊盘31、32例如通过布线层34与初级侧电路13电连接。
多个第一电极焊盘31和多个第二电极焊盘32形成于布线层34的表面。布线层34的表面是布线层34中的朝向与芯片表面30s相同的一侧的面。从z方向观察，多个第一电极焊盘31配置在芯片表面30s中的相对于芯片表面30s的x方向的中央与绝缘芯片50相反的一侧。虽未图示，但多个电极焊盘31在y方向上相互隔离地排列。多个第二电极焊盘32配置在芯片表面30s中的相对于芯片表面30s的x方向的中央靠近绝缘芯片50的位置。虽未图示，但多个第二电极焊盘32在y方向上相互隔离地排列。
如图2所示，第一芯片30通过第一接合材料101与初级侧裸片焊盘60接合。第一接合材料101介于第一芯片30的芯片背面30r与初级侧裸片焊盘60之间。第一接合材料101是焊膏、Ag(银)膏等导电性接合材料。
第一接合材料101将第一芯片30的第一基板33与初级侧裸片焊盘60接合，因此，将第一基板33与初级侧裸片焊盘60电连接。因此，初级侧电路13经由第一接合材料101与初级侧裸片焊盘60电连接。在本实施方式中，初级侧裸片焊盘60构成接地。因此，可以说初级侧电路13与接地电连接。
此外，第一接合材料101的材料可以任意改变，例如可以是绝缘性接合材料。此时，初级侧电路13通过第一接合材料101以外的结构(例如导线)与初级侧裸片焊盘60电连接即可。
第二芯片40具有形成了次级侧电路14的第二基板43。第二基板43例如是半导体基板。半导体基板的一例是由包含Si的材料形成的基板。在第二基板43上形成有布线层44。布线层44具有：在z方向上层叠的绝缘膜、设置于在z方向上相邻的绝缘膜之间的金属层、将在z方向上位置不同的金属层彼此连接的通孔。金属层及通孔构成第二芯片40的布线图案。金属层及通孔例如与次级侧电路14电连接。在布线层44上形成有保护布线层44的保护膜45。保护膜45由具有电绝缘性的材料形成。
第二芯片40具有在z方向上彼此朝向相反侧的芯片表面40s及芯片背面40r。第二基板43构成芯片背面40r，保护膜45构成芯片表面40s。芯片背面40r与次级侧裸片焊盘70相对。芯片背面40r朝向与第一芯片30的芯片背面30r相同的一侧，芯片表面40s朝向与第一芯片30的芯片表面30s相同的一侧。在第二芯片40的靠近芯片表面40s的部位设置有多个第一电极焊盘41和多个第二电极焊盘42。更详细而言，各电极焊盘41、42设置成从芯片表面40s露出。保护膜45覆盖各电极焊盘41、42。另一方面，在保护膜45形成有使各电极焊盘41、42露出的开口部。各电极焊盘41、42例如通过布线层44与次级侧电路14电连接。
多个第一电极焊盘41及多个第二电极焊盘42形成在布线层44的表面。布线层44的表面是布线层44中的朝向与芯片表面40s相同的一侧的面。从z方向观察，多个第一电极焊盘41配置于芯片表面40s中的相对于芯片表面40s的x方向的中央靠近绝缘芯片50的位置。虽未图示，但多个第一电极焊盘41在y方向上相互隔离地排列。多个第二电极焊盘42配置在芯片表面40s中的相对于芯片表面40s的x方向的中央与绝缘芯片50相反的一侧。虽未图示，但多个第二电极焊盘42在y方向上相互隔离地排列。
第二芯片40通过第二接合材料102与次级侧裸片焊盘70接合。更详细而言，第二接合材料102介于芯片背面40r与次级侧裸片焊盘70之间。第二接合材料102将芯片背面40r与次级侧裸片焊盘70接合。第二接合材料102是焊膏、Ag膏等导电性接合材料。在本实施方式中，第二接合材料102例如使用与第一接合材料101相同材料的接合材料。
此外，第二接合材料102的材料可以任意改变，例如可以是与第一接合材料101不同材料的导电性接合材料。另外，第二接合材料102也可以是绝缘性接合材料。此时，次级侧电路14只要通过第二接合材料102以外的构成(例如导线)与次级侧裸片焊盘70电连接即可。
绝缘芯片50具有电容器15A、15B(参照图1)。如图3所示，从z方向观察的绝缘芯片50的形状是具有短边及长边的矩形状。在本实施方式中，从z方向观察，绝缘芯片50以长边沿着y方向，短边沿着x方向的方式搭载于次级侧裸片焊盘70。
如图2所示，绝缘芯片50具有在z方向上彼此朝向相反侧的芯片表面50s及芯片背面50r。芯片背面50r朝向次级侧裸片焊盘70侧。即，芯片背面50r朝向与第二芯片40的芯片背面40r相同的一侧，芯片表面50s朝向与第二芯片40的芯片表面40s相同的一侧。
绝缘芯片50具有多个(本实施方式中为2个)第一电极焊盘51及多个(本实施方式中为2个)第二电极焊盘52。各电极焊盘51、52设置在靠近芯片表面50s的部位。更详细而言，从z方向观察，各电极焊盘51、52设置成从芯片表面50s露出。
多个第一电极焊盘51配置于芯片表面50s中的相对于芯片表面50s的x方向的中央靠近第一芯片30的位置。多个第二电极焊盘52配置于芯片表面50s中的相对于芯片表面50s的x方向的中央靠近第二芯片40的位置。
第一芯片30、第二芯片40及绝缘芯片50分别与多个导线W连接。第一芯片30和绝缘芯片50通过导线W电连接，第二芯片40和绝缘芯片50通过导线W电连接。各导线W是由导线键合装置形成的键合导线，例如由Au(金)、Al、Cu等导体形成。
第一芯片30的多个第一电极焊盘31通过多个导线W与未图示的多个初级侧引线个别地连接。初级侧引线是构成图1的初级侧端子11的部件。由此，初级侧电路13与初级侧端子11电连接。
在本实施方式中，初级侧引线由与初级侧裸片焊盘60相同的材料形成。初级侧引线和初级侧裸片焊盘60可以一体地形成。初级侧引线配置成相对于初级侧裸片焊盘60在与次级侧裸片焊盘70相反的一侧隔开间隔。初级侧引线具有从密封树脂80朝向外部突出的部分。初级侧引线中的从密封树脂80朝向外部突出的部分构成信号传递装置10的外部端子。
第一芯片30的多个第二电极焊盘32通过多个导线W与绝缘芯片50的多个第一电极焊盘51个别地连接。由此，初级侧电路13与电容器15A、15B(参照图1)电连接。即，第一芯片30的布线层34、多个第二电极焊盘32、多个导线W以及多个第一电极焊盘51分别构成初级侧信号线16A、16B(参照图1)。
绝缘芯片50的多个第二电极焊盘52通过多个导线W与第二芯片40的多个第一电极焊盘41个别地连接。由此，电容器15A、15B与次级侧电路14电连接。即，多个第二电极焊盘52、多个导线W、第二芯片40的第一电极焊盘41以及布线层44分别构成次级侧信号线17A、17B(参照图1)。
第二芯片40的多个第二电极焊盘42通过多个导线W与未图示的多个次级侧引线个别地连接。次级侧引线是构成图1的次级侧端子12的部件。由此，次级侧电路14与次级侧端子12电连接。
在本实施方式中，次级侧引线由与次级侧裸片焊盘70相同的材料形成。次级侧引线以及次级侧裸片焊盘70可以一体地形成。另外，初级侧引线、初级侧裸片焊盘60、次级侧引线以及次级侧裸片焊盘70也可以一体地形成。次级侧引线配置成相对于次级侧裸片焊盘70在与初级侧裸片焊盘60相反的一侧隔开间隔。次级侧引线具有从密封树脂80朝向外部突出的部分。次级侧引线中的从密封树脂80朝向外部突出的部分构成信号传递装置10的外部端子。
(绝缘芯片的详细结构)
参照图2～图6，对绝缘芯片50的详细结构进行说明。在以后的说明中，为了方便，将两个第一电极焊盘51设为第一电极焊盘51A及第一电极焊盘51B，为了方便，将两个第二电极焊盘52设为第二电极焊盘52A及第二电极焊盘52B。
图3是示意性地表示绝缘芯片50的平面构造的俯视图。图4是示意性地表示将绝缘芯片50用与绝缘芯片50的厚度方向正交的平面剖切而得的截面构造的剖视图。图5及图6是示意性地表示由图3的各截面指示线剖切而得的截面构造的剖视图。在图4～图6中，从附图的可视性的观点出发，省略一部分的构成要素的阴影线来表示。此外，在以后的说明中，将从绝缘芯片50的芯片背面50r朝向芯片表面50s的方向设为上方，将从芯片表面50s朝向芯片背面50r的方向设为下方。
如图3所示，绝缘芯片50是对两电容器15A、15B进行单芯片化而成的。即，绝缘芯片50是与第一芯片30和第二芯片40(均参照图2)不同的两电容器15A、15B专用的芯片。
两电容器15A、15B在y方向上相互隔离地排列。换言之，从z方向观察，两电容器15A、15B在绝缘芯片50的长度方向上相互隔离地排列。
如图2～图4所示，在电容器15A中，第一电容器21A具有在z方向上对置配置的第一表面侧电极板53A及第一背面侧电极板54A。在本实施方式中，第一表面侧电极板53A和第一背面侧电极板54A配置成同心。第一表面侧电极板53A与第一电容器21A的第一电极23A(参照图1)对应，第一背面侧电极板54A与第一电容器21A的第二电极24A(参照图1)对应。
如图3所示，从z方向观察的第一表面侧电极板53A的形状为圆形状。如图4所示，从z方向观察的第一背面侧电极板54A的形状为圆形状。如图3及图4所示，从z方向观察的第一表面侧电极板53A的面积与从z方向观察的第一背面侧电极板54A的面积彼此相等。在此，如果从z方向观察的第一表面侧电极板53A的面积与从z方向观察的第一背面侧电极板54A的面积之差例如在从z方向观察的第一表面侧电极板53A的面积的10％以内，则可以说从z方向观察的第一表面侧电极板53A的面积与从z方向观察的第一背面侧电极板54A的面积彼此相等。
如图2～图4所示，在电容器15A中，第二电容器22A具有在z方向上对置配置的第二表面侧电极板55A及第二背面侧电极板56A。在本实施方式中，第二表面侧电极板55A和第二背面侧电极板56A配置成同心。第二表面侧电极板55A与第二电容器22A的第二电极26A(参照图1)对应，第二背面侧电极板56A与第二电容器22A的第一电极25A(参照图1)对应。
如图3所示，从z方向观察的第二表面侧电极板55A的形状是闭合的圆环状。第二表面侧电极板55A具有比第一表面侧电极板53A的直径大的内径。如图4所示，从z方向观察的第二背面侧电极板56A的形状是闭合的圆环状。第二背面侧电极板56A具有比第一背面侧电极板54A的直径大的内径。如图3及图4所示，从z方向观察的第二表面侧电极板55A的面积与从z方向观察的第二背面侧电极板56A的面积彼此相等。在此，如果从z方向观察的第二表面侧电极板55A的面积与从z方向观察的第二背面侧电极板56A的面积之差例如在从z方向观察的第二表面侧电极板55A的面积的10％以内，则可以说从z方向观察的第二表面侧电极板55A的面积与从z方向观察的第二背面侧电极板56A的面积彼此相等。
如图3所示，从z方向观察，第二表面侧电极板55A形成为包围第一表面侧电极板53A。第二表面侧电极板55A设置成其中心与第一表面侧电极板53A的中心一致。即，第一表面侧电极板53A和第二表面侧电极板55A配置成同心。换言之，第一表面侧电极板53A和第二表面侧电极板55A形成为同心圆状。第二表面侧电极板55A设置于在z方向上与第一表面侧电极板53A对齐的位置。
从z方向观察，第二表面侧电极板55A配置成相对于第一表面侧电极板53A隔开间隙。从z方向观察的第一表面侧电极板53A与第二表面侧电极板55A之间的距离G1遍及第一表面侧电极板53A的整周固定。距离G1为第一表面侧电极板53A与第一背面侧电极板54A的z方向之间的距离D1(参照图5)以上。距离G1遍及第一表面侧电极板53A的整周固定，因此，可以说是从z方向观察的第一表面侧电极板53A与第二表面侧电极板55A之间的最短距离。另外，距离D1遍及第一表面侧电极板53A中的与第一背面侧电极板54A对置的区域以及第一背面侧电极板54A中的与第一表面侧电极板53A对置的区域各自的整体固定。由此，距离D1可以说是第一表面侧电极板53A与第一背面侧电极板54A之间的最短距离。因此，也可以说从z方向观察的第一表面侧电极板53A与第二表面侧电极板55A之间的最短距离为第一表面侧电极板53A与第一背面侧电极板54A之间的最短距离以上。在本实施方式中，距离G1与距离D1相等。
第二电容器22A具有与第二表面侧电极板55A电连接的电极焊盘部55AA。从z方向观察，电极焊盘部55AA形成于与第二表面侧电极板55A不同的位置。如图2所示，在本实施方式中，电极焊盘部55AA设置在比第二表面侧电极板55A靠近第二芯片40的位置。电极焊盘部55AA与第二表面侧电极板55A通过连接部55AB连接。在本实施方式中，第二表面侧电极板55A、电极焊盘部55AA以及连接部55AB形成为一体。第二表面侧电极板55A、电极焊盘部55AA以及连接部55AB设置于在z方向上相互对齐的位置。这样，电极焊盘部55AA对应于“形成在与第二表面侧电极板不同的位置且与第二表面侧电极板一体形成的区域”。
这样，电极焊盘部55AA相对于第二表面侧电极板55A形成于在x方向上分离的位置，因此，第一表面侧电极板53A及第二表面侧电极板55A配置成相对于绝缘芯片50偏向x方向。在本实施方式中，第一表面侧电极板53A及第二表面侧电极板55A配置成相对于绝缘芯片50的x方向的中央靠近第一芯片30。另外，同样地，第一背面侧电极板54A及第二背面侧电极板56A配置成相对于绝缘芯片50的x方向的中央靠近第一芯片30。
如图4所示，从z方向观察，第二背面侧电极板56A形成为包围第一背面侧电极板54A。第二背面侧电极板56A设置成其中心与第一背面侧电极板54A的中心一致。即，第一背面侧电极板54A和第二背面侧电极板56A形成为同心圆状。第二背面侧电极板56A设置于在z方向上与第一背面侧电极板54A对齐的位置。
从z方向观察，第二背面侧电极板56A配置成相对于第一背面侧电极板54A隔开间隙。从z方向观察的第一背面侧电极板54A与第二背面侧电极板56A之间的距离G2遍及第一背面侧电极板54A的整周固定。距离G2为第二表面侧电极板55A与第二背面侧电极板56A的z方向之间的距离D3(参照图5)以上。距离G2遍及第一背面侧电极板54A的整周固定，因此，可以说是从z方向观察的第一背面侧电极板54A与第二背面侧电极板56A之间的最短距离。另外，距离D3遍及第二表面侧电极板55A中的与第二背面侧电极板56A对置的区域和第二背面侧电极板56A中的与第二表面侧电极板55A对置的区域各自的整体固定。由此，距离D3可以说是第二表面侧电极板55A与第二背面侧电极板56A之间的最短距离。因此，可以说从z方向观察的第一背面侧电极板54A与第二背面侧电极板56A之间的最短距离为第二表面侧电极板55A与第二背面侧电极板56A之间的最短距离以上。在本实施方式中，距离G2与距离D3相等。在本实施方式中，距离D3与距离D1相等。在此，如果距离D3与距离D1之差例如为距离D1的10％以内，则可以说距离D3与距离D1相等。
在本实施方式中，从z方向观察的第二背面侧电极板56A的面积与从z方向观察的第一背面侧电极板54A的面积相等。在此，如果从z方向观察的第二背面侧电极板56A的面积与从z方向观察的第一背面侧电极板54A的面积之差例如在从z方向观察的第一背面侧电极板54A的面积的10％以内，则可以说从z方向观察的第二背面侧电极板56A的面积与从z方向观察的第一背面侧电极板54A的面积相等。
这样，第一表面侧电极板53A的面积与第二表面侧电极板55A的面积彼此相等。第一背面侧电极板54A的面积与第二背面侧电极板56A的面积彼此相等。距离D1与距离D3彼此相等。由此，可以说第一电容器21A的电容与第二电容器22A的电容彼此相等。
第一背面侧电极板54A和第二背面侧电极板56A通过连接布线56AB连接。连接布线56AB设置于在z方向上与各背面侧电极板54A、56A对齐的位置。在本实施方式中，连接布线56AB从第一背面侧电极板54A中的靠近第二芯片40(参照图2)的端部沿着x方向延伸。此外，连接布线56AB只要将第一背面侧电极板54A与第二背面侧电极板56A连接即可，第一背面侧电极板54A的周向上的位置是任意的。可以说连接布线56AB沿着第一背面侧电极板54A的径向延伸。这样，在元件绝缘层58内，第一背面侧电极板54A与第二背面侧电极板56A电连接。
如图3、图4及图6所示，在电容器15B中，第一电容器21B具有在z方向上对置配置的第一表面侧电极板53B及第一背面侧电极板54B。第二电容器22B具有在z方向上对置配置的第二表面侧电极板55B以及第二背面侧电极板56B。第二电容器22B与第二电容器22A一样，具有电极焊盘部55BA及连接部55BB。另外，第一背面侧电极板54B和第二背面侧电极板56B通过连接布线56BB连接。此外，如图3、图4及图6所示，电容器15B是与电容器15A一样的结构，因此，省略其详细说明。
在本实施方式中，第一表面侧电极板53A、53B、第一背面侧电极板54A、54B、第二表面侧电极板55A、55B以及第二背面侧电极板56A、56B由包含Al的材料形成。因此，可以说第一电极焊盘51A、51B和第二电极焊盘52A、52B由包含Al的材料形成。此外，构成各电极板53A、53B、54A、54B、55A、55B、56A、56B的材料可以任意改变，例如可以是包含Cu、W等的材料。总之，各电极板53A、53B、54A、54B、55A、55B、56A、56B由包含Cu、Al、W中的至少一个的材料形成即可。另外，各电极板53A、53B、54A、54B、55A、55B、56A、56B可以由包含Ti的材料形成。
如图5及图6所示，绝缘芯片50具有基板57和形成在基板57上的元件绝缘层58。
基板57例如由半导体基板形成。在本实施方式中，基板57是由包含Si的材料形成的半导体基板。此外，基板57可以使用宽带隙半导体或化合物半导体作为半导体基板。另外，基板57也可以使用由包含玻璃的材料形成的绝缘基板、或者由包含氧化铝等陶瓷的材料形成的绝缘基板来代替半导体基板。
宽带隙半导体是具有2.0eV以上的带隙的半导体基板。宽带隙半导体可以是SiC(碳化硅)。化合物半导体可以是III-V族化合物半导体。化合物半导体可以包含AlN(氮化铝)、InN(氮化铟)、GaN(氮化镓)和GaAs(砷化镓)中的至少一个。
基板57具有在z方向上彼此朝向相反侧的基板表面57s及基板背面57r。在基板表面57s，在z方向上层叠有多个绝缘膜58M。本实施方式的元件绝缘层58由层叠的多个绝缘膜58M构成。因此，z方向可以说是元件绝缘层58的厚度方向。另外，“从z方向观察”包含“从元件绝缘层58的厚度方向观察”的意思。
各绝缘膜58M例如是层间绝缘膜，是由包含SiO2(氧化硅)的材料形成的氧化膜。各绝缘膜58M的厚度例如可以为500nm以上且5000nm以下。在本实施方式中，各绝缘膜58M的厚度例如为2000nm左右。
元件绝缘层58具有表面58s及背面58r。表面58s朝向与基板57的基板表面57s相同的一侧，背面58r朝向与基板57的基板背面57r相同的一侧。在此，元件绝缘层58的表面58s是在z方向上层叠的多个绝缘膜58M中的最上层的绝缘膜58M的表面。另外，元件绝缘层58的背面58r是在z方向上层叠的多个绝缘膜58M中的最下层的绝缘膜58M的背面。元件绝缘层58的背面58r与基板57的基板表面57s对置。更详细而言，元件绝缘层58的背面58r与基板57的基板表面57s相接。
如图5及图6所示，在元件绝缘层58的表面58s设置有第一表面侧电极板53A、53B及第二表面侧电极板55A、55B。即，可以说第一表面侧电极板53A、53B及第二表面侧电极板55A、55B分别设置在元件绝缘层58上。
绝缘芯片50具有形成于元件绝缘层58的表面58s的表面保护层59。表面保护层59是构成绝缘芯片50的芯片表面50s并且保护元件绝缘层58的保护层。表面保护层59具有保护膜59A和形成在保护膜59A上的钝化膜59B。保护膜59A例如由包含SiO2的材料形成。钝化膜59B例如由包含SiN的材料形成。钝化膜59B构成绝缘芯片50的芯片表面50s。
表面保护层59覆盖元件绝缘层58的表面58s以及第二表面侧电极板55A、55B。表面保护层59在使第一表面侧电极板53A的一部分表面露出的状态下覆盖第一表面侧电极板53A。电极焊盘部55AA、55BA未被表面保护层59覆盖而露出。连接部55AB、55BB被表面保护层59覆盖。更详细而言，第一表面侧电极板53A、53B以及第二表面侧电极板55A、55B被保护膜59A以及钝化膜59B覆盖。另一方面，在保护膜59A和钝化膜59B两者设置有使第一表面侧电极板53A、53B的一部分表面和电极焊盘部55AA、55BA露出的四个开口部。四个开口部包含：使第一表面侧电极板53A的中央区域露出的第一开口部、使第一表面侧电极板53B的中央区域露出的第二开口部、使电极焊盘部55AA露出的第三开口部、使电极焊盘部55BA露出的第四开口部。因此，通过各开口部在第一表面侧电极板53A、53B及电极焊盘部55AA、55BA形成有用于连接导线W的露出面。这样，第一表面侧电极板53A、53B的露出面构成第一电极焊盘51A、51B，电极焊盘部55AA、55BA构成第二电极焊盘52A、52B。另一方面，第一表面侧电极板53A、53B的中央区域以外的区域被保护膜59A以及钝化膜59B覆盖。第二表面侧电极板55A、55B以及连接部55AB、55BB被保护膜59A以及钝化膜59B覆盖。
如图5和图6所示，第一背面侧电极板54A、54B和第二背面侧电极板56A、56B分别设置在元件绝缘层58内。
如图5所示，第一背面侧电极板54A埋入到元件绝缘层58。更详细而言，第一背面侧电极板54A设置成相对于1层绝缘膜58M在z方向上贯通。通过在开口部内埋入例如由包含Al的材料形成的导电构件而形成第一背面侧电极板54A。
一个或多个绝缘膜58M介于第一表面侧电极板53A与第一背面侧电极板54A的z方向之间。即，元件绝缘层58具有夹在第一表面侧电极板53A与第一背面侧电极板54A的z方向之间的部分(电极间绝缘膜)。换言之，第一表面侧电极板53A和第一背面侧电极板54A隔着元件绝缘层58的部分(电极间绝缘膜)对置配置。
一个或多个绝缘膜58M介于第一背面侧电极板54A与基板57的z方向之间。因此，第一背面侧电极板54A通过元件绝缘层58而与基板57绝缘。这样，元件绝缘层58也设置在第一背面侧电极板54A与基板57之间。
第一表面侧电极板53A与第一背面侧电极板54A的z方向之间的距离D1比第一背面侧电极板54A与元件绝缘层58的背面58r的z方向之间的距离D2大。由此，能够抑制元件绝缘层58的厚度TA变厚，并且能够增大距离D1。
第二背面侧电极板56A埋入到元件绝缘层58。第二背面侧电极板56A也与第一背面侧电极板54A一样，通过在一层绝缘膜58M的开口部内埋入导电构件而形成。在本实施方式中，第一背面侧电极板54A、第二背面侧电极板56A以及连接布线56AB形成为一体。更详细而言，在元件绝缘层58中的一层绝缘膜58M设置有与第一背面侧电极板54A、第二背面侧电极板56A和连接布线56AB对应的开口部。通过在该开口部内埋入导电构件(Al)而一体地形成第一背面侧电极板54A、第二背面侧电极板56A及连接布线56AB。
一个或多个绝缘膜58M介于第二表面侧电极板55A与第二背面侧电极板56A的z方向之间。即，元件绝缘层58具有夹在第二表面侧电极板55A与第二背面侧电极板56A的z方向之间的部分(电极间绝缘膜)。换言之，第二表面侧电极板55A和第二背面侧电极板56A隔着元件绝缘层58的部分(电极间绝缘膜)对置配置。
一个或多个绝缘膜58M介于第二背面侧电极板56A与基板57的z方向之间。因此，第二背面侧电极板56A通过元件绝缘层58与基板57绝缘。这样，元件绝缘层58也设置在第二背面侧电极板56A与基板57之间。
第二表面侧电极板55A与第二背面侧电极板56A的z方向之间的距离D3比第二背面侧电极板56A与元件绝缘层58的背面58r的z方向之间的距离D4大。由此，能够抑制元件绝缘层58的厚度TA变厚，并且能够增大距离D3。在本实施方式中，距离D3与距离D1相等，距离D4与距离D2相等。
此外，第一表面侧电极板53A与第一背面侧电极板54A的z方向之间的距离D1以及第二表面侧电极板55A与第二背面侧电极板56A的z方向之间的距离D3两者，可以根据电容器15A所要求的绝缘耐压而任意改变。在此，电容器15A所要求的绝缘耐压取决于距离D1、D3。将与电容器15A所要求的绝缘耐压对应的电极间的距离设为基准距离。在本实施方式中，距离D1和距离D3的合计距离相对于基准距离的比率例如为1.0以上且2.0以下。该比率例如优选为1.6。即，考虑安全裕度而将距离D1及距离D3的合计距离设定为比基准距离大。此外，增大距离D1以及距离D3的合计距离会导致电容器15A的电容降低。另外，当增大距离D1及距离D3的合计距离时，绝缘芯片50之外的导电构件对第一表面侧电极板53A、第一背面侧电极板54A、第二表面侧电极板55A或第二背面侧电极板56A的影响可能会增大。在考虑了该影响时，绝缘芯片50的芯片尺寸变大。因此，为了抑制电容器15A的电容降低及绝缘芯片50的芯片尺寸增加两者，优选将距离D1及距离D3的合计距离设定为接近基准距离的大小。
另外，如图5及图6所示，相对于元件绝缘层58的电容器15B的第一表面侧电极板53B、第一背面侧电极板54B、第二表面侧电极板55B及第二背面侧电极板56B的结构是与电容器15A的各电极板53A、54A、55A、56A一样的结构，因此，省略其详细说明。
如图5及图6所示，绝缘芯片50安装于次级侧裸片焊盘70。更详细而言，绝缘芯片50隔着绝缘基板90安装于次级侧裸片焊盘70。可以说绝缘基板90介于绝缘芯片50与次级侧裸片焊盘70之间。绝缘基板90通过第三接合材料103与次级侧裸片焊盘70接合。绝缘芯片50通过第四接合材料104与绝缘基板90接合。第三接合材料103及第四接合材料104两者例如是绝缘性接合材料。在此，绝缘基板90对应于“绝缘构件”。另外，第三接合材料103对应于“第一绝缘性接合材料”，第四接合材料104对应于“第二绝缘性接合材料”。
绝缘基板90由包含氧化铝的绝缘基板或包含玻璃的绝缘基板形成。另外，绝缘基板90也可以由树脂材料形成。绝缘基板90具有在z方向上彼此朝向相反侧的表面90s及背面90r。表面90s是与第四接合材料104相接的面，背面90r是与第三接合材料103相接的面。
绝缘基板90的厚度TS比第一背面侧电极板54A与元件绝缘层58的背面58r之间的距离D2厚。在此，绝缘基板90的厚度TS可以通过绝缘基板90的表面90s与背面90r的z方向之间的距离来定义。
如上所述，绝缘芯片50隔着绝缘基板90搭载于次级侧裸片焊盘70，因此，电容器15A(15B)的第一背面侧电极板54A(54B)与次级侧裸片焊盘70之间的距离D5比距离D1大。另外，距离D5为元件绝缘层58的厚度TA以上。在本实施方式中，距离D5比元件绝缘层58的厚度TA大。另外，电容器15A(15B)的第二背面侧电极板56A(56B)与次级侧裸片焊盘70之间的距离D6比距离D3大。另外，距离D6与距离D5相等。
此外，绝缘基板90的厚度TS以及距离D5、D6可以分别任意改变。绝缘基板90的厚度TS例如可以为距离D2(D4)以下，也可以为距离D1(D3)以上。距离D5、D6可以为距离D1(D3)以下，也可以比元件绝缘层58的厚度TA小。
如图2所示，绝缘芯片50隔着绝缘基板90安装于次级侧裸片焊盘70，因此，次级侧裸片焊盘70与绝缘芯片50的基板57的z方向之间的距离，比次级侧裸片焊盘70与第二芯片40的第二基板43的z方向之间的距离大。另外，次级侧裸片焊盘70与绝缘芯片50的基板57的z方向之间的距离，比初级侧裸片焊盘60与第一芯片30的第一基板33的z方向之间的距离大。
(绝缘芯片及信号传递装置的制造方法)
对本实施方式的绝缘芯片50的制造方法的一例及信号传递装置10的制造方法的一例的概要进行说明。以后，对同时形成多个绝缘芯片50的工序情况进行说明。
绝缘芯片50的制造方法具有：晶圆准备工序、第一绝缘层及电容器形成工序、第二绝缘层形成工序、单片化工序。
在晶圆准备工序中，准备构成基板57的半导体晶圆。半导体晶圆例如由包含Si的材料形成。半导体晶圆具有能够形成多个绝缘芯片50的程度的大小。
在第一绝缘层及电容器形成工序中，在半导体晶圆上形成元件绝缘层。更详细而言，通过层叠多个由包含SiO2的材料形成的绝缘膜来形成元件绝缘层。该绝缘膜是构成绝缘膜58M(参照图5)的绝缘膜。元件绝缘层形成为例如遍及半导体晶圆的整个表面。该元件绝缘层是构成元件绝缘层58(参照图5)的绝缘层。
在此，在形成第一背面侧电极板54A(54B)及第二背面侧电极板56A(56B)的绝缘膜设置与第一背面侧电极板54A(54B)及第二背面侧电极板56A(56B)对应的开口部。并且，通过在开口部内埋入导电材料来形成第一背面侧电极板54A(54B)及第二背面侧电极板56A(56B)。作为导电材料，例如使用包含Al的材料。
接着，在元件绝缘层的表面形成第一表面侧电极板53A(53B)和第二表面侧电极板55A(55B)。第一表面侧电极板53A(53B)和第二表面侧电极板55A(55B)例如由包含Al的材料形成。此外，作为构成各电极板53A(53B)、54A(54B)、55A(55B)、56A(56B)的材料，可以使用W、Ti、Cu等其他导电材料。
在第二绝缘层形成工序中，首先，形成保护膜。保护膜是构成保护膜59A(参照图5)的绝缘膜，形成为遍及元件绝缘层的整个表面。保护膜例如由包含SiO2的材料形成。接着，形成钝化膜。钝化膜是构成钝化膜59B(参照图5)的氧化膜，形成为遍及保护膜的整个表面。钝化膜例如由包含SiN的材料形成。接着，在保护膜和钝化膜两者形成如下开口部：使得包含第一表面侧电极板53A(53B)的中心的一部分和第二表面侧电极板55A(55B)的电极焊盘部55AA(55BA)分别开口的开口部。由此，第一表面侧电极板53A(53B)中的从保护膜和钝化膜两者露出的部分构成第一电极焊盘51A(51B)，电极焊盘部55AA(55BA)构成第二电极焊盘52A(52B)。
此外，在形成保护膜及钝化膜时，可以使用掩模等形成如下开口部：使得包含第一表面侧电极板53A(53B)的中心的一部分和第二表面侧电极板55A(55B)的电极焊盘部55AA(55BA)分别露出的开口部。
在单片化工序中，将形成了元件绝缘层的半导体晶圆切断成绝缘芯片50的尺寸。由此，绝缘芯片50被单片化。经过以上工序，制造绝缘芯片50。
信号传递装置10的制造方法具有：框架准备工序、芯片安装工序、导线形成工序、树脂层形成工序、分离工序以及端子形成工序。
在框架准备工序中，准备构成初级侧引线、次级侧引线、初级侧裸片焊盘60以及次级侧裸片焊盘70(均参照图2)的框架。例如，通过对一张由包含Cu的材料构成的框架进行冲压加工或蚀刻，来形成初级侧引线、次级侧引线、初级侧裸片焊盘60以及次级侧裸片焊盘70。在本工序中，初级侧引线、次级侧引线、初级侧裸片焊盘60以及次级侧裸片焊盘70分别为与框架连接的状态。
在芯片安装工序中，通过裸片键合将第一芯片30安装于初级侧裸片焊盘60，将第二芯片40以及绝缘芯片50两者安装于次级侧裸片焊盘70。
具体而言，在初级侧裸片焊盘60上的搭载第一芯片30的部位涂布第一接合材料101，在次级侧裸片焊盘70上的搭载第二芯片40的部位涂布第二接合材料102。在此，第一接合材料101和第二接合材料102是导电性接合材料。接着，在第一接合材料101上载置第一芯片30，在第二接合材料102上载置第二芯片40。然后，使第一接合材料101和第二接合材料102固化。例如在两接合材料101、102使用焊膏时，通过冷却两接合材料101、102来使两接合材料101、102分别固化。接着，在次级侧裸片焊盘70上的搭载绝缘芯片50的部位涂布第三接合材料103。在此，第三接合材料103是绝缘性接合材料。接着，在第三接合材料103上载置绝缘基板90。然后，在绝缘基板90上涂布第四接合材料104。在此，第四接合材料104是绝缘性接合材料。接着，在第四接合材料104上载置绝缘芯片50。接着，使两接合材料103、104固化。例如在两接合材料103、104由包含环氧树脂的材料形成时，通过使固化剂与环氧树脂混合来使两接合材料103、104固化。
在导线形成工序中，形成连接各芯片30、40、50的导线W、连接第一芯片30与初级侧引线的多个导线W、连接第二芯片40与次级侧引线的多个导线W。这些导线W例如由导线键合装置形成。
在树脂层形成工序中，形成将各芯片30、40、50、各导线W以及各裸片焊盘60、70密封的树脂层。树脂层是构成密封树脂80的层，例如由黑色的环氧树脂形成。树脂层例如通过传递模塑或压缩模塑而形成。在此，初级侧引线的一部分和次级侧引线的一部分分别从树脂层突出。
在分离工序中，切断树脂层并且将初级侧引线、次级侧引线、初级侧裸片焊盘60以及次级侧裸片焊盘70从框架分离。在本工序中，例如使用切割刀片将树脂层和框架两者切断。在本工序中，将初级侧引线和次级侧引线以具有从树脂层突出的部分的方式从框架切断。
在端子形成工序中，通过弯曲加工将从树脂层突出的初级侧引线以及次级侧引线两者折弯成规定形状。经过以上工序，制造信号传递装置10。
(作用)
对本实施方式的作用进行说明。
图7示意性地表示比较例的绝缘芯片50X的平面构造的一部分，图8示意性地表示比较例的绝缘芯片50X的截面构造。图8示意性地表示第一电容器21AX及第二电容器22AX的截面构造。此外，比较例的绝缘芯片50X与本实施方式的绝缘芯片50相比，仅电容器结构不同，因此，对共同的构成要素标注同一符号，省略其说明。
如图7所示，绝缘芯片50X是对第一电容器21AX及第二电容器22AX进行单芯片化而成的封装构造。
如图8所示，第一电容器21AX具有第一正面侧电极板53AX和第一背面侧电极板54AX，第二电容器22AX具有第二正面侧电极板55AX和第二背面侧电极板56AX。
第一表面侧电极板53AX和第一背面侧电极板54AX在z方向上对置配置，第二表面侧电极板55AX和第二背面侧电极板56AX在z方向上对置配置。第一表面侧电极板53AX和第二表面侧电极板55AX在x方向上彼此隔离地排列，第一背面侧电极板54AX和第二背面侧电极板56AX在x方向上彼此隔离地排列。此外，第一背面侧电极板54AX和第二背面侧电极板56AX在元件绝缘层58内电连接。
如图7所示，从z方向观察的各电极板53AX、54AX、55AX、56AX的形状为矩形状。因此，在各电极板53AX、54AX、55AX、56AX的拐角部分容易产生电场集中。由于各电极板53AX、54AX、55AX、56AX的拐角部分的电场集中，各电容器21AX、22AX的绝缘耐压可能降低。
关于这一点，在本实施方式中，从z方向观察的第一表面侧电极板53A(53B)及第一背面侧电极板54A(54B)的形状为圆形。第二表面侧电极板55A(55B)及第二背面侧电极板56A(56B)是具有比第一表面侧电极板53A(53B)的直径及第一背面侧电极板54A(54B)的直径大的内径的圆环状。并且，第二表面侧电极板55A形成为包围第一表面侧电极板53A且设置成与第一表面侧电极板53A同心，第二背面侧电极板56A形成为包围第一背面侧电极板54A且设置成与第一背面侧电极板54A同心。这样，从z方向观察，在各电极板53A(53B)、54A(54B)、55A(55B)、56A(56B)没有形成产生电场集中那样的拐角部分。此外，第一表面侧电极板53A(53B)与第二表面侧电极板55A(55B)之间的距离G1固定，第一背面侧电极板54A(54B)与第二背面侧电极板56A(56B)之间的距离G2固定，因此，难以产生电场集中。因此，能够抑制绝缘芯片50的绝缘耐压的降低。
(效果)
根据本实施方式，能够得到以下的效果。
(1)绝缘芯片50具有：元件绝缘层58，其具备表面58s及背面58r；第一电容器21A(21B)及第二电容器22A(22B)，其形成于元件绝缘层58。第一电容器21A(21B)具有：第一表面侧电极板53A(53B)及第一背面侧电极板54A(54B)，其在元件绝缘层58的厚度方向即z方向上对置配置。第二电容器22A(22B)具有：第二表面侧电极板55A(55B)，其从z方向观察形成为包围第一表面侧电极板53A(53B)；第二背面侧电极板56A(56B)，其从z方向观察形成为包围第一背面侧电极板54A(54B)。第二表面侧电极板55A(55B)和第二背面侧电极板56A(56B)在z方向上对置。在元件绝缘层58内，第一背面侧电极板54A(54B)与第二背面侧电极板56A(56B)电连接。
通常，在具有一个电容器的绝缘芯片中，通过增大表面侧电极板与背面侧电极板的z方向之间的距离来实现绝缘芯片的耐压的提高。但是，随着表面侧电极板与背面侧电极板的z方向之间的距离变大，元件绝缘层的厚度也变厚。若增厚元件绝缘层的厚度，则在绝缘芯片的制造过程中半导体晶圆的翘曲变大，绝缘芯片的制造变得困难。
关于这一点，在本实施方式中，第一电容器21A(21B)及第二电容器22A(22B)串联连接，第二电容器22A(22B)相对于第一电容器21A(21B)配置在与z方向正交的方向上。因此，能够在不增厚元件绝缘层58的厚度TA的情况下，实现绝缘芯片50的绝缘耐压的提高。因此，能够兼顾绝缘芯片50的绝缘耐压的提高和容易制造绝缘芯片50。
此外，从z方向观察，第二表面侧电极板55A(55B)形成为包围第一表面侧电极板53A(53B)，从z方向观察，第二背面侧电极板56A(56B)形成为包围第一背面侧电极板54A(54B)，因此，与图7所示的比较例的绝缘芯片50X的结构相比，能够减小各表面侧电极板53A(53B)、55A(55B)及各背面侧电极板54A(54B)、56A(56B)的x方向上的形成空间。因此，能够实现绝缘芯片50的x方向上的小型化。
(2)从z方向观察的第一表面侧电极板53A(53B)的形状为圆形状。第二表面侧电极板55A(55B)是具有比第一表面侧电极板53A(53B)的直径大的内径的圆环状。第一表面侧电极板53A(53B)和第二表面侧电极板55A(55B)配置成同心。从z方向观察的第一背面侧电极板54A(54B)的形状为圆形状。第二背面侧电极板56A(56B)是具有比第一背面侧电极板54A(54B)的直径大的内径的圆环状。第一背面侧电极板54A(54B)和第二背面侧电极板56A(56B)配置成同心。
根据该结构，第一表面侧电极板53A(53B)与第二表面侧电极板55A(55B)之间的距离G1在第一表面侧电极板53A(53B)的周向上固定。另外，第一背面侧电极板54A(54B)与第二背面侧电极板56A(56B)之间的距离G2在第一背面侧电极板54A(54B)的周向上固定。由此，在第一表面侧电极板53A(53B)与第二表面侧电极板55A(55B)之间、以及第一背面侧电极板54A(54B)与第二背面侧电极板56A(56B)之间分别难以产生电场集中。因此，能够抑制第一电容器21A(21B)及第二电容器22A(22B)的绝缘耐压的下降。因此，能够抑制绝缘芯片50的绝缘耐压的降低。
(3)第一表面侧电极板53A(53B)与第二表面侧电极板55A(55B)的最短距离即距离G1为第一表面侧电极板53A(53B)与第一背面侧电极板54A(54B)之间的最短距离即距离D1以上。
根据该结构，第一表面侧电极板53A(53B)与第二表面侧电极板55A(55B)之间的绝缘耐压成为第一表面侧电极板53A(53B)与第一背面侧电极板54A(54B)之间的绝缘耐压以上，因此，能够抑制绝缘芯片50的绝缘耐压的降低。
(4)绝缘芯片50具有：表面保护层59，其覆盖元件绝缘层58的表面58s、第一表面侧电极板53A(53B)及第二表面侧电极板55A(55B)。表面保护层59使第一表面侧电极板53A(53B)的一部分露出。
根据该结构，能够将第一表面侧电极板53A(53B)中的从表面保护层59露出的露出面形成为第一电极焊盘51A(51B)。即，可以不与第一表面侧电极板53A(53B)分开地形成电极焊盘。例如，在z方向上在第一表面侧电极板53A(53B)的上方设置电极焊盘时，需要一个或多个绝缘膜58M介于第一表面侧电极板53A与电极焊盘之间。结果，元件绝缘层58的厚度TA变厚。关于这一点，在本实施方式中，由于是第一表面侧电极板53A(53B)兼作电极焊盘的结构，因此能够抑制元件绝缘层58的厚度TA变厚。另外，例如，在与z方向正交的方向上，在远离第一表面侧电极板53A(53B)的位置形成电极焊盘的结构时，形成第一表面侧电极板53A(53B)与电极焊盘之间的导电路径，因此，产生由该导电路径引起的电感。关于这一点，在本实施方式中，由于未形成上述导电路径，因此能够避免由该导电路径引起的电感产生。
(5)信号传递装置10具有：第一芯片30，其包含初级侧电路13；绝缘芯片50；第二芯片40，其包含次级侧电路14，该次级侧电路14构成为经由绝缘芯片50与初级侧电路13进行信号的接收。绝缘芯片50具有：元件绝缘层58，其具有表面58s及背面58r；第一电容器21A(21B)及第二电容器22A(22B)，其形成于元件绝缘层58。第一电容器21A(21B)具有：第一表面侧电极板53A(53B)及第一背面侧电极板54A(54B)，其在元件绝缘层58的厚度方向即z方向上对置配置。第二电容器22A(22B)具有：第二表面侧电极板55A(55B)，其从z方向观察形成为包围第一表面侧电极板53A(53B)；第二背面侧电极板56A(56B)，其从z方向观察形成为包围第一背面侧电极板54A(54B)。第二表面侧电极板55A(55B)和第二背面侧电极板56A(56B)在z方向上对置。在元件绝缘层58内，第一背面侧电极板54A(54B)与第二背面侧电极板56A(56B)电连接。
根据该结构，能够获得与上述(1)的效果一样的效果。这样，能够实现绝缘芯片50的绝缘耐压的提高，因此，能够实现信号传递装置10的绝缘耐压的提高。
(6)绝缘基板90介于绝缘芯片50与次级侧裸片焊盘70之间。
根据该结构，能够增大第一背面侧电极板54A(54B)及第二背面侧电极板56A(56B)与次级侧裸片焊盘70的z方向之间的距离D5、D6。因此，能够实现第一背面侧电极板54A(54B)及第二背面侧电极板56A(56B)与次级侧裸片焊盘70的绝缘耐压的提高。
(7)绝缘基板90通过第三接合材料103与次级侧裸片焊盘70接合。第三接合材料103使用绝缘性接合材料。
根据该结构，能够实现第一电容器21A(21B)及第二电容器22A(22B)与次级侧裸片焊盘70的绝缘耐压的提高。
(8)绝缘基板90由包含氧化铝的绝缘基板或包含玻璃的绝缘基板形成。
根据该结构，与由绝缘膜构成绝缘基板90的情况相比，能够容易地形成厚度厚的绝缘基板90。
[变更例]
上述实施方式能够如以下那样变更来实施。另外，上述实施方式以及以下的变更例可以在技术上不矛盾的范围内相互组合来实施。
·基板57的结构可以任意改变。在一例中，作为基板57，也可以使用SOI基板。
·可以从表面保护层59省略保护膜59A以及钝化膜59B中的一个。另外，也可以省略表面保护层59。
·第三接合材料103可以代替绝缘性接合材料而使用导电性接合材料。
·可以从信号传递装置10省略密封树脂80。
·各表面侧电极板53A、53B、55A、55B的厚度以及各背面侧电极板54A、54B、56A、56B的厚度可以分别任意变更。在一例中，各表面侧电极板53A、53B、55A、55B的厚度可以比各背面侧电极板54A、54B、56A、56B的厚度厚。
·第二表面侧电极板55A、55B和第二电极焊盘52A、52B可以个别地形成。即，绝缘芯片50可以具有与第二表面侧电极板55A、55B电连接的第二电极焊盘52A、52B。此时，从z方向观察，第二电极焊盘52A、52B形成在与第二表面侧电极板55A、55B隔离的位置。表面保护层59使第二电极焊盘52A、52B的表面露出。第二表面侧电极板55A、55B与第二电极焊盘52A、52B例如可以通过导线连接。另外，此时第二电极焊盘52A、52B可以由与第二表面侧电极板55A、55B不同的材料形成。
·在上述实施方式中，第一表面侧电极板53A、53B和第二表面侧电极板55A、55B两者形成于元件绝缘层58的表面58s，但不限于此。例如，第一表面侧电极板53A、53B可以埋入到元件绝缘层58。此时，在比第一表面侧电极板53A、53B靠上方的元件绝缘层58的表面58s，与第一表面侧电极板53A、53B分开地设置第一电极焊盘51A、51B。第一表面侧电极板53A与第一电极焊盘51A通过连接通孔连接。第一表面侧电极板53B与第一电极焊盘51B通过连接通孔连接。另外，例如第二表面侧电极板55A、55B可以埋入到元件绝缘层58。此时，在比第二表面侧电极板55A、55B靠上方的元件绝缘层58的表面58s，与第二表面侧电极板55A、55B分开地设置第二电极焊盘52A、52B。第二表面侧电极板55A和第二电极焊盘52A通过连接通孔连接。第二表面侧电极板55B和第二电极焊盘52B通过连接通孔连接。此时，第一电极焊盘51A、51B和第二电极焊盘52A、52B与第一表面侧电极板53A、53B和第二表面侧电极板55A、55B一样，由包含Al的材料形成。此外，构成第一电极焊盘51A、51B及第二电极焊盘52A、52B的材料可以任意改变。在一例中，第一电极焊盘51A、51B可以由与第一表面侧电极板53A、53B不同的材料形成。第二电极焊盘52A、52B可以由与第二表面侧电极板55A、55B不同的材料形成。
·在上述实施方式中，第一表面侧电极板53A的面积与第二表面侧电极板55A的面积彼此相等，第一背面侧电极板54A的面积与第二背面侧电极板56A的面积彼此相等，但不限于此。也可以是，第一表面侧电极板53A的面积比第二表面侧电极板55A的面积大，第一背面侧电极板54A的面积比第二背面侧电极板56A的面积大。即，第一电容器21A的电容可以比第二电容器22A的电容大。另外，也可以是，第二表面侧电极板55A的面积比第一表面侧电极板53A的面积大，第二背面侧电极板56A的面积比第一背面侧电极板54A的面积大。即，第二电容器22A的电容可以比第一电容器21A的电容大。此外，对于第一表面侧电极板53B、第一背面侧电极板54B、第二表面侧电极板55B以及第二背面侧电极板56B也可以一样地变更。
·绝缘芯片50可以代替次级侧裸片焊盘70，安装于初级侧裸片焊盘60。此时，在初级侧裸片焊盘60安装第一芯片30以及绝缘芯片50两者。绝缘芯片50向初级侧裸片焊盘60的安装构造与上述实施方式的绝缘芯片50向次级侧裸片焊盘70的安装构造相同。
·如图9所示，绝缘芯片50可以搭载于与初级侧裸片焊盘60以及次级侧裸片焊盘70不同的中间裸片焊盘110。中间裸片焊盘110相对于初级侧裸片焊盘60以及次级侧裸片焊盘70为电浮空状态。即，可以说绝缘芯片50安装于电浮空状态的安装框架(中间裸片焊盘110)。中间裸片焊盘110对应于“安装框架”和“第三安装框架”。
中间裸片焊盘110例如可以由与各裸片焊盘60、70相同的材料与各裸片焊盘60、70同时形成。此外，构成中间裸片焊盘110的材料可以任意改变，例如可以由与各裸片焊盘60、70不同的材料形成。在一例中，中间裸片焊盘110可以由氧化铝等陶瓷、玻璃这样的绝缘材料形成。另外，中间裸片焊盘110可以由树脂材料形成。
在图9所示的例子中，绝缘基板90通过第三接合材料103与中间裸片焊盘110接合。绝缘芯片50通过第四接合材料104与绝缘基板90接合。
中间裸片焊盘110为电浮空状态，因此，绝缘芯片50与中间裸片焊盘110可以导通。因此，第三接合材料103和第四接合材料104可以是导电性接合材料。另外，也可以使用半导体基板来代替介于中间裸片焊盘110与绝缘芯片50之间的绝缘基板90。另外，可以省略绝缘基板90。即，绝缘芯片50可以通过第三接合材料103与中间裸片焊盘110接合。此时，第三接合材料103可以是导电性接合材料，也可以是绝缘性接合材料。
(电容器的平面形状的变更例)
·电容器15A、15B的第二表面侧电极板55A、55B的从z方向观察的形状可以任意改变。在一例中，如图10所示，从z方向观察的第二表面侧电极板55A、55B的形状可以是形成了开口部55AD、55BD的开放的圆环状。
开口部55AD、55BD形成于相对于第一电极焊盘51A、51B而与第二电极焊盘52A、52B相反的一侧。在此，“相对于第一电极焊盘51A、51B而与第二电极焊盘52A、52B相反的一侧”是指：在通过第一电极焊盘51A(51B)及第二电极焊盘52A(52B)两者的直线上，相对于第一电极焊盘51A(51B)而与第二电极焊盘52A(52B)相反的一侧。在图示的例子中，第二表面侧电极板55A、55B的开口部55AD、55BD形成于第二表面侧电极板55A、55B中的比第一电极焊盘51A、51B靠近第一芯片30(参照图2)的部分。
与第一电极焊盘51A、51B连接的导线W与第一芯片30(参照图2)连接，因此，向相对于第一电极焊盘51A、51B与第二电极焊盘52A、52B相反的一侧引出。并且，开口部55AD、55BD形成于相对于第一电极焊盘51A、51B与第二电极焊盘52A、52B相反的一侧，因此，从z方向观察，可以说开口部55AD、55BD设置在与连接于第一电极焊盘51A、51B的导线W重叠的位置。换言之，从z方向观察，第二表面侧电极板55A、55B设置于与连接于第一电极焊盘51A、51B的导线W不同的位置。
在图示的例子中，从z方向观察，第二表面侧电极板55A、55B中的划分开口部55AD、55BD的前端部55AE、55BE具有成为凸状的弯曲面。
根据这样的结构，从z方向观察在与第二表面侧电极板55A(55B)重叠的位置未配置与第一表面侧电极板53A(53B)连接的导线W，因此，能够降低电位差大的导线W与第二表面侧电极板55A(55B)短路的可能性。此外，第二表面侧电极板55A(55B)的前端部55AE(55BE)具有弯曲面，因此，能够抑制该前端部55AE(55BE)中的电场集中的产生。
此外，第二表面侧电极板55A、55B的前端部55AE、55BE的形状可以任意改变。在一例中，前端部55AE、55BE的前端面可以是平坦面。另外，可以将第二背面侧电极板56A、56B的从z方向观察的形状形成为与第二表面侧电极板55A、55B匹配地开放的圆环状。
·电容器15A、15B的第一表面侧电极板53A、53B和第一背面侧电极板54A、54B的从z方向观察的形状不限于圆形，可以任意改变。另外，电容器15A、15B的第二表面侧电极板55A、55B及第二背面侧电极板56A、56B的从z方向观察的形状不限于圆环状，可以任意改变。在一例中，如图11所示，从z方向观察的第一表面侧电极板53A、53B的形状也可以是矩形状。在图示的例子中，成为第一表面侧电极板53A、53B各自的四角的拐角部分形成为倒角后的弯曲状。
另外，从z方向观察的第二表面侧电极板55A、55B的形状可以是矩形框状。在图示的例子中，成为第二表面侧电极板55A、55B各自的四角的拐角部分形成为倒角后的弯曲状。
此外，从z方向观察的第一表面侧电极板53A、53B的形状可以是五边形以上的多边形。同样地，从z方向观察的第一背面侧电极板54A、54B的形状可以是五边形以上的多边形。另外，从z方向观察的第二表面侧电极板55A、55B的形状可以是为五边形以上的多边形的框状。同样地，从z方向观察的第二背面侧电极板56A、56B的形状可以是为五边形以上的多边形的框状。
·在图11的变更例中，从z方向观察的第一表面侧电极板53A、53B的形状可以是圆形状。此时，从z方向观察的第一背面侧电极板54A、54B的形状为圆形状。
·在图11的变更例中，从z方向观察的第二表面侧电极板55A、55B的形状可以是闭合的圆环状。此时，从z方向观察的第二背面侧电极板56A、56B的形状是闭合的圆环状。此外，从z方向观察的第二表面侧电极板55A、55B的形状可以是形成了开口部55AD的开放的圆环状。
(电容器的结构的变更例)
·电容器15A、15B是第一电容器21A、21B与第二电容器22A、22B相互串联连接的双重绝缘构造，但不限于此。例如图12及图13所示，电容器15A可以是第一电容器21A、第二电容器22A及第三电容器140相互串联连接的结构。
第一电容器21A的结构与上述实施方式一样。第二电容器22A的结构相对于上述实施方式，第二表面侧电极板55A的结构不同。在图示的例子中，第二表面侧电极板55A不具有上述实施方式的电极焊盘部55AA及连接部55AB。因此，如图12所示，从z方向观察的第二表面侧电极板55A的形状是闭合的圆环状。
如图12及图13所示，第三电容器140具有第三表面侧电极板141及第三背面侧电极板142。第三表面侧电极板141和第三背面侧电极板142例如由与各电极板53A、54A、55A、56A相同的材料形成。
第三表面侧电极板141具有比第二表面侧电极板55A的直径大的内径。在图示的例子中，从z方向观察的第三表面侧电极板141的形状是闭合的圆环状。
从z方向观察，第三表面侧电极板141形成为包围第二表面侧电极板55A。第三表面侧电极板141设置成其中心与第一表面侧电极板53A的中心一致。换言之，第三表面侧电极板141配置成与第一表面侧电极板53A同心。即，第三表面侧电极板141与第一表面侧电极板53A及第二表面侧电极板55A两者形成为同心圆状。此外，虽未图示，但第三表面侧电极板141在z方向上设置于与第一表面侧电极板53A及第二表面侧电极板55A两者对齐的位置。
在此，从z方向观察的第三表面侧电极板141的面积可以比从z方向观察的第二表面侧电极板55A的面积大。此外，从z方向观察的第三表面侧电极板141的面积可以任意改变。在一例中，从z方向观察的第三表面侧电极板141的面积可以比从z方向观察的第二表面侧电极板55A的面积小。
另外，在一例中，从z方向观察的第三表面侧电极板141的面积可以与从z方向观察的第二表面侧电极板55A的面积相等。在此，如果从z方向观察的第三表面侧电极板141的面积与从z方向观察的第二表面侧电极板55A之差例如在从z方向观察的第二表面侧电极板55A的10％以内，则可以说从z方向观察的第三表面侧电极板141的面积与从z方向观察的第二表面侧电极板55A的面积相等。
第三表面侧电极板141通过连接布线143而与第二表面侧电极板55A电连接。连接布线143设置于相对于第二表面侧电极板55A与第二电极焊盘52A相反的一侧。此外，连接布线143可以在第二表面侧电极板55A的周向上任意变更。
如图13所示，第三背面侧电极板142具有比第二背面侧电极板56A的直径大的内径。在图示的例子中，从z方向观察的第三背面侧电极板142的形状是闭合的圆环状。
从z方向观察，第三背面侧电极板142形成为包围第二背面侧电极板56A。第三背面侧电极板142设置成其中心与第一背面侧电极板54A的中心一致。换言之，第三背面侧电极板142配置成与第一背面侧电极板54A同心。即，第三背面侧电极板142与第一背面侧电极板54A和第二背面侧电极板56A两者形成为同心圆状。此外，虽未图示，但第三背面侧电极板142在z方向上设置于与第一背面侧电极板54A及第二背面侧电极板56A两者对齐的位置。
在此，从z方向观察的第三背面侧电极板142的面积可以比从z方向观察的第二背面侧电极板56A的面积大。此外，从z方向观察的第三背面侧电极板142的面积可以任意改变。在一例中，从z方向观察的第三背面侧电极板142的面积可以比从z方向观察的第二背面侧电极板56A的面积小。
另外，在一例中，从z方向观察的第三背面侧电极板142的面积可以与从z方向观察的第二背面侧电极板56A的面积相等。在此，如果从z方向观察的第三背面侧电极板142的面积与从z方向观察的第二背面侧电极板56A之差例如在从z方向观察的第二背面侧电极板56A的10％以内，则可以说从z方向观察的第三背面侧电极板142的面积与从z方向观察的第二背面侧电极板56A的面积相等。
在图示的例子中，第三背面侧电极板142的面积与第三表面侧电极板141的面积相等。在此，如果第三背面侧电极板142的面积与第三表面侧电极板141的面积之差例如在第三表面侧电极板141的面积的10％以内，则可以说第三背面侧电极板142的面积与第三表面侧电极板141的面积相等。
第三背面侧电极板142通过连接布线144而与第二电极焊盘52A电连接。连接布线144具有与第三背面侧电极板142连接的布线部144A和将布线部144A与第二电极焊盘52A连接的连接通孔144B。
布线部144A与第三背面侧电极板142连接。从z方向观察，布线部144A从第三背面侧电极板142延伸至形成第二电极焊盘52A的位置。在图示的例子中，布线部144A与第三背面侧电极板142一体地形成。
连接通孔144B设置成在元件绝缘层58(参照图5)内将第二电极焊盘52A与布线部144A连接。与第二电极焊盘52A电连接的第三电容器140与次级侧电路14(参照图1)电连接。
根据这样的结构，成为基于相互串联连接的3个电容器的绝缘构造，因此，与基于相互串联连接的2个电容器的绝缘构造相比，能够实现绝缘芯片50的绝缘耐压的提高。另一方面，如果绝缘芯片50的绝缘耐压相同，则能够减小表面侧电极板与背面侧电极板的z方向之间的距离，因此，能够使元件绝缘层58的厚度TA变薄。
(绝缘芯片的靠近芯片背面的构造的变更例)
·可以将绝缘芯片50的靠近芯片背面50r的构造例如图14及图15所示的第一例及第二例那样变更。此外，在图14和图15中，第一电极焊盘51A、51B、第二电极焊盘52A、52B、各电极板53A、53B、54A、54B、55A、55B、56A、56B、元件绝缘层58、保护膜59A和钝化膜59B的构造与上述实施方式一样。另外，在图14以及图15所示的变更例中，在绝缘芯片50与次级侧裸片焊盘70之间未设置绝缘基板90以及第四接合材料104(均参照图5)。即，绝缘芯片50通过第三接合材料103与次级侧裸片焊盘70直接接合。
(第一例的绝缘芯片50)
如图14所示，绝缘芯片50具有设置于基板57的基板背面57r的背面绝缘层120。背面绝缘层120由具有电绝缘性的材料形成。在一例中，背面绝缘层120例如由包含SiO的层形成。背面绝缘层120例如通过将主链具有Si-O-Si的热固性有机硅氧烷聚合物溶液涂布于基板背面57r而形成。此外，背面绝缘层120例如可以由包含树脂的层形成。树脂的一例为环氧树脂、酚醛树脂及聚酰亚胺树脂。在第一例中，背面绝缘层120形成为遍及基板背面57r的整个面。背面绝缘层120具有在z方向上彼此朝向相反侧的表面120s及背面120r。背面绝缘层120的表面120s与基板背面57r相接。背面绝缘层120的背面120r构成绝缘芯片50的芯片背面50r。
如图14所示，绝缘芯片50通过第三接合材料103与次级侧裸片焊盘70接合。即，在第一例中，绝缘基板90介于绝缘芯片50与次级侧裸片焊盘70之间。第三接合材料103将背面绝缘层120的背面120r(芯片背面50r)与次级侧裸片焊盘70接合。第三接合材料103与上述实施方式一样，使用绝缘性接合材料。
背面绝缘层120的厚度TR比绝缘膜58M的厚度TB厚，比元件绝缘层58的厚度TA薄。背面绝缘层120的厚度TR比保护膜59A的厚度TC厚，比钝化膜59B的厚度TD厚。背面绝缘层120的厚度TR比第一背面侧电极板54A与元件绝缘层58的背面58r的z方向之间的距离D2厚。背面绝缘层120的厚度TR比第二背面侧电极板56A与元件绝缘层58的背面58r的z方向之间的距离D4厚。背面绝缘层120的厚度TR比第三接合材料103的厚度TE厚。在一例中，背面绝缘层120的厚度TR为5μm以上且100μm以下。第三接合材料103的厚度TE在比背面绝缘层120的厚度TR薄的前提下小于10μm(数μm左右)。
在此，背面绝缘层120的厚度TR可以通过背面绝缘层120的表面120s与背面120r的z方向之间的距离来定义。绝缘膜58M的厚度TB可以通过绝缘膜58M的表面与背面的z方向之间的距离来定义。在该变更例中，绝缘膜58M由第一绝缘膜58A和第二绝缘膜58B构成，绝缘膜58M的厚度TB可以通过绝缘膜58M中的第一绝缘膜58A的背面与第二绝缘膜58B的表面的z方向之间的距离来定义。保护膜59A的厚度TC可以通过保护膜59A的表面与背面的z方向之间的距离来定义。保护膜59A的表面是与钝化膜59B相接的面，保护膜59A的背面是与元件绝缘层58相接的面。钝化膜59B的厚度TD可以通过钝化膜59B的表面与背面的z方向之间的距离来定义。钝化膜59B的表面是构成绝缘芯片50的芯片表面50s的面，钝化膜59B的背面是与保护膜59A相接的面。
根据该结构，与不具有背面绝缘层120的绝缘芯片通过第三接合材料103与次级侧裸片焊盘70接合的结构相比，能够增大次级侧裸片焊盘70与电容器15A的z方向之间的距离D5、D6。因此，能够实现绝缘芯片50与次级侧裸片焊盘70之间的绝缘耐压的提高，因此，能够实现信号传递装置10的绝缘耐压的提高。
另外，为了增厚第三接合材料103的厚度TE，需要增大第三接合材料103的体积。但是，由于涂布于次级侧裸片焊盘70的第三接合材料103润湿扩展，因此若想要增厚第三接合材料103的厚度TE，则从z方向观察的第三接合材料103的面积变大，可能从次级侧裸片焊盘70伸出。另外，因第三接合材料103润湿扩展，使得增厚第三接合材料103的厚度TE存在极限。
关于这一点，根据第一例的结构，背面绝缘层120的厚度容易比第三接合材料103厚，因此，能够容易地使背面绝缘层120的厚度TR比第三接合材料103的厚度TE厚。因此，容易增大电容器15A与次级侧裸片焊盘70的z方向之间的距离D5、D6。
另外，在背面绝缘层120包含树脂时，与背面绝缘层120例如由氧化膜形成的情况相比，能够容易地增厚背面绝缘层120的厚度TR。
另外，背面绝缘层120的厚度TR比第一背面侧电极板54A与元件绝缘层58的背面58r的z方向之间的距离D2以及第二背面侧电极板56A与背面58r的z方向之间的距离D4都大。因此，能够在不增大距离D3、D4的情况下增大电容器15A与次级侧裸片焊盘70的z方向之间的距离D5、D6。
此外，背面绝缘层120的厚度TR可以任意改变。在一例中，背面绝缘层120的厚度TR可以为元件绝缘层58的厚度TA以上。另外，背面绝缘层120的厚度TR可以为第三接合材料103的厚度TE以下，也可以为距离D2、D4以下。
(第二例的绝缘芯片50)
如图15所示，绝缘芯片50具有设置于基板57的基板背面57r的背面绝缘层130。背面绝缘层130具有氧化膜131和绝缘层132。另外，背面绝缘层130具有彼此朝向相反侧的表面130s和背面130r。表面130s与基板背面57r相接。背面130r构成绝缘芯片50的芯片背面50r。
氧化膜131设置于基板57的基板背面57r。氧化膜131例如由包含SiO2的材料形成。氧化膜131设置成遍及基板背面57r的整个面。
绝缘层132设置于相对于氧化膜131与基板57相反的一侧。可以通过将主链具有Si-O-Si的热固性有机硅氧烷聚合物溶液涂布于氧化膜131而形成绝缘层132。由此，绝缘层132由包含SiO的层形成。绝缘层132形成为遍及氧化膜131中的朝向与基板57相接的表面的相反侧的背面整体。这样，氧化膜131介于基板57与绝缘层132的z方向之间。因此，氧化膜131构成背面绝缘层130的表面130s。绝缘层132是构成背面绝缘层130的背面130r的层，可以说是构成绝缘芯片50的芯片背面50r的层。
此外，绝缘层132可以由包含树脂的材料形成。此时，绝缘层132可以说是树脂层。绝缘层132(树脂层)例如可以由包含环氧树脂、酚醛树脂以及聚酰亚胺树脂中的某一个的材料形成。
背面绝缘层130的厚度TRA为氧化膜131的厚度TF和绝缘层132的厚度TG的合计厚度。背面绝缘层130的厚度TRA比第三接合材料103的厚度TE厚。更详细而言，绝缘层132的厚度TG比氧化膜131的厚度TF厚。氧化膜131的厚度TF比第三接合材料103的厚度TE薄。绝缘层132的厚度TG与第三接合材料103的厚度TE相等。因此，氧化膜131的厚度TF与绝缘层132的厚度TG的合计厚度(背面绝缘层130的厚度TRA)比第三接合材料103的厚度TE厚。
在此，氧化膜131的厚度TF可以通过氧化膜131中的与基板57的基板背面57r相接的面(表面)和与绝缘层132相接的面(背面)的z方向之间的距离来定义。绝缘层132的厚度TG可以通过绝缘层132中的与氧化膜131接触的面(表面)和在z方向上朝向该面的相反侧的面(背面)的z方向之间的距离来定义。绝缘层132的背面构成背面绝缘层130的背面130r(绝缘芯片50的芯片背面50r)。
背面绝缘层130的厚度TRA比保护膜59A的厚度TC厚，比钝化膜59B的厚度TD厚。背面绝缘层130的厚度TRA比绝缘膜58M的厚度TB厚，比元件绝缘层58的厚度TA薄。背面绝缘层130的厚度TRA比第一背面侧电极板54A与元件绝缘层58的背面58r的z方向之间的距离D2厚。另外，背面绝缘层130的厚度TRA比第二背面侧电极板56A与元件绝缘层58的背面58r的z方向之间的距离D4厚。
氧化膜131的厚度TF比距离D2、D4薄。氧化膜131的厚度TF可以与绝缘膜58M的厚度TB相等。
绝缘层132的厚度TG比保护膜59A的厚度TC厚。另外，绝缘层132的厚度TG为钝化膜59B的厚度TD以上。氧化膜131的厚度TF可以为保护膜59A的厚度TC以上。此外，氧化膜131的厚度TF以及绝缘层132的厚度TG可以分别任意改变。
根据这样的结构，与不具有背面绝缘层130的绝缘芯片通过第三接合材料103与次级侧裸片焊盘70接合的结构相比，能够增大次级侧裸片焊盘70与电容器15A的z方向之间的距离D5、D6。因此，能够实现绝缘芯片50与次级侧裸片焊盘70之间的绝缘耐压的提高，因此，能够实现信号传递装置10的绝缘耐压的提高。
另外，容易比氧化膜131厚的绝缘层132的厚度TG比氧化膜131的厚度TF厚，因此，能够增大次级侧裸片焊盘70与电容器15A的z方向之间的距离D5、D6。
另外，难以增厚的氧化膜131的厚度TF比第三接合材料103的厚度TE薄，由此，能够容易地形成包含氧化膜131以及绝缘层132的背面绝缘层130。
·在图14及图15所示的绝缘芯片50的变更例中，绝缘基板90可以介于绝缘芯片50与次级侧裸片焊盘70之间。此时，经由绝缘基板90的绝缘芯片50向次级侧裸片焊盘70的安装构造与上述实施方式一样。
(元件绝缘层的结构的变更例)
·构成元件绝缘层58的各绝缘膜58M的结构可以任意改变。在一例中，如图14和图15所示，各绝缘膜58M具有第一绝缘膜58A和形成在第一绝缘膜58A上的第二绝缘膜58B。此时，各电极板53A、53B、54A、54B、55A、55B、56A、56B可以由包含Cu的材料形成。
第一绝缘膜58A例如是蚀刻阻挡膜，由包含SiN(氮化硅)、SiC、SiCN(氮添加碳化硅)等的材料形成。另外，第一绝缘膜58A例如具有Cu的防扩散功能。即，第一绝缘膜58A可以说是Cu的防扩散膜。另外，第一绝缘膜58A例如具有抑制翘曲的功能。更详细而言，第一绝缘膜58A构成为向与第二绝缘膜58B翘曲的方向相反的方向翘曲。在图14以及图15所示的变更例中，第一绝缘膜58A由包含SiN的材料形成。第二绝缘膜58B例如是层间绝缘膜，是由包含SiO2的材料形成的氧化膜。如图14及图15所示，第二绝缘膜58B的厚度比第一绝缘膜58A的厚度厚。第一绝缘膜58A的厚度可以为50nm以上且1000nm以下。第二绝缘膜58B的厚度也可以为500nm以上且5000nm以下。在一例中，第一绝缘膜58A的厚度例如为300nm左右，第二绝缘膜58B的厚度例如为2000nm左右。
·绝缘芯片50可以代替多个绝缘膜58M而具有由1层或多层构成的树脂层作为元件绝缘层58的结构。作为该树脂层，可以使用包含聚酰亚胺树脂、酚醛树脂和环氧树脂中的某一个的材料。
(绝缘芯片的应用的变更例)
·绝缘芯片50可以应用于上述实施方式的信号传递装置10以外。
在一例中，绝缘芯片50可以应用于初级侧电路模块。初级侧电路模块具有：第一芯片30、绝缘芯片50、将这些芯片30、50密封的密封树脂。另外，初级侧电路模块具有：搭载了第一芯片30以及绝缘芯片50两者的初级侧裸片焊盘60。第一芯片30通过第一接合材料101与初级侧裸片焊盘60接合，绝缘芯片50通过第三接合材料103与初级侧裸片焊盘60接合。
此外，初级侧电路模块可以具有与初级侧裸片焊盘60分开设置的中间裸片焊盘。中间裸片焊盘通过第三接合材料103与绝缘芯片50接合。初级侧裸片焊盘60通过第一接合材料101与第一芯片30接合。
在另一例中，绝缘芯片50可以应用于次级侧电路模块。次级侧电路模块具有：第二芯片40、绝缘芯片50、将这些芯片40、50密封的密封树脂。另外，次级侧电路模块具有搭载了第二芯片40以及绝缘芯片50两者的次级侧裸片焊盘70。第二芯片40通过第二接合材料102与次级侧裸片焊盘70接合，绝缘芯片50通过第三接合材料103与次级侧裸片焊盘70接合。
此外，次级侧电路模块可以具有与次级侧裸片焊盘70分开设置的中间裸片焊盘。中间裸片焊盘通过第三接合材料103与绝缘芯片50接合。次级侧裸片焊盘70通过第二接合材料102与第二芯片40接合。
(信号传递装置的结构的变更例)
·信号传递装置10的结构可以任意改变。
在一例中，信号传递装置10可以具有上述初级侧电路模块和第二芯片40。此时，也可以是第二芯片40搭载于次级侧裸片焊盘70，次级侧裸片焊盘70和第二芯片40两者由被密封树脂密封的模块构成。此时，第二芯片40中包含的次级侧电路14(参照图1)对应于“信号传递电路”，第二芯片40对应于“电路芯片”。并且，信号传递装置10对应于“绝缘模块”。
在另一例中，信号传递装置10可以具有上述次级侧电路模块和第一芯片30。此时，也可以是第一芯片30搭载于初级侧裸片焊盘60，初级侧裸片焊盘60以及第一芯片30两者由被密封树脂密封的模块构成。此时，第一芯片30中包含的初级侧电路13(参照图1)对应于“信号传递电路”，第一芯片30对应于“电路芯片”。并且，信号传递装置10对应于“绝缘模块”。
·信号传递装置10中的信号的传递方向可以任意改变。在一例中，信号传递装置10可以构成为经由电容器15从次级侧电路14向初级侧电路13传递信号。更详细而言，当来自经由次级侧端子12与次级侧电路14电连接的驱动电路的信号(例如反馈信号)被输入到次级侧端子12时，从次级侧电路14经由电容器15向初级侧电路13传递信号。并且，向经由初级侧端子11与初级侧电路13电连接的控制装置输出初级侧电路13的信号。另外，信号传递装置10可以构成为在初级侧电路13与次级侧电路14之间双向地传递信号。总之，信号传递装置10可以包含初级侧电路13和次级侧电路14，所述次级侧电路14构成为经由电容器15进行与初级侧电路13的信号的发送和接收中的至少一个。
在本公开中使用的“在～上”这样的用语包含“在～上”和“在～的上方”的含义，除非上下文清楚地表明。因此，“第一构件形成在第二构件上”这样的表现，在某实施方式中可以是第一构件与第二构件接触而直接配置在第二构件上，但在其他实施方式中可以是第一构件与第二构件不接触地配置在第二构件的上方。即，“在～上”这样的用语不排除在第一构件与第二构件之间形成其他构件的构造。
在本公开中使用的z方向不需要一定是铅垂方向，也不需要与铅垂方向完全一致。因此，本公开的各种构造不限定于本说明书中说明的z方向的“上”以及“下”是铅垂方向的“上”以及“下”。例如，x方向也可以是铅垂方向，或者y方向也可以是铅垂方向。
本公开中的表述“A及B中的至少一个”应理解为是指“仅A、或仅B、或A和B两者”。
[附记]
以下记载能够从上述实施方式以及变更例掌握的技术思想。此外，为了不意图限定而辅助理解，对于附记中记载的结构，用括号表示实施方式中的对应的符号。符号是为了辅助理解而作为例子表示的，各附近所记载的构成要素不应限定于符号所示的构成要素。
(附记1)
一种绝缘芯片(50)，具有：
元件绝缘层(58)，其具有表面(58s)及背面(58r)；以及
第一电容器(21A、21B)及第二电容器(22A、22B)，其形成于所述元件绝缘层(58)，
所述第一电容器(21A、21B)具有：第一表面侧电极板(53A、53B)及第一背面侧电极板(54A、54B)，其在所述元件绝缘层(58)的厚度方向(z方向)对置配置，
所述第二电容器(22A、22B)具有：第二表面侧电极板(55A、55B)，其从所述元件绝缘层(58)的厚度方向(z方向)观察形成为包围所述第一表面侧电极板(53A、53B)；第二背面侧电极板(56A、56B)，其从所述元件绝缘层(58)的厚度方向(z方向)观察形成为包围所述第一背面侧电极板(54A、54B)，所述第二表面侧电极板(55A、55B)与所述第二背面侧电极板(56A、56B)在所述元件绝缘层(58)的厚度方向(z方向)对置，
在所述元件绝缘层(58)内，所述第一背面侧电极板(54A、54B)与所述第二背面侧电极板(56A、56B)电连接。
(附记2)
根据附记1所述的绝缘芯片，其中，
从所述元件绝缘层(58)的厚度方向(z方向)观察的所述第一表面侧电极板(53A、53B)和所述第一背面侧电极板(54A、54B)两者的形状为圆形状。
(附记3)
根据附记2所述的绝缘芯片，其中，
所述第二表面侧电极板(55A、55B)为具有比所述第一表面侧电极板(53A、53B)的直径大的内径的圆环状，
所述第一表面侧电极板(53A、53B)和所述第二表面侧电极板(55A、55B)配置成同心，
所述第二背面侧电极板(56A、56B)为具有比所述第一背面侧电极板(54A、54B)的直径大的内径的圆环状，
所述第一背面侧电极板(54A、54B)和所述第二背面侧电极板(56A、56B)配置成同心。
(附记4)
根据附记3所述的绝缘芯片，其中，
从所述元件绝缘层(58)的厚度方向(z方向)观察的所述第二表面侧电极板(55A、55B)和所述第二背面侧电极板(56A、56B)两者的形状为闭合的圆环状。
(附记5)
根据附记3所述的绝缘芯片，其中，
从所述元件绝缘层(58)的厚度方向(z方向)观察，所述第二表面侧电极板(55A、55B)为形成了开口部(55AD、55BD)的开放的圆环状。
(附记6)
根据附记5所述的绝缘芯片，其中，
从所述元件绝缘层(58)的厚度方向(z方向)观察，所述第二表面侧电极板(55A、55B)中的划分所述开口部(55AD、55BD)的前端部(55AE、55BE)弯曲成凸状。
(附记7)
根据附记1～6中任一项所述的绝缘芯片，其中，
从所述元件绝缘层(58)的厚度方向(z方向)观察，所述第一表面侧电极板(53A、53B)的面积与所述第二表面侧电极板(55A、55B)的面积彼此相等，
从所述元件绝缘层(58)的厚度方向(z方向)观察，所述第一背面侧电极板(54A、54B)的面积与所述第二背面侧电极板(56A、56B)的面积彼此相等。
(附记8)
根据附记1～6中任一项所述的绝缘芯片，其中，
从所述元件绝缘层(58)的厚度方向(z方向)观察，所述第一表面侧电极板(53A、53B)的面积比所述第二表面侧电极板(55A、55B)的面积大，
从所述元件绝缘层(58)的厚度方向(z方向)观察，所述第一背面侧电极板(53A、53B)的面积比所述第二背面侧电极板(55A、55B)的面积大。
(附记9)
根据附记1～6中任一项所述的绝缘芯片，其中，
从所述元件绝缘层(58)的厚度方向(z方向)观察，所述第二表面侧电极板(55A、55B)的面积比所述第一表面侧电极板(53A、53B)的面积大，
从所述元件绝缘层(58)的厚度方向(z方向)观察，所述第二背面侧电极板(56A、56B)的面积比所述第二背面侧电极板(54A、54B)的面积大。
(附记10)
根据附记1～9中任一项所述的绝缘芯片，其中，
所述第一表面侧电极板(53A、53B)与所述第二表面侧电极板(55A、55B)之间的最短距离(G1)为所述第一表面侧电极板(53A、53B)与所述第一背面侧电极板(54A、54B)之间的最短距离(D1)以上。
(附记11)
根据附记1～10中任一项所述的绝缘芯片，其中，
所述绝缘芯片具有：表面保护层(59)，其覆盖所述元件绝缘层(58)的表面(58s)和所述第二表面侧电极板(55A、55B)，
所述表面保护层(59)在使所述第一表面侧电极板(53A、53B)的一部分表面露出的状态下覆盖所述第一表面侧电极板(53A、53B)。
(附记12)
根据附记11所述的绝缘芯片，其中，
所述第二电容器(22A、22B)具有与所述第二表面侧电极板(55A、55B)一体形成的区域(55AA、55BA)，
从所述元件绝缘层(58)的厚度方向(z方向)观察，该区域(55AA、55BA)形成在与所述第二表面侧电极板(55A、55B)不同的位置，该区域(55AA、55BA)不被所述表面保护层(59)覆盖而露出。
(附记13)
根据附记11所述的绝缘芯片，其中，
所述绝缘芯片具有：电极焊盘(52A、52B)，其与所述第二表面侧电极板电连接，并从所述表面保护层(59)露出，
从所述元件绝缘层(58)的厚度方向(z方向)观察，所述电极焊盘(52A、52B)形成在与所述第二表面侧电极板(55A、55B)隔离的位置。
(附记14)
根据附记1～13中任一项所述的绝缘芯片，其中，
所述绝缘芯片具有：基板(57)，其设置于所述元件绝缘层(58)的所述背面(58r)，
所述元件绝缘层(58)也设置于所述第一背面侧电极板(54A、54B)以及所述第二背面侧电极板(56A、56B)与所述基板(57)之间。
(附记15)
一种信号传递装置(10)，具有：
第一芯片(30)，其包含第一电路(13)；
绝缘芯片(50)；以及
第二芯片(40)，其包含第二电路(14)，该第二电路(14)构成为经由所述绝缘芯片(50)与所述第一电路(13)进行信号的发送和接收中的至少一个，
所述绝缘芯片(50)具有：
元件绝缘层(58)，其具有表面(58s)及背面(58r)；以及
第一电容器(21A、21B)及第二电容器(22A、22B)，其形成于所述元件绝缘层(58)，
所述第一电容器(21A、21B)具有：第一表面侧电极板(53A、53B)及第一背面侧电极板(54A、54B)，其在所述元件绝缘层(58)的厚度方向(z方向)对置配置，
所述第二电容器(22A、22B)具有：第二表面侧电极板(55A、55B)，其从所述元件绝缘层(58)的厚度方向(z方向)观察形成为包围所述第一表面侧电极板(53A、53B)；第二背面侧电极板(56A、56B)，其从所述元件绝缘层(58)的厚度方向(z方向)观察形成为包围所述第一背面侧电极板(54A、54B)，所述第二表面侧电极板(55A、55B)与所述第二背面侧电极板(56A、56B)在所述元件绝缘层(58)的厚度方向(z方向)对置，
在所述元件绝缘层(58)内，所述第一背面侧电极板(54A、54B)与所述第二背面侧电极板(56A、56B)电连接。
(附记16)
根据附记15所述的信号传递装置，其中，
所述信号传递装置具有：
第一安装框架(60)，其安装所述第一芯片(30)；以及
第二安装框架(70)，其安装所述第二芯片(40)，
所述绝缘芯片(50)经由绝缘构件(90)安装于所述第一安装框架(60)或所述第二安装框架(70)。
(附记17)
根据附记15所述的信号传递装置，其中，
所述信号传递装置具有：
第一安装框架(60)，其安装所述第一芯片(30)；
第二安装框架(70)，其安装所述第二芯片(40)；以及
第三安装框架(110)，其安装所述绝缘芯片(50)，
所述第三安装框架(110)相对于所述第一安装框架(60)及所述第二安装框架(70)两者为电浮空状态。
(附记18)
根据附记15～17中任一项所述的信号传递装置，其中，
所述信号传递装置(10)构成为经由所述第一电容器(21A、21B)及所述第二电容器(22A、22B)从所述第一电路朝向所述第二电路传递所述信号，
所述第一电容器及所述第二电容器两者包含第一信号用电容器(21A、22A)及第二信号用电容器(21B、22B)，
经由所述第一电容器(21A、21B)及所述第二电容器(22A、22B)传递的所述信号包含第一信号及第二信号，
经由所述第一信号用电容器(21A、22A)从所述第一电路(13)向所述第二电路(14)传递所述第一信号，
经由所述第二信号用电容器(21B、22B)从所述第一电路(13)向所述第二电路(14)传递所述第二信号。
(附记19)
根据附记16所述的信号传递装置，其中，
所述绝缘构件(90)通过第一绝缘性接合材料(103)与所述第一安装框架(60)及所述第二安装框架(70)中的安装所述绝缘芯片(50)的安装框架(70)接合，
所述绝缘芯片(50)通过第二绝缘性接合材料(104)与所述绝缘构件(90)接合。
(附记20)
根据附记14所述的绝缘芯片，其中，
所述基板(57)具有：朝向所述元件绝缘层(58)侧的基板表面(57s)、与所述基板表面(57s)相反侧的基板背面(57r)，
在所述基板背面(57r)设置有背面绝缘层(120、130)。
(附记21)
根据附记20所述的绝缘芯片，其中，
所述背面绝缘层(120、130)包含树脂。
(附记22)
根据附记20所述的绝缘芯片，其中，
所述背面绝缘层(130)包含：设置在所述基板背面(57r)的氧化膜(131)、设置在相对于所述氧化膜(131)与所述基板(57)相反侧的绝缘层(132)。
(附记23)
根据附记22所述的绝缘芯片，其中，
所述绝缘层(132)的厚度(TG)比所述氧化膜(131)的厚度(TF)厚。
(附记24)
一种绝缘模块，具有：
附记1～14、20～23中任一项所述的绝缘芯片(50)；以及
电路芯片(30/40)，其包含与所述绝缘芯片(50)电连接的信号传递电路(13/14)。
以上说明仅为示例。本领域技术人员应当认识到，除为了说明本公开的技术目的而列举的构成要素和方法(制造工艺)以外，还可以想到更多的组合和置换。应当理解本公开包含在包含权利要求书和附记的本公开范围内的所有替代、变形和变更。
符号说明
10…信号传递装置
10A…信号传递电路
11…初级侧端子
12…次级侧端子
13…初级侧电路
14…次级侧电路
15、15A、15B…电容器
16A、16B…初级侧信号线
17A、17B…次级侧信号线
18A、18B…连接信号线
21A、21B…第一电容器
22A、22B…第二电容器
23A、23B…第一电极
24A、24B…第二电极
25A、25B…第一电极
26A、26B…第二电极
30…第一芯片
30s…芯片表面
30r…芯片背面
31…第一电极焊盘
32…第二电极焊盘
33…第一基板
34…布线层
40…第二芯片
40s…芯片表面
40r…芯片背面
41…第一电极焊盘
42…第二电极焊盘
43…第二基板
44…布线层
50…绝缘芯片
50s…绝缘芯片表面
50r…绝缘芯片背面
51、51A、51B…第一电极焊盘
52、52A、52B…第二电极焊盘
53A、53B…第一表面侧电极板
54A、54B…第一背面侧电极板
55A、55B…第二表面侧电极板
55AA、55BA…电极焊盘部
55AB、55BB…连接部
55AD、55BD…开口部
55AE、55BE…前端部
56A、56B…第二表面侧电极板
56AB、56BB…连接布线
57…基板
57s…基板表面
57r…基板背面
58…元件绝缘层
58s…表面
58r…背面
58A…第一绝缘膜
58B…第二绝缘膜
59…表面保护层
59A…保护膜
59B…钝化膜
60…初级侧裸片焊盘
70…次级侧裸片焊盘
80…密封树脂
90…绝缘基板
90s…表面
90r…背面
101…第一接合材料
102…第二接合材料
103…第三接合材料
104…第四接合材料
110…中间裸片焊盘
120…背面绝缘层
120s…表面
120r…背面
130…背面绝缘层
130s…表面
130r…背面
131…氧化膜
132…绝缘层
140…第三电容器
141…第三表面侧电极板
142…第三背面侧电极板
143…连接布线
144…连接布线
144A…布线部
144B…连接通孔
W…导线
G1…第一表面侧电极板与第二表面侧电极板之间的距离
G2…第一背面侧电极板与第二背面侧电极板之间的距离
D1…第一表面侧电极板与第一背面侧电极板之间的距离
D2…第一背面侧电极板与元件绝缘层的背面之间的距离
D3…第二表面侧电极板与第二背面侧电极板之间的距离
D4…第二背面侧电极板与元件绝缘层的背面之间的距离
D5…第一背面侧电极板与次级侧裸片焊盘之间的距离
D6…第二背面侧电极板与次级侧裸片焊盘之间的距离
TA…元件绝缘层的厚度
TB…绝缘膜的厚度
TC…保护膜的厚度
TD…钝化膜的厚度
TE…第三接合材料的厚度
TF…氧化膜的厚度
TG…绝缘层的厚度
TR、TRA…背面绝缘层的厚度
TS…绝缘基板的厚度。

Claims (18)

1.一种绝缘芯片，具有：
元件绝缘层，其具有表面及背面；以及
第一电容器及第二电容器，其形成于所述元件绝缘层，
所述第一电容器具有：第一表面侧电极板及第一背面侧电极板，其在所述元件绝缘层的厚度方向对置配置，
所述第二电容器具有：第二表面侧电极板，其从所述元件绝缘层的厚度方向观察形成为包围所述第一表面侧电极板；第二背面侧电极板，其从所述元件绝缘层的厚度方向观察形成为包围所述第一背面侧电极板，所述第二表面侧电极板与所述第二背面侧电极板在所述元件绝缘层的厚度方向对置，
在所述元件绝缘层内，所述第一背面侧电极板与所述第二背面侧电极板电连接。
2.根据权利要求1所述的绝缘芯片，其中，
从所述元件绝缘层的厚度方向观察的所述第一表面侧电极板和所述第一背面侧电极板两者的形状为圆形状。
3.根据权利要求2所述的绝缘芯片，其中，
所述第二表面侧电极板为具有比所述第一表面侧电极板的直径大的内径的圆环状，
所述第一表面侧电极板和所述第二表面侧电极板配置成同心，
所述第二背面侧电极板为具有比所述第一背面侧电极板的直径大的内径的圆环状，
所述第一背面侧电极板和所述第二背面侧电极板配置成同心。
4.根据权利要求3所述的绝缘芯片，其中，
从所述元件绝缘层的厚度方向观察的所述第二表面侧电极板和所述第二背面侧电极板两者的形状为闭合的圆环状。
5.根据权利要求3所述的绝缘芯片，其中，
从所述元件绝缘层的厚度方向观察，所述第二表面侧电极板为形成了开口部的开放的圆环状。
6.根据权利要求5所述的绝缘芯片，其中，
从所述元件绝缘层的厚度方向观察，所述第二表面侧电极板中的划分所述开口部的前端部弯曲成凸状。
7.根据权利要求1～6中任一项所述的绝缘芯片，其中，
从所述元件绝缘层的厚度方向观察，所述第一表面侧电极板的面积与所述第二表面侧电极板的面积彼此相等，
从所述元件绝缘层的厚度方向观察，所述第一背面侧电极板的面积与所述第二背面侧电极板的面积彼此相等。
8.根据权利要求1～6中任一项所述的绝缘芯片，其中，
从所述元件绝缘层的厚度方向观察，所述第一表面侧电极板的面积比所述第二表面侧电极板的面积大，
从所述元件绝缘层的厚度方向观察，所述第一背面侧电极板的面积比所述第二背面侧电极板的面积大。
9.根据权利要求1～6中任一项所述的绝缘芯片，其中，
从所述元件绝缘层的厚度方向观察，所述第二表面侧电极板的面积比所述第一表面侧电极板的面积大，
从所述元件绝缘层的厚度方向观察，所述第二背面侧电极板的面积比所述第一背面侧电极板的面积大。
10.根据权利要求1～9中任一项所述的绝缘芯片，其中，
所述第一表面侧电极板与所述第二表面侧电极板之间的最短距离为所述第一表面侧电极板与所述第一背面侧电极板之间的最短距离以上。
11.根据权利要求1～10中任一项所述的绝缘芯片，其中，
所述绝缘芯片具有：表面保护层，其覆盖所述元件绝缘层的表面和所述第二表面侧电极板，
所述表面保护层在使所述第一表面侧电极板的一部分表面露出的状态下覆盖所述第一表面侧电极板。
12.根据权利要求11所述的绝缘芯片，其中，
所述第二电容器具有与所述第二表面侧电极板一体形成的区域，
从所述元件绝缘层的厚度方向观察，该区域形成在与所述第二表面侧电极板不同的位置，该区域不被所述表面保护层覆盖而露出。
13.根据权利要求11所述的绝缘芯片，其中，
所述绝缘芯片具有：电极焊盘，其与所述第二表面侧电极板电连接，并从所述表面保护层露出，
从所述元件绝缘层的厚度方向观察，所述电极焊盘形成在与所述第二表面侧电极板隔离的位置。
14.根据权利要求1～13中任一项所述的绝缘芯片，其中，
所述绝缘芯片具有：基板，其设置于所述元件绝缘层的所述背面，
所述元件绝缘层也设置于所述第一背面侧电极板以及所述第二背面侧电极板与所述基板之间。
15.一种信号传递装置，具有：
第一芯片，其包含第一电路；
绝缘芯片；以及
第二芯片，其包含第二电路，该第二电路构成为经由所述绝缘芯片与所述第一电路进行信号的发送和接收中的至少一个，
所述绝缘芯片具有：
元件绝缘层，其具有表面及背面；以及
第一电容器及第二电容器，其形成于所述元件绝缘层，
所述第一电容器具有：第一表面侧电极板及第一背面侧电极板，其在所述元件绝缘层的厚度方向对置配置，
所述第二电容器具有：第二表面侧电极板，其从所述元件绝缘层的厚度方向观察形成为包围所述第一表面侧电极板；第二背面侧电极板，其从所述元件绝缘层的厚度方向观察形成为包围所述第一背面侧电极板，所述第二表面侧电极板与所述第二背面侧电极板在所述元件绝缘层的厚度方向对置，
在所述元件绝缘层内，所述第一背面侧电极板与所述第二背面侧电极板电连接。
16.根据权利要求15所述的信号传递装置，其中，
所述信号传递装置具有：
第一安装框架，其安装所述第一芯片；以及
第二安装框架，其安装所述第二芯片，
所述绝缘芯片经由绝缘构件安装于所述第一安装框架或所述第二安装框架。
17.根据权利要求15所述的信号传递装置，其中，
所述信号传递装置具有：
第一安装框架，其安装所述第一芯片；
第二安装框架，其安装所述第二芯片；以及
第三安装框架，其安装所述绝缘芯片，
所述第三安装框架相对于所述第一安装框架及所述第二安装框架两者为电浮空状态。
18.根据权利要求15～17中任一项所述的信号传递装置，其中，
所述信号传递装置构成为经由所述第一电容器及所述第二电容器从所述第一电路向所述第二电路传递所述信号，
所述第一电容器及所述第二电容器两者包含第一信号用电容器及第二信号用电容器，
经由所述第一电容器及所述第二电容器传递的所述信号包含第一信号及第二信号，
经由所述第一信号用电容器从所述第一电路向所述第二电路传递所述第一信号，
经由所述第二信号用电容器从所述第一电路向所述第二电路传递所述第二信号。
CN202280078999.4A 2021-12-01 2022-11-28 绝缘芯片及信号传递装置 Pending CN118339655A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021195484 2021-12-01
JP2021-195484 2021-12-01
PCT/JP2022/043766 WO2023100808A1 (ja) 2021-12-01 2022-11-28 絶縁チップおよび信号伝達装置

Publications (1)

Publication Number Publication Date
CN118339655A true CN118339655A (zh) 2024-07-12

Family

ID=86612207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280078999.4A Pending CN118339655A (zh) 2021-12-01 2022-11-28 绝缘芯片及信号传递装置

Country Status (5)

Country Link
US (1) US20240313043A1 (zh)
JP (1) JPWO2023100808A1 (zh)
CN (1) CN118339655A (zh)
DE (1) DE112022005675T5 (zh)
WO (1) WO2023100808A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3992442B2 (ja) * 2001-02-05 2007-10-17 株式会社日立製作所 インタフェース装置及びインターフェースシステム
JP3839267B2 (ja) * 2001-03-08 2006-11-01 株式会社ルネサステクノロジ 半導体装置及びそれを用いた通信端末装置
US8330251B2 (en) * 2006-06-26 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure for reducing mismatch effects
JP6591637B2 (ja) 2013-11-13 2019-10-16 ローム株式会社 半導体装置および半導体モジュール
JP6395304B2 (ja) * 2013-11-13 2018-09-26 ローム株式会社 半導体装置および半導体モジュール
JP7023814B2 (ja) * 2018-08-29 2022-02-22 株式会社東芝 アイソレータ及び通信システム

Also Published As

Publication number Publication date
WO2023100808A1 (ja) 2023-06-08
JPWO2023100808A1 (zh) 2023-06-08
US20240313043A1 (en) 2024-09-19
DE112022005675T5 (de) 2024-09-19

Similar Documents

Publication Publication Date Title
US10115684B2 (en) Semiconductor device
US20230395454A1 (en) Insulation module and gate driver
JP2025029152A (ja) 露出したクリップを備える電子デバイスフリップチップパッケージ
CN114005812A (zh) 一种扇出型封装结构及其构造方法
US20240186310A1 (en) Signal transmission device and insulation chip
WO2022210551A1 (ja) アイソレータ、絶縁モジュールおよびゲートドライバ
US20240022246A1 (en) Isolation transformer, isolation module, and gate driver
CN118339655A (zh) 绝缘芯片及信号传递装置
CN118355497A (zh) 绝缘芯片及信号传递装置
CN117981081A (zh) 信号传输装置和绝缘芯片
US20240332259A1 (en) Insulation chip and signal transmission device
JP2025030874A (ja) 絶縁チップおよび信号伝達装置
US20240332171A1 (en) Insulation chip and signal transmission device
CN118901137A (zh) 绝缘芯片及信号传递装置
US20240331932A1 (en) Insulation chip and signal transmission device
US20240420884A1 (en) Insulated chip and signal transmitting device
CN117242571A (zh) 信号传递装置及绝缘模块
US20250014799A1 (en) Insulating chip and signal transmission device
US20250070103A1 (en) Semiconductor device
US20250072012A1 (en) Semiconductor device
JP2024173373A (ja) 信号伝達装置
WO2024070312A1 (ja) 半導体装置および半導体モジュール
WO2024171760A1 (ja) 絶縁チップおよび絶縁チップの製造方法
JP2025021948A (ja) 絶縁チップおよび半導体装置
JP2024080049A (ja) 半導体装置および半導体モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination