[go: up one dir, main page]

CN118248628A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN118248628A
CN118248628A CN202410678265.0A CN202410678265A CN118248628A CN 118248628 A CN118248628 A CN 118248628A CN 202410678265 A CN202410678265 A CN 202410678265A CN 118248628 A CN118248628 A CN 118248628A
Authority
CN
China
Prior art keywords
dielectric
layer
forming
conductive structure
initial conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202410678265.0A
Other languages
English (en)
Other versions
CN118248628B (zh
Inventor
周鲁豪
吴永玉
陶然
王江红
陆佳倩
王青青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Chuangxin Integrated Circuit Co ltd
Original Assignee
Zhejiang Chuangxin Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Chuangxin Integrated Circuit Co ltd filed Critical Zhejiang Chuangxin Integrated Circuit Co ltd
Priority to CN202410678265.0A priority Critical patent/CN118248628B/zh
Publication of CN118248628A publication Critical patent/CN118248628A/zh
Application granted granted Critical
Publication of CN118248628B publication Critical patent/CN118248628B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构的形成方法，包括：提供衬底；在所述衬底表面形成介质结构，所述介质结构包括介质层；在所述介质结构内形成开口；在所述开口内和所述介质结构表面形成金属材料层；采用第一机械化学研磨工艺平坦化所述金属材料层，直到暴露出所述介质结构表面，以所述金属材料层形成初始导电结构，所述初始导电结构表面具有蝶形缺陷，所述蝶形缺陷使所述初始导电结构表面中心相对边缘凹陷；采用刻蚀工艺刻蚀所述介质结构表面，使所述初始导电结构表面边缘凸出于所述介质结构表面；在所述刻蚀工艺之后，采用第二机械化学研磨工艺平坦化所述初始导电结构和所述介质结构，以所述初始导电结构形成导电结构，利于提高形成的导电结构的表面平整度，减少因蝶形缺陷而导致电路失效的异常概率，提高产品良率。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
在大规模集成电路制造工艺中，化学机械研磨（chemical mechanicalpolishing，缩写为CMP）是一种化学和机械作用相结合的平坦化过程，是芯片表面全局平坦化的主要手段。蝶形缺陷（dishing defect）是化学机械研磨工艺中常见的一种缺陷，主要是由于在抛光过程中金属线与介质层不同的抛光速率导致。
随着半导体制造技术的发展，晶圆集成度不断提高，特征尺寸也越来越小，对缺陷尺寸的要求也越来越苛刻。
然而，现有的化学机械研磨工艺形成的半导体结构中，蝶形缺陷的尺寸较大，无法满足生产要求。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，以提高形成的半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底表面形成介质结构，所述介质结构包括介质层；在所述介质结构内形成开口；在所述开口内和所述介质结构表面形成金属材料层；采用第一机械化学研磨工艺平坦化所述金属材料层，直到暴露出所述介质结构表面，以所述金属材料层形成初始导电结构，所述初始导电结构表面具有蝶形缺陷，所述蝶形缺陷使所述初始导电结构表面中心相对边缘凹陷；采用刻蚀工艺刻蚀所述介质结构表面，使所述初始导电结构表面边缘凸出于所述介质结构表面；在所述刻蚀工艺之后，采用第二机械化学研磨工艺平坦化所述初始导电结构和所述介质结构，以所述初始导电结构形成导电结构。
可选的，所述刻蚀工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或两者的结合。
可选的，所述刻蚀工艺对所述介质结构和所述初始导电结构的刻蚀选择比范围为15至30。
可选的，在形成所述金属材料层之前，还包括：在所述开口和所述介质结构表面形成阻挡材料层；在所述第二机械化学研磨工艺之后，还以所述阻挡材料层形成阻挡层。
可选的，所述阻挡材料层的厚度与所述金属材料层的厚度的比值范围为10至50。
可选的，所述刻蚀工艺对所述介质结构和所述阻挡材料层的刻蚀选择比范围为15至30。
可选的，所述蝶形缺陷具有第一深度；所述刻蚀工艺对所述介质结构的减薄量为第一厚度；所述第一深度与所述第一厚度的比值范围为0.5至1。
可选的，所述介质结构还包括保护层，所述保护层位于所述介质层表面，所述保护层的材料与所述介质层的材料不同；所述开口位于所述介质层和所述保护层内。
可选的，所述导电结构的形成方法还包括：采用第二机械化学研磨工艺平坦化所述初始导电结构和所述保护层，直到暴露出所述介质层表面。
可选的，所述保护层的材料包括介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
可选的，所述介质层的材料包括介电材料，且所述介电材料的介电常数小于3.9。
可选的，所述第二机械化学研磨工艺对所述初始导电结构具有第一研磨速率，对所述介质结构具有第二研磨速率，所述第一研磨速率和所述第二研磨速率的比值范围为2至8。
可选的，所述衬底内具有器件结构，所述开口暴露出所述器件结构。
可选的，所述介质结构还包括刻蚀停止层，所述刻蚀停止层位于所述介质层和所述衬底之间，且所述刻蚀停止层的材料与所述介质层的材料不同；所述开口还位于所述刻蚀停止层内。
可选的，所述开口包括沟槽和位于所述沟槽底部的通孔，所述沟槽位于所述介质层内，所述通孔位于所述介质层和所述刻蚀停止层内，所述沟槽在所述衬底表面具有第一投影，所述通孔在所述衬底表面具有第二投影，所述第二投影位于所述第一投影范围内。
现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，采用刻蚀工艺刻蚀所述介质结构表面，使所述初始导电结构表面边缘凸出于所述介质结构表面，由于凸出部分在所述第二机械化学研磨工艺会优先被研磨去除，从而使所述初始导电结构表面边缘相对所述初始导电结构表面中心具有较大研磨速率，利于提高形成的导电结构的表面平整度，减少因蝶形缺陷而导致电路失效的异常概率，提高产品良率。
附图说明
图1至图4是一种半导体结构形成过程的剖面示意图；
图5至图10是本发明实施例的半导体结构的形成方法各步骤的结构示意图。
具体实施方式
需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
如背景技术所述，现有的化学机械研磨工艺有待进一步改善。现结合一种半导体结构的形成过程进行说明分析。
图1至图4是一种半导体结构形成过程的剖面示意图。
请参考图1，提供衬底，所述衬底包括基底（图中未示出）、位于所述基底上的介质结构，所述介质结构包括刻蚀停止层101、位于所述刻蚀停止层101上的介质层102、以及位于所述介质层102上的氧化层103。
请参考图2，刻蚀所述介质结构，在所述介质结构内形成沟槽104和位于所述沟槽104底部的通孔105。
请参考图3，在所述氧化层103表面、所述沟槽104和所述通孔105内形成阻挡材料层106和位于所述阻挡材料层106表面的金属材料层107。
请参考图4，采用机械化学研磨工艺，平坦化所述阻挡材料层106和所述金属材料层107，直到暴露出所述介质层102表面，在所述沟槽104和所述通孔105内形成导电结构107。
上述半导体结构的形成方法中，所述金属材料层107的材料为铜，在所述机械化学研磨工艺过程中，为了使所述氧化层103表面上的铜被完全抛光，会有铜过抛过程，在此过程由于铜抛光速率过快，而阻挡材料层106和氧化层103材料的抛光速率慢，容易造成局部过抛，产生碟形缺陷A（如图4所示），影响后续互连工艺，影响器件性能和良率，甚至可能使器件产生断线从而造成电路失效，产生灾难性的后果。
为了解决上述问题，本发明提供的一种半导体结构的形成方法中，采用刻蚀工艺刻蚀所述介质结构表面，使所述初始导电结构表面边缘凸出于所述介质结构表面，由于凸出部分在所述第二机械化学研磨工艺会优先被研磨去除，从而使所述初始导电结构表面边缘相对所述初始导电结构表面中心具有较大研磨速率，利于提高形成的导电结构的表面平整度，减少因蝶形缺陷而导致电路失效的异常概率，提高产品良率。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图10是本发明实施例的半导体结构的形成方法各步骤的结构示意图。
请参考图5，提供衬底（图中未示出）；在所述衬底表面形成介质结构201，所述介质结构201包括介质层201a。
本实施例中，所述介质结构201还包括刻蚀停止层201b，所述刻蚀停止层201b位于所述介质层201a和所述衬底之间，且所述刻蚀停止层201b的材料与所述介质层201a的材料不同。在另一实施例中，所述介质结构可以不包括所述刻蚀停止层。
所述刻蚀停止层201b的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。本实施例中，所述刻蚀停止层201b的材料为氮化硅。
本实施例中，所述介质结构201还包括保护层201c，所述保护层201c位于所述介质层201表面，所述保护层201c的材料与所述介质层201a的材料不同。在另一实施例中，所述介质结构可以不包括所述保护层。
所述保护层201c用于保护所述介质层201a，减少在后续的刻蚀工艺中的刻蚀损伤，同时，还用于阻挡杂质向所述介质层201a内的扩散，提高所述介质层201a的性能。
所述保护层201c的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。本实施例中，所述保护层201c的材料为氧化硅。
所述介质层201a的材料包括介电材料，且所述介电材料的介电常数小于3.9。
本实施例中，所述介质层201a的材料为碳硅氧氢化物（SiCOH）。SiCOH材料具有较低的介电常数，其介电常数值约为3.0。
所述衬底内具有器件结构（图中未示出），所述器件结构包括晶体管、二极管、三极管、电容、电感或导电结构等。本实施例中，所述器件结构为导电结构。
本实施例中，所述衬底的材料包括硅。
在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅（SOI）或者绝缘体上锗（GOI）。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
请参考图6，在所述介质结构201内形成开口202。
所述开口202暴露出所述衬底表面。具体的，所述开口202暴露出所述器件结构。
所述开口202的形成工艺包括干法刻蚀工艺。
本实施例中，所述开口202位于所述介质层201a和所述保护层201c内，还位于所述刻蚀停止层201b内。
本实施例中，所述开口202包括沟槽（图中未示出）和位于所述沟槽底部的通孔（图中未示出），所述沟槽位于所述介质层201a内，所述通孔位于所述介质层201a和所述刻蚀停止层201b内，所述沟槽在所述衬底表面具有第一投影，所述通孔在所述衬底表面具有第二投影，所述第二投影位于所述第一投影范围内。
具体的，所述沟槽还位于所述保护层201c内。
请参考图7，在所述开口202内和所述介质结构201表面形成金属材料层203。
所述金属材料层203的材料包括铜、铝、银或铂中的一者或多者的结合。本实施例中，所述金属材料层203的材料为铜。
本实施例中，在形成所述金属材料层203之前，还在所述开口202内和所述介质结构201表面形成阻挡材料层204。
所述阻挡材料层204的材料包括氮化钛或氮化坦。本实施例中，所述阻挡材料层204的材料为氮化钛。所述阻挡材料层204起到粘附和阻挡作用。
本实施例中，所述阻挡材料层204的厚度与所述金属材料层203的厚度的比值范围为10至50。所述厚度指在所述介质结构201表面的沉积的材料膜的厚度。
请参考图8，采用第一机械化学研磨工艺平坦化所述金属材料层203（如图7所示），直到暴露出所述介质结构201表面，以所述金属材料层203形成初始导电结构205，所述初始导电结构205表面具有蝶形缺陷D，所述蝶形缺陷D使所述初始导电结构205表面中心相对边缘凹陷。
本实施例中，所述蝶形缺陷具有第一深度h1。
本实施例中，所述第一机械化学研磨工艺还用于去除所述介质结构201表面的所述阻挡材料层204。
请参考图9，采用刻蚀工艺刻蚀所述介质结构201表面，使所述初始导电结构205表面边缘凸出于所述介质结构201表面（如虚线处所示）。
所述刻蚀工艺对所述介质结构201的减薄量为第一厚度h2。具体的，所述刻蚀工艺对所述保护层201c的减薄量为第一厚度h2。
可以根据所述第一深度h1来调整所述第一厚度h2的大小，以获得较为平整的导电结构。
本实施例中，所述第一深度h1与所述第一厚度h2的比值范围为0.5至1。
所述刻蚀工艺对所述介质结构201和所述初始导电结构205的刻蚀选择比范围为15至30。具体的，所述刻蚀工艺对所述保护层201c和所述初始导电结构205的刻蚀选择比范围为15至30。
所述刻蚀工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或两者的结合。本实施例中，所述刻蚀工艺为干法刻蚀工艺。
本实施例中，所述干法刻蚀工艺的工艺参数包括：刻蚀气体包括CF4、CHF3、C4F8中的一种或多种组合，刻蚀功率范围为400W至800W，气压范围为50mTorr至100mTorr，气体流量范围为10sccm至200sccm。
在刻蚀所述介质结构201表面之后，还使部分所述阻挡材料层204凸出于所述介质结构201表面。
本实施例中，所述刻蚀工艺对所述介质结构201和所述阻挡材料层204的刻蚀选择比范围为15至30。
请参考图10，在所述刻蚀工艺之后，采用第二机械化学研磨工艺平坦化所述初始导电结构205和所述介质结构201，以所述初始导电结构205（如图9所示）形成导电结构206。
在此，所述初始导电结构205表面边缘凸出于所述介质结构201表面，由于凸出部分在所述第二机械化学研磨工艺会优先被研磨去除，从而使所述初始导电结构205表面边缘相对所述初始导电结构205表面中心具有较大研磨速率，利于提高形成的导电结构206的表面平整度，减少因蝶形缺陷而导致电路失效的异常概率，提高产品良率。
进一步的，所述阻挡材料层204凸出于所述介质结构201表面的部分也在所述第二机械化学研磨工艺中优先被研磨去除。
本实施例中，具体的，采用第二机械化学研磨工艺平坦化所述初始导电结构205和所述保护层201c，直到暴露出所述介质层201a表面。
本实施例中，所述第二机械化学研磨工艺对所述初始导电结构205具有第一研磨速率，对所述介质结构201具有第二研磨速率，所述第一研磨速率和所述第二研磨速率的比值范围为2至8。
具体的，所述第二机械化学研磨工艺对所述初始导电结构205具有第一研磨速率，对所述保护层201c具有第二研磨速率，所述第一研磨速率和所述第二研磨速率的比值范围为2至8。
在所述第二机械化学研磨工艺之后，还以所述阻挡材料层204（如图9所示）形成阻挡层207。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底表面形成介质结构，所述介质结构包括介质层；
在所述介质结构内形成开口；
在所述开口内和所述介质结构表面形成金属材料层；
采用第一机械化学研磨工艺平坦化所述金属材料层，直到暴露出所述介质结构表面，以所述金属材料层形成初始导电结构，所述初始导电结构表面具有蝶形缺陷，所述蝶形缺陷使所述初始导电结构表面中心相对边缘凹陷；
采用刻蚀工艺刻蚀所述介质结构表面，使所述初始导电结构表面边缘凸出于所述介质结构表面；
在所述刻蚀工艺之后，采用第二机械化学研磨工艺平坦化所述初始导电结构和所述介质结构，以所述初始导电结构形成导电结构。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述刻蚀工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或两者的结合。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述刻蚀工艺对所述介质结构和所述初始导电结构的刻蚀选择比范围为15至30。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，在形成所述金属材料层之前，还包括：在所述开口和所述介质结构表面形成阻挡材料层；在所述第二机械化学研磨工艺之后，还以所述阻挡材料层形成阻挡层。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述阻挡材料层的厚度与所述金属材料层的厚度的比值范围为10至50。
6.如权利要求4所述的半导体结构的形成方法，其特征在于，所述刻蚀工艺对所述介质结构和所述阻挡材料层的刻蚀选择比范围为15至30。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述蝶形缺陷具有第一深度；所述刻蚀工艺对所述介质结构的减薄量为第一厚度；所述第一深度与所述第一厚度的比值范围为0.5至1。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质结构还包括保护层，所述保护层位于所述介质层表面，所述保护层的材料与所述介质层的材料不同；所述开口位于所述介质层和所述保护层内。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述导电结构的形成方法还包括：采用第二机械化学研磨工艺平坦化所述初始导电结构和所述保护层，直到暴露出所述介质层表面。
10.如权利要求8所述的半导体结构的形成方法，其特征在于，所述保护层的材料包括介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
11.如权利要求8所述的半导体结构的形成方法，其特征在于，所述介质层的材料包括介电材料，且所述介电材料的介电常数小于3.9。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二机械化学研磨工艺对所述初始导电结构具有第一研磨速率，对所述介质结构具有第二研磨速率，所述第一研磨速率和所述第二研磨速率的比值范围为2至8。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底内具有器件结构，所述开口暴露出所述器件结构。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质结构还包括刻蚀停止层，所述刻蚀停止层位于所述介质层和所述衬底之间，且所述刻蚀停止层的材料与所述介质层的材料不同；所述开口还位于所述刻蚀停止层内。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述开口包括沟槽和位于所述沟槽底部的通孔，所述沟槽位于所述介质层内，所述通孔位于所述介质层和所述刻蚀停止层内，所述沟槽在所述衬底表面具有第一投影，所述通孔在所述衬底表面具有第二投影，所述第二投影位于所述第一投影范围内。
CN202410678265.0A 2024-05-29 2024-05-29 半导体结构的形成方法 Active CN118248628B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410678265.0A CN118248628B (zh) 2024-05-29 2024-05-29 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410678265.0A CN118248628B (zh) 2024-05-29 2024-05-29 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN118248628A true CN118248628A (zh) 2024-06-25
CN118248628B CN118248628B (zh) 2025-04-29

Family

ID=91564144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410678265.0A Active CN118248628B (zh) 2024-05-29 2024-05-29 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN118248628B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447401A (zh) * 2002-03-27 2003-10-08 株式会社日立制作所 半导体装置的制造方法
US20040009668A1 (en) * 2001-08-28 2004-01-15 Catabay Wilbur G. Process for planarizing upper surface of damascene wiring structure for integrated circuit structures
TW589701B (en) * 2001-03-02 2004-06-01 Taiwan Semiconductor Mfg Chemical mechanical polishing method for shallow trench isolation manufacturing process
US6943113B1 (en) * 2000-05-11 2005-09-13 Infineon Technologies Ag Metal chemical polishing process for minimizing dishing during semiconductor wafer fabrication
US20080194093A1 (en) * 2006-09-26 2008-08-14 Hynix Semiconductor Inc. Method for fabricating a nonvolatile memory device
JP2008196047A (ja) * 2006-09-04 2008-08-28 Ebara Corp 電解研磨用電解液及び電解研磨方法
CN102693935A (zh) * 2011-03-22 2012-09-26 中芯国际集成电路制造(上海)有限公司 互连结构的制造方法
CN103377911A (zh) * 2012-04-16 2013-10-30 中国科学院微电子研究所 提高化学机械平坦化工艺均匀性的方法
CN108573862A (zh) * 2017-03-07 2018-09-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109637927A (zh) * 2018-12-12 2019-04-16 上海华力集成电路制造有限公司 金属栅的制造方法
CN112447516A (zh) * 2019-08-30 2021-03-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114446788A (zh) * 2020-10-30 2022-05-06 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN114695098A (zh) * 2022-02-28 2022-07-01 上海华力集成电路制造有限公司 第零层层间膜的制造方法
CN116759305A (zh) * 2023-07-28 2023-09-15 上海华力集成电路制造有限公司 金属栅极的制造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943113B1 (en) * 2000-05-11 2005-09-13 Infineon Technologies Ag Metal chemical polishing process for minimizing dishing during semiconductor wafer fabrication
TW589701B (en) * 2001-03-02 2004-06-01 Taiwan Semiconductor Mfg Chemical mechanical polishing method for shallow trench isolation manufacturing process
US20040009668A1 (en) * 2001-08-28 2004-01-15 Catabay Wilbur G. Process for planarizing upper surface of damascene wiring structure for integrated circuit structures
CN1447401A (zh) * 2002-03-27 2003-10-08 株式会社日立制作所 半导体装置的制造方法
JP2008196047A (ja) * 2006-09-04 2008-08-28 Ebara Corp 電解研磨用電解液及び電解研磨方法
US20080194093A1 (en) * 2006-09-26 2008-08-14 Hynix Semiconductor Inc. Method for fabricating a nonvolatile memory device
CN102693935A (zh) * 2011-03-22 2012-09-26 中芯国际集成电路制造(上海)有限公司 互连结构的制造方法
CN103377911A (zh) * 2012-04-16 2013-10-30 中国科学院微电子研究所 提高化学机械平坦化工艺均匀性的方法
CN108573862A (zh) * 2017-03-07 2018-09-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109637927A (zh) * 2018-12-12 2019-04-16 上海华力集成电路制造有限公司 金属栅的制造方法
CN112447516A (zh) * 2019-08-30 2021-03-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114446788A (zh) * 2020-10-30 2022-05-06 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN114695098A (zh) * 2022-02-28 2022-07-01 上海华力集成电路制造有限公司 第零层层间膜的制造方法
CN116759305A (zh) * 2023-07-28 2023-09-15 上海华力集成电路制造有限公司 金属栅极的制造方法

Also Published As

Publication number Publication date
CN118248628B (zh) 2025-04-29

Similar Documents

Publication Publication Date Title
JP2001015460A (ja) 半導体装置の製造方法
KR100282240B1 (ko) 화학적기계연마법,화학적기계연마법에사용하는연마제및반도체장치의제조방법
WO1999046081A1 (en) Multi-step chemical mechanical polishing process and device
JPH09162292A (ja) 半導体装置の製造方法
JP4202826B2 (ja) 有機膜の化学的機械的研磨方法および半導体装置の製造方法
JP3163719B2 (ja) ポリッシュ工程を備えた半導体装置の製造方法
JPH1145868A (ja) 半導体集積回路装置の製造方法
JPH11312679A (ja) 広域平坦化された半導体装置の製造方法
CN111599677B (zh) 半导体结构及其形成方法
US6087262A (en) Method for manufacturing shallow trench isolation structure
CN114446788A (zh) 半导体结构的形成方法
CN118248628A (zh) 半导体结构的形成方法
KR100692472B1 (ko) 반도체 장치의 제조 방법과 반도체 장치
US6294471B1 (en) Method of eliminating dishing effect in polishing of dielectric film
US6863595B1 (en) Methods for polishing a semiconductor topography
US6627492B2 (en) Methods of forming polished material and methods of forming isolation regions
CN117954381A (zh) 半导体结构的制作方法及半导体结构
CN100464394C (zh) 使用cmp的半导体器件的制造方法
JP2007306018A (ja) 半導体集積回路装置の製造方法
KR100390838B1 (ko) 반도체 소자의 랜딩 플러그 콘택 형성방법
CN118073192B (zh) 半导体结构的制备方法及半导体结构
JP2001110769A (ja) 半導体装置の製造方法および半導体装置
US20250079357A1 (en) Methods and structures for high strength asymmetric dielectric in hybrid bonding
JP2000294776A (ja) 半導体集積回路装置およびその製造方法
US20040023501A1 (en) Method of removing HDP oxide deposition

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant