[go: up one dir, main page]

CN118053478A - 存储器装置及操作存储器装置的方法 - Google Patents

存储器装置及操作存储器装置的方法 Download PDF

Info

Publication number
CN118053478A
CN118053478A CN202311077821.0A CN202311077821A CN118053478A CN 118053478 A CN118053478 A CN 118053478A CN 202311077821 A CN202311077821 A CN 202311077821A CN 118053478 A CN118053478 A CN 118053478A
Authority
CN
China
Prior art keywords
voltage
line
time
string
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311077821.0A
Other languages
English (en)
Inventor
许惠银
刘泫昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN118053478A publication Critical patent/CN118053478A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本技术包括存储器装置及操作存储器装置的方法。该存储器装置包括：串，其包括连接在源极线和位线之间的第一选择晶体管、存储器单元和第二选择晶体管；以及电压发生器，其被配置为向源极线提供预充电电压，并向连接到第一选择晶体管的栅极的第一选择线选择性地施加导通电压或负电压。电压发生器被配置为在对串的沟道层进行预充电的同时，向源极线施加预充电电压，在对串的沟道层进行预充电的第一时间期间向第一选择线施加导通电压，以及在对串的沟道层进行预充电的第二时间期间向第一选择线施加负电压。

Description

存储器装置及操作存储器装置的方法
技术领域
本公开的各种实施方式总体上涉及存储器装置及操作该存储器装置的方法，并且更具体地，涉及与编程操作的执行相关的存储器装置和操作该存储器装置的方法。
背景技术
存储器装置可以包括存储数据的存储器单元阵列、被配置为执行编程操作、读取操作或擦除操作的外围电路、以及被配置为控制外围电路的控制电路。
存储器单元阵列可以包括多个存储块，多个存储块中的每一个可以包括多个存储器单元。具有三维结构的存储器装置可以包括层叠在基板上的存储器单元。例如，在具有三维结构的存储器装置中，存储块可以包括从基板起沿垂直方向延伸的多个串，并且多个串中的每一个可以包括多个存储器单元。
在多个存储块当中的被选存储块的编程操作期间，可以对包括于被选存储块中的多个串当中的被选串中所包括的存储器单元进行编程。在对被选存储器单元进行编程时，需要禁止对未选串中所包括的存储器单元进行编程。未选串可以是包括要保持处于擦除状态的存储器单元或完成编程的存储器单元的串。在编程操作期间，为了防止或减轻未选串中所包括的未选存储器单元的阈值电压增加，可以将未选串的沟道层预充电为具有正电压的电位。例如，为了对未选串进行预充电，可以向连接至串的源极线施加预充电电压，并且为了将施加至源极线的预充电电压传送至串的沟道层，可以向源极选择线施加导通电压。这里，源极选择线可以是源极选择晶体管的栅极线，所述源极选择晶体管被配置为将施加到源极线的电压传送至串的沟道层或者阻断施加到源极线的电压到达串的沟道层。
发明内容
根据本公开的实施方式，一种存储器装置可以包括：串，其包括连接在源极线和位线之间的第一选择晶体管、存储器单元和第二选择晶体管；以及电压发生器，其被配置为向源极线提供预充电电压，并向连接到第一选择晶体管的栅极的第一选择线选择性地施加导通电压和负电压中的至少一种。电压发生器可以被配置为在对串的沟道层进行预充电的同时，向源极线施加预充电电压，在对串的沟道层进行预充电的第一时间期间向第一选择线施加导通电压，以及在对串的沟道层进行预充电的第二时间期间向第一选择线施加负电压。
根据本公开的实施方式，一种操作存储器装置的方法可以包括：在第一时间期间向连接到第一选择晶体管的栅极的第一选择线施加导通电压，以便对包括第一选择晶体管、第二选择晶体管以及连接在第一选择晶体管和第二选择晶体管之间的存储器单元的串进行预充电；在第二时间期间向第一选择线施加负电压，以对串进行预充电；以及在对串进行预充电时，向连接到存储器单元的栅极的字线当中的被选字线施加编程电压。
根据本公开的实施方式，一种操作存储器装置的方法可以包括：将编程循环数量与参考数量进行比较；当编程循环数量小于参考数量时，通过向连接到串中所包括的第一选择晶体管、第二选择晶体管以及连接在第一选择晶体管和第二选择晶体管之间的存储器单元当中的第一选择晶体管的栅极的第一选择线施加导通电压，来对串进行预充电；以及当编程循环数量等于或大于参考数量时，通过在第一时间期间向第一选择线施加导通电压以及在第二时间期间施加负电压，对串进行预充电。
根据本公开的实施方式，一种操作存储器装置的方法可以包括：将被选页编号与参考页编号进行比较；当被选页编号小于参考页编号时，通过向连接到串中所包括的第一选择晶体管、第二选择晶体管以及连接在第一选择晶体管和第二选择晶体管之间的存储器单元当中的第一选择晶体管的栅极的第一选择线施加导通电压，来对串进行预充电；以及当被选页编号等于或大于参考页编号时，通过在第一时间期间向第一选择线施加导通电压以及在第二时间期间施加负电压，对串进行预充电。
附图说明
图1是例示了存储器装置的图。
图2是例示了存储块和页缓冲器组的连接关系的图。
图3是例示了在存储块中执行的编程操作序列的图。
图4是例示了编程操作的流程图。
图5是例示了根据本公开的第一实施方式的编程操作的图。
图6A是例示了导通方法的预充电操作的图。
图6B是例示了栅极诱导漏极泄漏(GIDL)方法的预充电操作的图。
图7是例示了根据本公开的第一实施方式的沟道层的电位变化的图。
图8是例示了根据本公开的第二实施方式的编程操作的图。
图9是例示了根据本公开的第三实施方式的编程操作的流程图。
图10是例示了根据本公开的第三实施方式的编程循环的图。
图11是例示了根据本公开的第四实施方式的编程操作的流程图。
图12是例示了根据本公开的第四实施方式的编程操作的电路图。
图13是例示了根据本公开的第五实施方式的编程操作的图。
图14是例示了根据本公开的第六实施方式的编程操作的图。
图15是例示了根据本公开的第七实施方式的编程操作的图。
图16是例示了根据本公开的第八实施方式的编程操作的图。
图17是例示了根据本公开的第九实施方式的编程操作的图。
图18是例示了应用本公开的存储器装置的存储卡系统的图。
图19是例示了应用本公开的存储器装置的固态驱动器(SSD)系统的图。
具体实施方式
举例说明下面公开的具体结构或功能描述，以描述根据本公开的概念的实施方式。根据本公开的概念的实施方式不被解释为限于以下描述的实施方式，并且可以用其它等同实施方式以各种方式修改和替换根据本公开的概念的实施方式。
在下文中，可以使用第一和第二之类的术语来描述各种组件，但组件不受这些术语的限制。这些术语用于将一个组件与另一组件区分开的目的。
本公开的实施方式提供了能够提高编程操作的可靠性的存储器装置及操作该存储器装置的方法。
本技术的实施方式可以提高存储器装置中执行的编程操作的可靠性。
图1是例示了存储器装置的图。
参照图1，存储器装置100可以包括存储器单元阵列110、外围电路170和控制电路180。
存储器单元阵列110可以包括第一存储块BLK1至第j存储块BLKj。第一存储块BLK1至第j存储块BLKj中的每一个可以包括能够存储数据的存储器单元。存储块可以以三维结构形成。漏极选择线DSL、字线WL、源极选择线SSL和源极线SL可以连接到第一存储块BLK1至第j存储块BLKj中的每一个，并且位线BL可以共同连接至第一存储块BLK1至第j存储块BLKj中的每一个。
第一存储块BLK1至第j存储块BLKj可以以二维结构或三维结构形成。具有二维结构的存储块可以包括平行于基板布置的存储器单元。具有三维结构的存储块可以包括在垂直方向上层叠在基板上的存储器单元。在本实施方式中，为了便于描述，描述了以三维结构形成的存储块，但是本实施方式也可以应用于具有二维结构的存储块。
存储器单元可以根据编程方法存储1位或2位或更多位数据。例如，在一个存储器单元中存储1位数据的方法称为单级单元方法，并且在一个存储器单元中存储2位数据的方法称为多级单元方法。在一个存储器单元中存储3位数据的方法称为三级单元方法，并且在一个存储器单元中存储4位数据的方法称为四级单元方法。除此之外，在一个存储器单元中还可以存储五位或更多位数据。
外围电路170可以被配置为执行将数据存储在存储器单元阵列110中的编程操作、输出存储器单元阵列110中存储的数据的读取操作、以及擦除存储器单元阵列110中存储的数据的擦除操作。例如，外围电路170可以包括电压发生器120、行解码器130、页缓冲器组140、列解码器150和输入/输出电路160。
电压发生器120可以响应于操作码OPCD而生成用于编程操作、读取操作或擦除操作的各种操作电压Vop。例如，电压发生器120可以被配置为响应于操作码OPCD而生成编程电压、通过电压、导通电压、截止电压、负电压、预充电电压、验证电压、读取电压或擦除电压。由电压发生器120生成的电压可以施加至通过行解码器130选择的存储块的漏极选择线DSL、字线WL、源极选择线SSL和源极线SL。
编程电压可以是在编程操作期间向字线WL当中的被选字线施加的电压，并且可以用于增加连接到被选字线的存储器单元的阈值电压。通过电压可以是在编程操作或读取操作期间向字线WL当中的未选字线施加的电压，并且可以用于使连接到未选字线的存储器单元导通。在编程操作或读取操作期间，可以向被选字线暂时施加通过电压。导通电压可以是向漏极选择线DSL或源极选择线SSL施加的电压，并且可以用于使漏极选择晶体管或源极选择晶体管导通。截止电压可以是向漏极选择线DSL或源极选择线SSL施加的电压，并且可以用于使漏极选择晶体管或源极选择晶体管截止。例如，截止电压可以设置为0V。
负电压可以是低于0V的电压，并且在本实施方式中可以施加至源极选择线SSL、漏极选择线DSL或字线WL。例如，在用高于0V的预充电电压对未选串的沟道层进行预充电的步骤的局部时段中，可以向源极选择线SSL、漏极选择线DSL或字线WL施加负电压。另选地，在对沟道层进行预充电的步骤中，可以向源极选择线SSL或漏极选择线DSL施加负电压或导通电压。例如，可以在对沟道层进行预充电的步骤的局部时段中向源极选择线SSL或漏极选择线DSL施加导通电压，并且在其余时段中可以向源极选择线SSL或漏极选择线DSL施加负电压。
预充电电压是高于0V的电压，并且是在编程期间用于用正电压对未选串中的沟道层进行预充电的电压。例如，可以向源极线SL提供预充电电压。
验证电压可以在验证操作期间用于确定被选存储器单元的阈值电压是否增加到目标电平。验证电压可以根据目标电平而设置为各种电平并且可以施加至被选字线。在被选存储器单元的读取操作期间，可以向被选字线施加读取电压。例如，读取电压可以被设置为根据被选存储器单元的编程方法而具有各种电平。擦除电压可以在擦除操作期间用于擦除被选存储块中包括的存储器单元，并且可以施加至源极线SL。
行解码器130可以被配置为根据行地址RADD向连接到被选存储块的漏极选择线DSL、字线WL、源极选择线SSL和源极线SL施加操作电压Vop。例如，行解码器130可以通过全局线连接到电压发生器120，并且可以通过漏极选择线DSL、字线WL、源极选择线SSL和源极线SL连接到第一存储块BLK1至第j存储块BLKj。
页缓冲器组140可以包括分别连接到第一存储块BLK1至第j存储块BLKj的页缓冲器(未示出)。每个页缓冲器(未示出)可以通过位线BL连接到第一存储块BLK1至第j存储块BLKj。在编程操作期间，页缓冲器(未示出)可以响应于页缓冲器控制信号PBSIG而调整向位线BL施加的电压的电平以及向位线BL施加电压的时间。另外，页缓冲器(未示出)可以通过感测位线BL的电流或电压来存储从存储器单元读取的数据，并且输出所存储的数据。在编程操作期间，页缓冲器(未示出)可以向位线BL施加编程允许电压或编程禁止电压。编程允许电压可以设置为0V或负电压，而编程禁止电压可以设置为正电压。例如，编程禁止电压可以设置为与预充电电压相同的电平。
列解码器150可以被配置为使得响应于列地址CADD而在页缓冲器组140和输入/输出电路160之间传输数据。例如，列解码器150可以通过列线CL连接到页缓冲器组140并且可以通过列线CL传输使能信号。页缓冲器组140中包括的页缓冲器(未示出)可以响应于使能信号而通过数据线DL接收或输出数据。
输入/输出电路160可以被配置为通过输入/输出线I/O接收或输出命令CMD、地址ADD或数据。例如，输入/输出电路160可以向控制电路180传输通过输入/输出线I/O从外部控制器接收的命令CMD和地址ADD，并且向列解码器150传输通过输入/输出线I/O从外部控制器接收的数据。另选地，输入/输出电路160可以通过输入/输出线I/O向外部控制器输出从页缓冲器组140接收的数据。
控制电路180可以响应于命令CMD和地址ADD而输出操作码OPCD、行地址RADD、页缓冲器控制信号PBSIG和列地址CADD。例如，当输入到控制电路180的命令CMD是与编程操作相对应的命令时，控制电路180可以控制外围电路170，以执行由地址ADD选择的存储块的编程操作。当输入到控制电路180的命令CMD是与读取操作相对应的命令时，控制电路180可以控制外围电路170以执行由地址选择的存储块的读取操作并输出读取数据。当输入到控制电路180的命令CMD是与擦除操作相对应的命令时，控制电路180可以控制外围电路170以执行被选存储块的擦除操作。例如，在编程操作期间，控制电路180可以输出操作码OPCD，使得可以根据预充电步骤、编程电压施加步骤和验证步骤的算法生成操作电压Vop。
根据本实施方式，控制电路180可以输出操作码OPCD，使得在预充电步骤的局部时段期间向源极选择线SSL或漏极选择线DSL施加导通电压。可以输出操作码OPCD，使得在预充电步骤的其余时段中向源极选择线SSL或漏极选择线DSL施加负电压。在预充电步骤中，控制电路180可以输出操作码OPCD，使得向字线WL施加通过电压、0V电压或负电压。
图2是例示了存储块和页缓冲器组的连接关系的图。
参照图1和图2，由于第一存储块BLK1至第j存储块BLKj的构造是相同的，因此图2示出了第一存储块BLK1至第j存储块BLKj当中的第一存储块BLK1。第一存储块BLK1包括连接在第一位线BL1至第n位线BLn与源极线SL之间的串ST。由于第一位线BL1至第n位线BLn沿Y方向延伸并沿X方向彼此间隔开，因此串ST可以沿Z方向延伸并可以沿X方向和Y方向彼此间隔开。
当描述连接到第n位线BLn的串ST当中的任意一个串ST作为示例时，串ST可以包括源极选择晶体管SST、第一存储器单元MC1至第i存储器单元MCi、以及漏极选择晶体管DST。由于图2所示的第一存储块BLK1是用于示意性地描述存储块的结构的图，因此串ST中所包括的源极选择晶体管SST、第一存储器单元MC1至第i存储器单元MCi以及漏极选择晶体管DST的数量可以根据存储器装置而改变。
包括于不同串ST中的源极选择晶体管SST的栅极可以连接到第一源极选择线SSLl和第二源极选择线SSL2，第一存储器单元MC1至第i存储器单元MCi的栅极可以连接至第一字线WL1至第i字线WLi，并且漏极选择晶体管DST的栅极可以连接到第一漏极选择线DSL1至第四漏极选择线DSL4。
在第一存储器单元MC1至第i存储器单元MCi当中，形成于相同层的存储器单元可以连接到相同字线。例如，包括于不同串ST中的第一存储器单元MC1可以共同连接到第一字线WL1，并且包括于不同串ST中的第i存储器单元可以共同连接到第i字线WLi。包括于不同串ST中并连接到相同字线的一组存储器单元成为页PG。可以以页PG为单位执行编程操作和读取操作，并且可以以存储块为单位执行擦除操作。
图3是例示了在存储块中执行的编程操作序列的图。
参照图3，示出了图2所示的串ST当中的连接到第一位线BL1的串。可以对根据第一漏极选择线DSL1至第四漏极选择线DSL4当中的被选漏极选择线而选择的串执行编程操作。例如，当第一漏极选择线DSL1是被选漏极选择线时，第一串ST1可以成为被选串。此时，由于其余的第二漏极选择线DSL2至第四漏极选择线DSL4成为未选漏极选择线，所以第二串ST2至第四串ST4可以成为未选串。
可以在Y方向或Z方向上执行编程操作。例如，假设第一字线WL1是被选字线并且依次选择第一串ST1至第四串ST4。当第一字线WL1是被选字线时，其余的第二字线WL2至第i字线WLi可以成为未选字线。在对包括于第一串ST1中的第一存储器单元MC1进行编程之后，可以对包括于第二串ST2中的第一存储器单元MC1进行编程。当第一串ST1或第二串ST2是被选串时，连接至第一串ST1和第二串ST2的第一源极选择线SSL1可以成为被选源极选择线，而第二源极选择线SSL2可以是未选源极选择线。在此方法中，当对连接到第一字线WL1的第一存储器单元MC1进行编程时，被选字线可以改变为第二字线WL2，并且可以对连接到第二字线WL2的第二存储器单元MC2进行编程。
当假设根据上述序列执行编程操作时，可以在同一串中依次对第一存储器单元MC1至第i存储器单元MCi进行编程。因此，除了上述序列之外，编程操作的序列还可以根据存储器装置以各种方式改变。
图4是例示了编程操作的流程图。
参照图4，编程操作可以包括预充电步骤(S41)、编程电压施加步骤(S42)、验证步骤(S43)和编程电压增加步骤(S44)。
在预充电步骤S41中，可以将未选串的沟道层预充电到正电压电平，并且可以向被选串的沟道层施加编程允许电压。在本实施方式的预充电步骤S41中，可以通过将施加到源极线的预充电电压直接传送到沟道层并将正电荷移动到沟道层，来对未选串的沟道层进行预充电。将预充电电压直接传送到沟道层可以是将负电荷传送到沟道层。换言之，电子可以移动到沟道层，因此可以增加沟道的电位。将正电荷移动到沟道层可以将空穴移动到沟道层。随着空穴移动到沟道层，沟道的电位可以增加。
当对未选串的沟道层进行预充电时，可以执行编程电压施加步骤(S42)。在编程电压施加步骤(S42)中，可以向连接到被选页的被选字线施加编程电压。当编程电压被施加到被选字线时，包括于被选串中的被选存储器单元的阈值电压可以增加。此时，可以向未选字线施加通过电压。
在验证步骤S43中，可以确定包括于被选页中的被选存储器单元的编程是否完成。例如，可以向被选字线施加验证电压，并且可以向未选字线施加通过电压。当被选存储器单元的所有阈值电压达到目标电平时，验证步骤(S43)可以通过(pass)，而当被选存储器单元当中的单元的阈值电压没有达到目标电平时，验证步骤(S43)(S43)可能失败(fail)
当验证步骤失败时，可以执行编程电压增加步骤(S44)。在编程电压增加步骤(S44)中，可以将在先编程循环中使用的编程电压设置为与步长电压一样高。步长电压可以是在存储器装置中设置的电压并且可以是恒定的而与编程循环的数量无关；或者可以设置为随着编程循环的数量增加而逐级减小。
当编程电压增加了步长电压时，可以再次执行预充电步骤(S41)。
在上述方法中，可以重复步骤S41至S44，直到验证步骤S43通过。当验证步骤(S43)通过时，可以新选择下一页，并且也可以对新选择的页执行上述步骤S41至S44。
图5是例示了根据本公开的第一实施方式的编程操作的图。
参照图5，在根据第一实施方式的编程操作中，可以按照在向源极选择线SSL施加导通电压Von之后施加负电压Vneg的序列，来执行预充电步骤。根据第一实施方式的编程操作具体描述如下。
当预充电步骤开始时，可以向被选位线Sel_BL施加作为编程允许电压的0V，并且可以向未选位线Unsel_BL施加高于0V的编程禁止电压Vinh。在实施方式中，当开始预充电步骤时，可以向被选位线Sel_BL施加作为编程允许电压的0V，并且可以向未选位线Unsel_BL施加高于0V的第一预充电电压1Vpre或高于0V的第二预充电电压2Vpre。为了将施加到被选位线Sel_BL和未选位线Unsel_BL的电压传送到被选串和未选串，可以向漏极选择线DSL施加导通电压Von。例如，可以向被选漏极选择线Sel_DSL和未选漏极选择线Unsel_DSL施加导通电压Von。导通电压Von可以设置为高于0V的正电压。
可以向被选字线Sel_WL和未选字线Unsel_WL施加0V电压或低于0V的负电压Vneg。
在向源极线SL施加第一预充电电压1Vpre的状态下，可以向源极选择线SSL施加导通电压Von。例如，可以向被选源极选择线Sel_SSL和未选源极选择线Unsel_SSL施加导通电压Von。在预充电时段(即，PRECHARGE)中的第一时间T1期间，可以向源极选择线SSL施加导通电压Von。在第一预充电电压1Vpre施加至源极线SL的状态下在第一时间T1期间施加导通电压Von之后，可以向源极选择线SSL施加低于0V的负电压Vneg。也就是说，向源极选择线SSL施加的导通电压Von可以降低到负电压Vneg。在比第一时间T1长的第二时间T2期间，可以向源极选择线SSL施加负电压Vneg。例如，第二时间T2可以设置为比第一时间T1长至少两倍。向字线Sel_WL和Unsel_WL施加的负电压Vneg可以与向源极选择线SSL施加的负电压Vneg相同，或者可以设置为在向源极选择线SSL施加的负电压Vneg与0V之间的电压。下面更具体地描述在预充电时段中向源极选择线SSL施加电压的方法。
当在第一时间Tl期间向源极选择线SSL施加导通电压Von时，由于源极选择晶体管通过导通电压Von导通，所以施加至源极线SL的第一预充电电压1Vpre可以被传送到沟道层。也就是说，电子可以移动到串的沟道层，因此可以增加沟道的电位。在使用导通电压Von的预充电时段中，沟道层的电位可以快速增加，但是随着被编程存储器单元数量的增加，可能无法穿过沟道的电子数量可以增加，因此沟道的电位可以随着与源极线SL的距离的增加而减小。
在第一实施方式中，可以添加用于向源极选择线SSL施加负电压Vneg的时段，以减轻作为使用导通电压Von的预充电时段的缺点的沟道电位降低。当负电压Vneg被施加至源极选择线SSL时，通过负电压Vneg可以在源极选择晶体管中产生漏电流，并且通过漏电流产生的空穴可以移动到沟道层。也就是说，沟道层的电位可以通过输入沟道层的空穴而增加。由于空穴不受存储器单元的阈值电压的影响，所以沟道层的电位可以增加到恒定电平而与被编程存储器单元的数量无关。然而，空穴移动到沟道层的端部可能需要很长时间。因此，可以在第一时间T1期间执行使用导通电压Von的预充电时段，并且可以在比第一时间T1长的第二时间T2期间执行使用负电压Vneg的预充电时段。第一时间T1可以设置为比在其中仅使用导通电压Von的现有预充电时段中所设置的时间短的时间。
当预充电步骤结束时，可以执行编程电压施加步骤(即，PROGRAM VOLTAGE APPLY：编程电压施加)。
当编程电压施加步骤开始时，可以向未选漏极选择线Unsel_DSL、被选源极选择线Sel_SSL和未选源极选择线Unsel_SSL施加0V电压。当0V电压被施加到未选漏极选择线Unsel_DSL、被选源极选择线Sel_SSL和未选源极选择线Unsel_SSL时，连接至未选漏极选择线Unsel_DSL、被选源极选择线Sel_SSL和未选源极选择线Unsel_SSL的选择晶体管可以截止。因此，未选串可以浮置。
向源极线SL施加的第一预充电电压1Vpre可以降低到第二预充电电压2Vpre，并且通过电压Vpass可以被施加至被选字线Sel_WL和未选字线Unsel_WL。当在作为在先时段的预充电时段中向被选字线Sel_WL和未选字线Unsel_WL施加0V电压或负电压Vneg，然后在编程电压施加时段中向被选字线Sel_WL和未选字线Unsel_WL施加具有正电压的通过电压Vpass时，在未选串中可以出现沟道升压。
当在预定时间期间施加通过电压Vpass时，可以向被选字线Sel_WL施加编程电压Vpgm。当编程电压Vpgm施加至被选字线Sel_WL时，被选串的沟道层的电位与编程电压Vpgm之间的电压差增加，因此被选存储器单元的阈值电压可以增加。此时，由于未选串被浮置，因此沟道层的电位与编程电压Vpgm之间的电压差低于被选串的电压差。因此，包括于未选串中的未选存储器单元的阈值电压不会增加。当在预定时间期间施加编程电压Vpgm时，可以通过向被选字线Sel_WL施加通过电压Vpass来降低被选字线Sel_WL的电位。当编程电压施加步骤结束时，可以执行验证步骤(即，VERIFY：验证)。如本文中关于参数所使用的词语“预定”(诸如预定时间)意味着在过程或算法中使用该参数之前确定该参数的值。对于一些实施方式，在过程或算法开始之前确定参数的值。在其它实施方式中，在过程或算法期间但是在过程或算法中使用该参数之前确定参数的值。
在验证步骤中，由于需要准确地感测被选存储器单元的阈值电压，因此可以对位线BL、漏极选择线DSL、字线Sel_WL和Unsel_WL、源极选择线SSL和源极线SL进行放电和初始化。当对所有线进行放电时，可以向位线BL施加第二预充电电压2Vpre，并且可以向被选漏极选择线Sel_DSL施加导通电压Von。可以向未被选漏极选择线Unsel_DSL持续施加0V电压。
随后，可以向未选字线Unsel_WL施加通过电压Vpass，并且可以向被选字线Sel_WL施加验证电压Vvf。当验证电压Vvf施加至被选字线Sel_WL时，可以通过向被选源极选择线Sel_SSL施加导通电压Von，使源极选择晶体管导通。可以向未选源极选择线Unsel_SSL持续施加0V电压。当在0V电压被施加至源极线SL的状态下被选源极选择晶体管导通时，位线BL的电压可以根据存储器单元的阈值电压保持为第二预充电电压2Vpre(51)或者可以降低(52)。例如，由于完成编程的存储器单元的阈值电压高于验证电压Vvf，所以完成编程的存储器单元截止。由于位线BL和源极线SL通过截止的存储器单元而彼此电阻断，所以位线BL的电位可以保持为第二预充电电压2Vpre(51)。由于未完成编程的存储器单元的阈值电压低于验证电压Vvf，因此未编程的存储器单元导通。由于位线BL和源极线SL通过导通的存储器单元而彼此电连接，所以位线BL的电位可以低于第二预充电电压2Vpre(52)。
在上述步骤中，由于串的沟道层在预充电步骤中通过施加到源极选择线SSL的电压以各种方法被预充电，因此下面具体描述对沟道层进行预充电的各种方法。
图6A是例示了导通方法的预充电操作的图。
参照图6A，示出了串的截面CSa和例示了根据沟道位置的沟道电位的曲线图GRa。
在源极线SL上，源极选择线SSL和字线WL1至WL5可以彼此间隔开地层叠，并且阻挡层Box、电荷俘获层CT、隧道绝缘层Tox、以及沟道层CH_L可以垂直穿过字线WL1至WL5和源极选择线SSL。源极选择线SSL和字线WL1至WL5可以由导电层形成。阻挡层Box和隧道绝缘层Tox可以由氧化物层形成，而电荷俘获层CT可以由氮化物层形成。沟道层CH_L可以由诸如掺杂多晶硅之类的导电层形成。
当0V电压施加至字线WL1至WL5并且高于(+)0V的导通电压Von施加至源极选择线SSL时，电子e可以移动穿过沟道层CH_L。也就是说，由于源极选择晶体管通过施加至源极选择线SSL的导通电压Von而导通，所以提供到源极线SL的第一预充电电压1Vpre可以通过沟道施加到沟道层CH_L。当源极选择晶体管导通时，由于源极线SL与沟道层CH_L直接电连接，因此电子e可以移动到沟道层CH_L，从而可以对串进行预充电。然而，随着串中被编程的存储器单元的数量增加，出现阈值电压高的时段。因此，随着距源极选择线SSL的距离增加，可能无法穿过沟道层CH_L的电子e的数量可以增加。因此，沟道电位可以随着距源极选择线SSL的距离增加而从高到低降低。
因此，在第一实施方式中，可以选择性地使用导通方法和栅极诱导漏极泄漏(GIDL)方法来确保沟道层的预充电电平。下面具体描述GIDL方法。
图6B是例示了GIDL方法的预充电操作的图。
参照图6B，示出了串的截面CSb和例示了根据沟道位置的沟道电位的曲线图GRb。
即使0V电压施加至字线WL1至WL5，当低于(-)0V的负电压Vneg施加至源极选择线SSL时，在与源极选择晶体管相邻的沟道层CH_L中可能出现漏电流。例如，当负电压Vneg施加至源极选择线SSL时，沟道层CH_L的电子e可以移动到远离隧道绝缘层Tox的区域。此时，在位于沟道层CH_L的另一区域中的电子e在源极选择线SSL的方向上移动的同时，可以将空穴H引入沟道层CH_L。由于空穴H不受阈值电压的影响，因此由源极选择晶体管产生的空穴H沿着沟道层CH_L移动，从而可以对沟道层CH_L进行预充电。由于通过GIDL产生的空穴H是在每个串中所包括的源极选择晶体管中产生的，所以未选串的沟道层CH_L可以被预充电到恒定电平。
图7是例示了根据本公开的第一实施方式的沟道层的电位变化的图。
参照图7，由于在编程操作开始时存在许多已擦除的存储器单元，因此可以通过导通方法71快速增加沟道层的电位。也就是说，在导通方法71中，由于高于(+)0V的导通电压Von被施加至源极选择线，因此提供给源极线的预充电电压可以直接传送至沟道层。
然而，由于被编程的存储器单元的数量随着编程操作的进行而增加，所以沟道层的电位增加到目标电位Pt所需的时间可以增加(72)。
因此，如在第一实施方式中，当在第一时间T1期间使用导通方法71对沟道层进行预充电，然后在第二时间T2期间使用GIDL方法73对沟道层进行预充电时，沟道层的电位可以在第二时间T2内增加到目标电位Pt。
因此，在实施方式中，即使未选串的数量增加，沟道层被预充电所需的最大时间也可以增加或者可以抑制沟道升压的降低。
图8是例示了根据本公开的第二实施方式的编程操作的图。
参照图8，在根据第二实施方式的编程操作中，可以按照在向源极选择线SSL施加负电压Vneg之后施加导通电压Von的序列执行预充电步骤。下面具体描述根据第二实施方式的编程操作。
当预充电步骤开始时，可以向被选位线Sel_BL施加作为编程允许电压的0V，并且可以向未选位线Unsel_BL施加高于0V的编程禁止电压Vinh。在实施方式中，当预充电步骤开始时，可以向被选位线Sel_BL施加作为编程允许电压的0V，并且可以向未选位线Unsel_BL施加高于0V的第一预充电电压1Vpre或高于0V的第二预充电电压2Vpre。为了将施加至被选位线Sel_BL和未选位线Unsel_BL的电压传送给被选串和未选串，可以向漏极选择线DSL施加导通电压Von。例如，可以向被选漏极选择线Sel_DSL和未选漏极选择线Unsel_DSL施加导通电压Von。导通电压Von可以设置为高于0V的正电压。
可以向被选字线Sel_WL和未选字线Unsel_WL施加0V电压或低于0V的负电压Vneg。在向源极线SL施加第一预充电电压1Vpre的状态下，可以向源极选择线SSL施加低于0V的负电压Vneg。例如，可以向被选源极选择线Sel_SSL和未选源极选择线Unsel_SSL施加负电压Vneg。可以在预充电时段中的第三时间T3期间向源极选择线SSL施加负电压Vneg。第三时间T3可以与参照图5描述的第二时间T2相同。在向源极线SL施加第一预充电电压1Vpre的状态下，在第三时间T3期间向源极选择线SSL施加负电压Vneg之后，可以向源极选择线SSL施加高于0V的导通电压Von。可以在比第三时间T3短的第四时间T4期间向源极选择线SSL施加导通电压Von。例如，第四时间T4可以设置为比第三时间T3短至少1/2。另选地，第四时间T4可以与参照图5描述的第一时间T1相同。向字线Sel_WL和Unsel_WL施加的负电压Vneg可以与向源极选择线SSL施加的负电压Vneg相同，或者可以设置为在向源极选择线SSL的负电压Vneg与0V之间的电压。
在第三时间T3过去之后，当向源极选择线SSL施加导通电压Von时，由于源极选择晶体管通过导通电压Von而导通，因此施加到源极线SL的第一预充电电压1Vpre可以传送至沟道层。也就是说，电子可以移动到串的沟道层，因此沟道的电位可以增加。在编程操作开始时，沟道层的电位可以在使用导通电压Von的预充电时段中快速增加，但是随着被编程存储器单元数量的增加，可能无法穿过沟道的电子数量可以增加，因此沟道的电位可以随着距源极线SL的距离增加而降低。
因此，如在第二实施方式中，可以通过选择性地执行使用负电压Vneg的预充电操作和使用导通电压Von的预充电操作，来补充使用负电压Vneg或导通电压Von的缺点。
当预充电步骤结束时，可以执行编程电压施加步骤。
当编程电压施加步骤开始时，可以向未选漏极选择线Unsel_DSL、被选源极选择线Sel_SSL和未选源极选择线Unsel_SSL施加0V电压。当0V电压施加到未选漏极选择线Unsel_DSL、被选源极选择线Sel_SSL和未选源极选择线Unsel_SSL时，连接至未选漏极选择线Unsel_DSL、被选源极选择线Sel_SSL和未选源极选择线Unsel_SSL的选择晶体管可以截止。因此，未选串可以被浮置。
施加至源极线SL的第一预充电电压1Vpre可以降低到第二预充电电压2Vpre，并且可以向被选字线Sel_WL和未选字线Unsel_WL施加通过电压Vpass。当在作为在先时段的预充电时段中向被选字线Sel_WL和未选字线Unsel_WL施加0V电压或负电压Vneg，然后在编程电压施加时段中向被选字线Sel_WL和未选字线Unsel_WL施加具有正电压的通过电压Vpass时，在未选串中可以出现沟道升压。
当在预定时间期间施加通过电压Vpass时，可以向被选字线Sel_WL施加编程电压Vpgm。当编程电压Vpgm施加至被选字线Sel_WL时，被选串的沟道层的电位与编程电压Vpgm之间的电压差增加，因此被选存储器单元的阈值电压可以增加。此时，由于未选串浮置，因此沟道层的电位与编程电压Vpgm之间的电压差低于被选串的电压差。因此，包括于未选串中的未选存储器单元的阈值电压不增加。当在预定时间期间施加编程电压Vpgm时，可以通过向被选字线Sel_WL施加通过电压Vpass降低被选字线Sel_WL的电位。
当编程电压施加步骤结束时，可以执行验证步骤。
在验证步骤中，由于需要准确感测被选存储器单元的阈值电压，因此可以对位线BL、漏极选择线DSL、字线Sel_WL和Unsel_WL、源极选择线SSL、以及源极线SL进行放电和初始化。当对所有线进行放电时，可以向位线BL施加第二预充电电压2Vpre，并且可以向被选漏极选择线Sel_DSL施加导通电压Von。可以向未选漏极选择线Unsel_DSL持续施加0V电压。
随后，可以向未选字线Unsel_WL施加通过电压Vpass，并且可以向被选字线Sel_WL施加验证电压Vvf。当验证电压Vvf施加到被选字线Sel_WL时，可以通过向被选源极选择线Sel_SSL施加导通电压Von来使源极选择晶体管导通。可以向未选源极选择线Unsel_SSL持续施加0V电压。当在向源极线SL施加0V电压的状态下被选源极选择晶体管导通时，位线BL的电压可以根据存储器单元的阈值电压可以保持为第二预充电电压2Vpre(81)或者可以降低(82)。例如，由于完成编程的存储器单元的阈值电压高于验证电压Vvf，所以完成编程的存储器单元截止。由于位线BL和源极线SL通过截止的存储器单元彼此电阻断，所以位线BL的电位可以保持为第二预充电电压2Vpre(81)。由于未完成编程的存储器单元的阈值电压低于验证电压Vvf，因此未编程的存储器单元导通。由于位线BL和源极线SL通过导通的存储器单元彼此电连接，所以位线BL的电位可以低于第二预充电电压2Vpre(82)。
图9是例示了根据本公开的第三实施方式的编程操作的流程图。
参照图9，在第三实施方式中，在被选页的编程操作期间，当编程循环数量小于参考数量时，可以按照导通方法执行预充电步骤，而当编程循环数量大于参考数量时，可以通过将导通方法和GIDL方法混合来执行预充电步骤。
下面具体描述根据第三实施方式的编程操作。
当被选页的编程操作开始时，编程循环数量PL被设置为0(S91)。编程循环可以包括预充电步骤、编程电压施加步骤和验证步骤。当编程循环开始时，编程循环的数量PL被设置为通过将先前编程循环数量PL加1而获得的数量(S92)。
将编程循环数量PL和参考计数Cref彼此进行比较(S93)。当编程循环数量PL小于参考数量Cref(否)时，可以仅按照使用导通电压Von的导通方法来执行预充电步骤(S94)。可以根据存储器装置不同地设置参考数量Cref。例如，可以在存储器装置的测试操作中设置参考数量Cref。在测试操作中，可以将其中导通方法的预充电步骤所需时间迅速增加的编程循环的数量设置为参考数量。
在步骤S93中，当编程循环数量PL等于或大于参考数量Cref(是)时，可以执行将使用导通电压Von的导通方法和使用负电压Vneg的GIDL方法组合的预充电步骤(S95)。
在步骤S94或步骤S95中执行预充电步骤之后，可以执行向被选字线施加编程电压(S96)。当在预定时间期间向被选字线施加编程电压时，可以执行确定被选存储器单元的阈值电压的验证步骤(S97)。
当验证步骤(S97)失败时，执行增加编程电压(S98)，并且由于需要执行下一编程循环，因此编程循环的数量被设置为通过将在先编程循环数量增加1而获得的数量(S92)。
在上述方法中可以执行步骤S91至S98，并且当在步骤S97中验证步骤通过时，可以结束对被选页的编程操作。
图10是例示了根据本公开的第三实施方式的编程循环的图。
参照图10，示出了参考数量Cref设置为6的编程操作，作为示例。
在编程循环数量PL为1到5的时段中，可以按照导通方法执行预充电步骤。例如，编程循环可以包括对未选串的沟道层进行预充电的预充电步骤、向被选字线施加编程电压以增加被选存储器单元的阈值电压的编程电压施加步骤、以及用于确定被选存储器单元的阈值电压的验证步骤。当按照导通方法执行预充电步骤时，可以向源极选择线SSL施加高于0V的导通电压Von。当导通电压Von施加至源极选择线SSL时，由于源极选择晶体管导通，因此提供给源极线的预充电电压被传送到沟道层，因此可以对沟道层进行预充电。
当编程循环数量PL为与参考数量Cref相同的6时，可以按照其中导通方法和GIDL方法混合的方法执行预充电步骤。例如，在预定时间期间向源极选择线SSL施加高于0V的导通电压Von之后，可以向源极选择线SSL施加低于0V的负电压Vneg。当导通电压Von施加到源极选择线SSL时，由于源极选择晶体管通过导通电压导通，所以提供给源极线的预充电电压可以被传送到沟道层，因此可以对沟道层进行预充电。当负电压Vneg施加到源极选择线SSL时，源极选择晶体管可以截止，但是随着负电荷(电子)由于负电压而移动，可能出现漏电流，并且在正电荷由于负电荷的移动而被引入沟道层的同时可以对沟道层进行预充电。另选地，可以在预充电步骤中在向源极选择线SSL施加负电压Vneg之后施加导通电压Von。在编程循环数量PL等于或大于参考数量Cref的其余时段中，可以按照其中导通方法和GIDL方法混合的方法执行预充电步骤。
图11是例示了根据本公开的第四实施方式的编程操作的流程图。
参照图11，在第四实施方式中，可以根据被选页将导通方法或GIDL方法选择性地应用于预充电时段。下面具体描述根据第四实施方式的编程操作。
当被选存储块的编程操作开始时，由于首先选择的页成为第一页，所以被选页编号Np可以设置为1(S111)。被选页编号Np可以是在编程操作期间选择的页的顺序。
随后，可以确定被选页编号Np是否等于或大于参考页编号Nref(S112)。当被选页编号Np小于参考页编号Nref(否)时，可以仅按照使用导通电压Von的导通方法执行预充电步骤(S113)。参考页编号Nref可以在存储块中所包括的页数量内设置，并且可以根据存储器装置不同地设置。例如，参考页编号Nref可以在存储器装置的测试操作中设置。可以按照导通方法执行测试操作。例如，在按照导通方法执行的预充电时段中，可以将其中沟道层电位迅速下降或者沟道层电位增加的时间长于参考时间的页编号作为参考页编号Nref。
在步骤S112中，当被选页编号Np等于或大于参考页编号(Nref)(是)时，可以执行其中使用导通电压Von的导通方法和使用负电压Vneg的GIDL方法混合的预充电步骤(S114)。
在步骤S113或步骤S114中执行预充电步骤之后，可以执行向被选字线施加编程电压(S115)。当在预定时间期间向被选字线施加编程电压时，可以执行确定被选存储器单元的阈值电压的验证步骤(S116)。
当验证步骤(S116)失败时，可以执行增加编程电压(S117)，并且可以再次执行被选页的编程操作。例如，可以执行步骤S112至S117，直到验证步骤S116通过为止。
当被选页的验证步骤(S116)通过时，可以执行确定被选页编号Np是否为最后页编号(S118)。当被选页编号Np不是被选存储块中的最后页编号(否)时，可以选择下一页。当选择了下一页时，向被选页编号Np增加1(S119)。
可以按上述方法执行步骤S112至S119。当在步骤S118中被选择页编号Np是最后的Np(是)时，可以结束被选存储块的编程操作。
图12是例示了根据本公开的第四实施方式的编程操作的电路图。
参照图11和图12，假设从源极线SL到第一位线BL1执行编程操作并且参考页编号Nref是5。
在被选存储块中，可以首先编程连接到第一字线WL1的第一页。由于第一页的页编号是1并且参考页编号Nref是5，所以可以按照使用导通电压Von的导通方法来执行预充电步骤。可以按照导通方法对页编号Np低于参考页编号Nref的第一页至第四页执行预充电步骤。
可以对页编号Np等于或大于参考页编号Nref的第五页至第i页执行其中使用导通电压Von的导通方法和使用负电压Vneg的GIDL方法混合的预充电步骤。
图13是例示了根据本公开的第五实施方式的编程操作的图。
参照图13，在第五实施方式中，可以在预充电步骤的局部时段期间向被选字线Sel_WL和未选字线Unsel_WL施加通过电压Vpass。下面具体描述根据第五实施方式的编程操作。
当预充电步骤开始时，可以向被选位线Sel_BL施加作为编程允许电压的0V，并且可以向未选位线Unsel_BL施加高于0V的编程禁止电压Vinh。在实施方式中，当开始预充电步骤时，可以向被选位线Sel_BL施加作为编程允许电压的0V，并且可以向未选位线Unsel_BL施加高于0V的第一预充电电压1Vpre或高于0V的第二预充电电压2Vpre。为了将施加至被选位线Sel_BL和未选位线Unsel_BL的电压传送给被选串和未选串，可以向漏极选择线DSL施加导通电压Von。例如，可以向被选漏极选择线Sel_DSL和未选漏极选择线Unsel_DSL施加导通电压Von。导通电压Von可以设置为高于0V的正电压。
在向源极线SL施加第一预充电电压1Vpre的状态下，可以向源极选择线SSL施加导通电压Von。例如，可以向被选源极选择线Sel_SSL和未选源极选择线Unsel_SSL施加导通电压Von。可以在预充电时段的第一时间T1期间向源极选择线SSL施加导通电压Von。在向源极线SL施加第一预充电电压1Vpre的状态下在第一时间T1期间施加导通电压Von之后，可以向源极选择线SSL施加低于0V的负电压Vneg。也就是说，向源极选择线SSL施加的导通电压Von可以降低到负电压Vneg。可以在比第一时间T1长的第二时间T2期间向源极选择线SSL施加负电压Vneg。例如，第二时间T2可以设置为比第一时间T1长至少两倍。下面更具体描述在预充电时段中向源极选择线SSL施加电压的方法。
当在第一时间T1期间向源极选择线SSL施加导通电压Von时，由于源极选择晶体管通过导通电压Von导通，所以施加到源极线SL的第一预充电电压1Vpre可以传送到沟道层。也就是说，电子可以移动到串的沟道层，因此沟道的电位可以增加。在使用导通电压Von的预充电时段中，沟道层的电位可以迅速增加，但是随着被编程存储器单元数量的增加，可能无法穿过沟道的电子数量可以增加，因此沟道的电位可以随着距源极线SL的距离增加而降低。
在第一时间T1期间向源极选择线SSL施加导通电压Von之后，可以向源极选择线SSL施加负电压Vneg。当负电压Vneg施加至源极选择线SSL时，可以通过负电压Vneg在源极选择晶体管中产生漏电流，并且由漏电流产生的空穴可以移动到沟道层。也就是说，沟道层的电位可以通过输入沟道层的空穴而增加。由于空穴不受存储器单元的阈值电压的影响，所以沟道层的电位可以增加到恒定电平而与被编程存储器单元的数量无关。然而，空穴移动到沟道层的端部可以需要很长时间。因此，可以在第一时间T1期间执行使用导通电压Von的预充电时段，并且可以在比第一时间T1长的第二时间T2期间执行使用负电压Vneg的预充电时段。第一时间T1可以设置为比在其中仅使用导通电压Von的现有预充电时段中所设置的时间短的时间。
为了改善电子在沟道层中的移动，在向源极选择线SSL施加导通电压Von的同时，可以向被选字线Sel_WL和未选字线Unsel_WL施加通过电压Vpass。为了在预充电步骤之后执行的编程电压施加步骤中产生沟道升压，在向源极选择线SSL施加负电压Vneg的同时，将被选字线Sel_WL和非选字线Unsel_WL的电位降低到0V或者低于0V的负电压Vneg。
当预充电步骤结束时，可以执行编程电压施加步骤。
当编程电压施加步骤开始时，可以向未选漏极选择线Unsel_DSL、被选源极选择线Sel_SSL和未选源极选择线Unsel_SSL施加0V电压。当0V电压施加至未选漏极选择线Unsel_DSL、被选源极选择线Sel_SSL和未选源极选择线Unsel_SSL时，连接至未选漏极选择线Unsel_DSL、被选源极选择线Sel_SSL和未选源极选择线Unsel_SSL的选择晶体管可以截止。因此，未选串可以浮置。
向源极线SL施加的第一预充电电压1Vpre可以降低到第二预充电电压2Vpre，并且可以向被选字线Sel_WL和未选字线Unsel_WL施加通过电压Vpass。当在作为在先时段的预充电时段中向被选字线Sel_WL和未选字线Unsel_WL施加0V电压或低于0V的负电压Vneg，然后在编程电压施加时段中向被选字线Sel_WL和未选字线Unsel_WL施加具有正电压的通过电压Vpass时，在未选串中可以出现沟道升压。
当在预定时间期间施加通过电压Vpass时，可以向被选字线Sel_WL施加编程电压Vpgm。当编程电压Vpgm施加至被选字线Sel_WL时，被选串的沟道层的电位与编程电压Vpgm之间的电压差增加，因此被选存储器单元的阈值电压可以增加。此时，由于未选串浮置，因此沟道层的电位与编程电压Vpgm之间的电压差低于被选串的电压差。因此，包括于未选串中的未选存储器单元的阈值电压不会增加。当在预定时间期间施加编程电压Vpgm时，通过向被选字线Sel_WL施加通过电压Vpass，可以降低被选字线Sel_WL的电位。
当编程电压施加步骤结束时，可以执行验证步骤。
在验证步骤中，由于需要准确感测被选存储器单元的阈值电压，因此可以对位线BL、漏极选择线DSL、字线Sel_WL和Unsel_WL、源极选择线SSL、以及源极线SL进行放电和初始化。当对所有线进行放电时，可以向位线BL施加第二预充电电压2Vpre，并且可以向被选漏极选择线Sel_DSL施加导通电压Von。可以向未选漏极选择线Unsel_DSL持续施加0V电压。
随后，可以向未选字线Unsel_WL施加通过电压Vpass，并且可以向被选字线Sel_WL施加验证电压Vvf。当验证电压Vvf施加到被选字线Sel_WL时，可以通过向被选源极选择线Sel_SSL施加导通电压Von使源极选择晶体管导通。可以向未选源极选择线Unsel_SSL持续施加0V电压。当被选源极选择晶体管在向源极线SL施加0V电压的状态下导通时，位线BL的电压根据存储器单元的阈值电压可以保持为第二预充电电压2Vpre或者可以降低。例如，由于完成编程的存储器单元的阈值电压高于验证电压Vvf，所以完成编程的存储器单元截止。由于位线BL和源极线SL通过截止的存储器单元彼此电阻断，所以位线BL的电位可以保持为第二预充电电压2Vpre。由于未完成编程的存储器单元的阈值电压低于验证电压Vvf，因此未编程的存储器单元导通。由于位线BL和源极线SL通过导通的存储器单元彼此电连接，所以位线BL的电位可以低于第二预充电电压2Vpre。
图14是例示了根据本公开的第六实施方式的编程操作的图。
参照图14，在根据第六实施方式的编程操作的预充电步骤中，可以向源极选择线SSL施加导通电压Von，并且在向漏极选择线DSL施加导通电压Von之后，可以向漏极选择线DSL施加负电压Vneg。
当预充电步骤开始时，可以向被选位线Sel_BL施加作为编程允许电压的0V，并且可以向未选位线Unsel_BL施加高于0V的编程禁止电压Vinh。在实施方式中，当预充电步骤开始时，可以向被选位线Sel_BL施加作为编程允许电压的0V，并且可以向未选位线Unsel_BL施加高于0V的第一预充电电压1Vpre或高于0V的第二预充电电压2Vpre。为了将施加至被选位线Sel_BL和未选位线Unsel_BL的电压传送给被选串和未选串，可以向漏极选择线DSL施加导通电压Von。例如，可以向被选漏极选择线Sel_DSL和未选漏极选择线Unsel_DSL施加导通电压Von。导通电压Von可以设置为高于0V的正电压。
可以向被选字线Sel_WL和未选字线Unsel_WL施加0V电压或低于0V的负电压Vneg。
可以向源极线SL施加第一预充电电压1Vpre，并且可以向源极选择线SSL施加导通电压Von。源极选择线SSL可以包括被选源极选择线Sel_SSL和未选源极选择线Unsel_SSL。在预充电时段期间可以向源极选择线SSL施加导通电压Von。
在向漏极选择线DSL施加导通电压Von之后，可以施加负电压Vneg。例如，可以在第一时间T1期间向被选漏极选择线Sel_DSL和未选漏极选择线Unsel_DSL施加导通电压Von。在第一时间T1期间施加导通电压Von之后，可以在比第一时间T1长的第二时间T2期间向漏极选择线DSL施加负电压Vneg。
也就是说，向漏极选择线DSL施加的导通电压Von可以降低到负电压Vneg。可以在比第一时间T1长的第二时间T2期间向漏极选择线DSL施加负电压Vneg。例如，第二时间T2可以设置为比第一时间T1长至少两倍。
当预充电步骤结束并编程电压施加步骤开始时，源极选择线SSL的电位可以降低至0V。在第六实施方式中，编程电压施加步骤和验证步骤与第五实施方式的编程电压施加步骤和验证步骤相同，因此省略重复描述。
图15是例示了根据本公开的第七实施方式的编程操作的图。
参照图15，在根据第七实施方式的编程操作的预充电步骤中，可以向源极选择线SSL施加导通电压Von，并且在向漏极选择线DSL施加导通电压Von之后，可以向漏极选择线DSL施加负电压Vneg。在向漏极选择线DSL施加导通电压Von的同时，可以向被选字线Sel_WL和未选字线Unsel_WL施加通过电压Vpass。在预充电步骤中，在向漏极选择线DSL施加负电压Vneg的同时，可以向被选字线Sel_WL和未选字线Unsel_WL施加0V电压或低于0V的负电压Vneg。
在第七实施方式中，编程电压施加步骤和验证步骤与第五实施方式的编程电压施加步骤和验证步骤相同，因此省略重复描述。
图16是例示了根据本公开的第八实施方式的编程操作的图。
参照图16，在根据第八实施方式的编程操作的预充电步骤中，在向源极选择线SSL和漏极选择线DSL施加导通电压Von之后，可以施加负电压Vneg。源极选择线SSL包括被选源极选择线Sel_SSL和未选源极选择线Unsel_SSL。漏极选择线DSL包括被选漏极选择线Sel_DSL和未选漏极选择线Unsel_DSL。
在预充电步骤中，在向源极选择线SSL和漏极选择线DSL施加导通电压Von或负电压Vneg的同时，可以向被选字线Sel_WL和未选字线Unsel_WL施加0V电压或低于0V的负电压Vneg。
在第八实施方式中，编程电压施加步骤和验证步骤与第五实施方式的编程电压施加步骤和验证步骤相同，因此省略重复描述。
图17是例示了根据本公开的第九实施方式的编程操作的图。
参照图17，在根据第九实施方式的编程操作的预充电步骤中，在向源极选择线SSL和漏极选择线DSL施加导通电压Von之后，可以施加负电压Vneg。源极选择线SSL包括被选源极选择线Sel_SSL和未选源极选择线Unsel_SSL。漏极选择线DSL包括被选漏极选择线Sel_DSL和未选漏极选择线Unsel_DSL。
在预充电步骤中，在向源极选择线SSL和漏极选择线DSL施加导通电压Von的同时，可以向被选字线Sel_WL和未选字线Unsel_WL施加通过电压Vpass。在预充电步骤中，在向源极选择线SSL和漏极选择线DSL施加负电压Vneg的同时，可以向被选字线Sel_WL和未选字线Unsel_WL施加0V电压或低于0V的负电压Vneg。
图18是例示了应用了本公开的存储器装置的存储卡系统的图。
参照图18，存储卡系统3000包括控制器3100、存储器装置3200和连接器3300。
控制器3100连接到存储器装置3200。控制器3100被配置为访问存储器装置3200。例如，控制器3100可以被配置为控制存储器装置3200的编程操作、读取操作或擦除操作或控制后台操作。控制器3100被配置为提供存储器装置3200与主机之间的接口。控制器3100被配置为驱动用于控制存储器装置3200的固件。例如，控制器3100可以包括诸如随机存取存储器(RAM)、处理单元、主机接口、存储器接口和纠错电路之类的组件。
控制器3100可以通过连接器3300与外部装置进行通信。控制器3100可以根据特定通信标准与外部装置(例如，主机)进行通信。例如，控制器3100被配置为通过诸如以下的各种通信标准中的至少一种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、PCI快速(PCI-E)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电子器件(IDE)、FireWire(火线)、通用闪存(UFS)、Wi-Fi、Bluetooth(蓝牙)和NVMe。例如，连接器3300可以由上述各种通信标准中的至少一种来定义。
存储器装置3200可以包括多个存储器单元，并且可以与图1所示的存储器装置100等同地构造。因此，存储器装置3200可以通过选择性地应用导通预充电方法和GIDL预充电方法来执行编程操作。
控制器3100和存储器装置3200可以集成到一个半导体装置中以构造存储卡。例如，控制器3100和存储器装置3200可以集成到一个半导体装置中以构造诸如以下的存储卡：PC卡(个人计算机存储卡国际协会(PCMCIA))、紧凑型闪存卡(CF)、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC、微型MMC或eMMC)、SD卡(SD、迷你SD、微型SD或SDHC)和通用闪存(UFS)。
图19是例示了应用本公开的存储器装置的固态驱动器(SSD)系统的图。
参照图19，SSD系统4000包括主机4100和SSD 4200。SSD 4200通过信号连接器4001与主机4100交换信号并通过电源连接器4002接收电力。SSD 4200包括控制器4210、多个存储器装置4221至422n、辅助电源4230和缓冲器存储器4240。
控制器4210可以响应于从主机4100接收的信号而控制多个存储器装置4221至422n。例如，该信号可以是基于主机4100与SSD 4200之间的接口的信号。例如，信号可以是由诸如以下的接口中的至少一种定义的信号：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、PCI快速(PCI-E)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电子器件(IDE)、FireWire(火线)、通用闪存(UFS)、Wi-Fi、Bluetooth(蓝牙)和NVMe。
多个存储器装置4221至422n可以包括被配置为存储数据的多个存储器单元。多个存储器装置4221至422n中的每一个可以与图1所示的存储器装置100等同地构造。因此，多个存储器装置4221至422n中的每一个可以通过选择性地应用导通预充电方法和GIDL预充电方法来执行编程操作。多个存储器装置4221至422n可以通过沟道CH1至CHn与控制器4210通信。
辅助电源4230通过电源连接器4002连接到主机4100。辅助电源4230可以从主机4100接收电源电压并充入电源电压。辅助电源4230可以在来自主机4100的供电不畅时提供SSD 4200的电源电压。例如，辅助电源4230可以位于SSD 4200中或者可以位于SSD 4200外部。例如，辅助电源4230可以位于主板上并且可以向SSD 4200提供辅助电源。
缓冲器存储器4240用作SSD 4200的缓冲器存储器。例如，缓冲器存储器4240可以暂时存储从主机4100接收到的数据或从多个存储器装置4221至422n接收到的数据，或者可以暂时存储多个存储器装置4221至422n的元数据(例如，映射表)。缓冲器存储器4240可以包括诸如DRAM、SDRAM、DDR SDRAM和LPDDR SDRAM之类的易失性存储器，或者诸如FRAM、ReRAM、STT-MRAM和PRAM之类的非易失性存储器。
相关申请的交叉引用
本申请要求于2022年11月15日向韩国知识产权局提交的韩国专利申请No.10-2022-0152859的优先权，其全部公开内容通过引用并入本文中。

Claims (34)

1.一种存储器装置，该存储器装置包括：
串，该串包括连接在源极线和位线之间的第一选择晶体管、存储器单元和第二选择晶体管；以及
电压发生器，该电压发生器向所述源极线提供预充电电压，并向连接到所述第一选择晶体管的栅极的第一选择线选择性地施加导通电压和负电压中的至少一种，
其中，所述电压发生器在对所述串的沟道层进行预充电的同时，向所述源极线施加所述预充电电压，在对所述串的沟道层进行预充电的第一时间期间向所述第一选择线施加所述导通电压，以及在对所述串的沟道层进行预充电的第二时间期间向所述第一选择线施加所述负电压。
2.根据权利要求1所述的存储器装置，其中，所述导通电压被设置为高于所述存储器单元的阈值电压的正电压。
3.根据权利要求1所述的存储器装置，其中，所述电压发生器在所述第一时间期间向所述第一选择线施加所述导通电压，然后在所述第二时间期间向所述第一选择线施加所述负电压。
4.根据权利要求1所述的存储器装置，其中，所述电压发生器在所述第二时间期间向所述第一选择线施加所述负电压，然后在所述第一时间期间向所述第一选择线施加所述导通电压。
5.根据权利要求1所述的存储器装置，其中，所述第二时间被设置为比所述第一时间长。
6.根据权利要求1所述的存储器装置，其中，所述第二时间被设置为是所述第一时间的至少两倍长。
7.根据权利要求1所述的存储器装置，其中，所述电压发生器在向所述第一选择线施加所述导通电压或所述负电压的同时，向连接到所述第二选择晶体管的栅极的第二选择线施加所述导通电压。
8.根据权利要求1所述的存储器装置，其中，所述电压发生器在向所述第一选择线施加所述导通电压或所述负电压的同时，向连接到所述第二选择晶体管的栅极的第二选择线施加所述导通电压或所述负电压。
9.根据权利要求1所述的存储器装置，其中，所述电压发生器在向所述第一选择线施加所述导通电压或所述负电压的同时，向连接到所述存储器单元的栅极的字线施加0V电压和低于0V的负电压中的一种。
10.根据权利要求9所述的存储器装置，其中，向所述字线施加的所述负电压等于向所述第一选择线施加的所述负电压。
11.根据权利要求9所述的存储器装置，其中，向所述字线施加的所述负电压被设置为在向所述第一选择线施加的所述负电压与0V电压之间的电压。
12.根据权利要求1所述的存储器装置，其中，所述电压发生器在向所述第一选择线施加所述导通电压的同时向连接到所述存储器单元的栅极的字线施加通过电压，以及在向所述第一选择线施加所述负电压的同时向所述字线施加0V电压和所述负电压中的一种。
13.根据权利要求1所述的存储器装置，其中，所述电压发生器在所述位线是未选位线时，在对所述沟道层进行预充电的同时向所述位线施加所述预充电电压。
14.根据权利要求1所述的存储器装置，其中，所述电压发生器在所述位线是被选位线时，在对所述沟道层进行预充电的同时向所述位线施加0V电压。
15.根据权利要求1所述的存储器装置，其中，所述电压发生器在对所述沟道层进行预充电之后向所述第一选择线施加0V电压。
16.根据权利要求1所述的存储器装置，其中，所述预充电电压被生成为高于0V的正电压。
17.一种操作存储器装置的方法，该方法包括以下步骤：
在第一时间期间向连接到第一选择晶体管的栅极的第一选择线施加导通电压，以便对包括所述第一选择晶体管、第二选择晶体管以及连接在所述第一选择晶体管和所述第二选择晶体管之间的存储器单元的串进行预充电；
在第二时间期间向所述第一选择线施加负电压，以对所述串进行预充电；以及
在对所述串进行预充电时，向连接到所述存储器单元的栅极的字线当中的被选字线施加编程电压。
18.根据权利要求17所述的方法，其中，所述导通电压被设置为高于0V的正电压，使得电子通过所述第一选择晶体管移动到所述串的沟道。
19.根据权利要求17所述的方法，其中，所述负电压被设置为低于0V的电压，使得空穴从所述第一选择晶体管移动到所述串的沟道。
20.根据权利要求17所述的方法，其中，在施加所述导通电压之后执行施加所述负电压。
21.根据权利要求17所述的方法，其中，在施加所述负电压之后执行施加所述导通电压。
22.根据权利要求17所述的方法，其中，所述第二时间被设置为比所述第一时间长。
23.根据权利要求17所述的方法，其中，在向所述第一选择线施加所述导通电压和所述负电压中的一种的同时，向连接到所述第二选择晶体管的栅极的第二选择线施加所述导通电压。
24.根据权利要求17所述的方法，其中，在向所述第一选择线施加所述导通电压和所述负电压中的一种的同时，向连接到所述第二选择晶体管的栅极的第二选择线施加所述导通电压和所述负电压中的一种。
25.根据权利要求17所述的方法，其中，在向所述第一选择线施加所述导通电压或所述负电压的同时，向连接到所述存储器单元的栅极的字线施加0V电压或负电压。
26.根据权利要求17所述的方法，其中，在向所述第一选择线施加所述导通电压的同时向连接到所述存储器单元的栅极的字线施加通过电压，以及在向所述第一选择线施加所述负电压的同时向所述字线施加0V电压和负电压中的一种。
27.一种操作存储器装置的方法，该方法包括以下步骤：
将编程循环数量与参考数量进行比较；
当所述编程循环数量小于所述参考数量时，通过向连接到串中所包括的第一选择晶体管、第二选择晶体管以及连接在所述第一选择晶体管和所述第二选择晶体管之间的存储器单元当中的所述第一选择晶体管的栅极的第一选择线施加导通电压，来对所述串进行预充电；以及
当所述编程循环数量等于或大于所述参考数量时，通过在第一时间期间向所述第一选择线施加所述导通电压以及在第二时间期间施加负电压，对所述串进行预充电。
28.根据权利要求27所述的方法，其中，当所述编程循环数量等于或大于所述参考数量时，在所述第一时间期间向所述第一选择线施加所述导通电压之后，在所述第二时间期间向所述第一选择线施加所述负电压。
29.根据权利要求27所述的方法，其中，当所述编程循环数量等于或大于所述参考数量时，在所述第二时间期间向所述第一选择线施加所述负电压之后，在所述第一时间期间向所述第一选择线施加所述导通电压。
30.根据权利要求27所述的方法，其中，所述导通电压被设置为高于所述存储器单元的阈值电压的正电压。
31.根据权利要求27所述的方法，其中，所述第二时间被设置比所述第一时间长。
32.一种操作存储器装置的方法，该方法包括以下步骤：
将被选页编号与参考页编号进行比较；
当所述被选页编号小于所述参考页编号时，通过向连接到串中所包括的第一选择晶体管、第二选择晶体管以及连接在所述第一选择晶体管和所述第二选择晶体管之间的存储器单元当中的所述第一选择晶体管的栅极的第一选择线施加导通电压，来对所述串进行预充电；以及
当所述被选页编号等于或大于所述参考页编号时，通过在第一时间期间向所述第一选择线施加所述导通电压以及在第二时间期间施加负电压，对所述串进行预充电。
33.根据权利要求32所述的方法，其中，当所述被选页编号等于或大于所述参考页编号时，在所述第一时间期间向所述第一选择线施加所述导通电压之后，在所述第二时间期间向所述第一选择线施加所述负电压。
34.根据权利要求32所述的方法，其中，在所述被选页编号等于或大于所述参考页编号时，在所述第二时间期间向所述第一选择线施加所述负电压之后，在所述第一时间期间向所述第一选择线施加所述导通电压。
CN202311077821.0A 2022-11-15 2023-08-24 存储器装置及操作存储器装置的方法 Pending CN118053478A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220152859A KR20240071118A (ko) 2022-11-15 2022-11-15 메모리 장치 및 이의 동작 방법
KR10-2022-0152859 2022-11-15

Publications (1)

Publication Number Publication Date
CN118053478A true CN118053478A (zh) 2024-05-17

Family

ID=91023853

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311077821.0A Pending CN118053478A (zh) 2022-11-15 2023-08-24 存储器装置及操作存储器装置的方法

Country Status (5)

Country Link
US (1) US20240161834A1 (zh)
KR (1) KR20240071118A (zh)
CN (1) CN118053478A (zh)
DE (1) DE102023124589A1 (zh)
TW (1) TW202422561A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220152859A (ko) 2021-05-10 2022-11-17 삼성전자주식회사 무선 통신 시스템에서 복수 슬롯을 통한 신호 전송 방법 및 장치

Also Published As

Publication number Publication date
KR20240071118A (ko) 2024-05-22
DE102023124589A1 (de) 2024-05-16
TW202422561A (zh) 2024-06-01
US20240161834A1 (en) 2024-05-16

Similar Documents

Publication Publication Date Title
CN108281166B (zh) 存储装置及其操作方法
KR102468994B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
US10276243B2 (en) Semiconductor memory device and writing operation method thereof in which first memory cells of a page that are in a first group of contiguous columns are programmed and verified separately from second memory cells of the same page that are in a second group of contiguous columns that does not overlap with the first group
KR20200040021A (ko) 메모리 장치 및 이의 동작 방법
US10360978B2 (en) Semiconductor memory device for performing coding program and operating method thereof
CN109493895B (zh) 半导体存储器装置及其操作方法
KR20170129516A (ko) 반도체 메모리 장치 및 이의 동작 방법
US8942048B2 (en) Semiconductor device and method of operating the same
CN104821184A (zh) 半导体器件
KR20180027276A (ko) 반도체 메모리 장치 및 그 동작 방법
CN108172248A (zh) 控制逻辑、半导体存储器件及其操作方法
CN115705885A (zh) 半导体存储器装置及其操作方法
US10679705B2 (en) Controller and operating method thereof
US20240127892A1 (en) Memory device and operating method of the memory device
US11551763B2 (en) Semiconductor memory device and method of operating the same
TW201601156A (zh) 半導體裝置
CN118053478A (zh) 存储器装置及操作存储器装置的方法
CN114203238B (zh) 存储器设备和操作存储器设备的方法
US20240177780A1 (en) Memory device and operating method of the memory device
US20240069746A1 (en) Memory device and method of operating the same
US20240145008A1 (en) Memory device and operating method of the memory device
US20240177766A1 (en) Memory device and method of operating the same
US20250087271A1 (en) Semiconductor memory device and method of operating the semiconductor memory device
KR20220099063A (ko) 반도체 메모리 장치 및 그 동작 방법
CN118942516A (zh) 存储器设备和操作该存储器设备的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination