CN118039582A - 高散热嵌埋基板制作方法 - Google Patents
高散热嵌埋基板制作方法 Download PDFInfo
- Publication number
- CN118039582A CN118039582A CN202410108210.6A CN202410108210A CN118039582A CN 118039582 A CN118039582 A CN 118039582A CN 202410108210 A CN202410108210 A CN 202410108210A CN 118039582 A CN118039582 A CN 118039582A
- Authority
- CN
- China
- Prior art keywords
- window
- circuit
- chip
- manufacturing
- sacrificial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/427—Cooling by change of state, e.g. use of heat pipes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明公开了一种高散热嵌埋基板制作方法,涉及封装结构技术领域。该方法包括:准备承载板;制作第一牺牲块和绝缘介质层;去除承载板,形成基板,并蚀刻第一牺牲块形成第一安装腔,并在第一安装腔内放置芯片;施加第一封装材料以封装芯片,并形成与芯片的上表面连接的第二牺牲块;施加第一层压材料,并制作第一线路,第一线路与芯片导通;施加第二封装材料,并制作第二线路,第二线路与第一线路导通;施加第二层压材料,蚀刻第二牺牲块,形成第二安装腔;在第二安装腔内填充相变金属,并制作第三线路,在第三线路的表面制作散热铜柱,并制作阻焊层。根据本发明实施例的高散热嵌埋基板制作方法,具备良好的散热能力和控温能力。
Description
技术领域
本发明涉及封装结构技术领域,尤其是涉及一种高散热嵌埋基板制作方法。
背景技术
随着嵌入式封装载板内的芯片或其它元器件的数量的不断增多以及功率的不断升高,产品高功率导致的发热问题成为封装载板急需改进和解决的问题之一。
传统的嵌入式封装载板通常利用铜块与芯片或元器件进行传导热量,此方法在一定程度上可利用金属优良的导热性,将发热源的热量进行散热,但随着发热源的数量以及热量的不断提升,铜块散热便无法有效地将热量完全传导;而且,当出现对温度环境更高的芯片时,例如需将工作温度控制在某一区间温度内,铜块散热工艺便无法满足此需求。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此,本发明提出了一种高散热嵌埋基板制作方法,具备良好的散热能力。
根据本发明实施例的高散热嵌埋基板制作方法,包括以下步骤:
准备承载板,所述承载板包括核心层以及设置于所述核心层表面的金属层;
在所述金属层的表面,制作至少一个第一牺牲块,并制作覆盖所述第一牺牲块的绝缘介质层,所述绝缘介质层暴露所述第一牺牲块的端面;
去除所述承载板,形成包括所述绝缘介质层和所述第一牺牲块的基板,并蚀刻所述第一牺牲块形成第一安装腔,并在所述第一安装腔内放置芯片;
在所述绝缘介质层的上表面施加第一封装材料,并使所述第一封装材料填充所述第一安装腔,以封装所述芯片,并对所述第一封装材料进行开窗形成第一窗口,在所述第一窗口处形成与所述芯片的上表面连接的第二牺牲块;
在所述绝缘介质层的下表面施加第一层压材料,并对所述第一层压材料进行开窗,形成与所述芯片相连通的第二窗口;
在所述第一层压材料的下表面制作第一线路,所述第一线路通过设置在所述第二窗口内的第一金属盲孔与所述芯片导通;
在所述第一层压材料的下表面施加第二封装材料,使所述第二封装材料覆盖所述第一线路;
对所述基板进行钻孔,形成贯通所述第一封装材料、所述绝缘介质层、所述第一层压材料和所述第二封装材料的导通孔;
对所述第二封装材料开窗,形成与所述第一线路连通的第三窗口,并在所述第二封装材料的下表面以及所述第一封装材料的上表面,制作第二线路,所述第二封装材料的下表面的所述第二线路通过设置在所述第三窗口内的第二金属盲孔与所述第一线路导通,所述第二线路还与所述导通孔导通;
在所述第一封装材料的上表面及所述第二封装材料的下表面施加第二层压材料,使所述第二层压材料覆盖所述第二线路,并对所述第二层压材料进行开窗,形成与所述第二牺牲块相连通的第四窗口;
通过所述第四窗口蚀刻所述第二牺牲块,形成第二安装腔;
在所述第二安装腔内填充相变金属,并在所述第二层压材料的表面制作第三线路,所述第三线路通过设置在所述第四窗口内的第三金属盲孔与所述相变金属导通;
在所述第三线路的表面制作散热铜柱,并在所述第三线路及所述第二层压材料的表面制作阻焊层,并对所述阻焊层进行开窗,形成与所述第三线路连通的焊盘。
根据本发明的一些实施例,所述第一牺牲块的数量为两个,所述芯片具有两个,分别为第一芯片和第二芯片,所述第一芯片包括第一端子面和第一非端子面,所述第一端子面设置有第一连接端子,所述第二芯片包括第二端子面和第二非端子面,所述第二端子面设置有第二连接端子;
所述蚀刻所述第一牺牲块形成第一安装腔,并在所述第一安装腔内放置芯片,具体包括:
蚀刻两个所述第一牺牲块,形成两个所述第一安装腔;
在其中一个所述安装腔内,放置所述第一芯片,在另一个所述第一安装腔内,放置所述第二芯片;所述第一端子面朝下放置,所述第二端子面朝上放置。
根据本发明的一些实施例,所述第一牺牲块包括第一牺牲柱和第二牺牲柱;
所述在所述金属层的表面,制作至少一个第一牺牲块,具体包括:
在所述金属层的表面施加第一光阻材料,并对所述第一光阻材料进行曝光和显影,形成第一图形;
根据所述第一图形,在所述金属层的表面形成至少一个所述第一牺牲柱,并去除所述第一光阻材料;
在所述金属层的表面,施加第二光阻材料,并对所述第二光阻材料进行曝光和显影,形成第二图形;
根据所述第二图形,在每个所述第一牺牲柱的表面,形成第二牺牲柱;所述第二牺牲柱的宽度小于所述第一牺牲柱的宽度;
去除所述第二光阻材料。
根据本发明的一些实施例,所述在所述绝缘介质层的上表面施加第一封装材料,并使所述第一封装材料填充所述第一安装腔,以封装所述芯片,并对所述第一封装材料进行开窗形成第一窗口,在所述第一窗口处形成与所述芯片的上表面连接的第二牺牲块,具体包括:
在所述绝缘介质层的上表面施加所述第一封装材料,并使所述第一封装材料填充两个所述第一安装腔,以封装所述第一芯片和所述第二芯片;
对所述第一封装材料进行开窗,形成与所述第一非端子面连通的所述第一窗口;
在所述第一窗口处,电镀形成与所述第一非端子面连接的所述第二牺牲块。
根据本发明的一些实施例,所述在所述绝缘介质层的下表面施加第一层压材料,并对所述第一层压材料进行开窗,形成与所述芯片相连通的第二窗口,具体包括:
在所述绝缘介质层的下表面施加所述第一层压材料;
对所述第一层压材料进行开窗,形成与所述第一连接端子相连通的所述第二窗口、以及与所述第二非端子面相连通的第五窗口。
根据本发明的一些实施例,所述在所述第一层压材料的下表面施加第二封装材料,使所述第二封装材料覆盖所述第一线路的步骤之后,还包括以下步骤:
对所述第二封装材料开窗,形成与所述第五窗口相对应的第六窗口;
根据所述第五窗口及所述第六窗口,电镀形成与所述第二非端子面连接的第三牺牲块。
根据本发明的一些实施例,所述对所述第二封装材料开窗,形成与所述第一线路连通的第三窗口,并在所述第二封装材料的下表面以及所述第一封装材料的上表面,制作第二线路,所述第二封装材料的下表面的所述第二线路通过设置在所述第三窗口内的第二金属盲孔与所述第一线路导通,所述第二线路还与所述导通孔导通,具体包括:
对所述第二封装材料开窗,形成与所述第一线路连通的所述第三窗口、以及与所述第二连接端子连通的第七窗口;
在所述第二封装材料的下表面以及所述第一封装材料的上表面,制作所述第二线路,所述第二封装材料的下表面的所述第二线路通过设置在所述第三窗口内的所述第二金属盲孔与所述第一线路导通,所述第一封装材料的上表面的所述第二线路通过设置在所述第七窗口内的第四金属盲孔与所述第二连接端子导通,所述第二线路还与所述导通孔导通。
根据本发明的一些实施例,所述在所述第一封装材料的上表面及所述第二封装材料的下表面施加第二层压材料,使所述第二层压材料覆盖所述第二线路,并对所述第二层压材料进行开窗,形成与所述第二牺牲块连通的第四窗口,具体包括:
在所述第一封装材料的上表面及所述第二封装材料的下表面施加所述第二层压材料,使所述第二层压材料覆盖所述第二线路;
对所述第二层压材料进行开窗,形成与所述第二牺牲块连通的所述第四窗口、以及与所述第三牺牲块连通的第八窗口。
根据本发明的一些实施例,所述通过所述第四窗口蚀刻所述第二牺牲块,形成第二安装腔,具体包括:
通过所述第四窗口蚀刻所述第二牺牲块,形成所述第二安装腔;
通过所述第八窗口蚀刻所述第三牺牲块,形成第三安装腔。
根据本发明的一些实施例,所述在所述第二安装腔内填充相变金属,并在所述第二层压材料的表面制作第三线路,所述第三线路通过设置在所述第四窗口内的第三金属盲孔与所述相变金属导通,具体包括:
通过所述第四窗口,在所述第二安装腔内填充第一相变金属,通过所述第八窗口,在所述第三安装腔内填充第二相变金属;
在所述第二层压材料的表面制作第三线路,所述第三线路通过设置在所述第四窗口内的所述第三金属盲孔与所述第一相变金属导通,所述第三线路通过设置在所述第八窗口内的第五金属盲孔与所述第二相变金属导通。
根据本发明实施例的高散热嵌埋基板制作方法,至少具有如下有益效果:先将芯片或其他元器件埋入基板后,再制作第二牺牲块,并将第二牺牲块内埋,再通过对第二牺牲块对应的位置进行镭射开窗,并采用纵向定向蚀刻技术,将药水通过镭射孔把第二牺牲块咬蚀净,形成第二安装腔,最后将相变金属灌入第二安装腔内,并通过散热铜柱向外导热,通过以上方法的优化,能够有效对芯片或其他元器件进行散热,并使芯片及其他元器件在一个稳定的工作温度范围内,从而满足封装产品的散热需求以及对工作温度的需求。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1为本发明实施例的承载板的结构示意图;
图2为施加第一光阻材料并对第一光阻材料进行曝光显影后的结构示意图;
图3为制作第一牺牲柱并去除第一光阻材料后的结构示意图;
图4为施加第二光阻材料并对第二光阻材料进行曝光显影后的结构示意图;
图5为制作第二牺牲柱并去除第二光阻材料后的结构示意图;
图6为在承载板表面制作绝缘介质层后的结构示意图;
图7为去除承载板、形成基板后的结构示意图;
图8为施加第三光阻材料并对第三光阻材料进行曝光显影后的结构示意图;
图9为蚀刻第一牺牲块并去除第三光阻材料后的结构示意图;
图10为在第一安装腔内放置芯片后的结构示意图;
图11为通过第一封装材料对芯片进行封装后的结构示意图;
图12为对第一封装材料开窗形成第一窗口后的结构示意图;
图13为施加第四光阻材料并对第四光阻材料进行曝光显影后的结构示意图;
图14为施加第一层压材料并对第一层压材料开窗后的结构示意图;
图15为制作第一线路后的结构示意图;
图16为施加第二封装材料并对第二封装材料开窗后的结构示意图;
图17为制作第三牺牲块后的结构示意图;
图18为制作导通孔后的结构示意图;
图19为对第二封装材料开窗后的结构示意图;
图20为制作第二线路后的结构示意图;
图21为施加第二层压材料并对第二层压材料开窗后的结构示意图;
图22为蚀刻第二牺牲块和第三牺牲块后的结构示意图;
图23为填充第一相变金属和第二相变金属后的结构示意图;
图24为制作第三线路后的结构示意图;
图25为施加第五光阻材料并对第五光阻材料进行曝光显影后的结构示意图;
图26为制作散热铜柱后的结构示意图;
图27为制作阻焊层并对阻焊层开窗后的结构示意图;
附图标记:
承载板100、核心层110、金属层120、第一铜层121、第二铜层122、蚀刻阻挡层123、第一金属种子层124、第一光阻材料201、第一图形202、第二光阻材料203、第二图形204、第一牺牲块300、第一牺牲柱301、第二牺牲柱302、绝缘介质层400、第一安装腔401、第三光阻材料402、基板500、第一芯片501、第一连接端子5011、第二芯片502、第二连接端子5021、粘性材料503、第一封装材料600、第一窗口601、第四光阻材料602、第二牺牲块603、第一层压材料700、第二窗口701、第五窗口702、第一金属盲孔703、第一线路800、第二封装材料900、第六窗口901、第三牺牲块902、导通孔903、第三窗口904、第七窗口905、第二金属盲孔906、第四金属盲孔907、第二线路1000、第二层压材料1200、第四窗口1210、第八窗口1220、第二安装腔1301、第三安装腔1302、第一相变金属1303、第二相变金属1304、第三金属盲孔1305、第五金属盲孔1306、第三线路1400、第五光阻材料1500、第三图形1501、散热铜柱1502、阻焊层1600、焊盘1601。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本申请,而不能理解为对本申请的限制。对于以下实施例中的步骤编号,其仅为了便于阐述说明而设置,对步骤之间的顺序不做任何限定,实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。
在本发明的描述中,需要理解的是,涉及到方位描述,例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
本发明的说明书和权利要求书及所述附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象,而不是用于描述特定顺序。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本发明中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
传统的嵌入式封装载板通常利用铜块与芯片或元器件进行传导热量,此方法在一定程度上可利用金属优良的导热性,将发热源的热量进行散热,但随着发热源的数量以及热量的不断提升,铜块散热便无法有效的将热量完全传导;而且,当出现对温度环境更高的芯片时,例如需将工作温度控制在某一区间温度内,铜块散热工艺便无法满足此需求。
为此,本发明实施例提出了一种高散热嵌埋基板制作方法,先将芯片或其他元器件埋入基板后,再制作第二牺牲块,并将第二牺牲块内埋,再通过对第二牺牲块对应的位置进行镭射开窗,并采用纵向定向蚀刻技术,将药水通过镭射孔把第二牺牲块咬蚀净,形成第二安装腔,最后将相变金属灌入第二安装腔内,并通过散热铜柱向外导热,通过以上方法的优化,能够有效对芯片或其他元器件进行散热,并使芯片及其他元器件在一个稳定的工作温度范围内,从而满足封装产品的散热需求以及对工作温度的需求。
下面结合附图1-27,详细阐述本发明实施例的高散热嵌埋基板制作方法。
根据本发明实施例的高散热嵌埋基板制作方法,包括以下步骤:
步骤(1):准备承载板100,承载板100包括核心层110以及设置于核心层110表面的金属层120。
具体地,如图1所示,在本示例中,金属层120由下至上依次包括第一铜层121、第二铜层122、蚀刻阻挡层123以及第一金属种子层124,第一铜层121和第二铜层122之间通过物理方式结合,在后续需要去除承载板100时,可以通过物理方式对第一铜层121和第二铜层122进行分离,从而方便去除承载板100。蚀刻阻挡层123时用于后续将第一铜层121和第二铜层122进行分离后,在蚀刻掉第二铜层122、蚀刻阻挡层123以及第一金属种子层124时,防止过度蚀刻,从而对后续基板的线路和铜柱等进行保护,蚀刻阻挡层123通常可以采用金属镍;第一金属种子层124通常可以采用铜材质,厚度为1-3um,作为后续电镀的导通基础。
步骤(2):在金属层120的表面,制作至少一个第一牺牲块300,并制作覆盖第一牺牲块300的绝缘介质层400,绝缘介质层400暴露第一牺牲块300的端面。
具体地,在本示例中,如图5所示,第一牺牲块300包括第一牺牲柱301和第二牺牲柱302,每两个第一牺牲柱301和两个第二牺牲柱302构成一个第一牺牲块300,第一牺牲块300的数量可以是两个甚至更多,在本发明实施例以两个第一牺牲块300为例进行说明。
如图2至图5所示,为了在金属层120的表面,制作第一牺牲块300,具体包括以下几个步骤:
①在金属层120的表面施加第一光阻材料201,并对第一光阻材料201进行曝光和显影,形成第一图形202;
②根据第一图形202,在金属层120的表面形成至少一个第一牺牲柱301,并去除第一光阻材料201;
③在金属层120的表面,施加第二光阻材料203,并对第二光阻材料203进行曝光和显影,形成第二图形204;
④根据第二图形204,在每个第一牺牲柱301的表面,形成第二牺牲柱302;第二牺牲柱302的宽度小于第一牺牲柱301的宽度;
⑤去除第二光阻材料203。
具体地,如图2所示,可以通过贴膜或者涂覆的方式,在金属层120的表面设置第一光阻材料201,然后对第一光阻材料201进行曝光和显影,形成与第一牺牲柱301相对应的第一图形202;如图3所示,对整板进行电镀,在第一图形202处形成第一牺牲柱301,然后去除第一光阻材料201;如图4所示,在金属层120的表面,继续施加第二光阻材料203,再对第二光阻材料203进行曝光和显影,形成与第二牺牲柱302相对应的第二图形204;如图5所示,继续对整板进行电镀,形成第二牺牲柱302,然后将第二光阻材料203褪去,最终形成两个第一牺牲块300。如图6所示,在形成第一牺牲块300后,在金属层120的表面施加绝缘材料,绝缘材料可以为纯树脂、也可以是包含树脂和玻纤的有机绝缘材料,绝缘材料可以通过涂覆、压合等方式施加在金属层120的表面,形成绝缘介质层400,且绝缘介质层400覆盖第一牺牲块300,然后通过等离子蚀刻或者磨板等方式减薄绝缘介质层400,露出第一牺牲块300的端部。
步骤(3):去除承载板100,形成包括绝缘介质层400和第一牺牲块300的基板500,并蚀刻第一牺牲块300形成第一安装腔401,并在第一安装腔401内放置芯片。
具体地,如图7所示,将承载板100去除,形成基板500,在去除承载板100时,可以先将第一铜层121和第二铜层122进行物理分离,从而将承载板100与基板500进行分板,然后,通过蚀刻的方式,将第二铜层122、蚀刻阻挡层123和第一金属种子层124均去除,获得基板500。然后,如图8所示,在基板500的双面施加第三光阻材料402,对第三光阻材料402进行曝光和显影,露出第一牺牲块300,然后蚀刻掉第一牺牲块300形成第一安装腔401。在本示例中,第一牺牲块300共有两个,对应地,芯片也具有两个,分别为第一芯片501和第二芯片502。如图9和图10所示,在蚀刻掉两个第一牺牲块300后,形成两个第一安装腔401,然后在其中一个第一安装腔401内,放置第一芯片501,在另一个第一安装腔401内,放置第二芯片502。第一芯片501包括第一端子面(即图10中的下表面)和第一非端子面(即图10中的上表面),第一端子面设置有第一连接端子5011,第二芯片502包括第二端子面(即图10中的上表面)和第二非端子面(即图10中的下表面),第二端子面设置有第二连接端子5021。在放置第一芯片501和第二芯片502时,如图10所示,首先在基板500的底面贴上粘性材料503,然后将第一芯片501的第一端子面朝下放置在其中一个第一安装腔401内,将第二芯片502的第二端子面朝上放置在另一个第一安装腔401内,第一芯片501和第二芯片502通过粘性材料503进行预固定。
步骤(4):在绝缘介质层400的上表面施加第一封装材料600,并使第一封装材料600填充第一安装腔401,以封装芯片,并对第一封装材料600进行开窗形成第一窗口601,在第一窗口601处形成与芯片的上表面连接的第二牺牲块603。
具体地,如图11所示,使用感光性的第一封装材料600对第一芯片501和第二芯片502进行封装;然后,如图12所示,对第一封装材料600进行选择性曝光和显影,形成第一窗口601,露出第一芯片501的第一非端子面。然后,如图13所示,在双面施加第四光阻材料602,并对第四光阻材料602进行曝光和显影,从而在对应第一窗口601的位置进行开窗。最后,如图14所示,通过电镀的方式在第一窗口601内形成第二牺牲块603,并去除粘性材料503。
步骤(5):在绝缘介质层400的下表面施加第一层压材料700,并对第一层压材料700进行开窗,形成与芯片相连通的第二窗口701。
具体地,如图14所示,在芯片具有两个的情况下,在绝缘介质层400的下表面通过层压的方式施加第一层压材料700后,使用镭射钻孔等方式对第一层压材料700进行开窗,形成与第一芯片501的第一连接端子5011相连通的第二窗口701、以及与第二芯片502的第二非端子面相连通的第五窗口702。
步骤(6):在第一层压材料700的下表面制作第一线路800,第一线路800通过设置在第二窗口701内的第一金属盲孔703与芯片导通。
具体地,如图15所示,在第一层压材料700的下表面电镀形成第一线路800的同时,会在第二窗口701内电镀形成第一金属盲孔703,从而使得第一线路800能够通过第一金属盲孔703与第一芯片501的第一连接端子5011相导通。
步骤(7):在第一层压材料700的下表面施加第二封装材料900,使第二封装材料900覆盖第一线路800。
具体地,如图16所示,在使第二封装材料900覆盖第一线路800后,还需要对第二封装材料900开窗,形成与第五窗口702相对应的第六窗口901;根据第五窗口702及第六窗口901,电镀形成与第二芯片502的第二非端子面连接的第三牺牲块902,如图17所示。
步骤(8):对基板500进行钻孔,形成贯通第一封装材料600、绝缘介质层400、第一层压材料700和第二封装材料900的导通孔903。
具体地,如图18所示,可以通过使用机械钻孔的方式对基板500进行钻孔,再通过PTH+树脂塞孔工艺得到导通孔903,从而导通基板500各层的线路。
步骤(9):对第二封装材料900开窗,形成与第一线路800连通的第三窗口904,并在第二封装材料900的下表面以及第一封装材料600的上表面,制作第二线路1000,第二封装材料900的下表面的第二线路1000通过设置在第三窗口904内的第二金属盲孔906与第一线路800导通,第二线路1000还与导通孔903连通。
具体地,如图19所示,在对第二封装材料900开窗,形成与第一线路800导通的第三窗口904的同时,还对第一封装材料600进行开窗,形成与第二芯片502的第二连接端子5021相连通的第七窗口905;然后,如图20所示,在第二封装材料900的下表面以及第一封装材料600的上表面,制作第二线路1000;在电镀形成第二线路1000的同时,在第三窗口904内会电镀形成第二金属盲孔906,在第七窗口905内会电镀形成第四金属盲孔907,第二线路1000通过第二金属盲孔906与第一线路800导通,第二线路1000还通过第四金属盲孔907与第二连接端子5021导通,第二线路1000还与导通孔903连通,从而实现基板双面的第二线路1000间的导通。
步骤(10):在第一封装材料600的上表面及第二封装材料900的下表面施加第二层压材料1200,使第二层压材料1200覆盖第二线路1000,并对第二层压材料1200进行开窗,形成与第二牺牲块603相连通的第四窗口1210。
具体地,如图21所示,在第一封装材料600的上表面及第二封装材料900的下表面通过层压的方式施加第二层压材料1200后,通过镭射钻孔等方式对第二层压材料1200进行开窗,形成与第二牺牲块603相连通的第四窗口1210,还形成了与第三牺牲块902相连通的第八窗口1220。
步骤(11):通过第四窗口1210蚀刻第二牺牲块603,形成第二安装腔1301。
具体地,如图22所示,通过采用纵向定向蚀刻技术,通过第四窗口1210“诱导蚀刻”将第二牺牲块603蚀净,形成第二安装腔1301,同样地,通过第八窗口1220蚀刻第三牺牲块902,形成第三安装腔1302。“诱导蚀刻”工艺特性:可增加药水纵向流动以及蚀刻能力,可保证药水能通过盲孔蚀刻牺牲块,以便达到空腔蚀刻的目的。
步骤(12):在第二安装腔1301内填充相变金属,并在第二层压材料1200的表面制作第三线路1400,第三线路1400通过设置在第四窗口1210内的第三金属盲孔1305与相变金属导通。
具体地,如图23所示,通过第四窗口1210,在第二安装腔1301内填充第一相变金属1303,通过第八窗口1220,在第三安装腔1302内填充第二相变金属1304;然后,如图24所示,在第二层压材料1200的表面制作第三线路1400,第三线路1400通过设置在第四窗口1210内的第三金属盲孔1305与第一相变金属1303导通,第三线路1400通过设置在第八窗口1220内的第五金属盲孔1306与第二相变金属1304导通。通过第四窗口1210和第八窗口1220这些盲孔,将第一相变金属1303和第二相变金属1304分别灌入第二安装腔1301和第三安装腔1302内;相变金属为固液混合态,当对其加热时,相变金属吸收热量,由固液混合态转换为液态;当对其降温时,相变金属释放热量,由固液混合态转换为固态;因此基于此特性,可通过芯片稳定工作的温度范围,选用不同合金成份组成的相变金属,可达到维持芯片始终处于可控且稳定的温度范围内。
步骤(13):在第三线路1400的表面制作散热铜柱1502,并在第三线路1400及第二层压材料1200的表面制作阻焊层1600,并对阻焊层1600进行开窗,形成与第三线路1400连通的焊盘1601。
具体地,如图25所示,首先在基板双面施加第五光阻材料1500,然后对第五光阻材料1500进行曝光和显影,形成与散热铜柱1502相对应的第三图形1501,然后,如图26所示,通过电镀在第三图形1501处形成散热铜柱1502,然后去除第五光阻材料1500。如图27所示,在整个基板的双面制作阻焊层1600,并对阻焊层1600进行开窗,形成与第三线路1400连通的焊盘1601,从而完成整个嵌埋基板的制作。
根据本发明实施例的高散热嵌埋基板制作方法,先将第一芯片501和第二芯片502等元器件埋入基板后,再制作第二牺牲块603和第三牺牲块902,并通过第二层压材料1200等结构将第二牺牲块603和第三牺牲块902内埋,再通过对第二牺牲块603和第三牺牲块902对应的位置进行镭射开窗,形成第四窗口1210和第八窗口1220,并借助第四窗口1210和第八窗口1220,采用纵向定向蚀刻技术进行诱导蚀刻,将药水通过第四窗口1210和第八窗口1220把第二牺牲块603和第三牺牲块902咬蚀净,形成第二安装腔1301和第三安装腔1302,最后将第一相变金属1303和第二相变金属1304灌入第二安装腔1301和第三安装腔1302内,并通过散热铜柱1502向外导热,通过以上方法的优化,能够有效对芯片或其他元器件进行散热,并使芯片及其他元器件在一个稳定的工作温度范围内,从而满足封装产品的散热需求以及对工作温度的需求。本发明利用相变金属的物理特性以及散热面积大的优势,大大降低了芯片过热导致的产品报废问题,且此结构具备可控恒温功能,即可依据产品需要的工作温度范围,进行不同相变金属的选用,以达到使产品始终维持在最佳温度工作范围。
上面结合附图对本发明实施例作了详细说明,但是本发明不限于上述实施例,在所属技术领域普通技术人员所具备的知识范围内,还可以在不脱离本发明宗旨的前提下作出各种变化。
Claims (10)
1.一种高散热嵌埋基板制作方法,其特征在于,包括以下步骤:
准备承载板,所述承载板包括核心层以及设置于所述核心层表面的金属层;
在所述金属层的表面,制作至少一个第一牺牲块,并制作覆盖所述第一牺牲块的绝缘介质层,所述绝缘介质层暴露所述第一牺牲块的端面;
去除所述承载板,形成包括所述绝缘介质层和所述第一牺牲块的基板,并蚀刻所述第一牺牲块形成第一安装腔,并在所述第一安装腔内放置芯片;
在所述绝缘介质层的上表面施加第一封装材料,并使所述第一封装材料填充所述第一安装腔,以封装所述芯片,并对所述第一封装材料进行开窗形成第一窗口,在所述第一窗口处形成与所述芯片的上表面连接的第二牺牲块;
在所述绝缘介质层的下表面施加第一层压材料,并对所述第一层压材料进行开窗,形成与所述芯片相连通的第二窗口;
在所述第一层压材料的下表面制作第一线路,所述第一线路通过设置在所述第二窗口内的第一金属盲孔与所述芯片导通;
在所述第一层压材料的下表面施加第二封装材料,使所述第二封装材料覆盖所述第一线路;
对所述基板进行钻孔,形成贯通所述第一封装材料、所述绝缘介质层、所述第一层压材料和所述第二封装材料的导通孔;
对所述第二封装材料开窗,形成与所述第一线路连通的第三窗口,并在所述第二封装材料的下表面以及所述第一封装材料的上表面,制作第二线路,所述第二封装材料的下表面的所述第二线路通过设置在所述第三窗口内的第二金属盲孔与所述第一线路导通,所述第二线路还与所述导通孔导通;
在所述第一封装材料的上表面及所述第二封装材料的下表面施加第二层压材料,使所述第二层压材料覆盖所述第二线路,并对所述第二层压材料进行开窗,形成与所述第二牺牲块相连通的第四窗口;
通过所述第四窗口蚀刻所述第二牺牲块,形成第二安装腔;
在所述第二安装腔内填充相变金属,并在所述第二层压材料的表面制作第三线路,所述第三线路通过设置在所述第四窗口内的第三金属盲孔与所述相变金属导通;
在所述第三线路的表面制作散热铜柱,并在所述第三线路及所述第二层压材料的表面制作阻焊层,并对所述阻焊层进行开窗,形成与所述第三线路连通的焊盘。
2.根据权利要求1所述的高散热嵌埋基板制作方法,其特征在于,所述第一牺牲块的数量为两个,所述芯片具有两个,分别为第一芯片和第二芯片,所述第一芯片包括第一端子面和第一非端子面,所述第一端子面设置有第一连接端子,所述第二芯片包括第二端子面和第二非端子面,所述第二端子面设置有第二连接端子;
所述蚀刻所述第一牺牲块形成第一安装腔,并在所述第一安装腔内放置芯片,具体包括:
蚀刻两个所述第一牺牲块,形成两个所述第一安装腔;
在其中一个所述安装腔内,放置所述第一芯片,在另一个所述第一安装腔内,放置所述第二芯片;所述第一端子面朝下放置,所述第二端子面朝上放置。
3.根据权利要求1或2所述的高散热嵌埋基板制作方法,其特征在于,所述第一牺牲块包括第一牺牲柱和第二牺牲柱;
所述在所述金属层的表面,制作至少一个第一牺牲块,具体包括:
在所述金属层的表面施加第一光阻材料,并对所述第一光阻材料进行曝光和显影,形成第一图形;
根据所述第一图形,在所述金属层的表面形成至少一个所述第一牺牲柱,并去除所述第一光阻材料;
在所述金属层的表面,施加第二光阻材料,并对所述第二光阻材料进行曝光和显影,形成第二图形;
根据所述第二图形,在每个所述第一牺牲柱的表面,形成第二牺牲柱;所述第二牺牲柱的宽度小于所述第一牺牲柱的宽度;
去除所述第二光阻材料。
4.根据权利要求2所述的高散热嵌埋基板制作方法,其特征在于,所述在所述绝缘介质层的上表面施加第一封装材料,并使所述第一封装材料填充所述第一安装腔,以封装所述芯片,并对所述第一封装材料进行开窗形成第一窗口,在所述第一窗口处形成与所述芯片的上表面连接的第二牺牲块,具体包括:
在所述绝缘介质层的上表面施加所述第一封装材料,并使所述第一封装材料填充两个所述第一安装腔,以封装所述第一芯片和所述第二芯片;
对所述第一封装材料进行开窗,形成与所述第一非端子面连通的所述第一窗口;
在所述第一窗口处,电镀形成与所述第一非端子面连接的所述第二牺牲块。
5.根据权利要求2所述的高散热嵌埋基板制作方法,其特征在于,所述在所述绝缘介质层的下表面施加第一层压材料,并对所述第一层压材料进行开窗,形成与所述芯片相连通的第二窗口,具体包括:
在所述绝缘介质层的下表面施加所述第一层压材料;
对所述第一层压材料进行开窗,形成与所述第一连接端子相连通的所述第二窗口、以及与所述第二非端子面相连通的第五窗口。
6.根据权利要求5所述的高散热嵌埋基板制作方法,其特征在于,所述在所述第一层压材料的下表面施加第二封装材料,使所述第二封装材料覆盖所述第一线路的步骤之后,还包括以下步骤:
对所述第二封装材料开窗,形成与所述第五窗口相对应的第六窗口;
根据所述第五窗口及所述第六窗口,电镀形成与所述第二非端子面连接的第三牺牲块。
7.根据权利要求6所述的高散热嵌埋基板制作方法,其特征在于,所述对所述第二封装材料开窗,形成与所述第一线路连通的第三窗口,并在所述第二封装材料的下表面以及所述第一封装材料的上表面,制作第二线路,所述第二封装材料的下表面的所述第二线路通过设置在所述第三窗口内的第二金属盲孔与所述第一线路导通,所述第二线路还与所述导通孔导通,具体包括:
对所述第二封装材料开窗,形成与所述第一线路连通的所述第三窗口、以及与所述第二连接端子连通的第七窗口;
在所述第二封装材料的下表面以及所述第一封装材料的上表面,制作所述第二线路,所述第二封装材料的下表面的所述第二线路通过设置在所述第三窗口内的所述第二金属盲孔与所述第一线路导通,所述第一封装材料的上表面的所述第二线路通过设置在所述第七窗口内的第四金属盲孔与所述第二连接端子导通,所述第二线路还与所述导通孔导通。
8.根据权利要求7所述的高散热嵌埋基板制作方法,其特征在于,所述在所述第一封装材料的上表面及所述第二封装材料的下表面施加第二层压材料,使所述第二层压材料覆盖所述第二线路,并对所述第二层压材料进行开窗,形成与所述第二牺牲块连通的第四窗口,具体包括:
在所述第一封装材料的上表面及所述第二封装材料的下表面施加所述第二层压材料,使所述第二层压材料覆盖所述第二线路;
对所述第二层压材料进行开窗,形成与所述第二牺牲块连通的所述第四窗口、以及与所述第三牺牲块连通的第八窗口。
9.根据权利要求8所述的高散热嵌埋基板制作方法,其特征在于,所述通过所述第四窗口蚀刻所述第二牺牲块,形成第二安装腔,具体包括:
通过所述第四窗口蚀刻所述第二牺牲块,形成所述第二安装腔;
通过所述第八窗口蚀刻所述第三牺牲块,形成第三安装腔。
10.根据权利要求9所述的高散热嵌埋基板制作方法,其特征在于,所述在所述第二安装腔内填充相变金属,并在所述第二层压材料的表面制作第三线路,所述第三线路通过设置在所述第四窗口内的第三金属盲孔与所述相变金属导通,具体包括:
通过所述第四窗口,在所述第二安装腔内填充第一相变金属,通过所述第八窗口,在所述第三安装腔内填充第二相变金属;
在所述第二层压材料的表面制作第三线路,所述第三线路通过设置在所述第四窗口内的所述第三金属盲孔与所述第一相变金属导通,所述第三线路通过设置在所述第八窗口内的第五金属盲孔与所述第二相变金属导通。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410108210.6A CN118039582A (zh) | 2024-01-25 | 2024-01-25 | 高散热嵌埋基板制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410108210.6A CN118039582A (zh) | 2024-01-25 | 2024-01-25 | 高散热嵌埋基板制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118039582A true CN118039582A (zh) | 2024-05-14 |
Family
ID=91001437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410108210.6A Pending CN118039582A (zh) | 2024-01-25 | 2024-01-25 | 高散热嵌埋基板制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118039582A (zh) |
-
2024
- 2024-01-25 CN CN202410108210.6A patent/CN118039582A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1356520B1 (en) | Microelectronic substrate with integrated devices | |
US6331451B1 (en) | Methods of making thin integrated circuit device packages with improved thermal performance and substrates for making the packages | |
US6833609B1 (en) | Integrated circuit device packages and substrates for making the packages | |
CN104428892B (zh) | 用于基板核心层的方法和装置 | |
CN101288351B (zh) | 印刷布线基板及印刷布线基板的制造方法 | |
CN102629561B (zh) | 叠层式半导体组件制备方法 | |
EP1827067B1 (en) | Method of forming a circuit substrate | |
US20020020898A1 (en) | Microelectronic substrates with integrated devices | |
CN102130084B (zh) | 具有凸柱/基座的散热座及讯号凸柱的半导体芯片组体 | |
CN102064265B (zh) | 具有凸柱/基座的散热座及基板的半导体晶片组体 | |
CN112103191B (zh) | 芯片封装结构及其制作方法 | |
US8269336B2 (en) | Semiconductor chip assembly with post/base heat spreader and signal post | |
JP2005217225A (ja) | 半導体装置及びその製造方法 | |
CN104966677A (zh) | 扇出型芯片封装器件及其制备方法 | |
TW202329262A (zh) | 一種基於模製成型制程的封裝基板及其製造方法 | |
CN112820713B (zh) | 一种金属框架封装基板及其制造方法 | |
CN110364496A (zh) | 一种芯片封装结构及其封装方法 | |
CN118039582A (zh) | 高散热嵌埋基板制作方法 | |
CN107845610A (zh) | 基板结构及其制作方法 | |
CN113270327B (zh) | 主被动器件垂直叠层嵌埋封装结构及其制作方法 | |
JP2018101776A (ja) | プリント回路基板及びパッケージ | |
JP2023541730A (ja) | パッケージング構造及びその製造方法 | |
CN100372084C (zh) | 热增强型球栅阵列集成电路封装基板制造方法及封装基板 | |
CN220569634U (zh) | 高导热嵌埋结构 | |
CN112701050B (zh) | 一种内嵌元件的封装方法及封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |