[go: up one dir, main page]

CN117941072A - 线路板及制备方法、功能背板、背光模组、显示面板 - Google Patents

线路板及制备方法、功能背板、背光模组、显示面板 Download PDF

Info

Publication number
CN117941072A
CN117941072A CN202280002770.2A CN202280002770A CN117941072A CN 117941072 A CN117941072 A CN 117941072A CN 202280002770 A CN202280002770 A CN 202280002770A CN 117941072 A CN117941072 A CN 117941072A
Authority
CN
China
Prior art keywords
sublayer
layer
protective
sub
pattern layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280002770.2A
Other languages
English (en)
Inventor
姚念琦
刘英伟
袁广才
宁策
李正亮
曹占锋
王珂
赵坤
齐琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117941072A publication Critical patent/CN117941072A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/30—Active-matrix LED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/30—Active-matrix LED displays
    • H10H29/49—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/80—Constructional details
    • H10H29/832—Electrodes
    • H10H29/8322—Electrodes characterised by their materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种线路板，包括：衬底基板、有源图案层和电学图案层。有源图案层设置在衬底基板的一侧，包括多个有源图案。电学图案层，设置在有源图案层远离衬底基板的一侧，包括多个连接部，至少一个连接部与有源图案耦接。其中，连接部包括沿衬底基板的厚度方向层叠设置的多个第一子层，多个第一子层中最远离衬底基板的两个第一子层分别为第一导电子层和第一防护子层，第一防护子层设置在第一导电子层远离衬底基板的一侧，第一防护子层的材料包括镍。

Description

线路板及制备方法、功能背板、背光模组、显示面板 技术领域
本公开涉及显示技术领域，尤其涉及一种线路板及制备方法、功能背板、背光模组、显示面板、显示装置。
背景技术
次毫米发光二极管(Mini-Light Emitting Diode，Mini-LED)是指尺寸在80μm～200μm之间的发光二极管。在Mini-LED作为显示面板的像素点构成自发光显示器时，相比于小间距LED显示器，可以实现更高的像素密度。在Mini-LED作为光源应用在背光模组中时，可以通过更加密集的光源排布来制作超薄的光源模组；再配合区域调光技术，使得包括Mini-LED背光模组的显示装置(例如手机等)将有更好的对比度和高动态光照渲染显示效果。微型发光二极管(Micro-Light Emitting Diode，Micro-LED)是尺寸小于80μm的发光二极管，可以直接作为显示装置中显示面板的像素点。
发明内容
一方面提供了一种线路板，包括：衬底基板、有源图案层和电学图案层。有源图案层设置在衬底基板的一侧，包括多个有源图案。电学图案层，设置在有源图案层远离衬底基板的一侧，包括多个连接部，至少一个连接部与有源图案耦接。其中，连接部包括沿衬底基板的厚度方向层叠设置的多个第一子层，多个第一子层中最远离衬底基板的两个第一子层分别为第一导电子层和第一防护子层，第一防护子层设置在第一导电子层远离衬底基板的一侧，第一防护子层的材料包括镍。
在第一焊接材料与第一防护子层的至少一部分(例如部分，又如全部)形成第一金属间化合物之后，第一金属间化合物以及第一防护子层中未形成第一金属间化合物的部分对第一焊接材料进行一定的阻挡，使得第一焊接材料扩散的速度变慢，从而有效阻止第一焊接材料扩散到第一导电子层中。这样一来，即便焊接出现不良(如出现虚焊或者电子元件位置偏移)，需要进行维修，将电子元件去除的过程中，不容易将第一导电子层也去除掉，不造成第一导电子层的缺失，从而可以提高可维修率。
可选地，第一防护子层的材料为纯镍，或者，第一防护子层的材料为镍的原子百分比大于或等于40％的镍合金。
可选地，第一防护子层的材料还包括钨、钒、钯、铝、钛、锆、钼、铜、钇、铌、铂、锡、钽、金和银中的至少一者。
可选地，第一防护子层的厚度为
可选地，多个第一子层还包括：设置在第一导电子层靠近衬底基板的一侧的至少一个第二防护子层。第二防护子层的材料包括镍。
可选地，多个第一子层还包括：设置在第一导电子层靠近衬底基板的一侧的至少一个第二导电子层。第二导电子层和第二防护子层交替设置，且一第二防护子层与第一导电子层接触。
可选地，第二防护子层的材料与第一防护子层的材料包含的成分相同。
可选地，第二防护子层的材料中镍的原子百分比小于或等于第一防护子层的材料中镍的原子百分比。
可选地，多个第一子层还包括第一缓冲子层，第一缓冲子层为多个第一子层中最靠近衬底基板的一个；第一缓冲子层的材料与第一防护子层的材料和第一导电子层的材料包含的成分均不同。
可选地，第一缓冲子层的材料包括钼铌合金、钼镍钛合金、钼、钼合金、钛和钛铜合金中的至少一种。
可选地，多个第一子层中的任意两个第一子层，在衬底基板上的正投影的面积之比为0.9～1.1。
可选地，连接部包括底面和侧面，底面为连接部中最靠近且平行于衬底基板的面；侧面与底面相邻接；其中，侧面与底面的夹角为40°～90°。
可选地，线路板还包括：设置在电学图案层和有源图案层之间的转接部，转接部与有源图案和连接部耦接。
可选地，转接部包括第一保护子层和第二保护子层中的至少一者，以及转接子层；其中，第一保护子层叠置在转接子层靠近衬底基板的一侧，且第一保护子层的材料包括镍；第二保护子层叠置在转接子层远离衬底基板的一侧，且第二保护子层的材料包括镍。
可选地，线路板还包括：栅图案层。栅图案层设置在衬底基板上，包括多个栅极；栅极包括第三保护子层和第四保护子层中的至少一者，以及栅导电子层；其中，第三保护子层叠置在栅导电子层靠近衬底基板的一侧，且第三保护子层的材料包括镍；第四保护子层叠置在栅导电子层远离衬底基板的一侧，且第四保护子层的材料包括镍。
可选地，栅图案层设置在有源图案层与衬底基板之间，包括多个栅极，栅极在衬底基板上的正投影覆盖有源图案的沟道区在衬底基板上的正投影。电学图案层还包括：遮光部，遮光部在衬底基板上的正投影覆盖有源图案的沟道区在衬底基板上的正投影；遮光部包括层叠设置的多个第二子层；沿垂 直于衬底基板的方向，设置堆叠顺序相同的第二子层和第一子层的材料相同。
另一方面提供了一种功能背板，包括：上述的线路板和电子元件。线路板具有器件区和绑定区。电子元件设置在电学图案层远离衬底基板的一侧。其中，电学图案层中位于器件区的连接部通过第一焊接材料与电子元件耦接，其中，位于器件区的连接部的第一防护子层靠近第一焊接材料的部分与第一焊接材料形成第一金属间化合物。
可选地，电子元件包括发光器件、驱动元件或传感器件。
可选地，功能背板还包括：电路板。电路板与位于绑定区的连接部通过第二焊接材料耦接；其中，位于绑定区的连接部的第一防护子层靠近第二焊接材料的部分与第二焊接材料形成第二金属间化合物。
又一方面提供了一种背光模组，包括：上述的功能背板，电子元件为发光器件。
又一方面提供了一种显示模组，包括：上述的功能背板，电子元件为发光器件。
又一方面提供了一种显示装置，包括：上述的背光模组或显示模组。
又一方面提供了一种线路板的制备方法，包括：
在衬底基板上形成有源图案层，有源图案层包括多个有源图案。
在形成有有源图案层的衬底基板上形成电学图案层，电学图案层包括多个连接部，连接部与有源图案耦接；其中，连接部包括层叠设置的多个第一子层，多个第一子层中最远离衬底基板的两个第一子层分别为第一导电子层和第一防护子层，第一防护子层设置在第一导电子层远离衬底基板的一侧，第一防护子层的材料包括镍。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1为根据一些实施例的一种显示装置的结构图。
图2为根据一些实施例的另一种显示装置的结构图。
图3为根据一些实施例的功能背板的结构图。
图4为根据一些实施例的像素电路的电路图。
图5为像素电路对应的时序控制图。
图6为根据一些实施例的一种线路板的叠层结构以及电子元件在线路板上的相对位置的结构图。
图7a为根据一些实施例的锡、焊盘和镍的键合图。
图7b为根据一些实施例的锡、焊盘和钨的键合图。
图8a为根据一些实施例的镍的反射率与波长的表格图。
图8b为根据一些实施例的铜的反射率与波长的表格图。
图9a为根据一些实施例的镍的电阻率与温度的柱状图。
图9b为根据一些实施例的铜的电阻率与温度的柱状图。
图10为图6在第二连接部处的放大图。
图11为根据一些实施例的另一种线路板的叠层结构的结构图。
图12为根据一些实施例的另一种线路板的叠层结构的结构图。
图13为根据一些实施例的另一种线路板的叠层结构的结构图。
图14为根据一些实施例的另一种线路板的叠层结构的结构图。
图15为根据一些实施例的另一种线路板的叠层结构的结构图。
图16为图15在第二连接部处的放大图。
图17为根据一些实施例的另一种线路板的叠层结构的结构图。
图18为图17在第二连接部处的放大图。
图19为根据一些实施例的另一种线路板的叠层结构的结构图。
图20为根据一些实施例的另一种线路板的叠层结构的结构图。
图21为图20在第二连接部处的放大图。
图22为根据一些实施例的另一种线路板的叠层结构的结构图。
图23为图22在第二连接部处的放大图。
图24为根据一些实施例的另一种线路板的叠层结构的结构图。
图25为根据一些实施例的另一种线路板的叠层结构的结构图。
图26为根据一些实施例的另一种线路板的叠层结构的结构图。
图27为根据一些实施例的另一种线路板的叠层结构的结构图。
图28a为根据一些实施例的一种功能背板的叠层结构的结构图。
图28b为图28a在J处的放大图。
图29为根据一些实施例的另一种功能背板的叠层结构的结构图。
图30为根据一些实施例的另一种功能背板的叠层结构的结构图。
图31为根据一些实施例的一种线路板的制备方法流程图。
图32～图37为线路板制备方法的工艺步骤图。
具体实施方式
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。
“A、B和C中的至少一个”与“A、B或C中的至少一个”具有相同含义，均包括以下A、B和C的组合：仅A，仅B，仅C，A和B的组合，A和C的组合，B和C的组合，及A、B和C的组合。
“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。
本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。
另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条 件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。
如本文所使用的那样，“约”、“大致”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。
如本文所使用的那样，“平行”、“垂直”、“相等”包括所阐述的情况以及与所阐述的情况相近似的情况，该相近似的情况的范围处于可接受偏差范围内，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。例如，“平行”包括绝对平行和近似平行，其中近似平行的可接受偏差范围例如可以是5°以内偏差；“垂直”包括绝对垂直和近似垂直，其中近似垂直的可接受偏差范围例如也可以是5°以内偏差。“相等”包括绝对相等和近似相等，其中近似相等的可接受偏差范围内例如可以是相等的两者之间的差值小于或等于其中任一者的5％。
应当理解的是，当层或元件被称为在另一层或基板上时，可以是该层或元件直接在另一层或基板上，或者也可以是该层或元件与另一层或基板之间存在中间层。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
本公开的一些实施例提供了一种显示装置，该显示装置可以是显示不论运动(例如，视频)，还是固定(例如，静止图像)的且不论文字还是图像的任何装置。更明确地说，显示装置例如可以包括手机(Mobile Phone)、平板电脑(Pad)、笔记本电脑、电视、个人数字助理(Personal Digital Assistant，PDA)、超级移动个人计算机(Ultra-Mobile Personal Computer，UMPC)、上网本、可穿戴设备(例如智能手表)、虚拟现实(Virtual Reality，VR)显示设备、增强现实(Augmented Reality，AR)显示设备或车载显示装置等，本实施例对显示装置的类型不作限制。
在一些实施例中，参见图1，显示装置包括显示模组1，还可以包括框体(例如中框等)。显示模组1为被配置为显示画面的组件。框体被配置为固定显示模组1。
显示模组1包括用于显示画面的功能背板10，此时功能背板10可以称为显示基板或显示面板。其中，根据显示原理的不同，显示面板可以是Mini-LED或Micro-LED显示面板等自发光显示面板。
功能背板10包括线路板D1和电子元件D2。电子元件D2可以为发光器件，例如Mini-LED或Micro-LED等。线路板D1具有器件区SA和绑定区SS。其中，线路板D1的器件区SA构成显示区(即用于显示画面的区域)，发光器件可以耦接在线路板D1的显示区。线路板D1被配置为接收数据信号，并基于数据信号控制发光器件的发光亮度，从而实现显示画面。
功能背板10还可以包括电路板D3，例如可以是柔性电路板(Flexible Printed Circuit，FPC)等。电路板D3与线路板D1耦接，例如该电路板D3可以绑定到线路板D1的绑定区SS上。
此外，显示模组1还可以包括驱动电路20，具体可以是驱动IC，例如，源极驱动IC或显示驱动电路(Display Driver Integrated Circuit，DDIC)等。驱动电路20与功能背板(即显示面板)10耦接，被配置为向功能背板10提供数据信号。例如，驱动电路20可以设置在电路板D3上，并通过电路板D3与线路板D1耦接，以向线路板D1发送数据信号。
在另一些实施例中，参见图2，显示装置包括显示面板2，还可以包括背光模组3。其中，显示面板2可以是液晶显示面板。显示面板2具有显示区AA和绑定区(在本实施例中称为第一绑定区)SS1，显示区AA为用于显示画面的区域，第一绑定区SS1为用于与电路板(例如柔性电路板)耦接的区域，其中，第一绑定区SS1可以分布在显示区AA的至少一侧(例如一侧，又如多侧)。
背光模组3被配置为给显示面板2提供光源。背光模组3包括用于提供光源的功能背板10，此时功能背板10可以称为发光基板。
功能背板10包括线路板D1和电子元件D2。其中，电子元件D2可以为发光器件，例如Mini-LED或Micro-LED等。线路板D1具有器件区SA和绑定区SS。线路板D1的器件区SA为用于发光的区域。示例性地，线路板D1的器件区SA的面积可以大于或等于显示面板2的显示区AA。例如，沿显示面板2的厚度方向，显示面板2的显示区AA在线路板D1上的正投影落入线路板D1的器件区SA的范围内，使得显示面板2的显示区AA内的各个像素 均能被器件区中发光器件发出的光线照射到，而使得显示面板2实现显示。
示例性地，安装在线路板D1的多个电子元件(例如发光器件)D2可以分成多个发光组，每个发光组可以包括至少一个电子元件D2。例如，每个发光组可以包括一个电子元件D2。又如，每个发光组包括至少两个相互串联的电子元件D2。线路板D1被配置为接收调光信号，并基于调光信号控制每个发光组中各个电子元件D2的发光亮度。
功能背板10还可以包括电路板D3，例如可以是柔性电路板等。电路板D3与线路板D1耦接，例如该电路板D3可以绑定到线路板D1的绑定区(在本实施例中称为第二绑定区)SS2上。其中，线路板D1上第二绑定区SS2与器件区SA的相对位置，与显示面板2上第一绑定区SS1与显示区AA的相对位置相同。例如，第二绑定区SS2位于器件区SA的右侧，第一绑定区SS1也位于显示区AA的右侧，这样有利于减小显示装置的边框。
此外，背光模组3还可以包括调光电路30，调光电路30与功能背板(即发光基板)10耦接，被配置为向功能背板10提供调光信号。例如，调光电路30可以设置在电路板D3上，并通过电路板D3与线路板D1耦接，以向线路板D1发送调光信号。
在又一些实施例中，上文图1或图2示出的功能背板10中电子元件D2的类型可以改变，从而实现相应的功能。例如，功能背板10中的电子元件D2还可以是驱动元件(例如，驱动器或驱动芯片等)或传感器件。其中，传感器件可以是感光元件(例如光电二极管)、压敏元件或温度感应元件等。例如，电子元件D2可以是感光元件，包含这种电子元件D2的功能背板10可以应用于指纹识别器等电子设备中。下面对上文中的功能背板10进行详细介绍。
参见图3，功能背板10包括线路板D1和设置在线路板D1上且与线路板D1电连接的多个电子元件D2。线路板D1被配置为向每个电子元件D2提供电信号(例如电流，又如电压)，以驱动电子元件D2工作。
在一些实施例中，线路板D1可以包括多个像素电路Q(还可以称为最小重复驱动电路)。一像素电路Q与一电子元件D2电连接，被配置为向该电子元件D2提供电信号。此外，像素电路Q提供的电信号的大小可以调整，以使得电子元件D2的工作状态可调。例如，电子元件D2为发光器件，一像素电路Q与一发光器件电连接，被配置为向该发光器件提供大小可以调整的电信号，使得发光器件的亮度可调。
在一些实施例中，像素电路Q可以包括多个晶体管和至少一个(例如一 个，又如多个)电容器等。例如，像素电路Q均可以包括三个晶体管和一个电容器，构成3T1C结构。还可以包括三个以上的晶体管和至少一个电容器，构成如4T1C结构(即四个晶体管和一个电容器)、5T1C结构(即五个晶体管和一个电容器)或7T1C结构(即七个晶体管和一个电容器)等。
在本公开的实施例中的晶体管均以薄膜晶体管进行举例说明，但又不限于薄膜晶体管，还可以是场效应晶体管等。
其中，晶体管包括：栅极、源极、漏极以及连接在源极和漏极之间的有源图案。有源图案的材料可以包括氧化物半导体，例如该氧化物半导体可以包括氧化铟镓锌(Indium Gallium Zinc Oxide，IGZO)，氧化铟锌锡(Indium Gallium Tinc Oxide，IGTO)、氧化铟锌(Indium Zinc Oxide，IZO)和C轴取向结晶(C-Axis Aligned Crystalline，CAAC)结构等中的一种或多种的组合；相应地，该晶体管可以为氧化物晶体管(也可以称为氧化物薄膜晶体管)。有源图案的材料还可以包括多晶硅(P-Si)；相应地，该晶体管可以为多晶硅晶体管。晶体管中，有源图案可以在栅极和源极的电压的驱动下表现为导电特性，使得源极和漏极导通；或者，表现为绝缘特性，使得源极和漏极断开。下文中将包含多个有源图案的层称为有源图案层。
在一些实施例中，像素电路Q中所有晶体管的类型相同，例如均为氧化物晶体管或均为多晶硅晶体管。在另一些实施例中，像素电路Q中晶体管的类型至少有两种，例如像素电路Q可以包括一些氧化物晶体管和一些多晶硅晶体管等。
在一些实施例中，像素电路Q中各晶体管可以均为P型晶体管。需要说明的是，本公开的实施例包括但不限于此。例如，本公开的实施例提供的像素电路Q中的一个或多个晶体管也可以采用N型晶体管，只需将N型晶体管的各极参照本公开的实施例中的相应的P型晶体管的各极相应连接，并且向相应的栅极施加对应的高电平即可。
参见图4，像素电路Q包括：第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和电容器C。本公开的实施例中仅以第一晶体管T1至第七晶体管T7均为P型晶体管为例进行示意。其中，第三晶体管T3可以为驱动晶体管。第三晶体管T3的栅极与N节点耦接。每个晶体管包括栅极、第一极和第二极。其中，对于一晶体管而言，第一极和第二极中的一者为源极，另一者为漏极。例如，第一极为漏极，第二极为源极。
第三晶体管T3的栅极与N节点耦接。
第一晶体管T1的栅极与第一复位信号端G3耦接，第一极与初始化信号端Vinit耦接，第二极与N节点耦接。
第二晶体管T2的栅极与栅线G1耦接，第一极与第三晶体管T3的第二极耦接，第二极与N节点耦接。第四晶体管T4的栅极与栅线G1耦接，第一极与数据线DL耦接，第二极与第三晶体管T3的第一极耦接。
第五晶体管T5的栅极与发光控制信号端EM耦接，第一极与第一电源电压端VDD耦接，第二极与第三晶体管T3的第一极耦接。
第六晶体管T6的栅极与发光控制信号端EM耦接，第一极与第三晶体管T3的第二极耦接，第二极与电子元件D2中的第一电极(例如阳极)耦接。电子元件D2中的第二电极(例如阴极)与第二电源电压端VSS耦接。
第七晶体管T7的栅极与第二复位信号端G2耦接，第一极与初始化信号端Vinit耦接，第二极与电子元件D2中的第一电极耦接。
电容器C的一端与N节点耦接，另一端与第一电源电压端VDD耦接。
其中，第一电源电压端VDD提供的电压可以大于第二电源电压端VSS提供的电压，也可以大于初始化信号端Vinit提供的电压。此外，示例性地，栅线G1、第一复位信号端G3和第二复位信号端G2可以各自提供各自的信号，即三者提供的信号可以不相同。又示例性地，第一复位信号端G3和第二复位信号端G2可以提供相同的信号，此时，二者可以耦接；二者提供的信号与栅线G1提供的信号不同。又示例性地，第二复位信号端G2和栅线G1可以提供相同的信号，此时，二者可以耦接；二者提供的信号与第一复位信号端G3提供的信号不同。
参见图5，上述像素电路Q的工作过程例如包括以下阶段：
复位阶段(S1阶段)：第一晶体管T1响应于第一复位信号端G3提供的信号而开启，从而将初始化信号端Vinit提供的信号(例如可以称为初始化信号)传输至N节点，以对N节点进行复位。
数据写入阶段(S2阶段)：第二晶体管T2和第四晶体管T4均可以响应于栅线G1提供的扫描信号而开启，从而将数据线DL提供的数据信号(例如标记为Vdate)写入到N节点，同时对电容器C开始充电。N结点的电压可以是补偿后的数据信号，例如为Vdate+Vth，其中Vth为第三晶体管的阈值电压。第七晶体管T7响应于第二复位信号端G2提供的信号而开启，从而将初始化信号端Vinit提供的初始化信号传输至电子元件D2的第一电极，以对电子元件D2的第一电极进行复位。
发光阶段(S3阶段)：第五晶体管T5和第六晶体管T6均可以响应于发 光控制信号端EM提供的信号而开启，从而使得从第一电源电压端VDD，依次经第五晶体管T5、第三晶体管T3、第六晶体管T6、电子元件D2，到第二电源电压端VSS的这条通路导通，从而电子元件D2得以工作(例如发光)。
示例性地，上述的像素电路Q中的晶体管可以全部为多晶硅晶体管。又示例性地，上述的像素电路Q中的第一晶体管T1和第二晶体管T2可以为氧化物薄膜晶体管，以减小第一晶体管T1和第二晶体管T2处的漏电流，从而使得N节点的电压得以更好地保持；其他晶体管可以是多晶硅晶体管。
在相关技术中，电子元件D2的引脚与线路板D1的至少部分表面裸露的连接部(也称作焊盘P)在回流焊或浸焊等工艺通过焊接材料实现固定连接。为了完成电子元件D2与线路板D1的固定连接，需要在连接部表面设置焊接材料，(称为第一焊接材料T，例如包含金属锡的材料)，或者将电子元件D2的引脚上设置焊接材料，接着将电子元件D2的引脚与连接部对位并接触设置，例如在230℃～260℃的高温下，使焊接材料熔融并与连接部获得良好的湿润，再迅速冷却降温，从而将电子元件D2与线路板D1固定连接。
在电子元件D2出现虚焊或焊接位置偏移的情况下，需要施加侧向的剪切力以将电子元件D2去除并重新牢固焊接在正确的位置，在去除电子元件D2的过程中可能会损坏线路板D1上的连接部，导致该连接部无法再次与电子元件D2焊接。
为了解决这一问题，图6示出了一种线路板的叠层结构以及电子元件在线路板上的相对位置。参见图6，该线路板D1包括：衬底基板100、有源图案层400和电学图案层300。
衬底基板100的结构可以根据实际需要选择设置。例如，衬底基板100可以是刚性衬底。该刚性衬底例如可以包括玻璃衬底、石英衬底或塑料衬底。在此情况下，上述该线路板D1是刚性的。又如，衬底基板100还可以是柔性衬底。该柔性衬底例如可以包括聚酰亚胺衬底、聚甲基丙烯酸甲酯衬底、聚萘二甲酸乙二醇酯衬底等。在此情况下，该线路板D1是柔性的。
其中，衬底基板100可以为一层结构，还可以为多层结构。例如，衬底基板100可以包括至少一个柔性衬底和至少一个缓冲层，柔性衬底和缓冲层交替层叠设置。
继续参见图6，有源图案层400设置在衬底基板100的一侧。有源图案层400包括多个有源图案410，一有源图案410例如为上述像素电路Q中晶体管的有源图案410。示例性地，该晶体管可以是多晶硅晶体管，该晶体管(或者有源图案层400)具有有源区、位于有源区相对两侧的第一极区420和第二极 区430。其中，有源图案层400中位于有源区的部分可以称为有源图案410。第一极区420和第二极区430中的其中一者为源极区(可用作源极)，另一者为漏极区(可用作漏极)；二者的材料可以是经掺杂后的多晶硅，而呈现能够导电的性能。
继续参见图6，电学图案层300设置在有源图案层400远离衬底基板100的一侧。电学图案层300包括多个连接部。至少一个(例如一个，又例如多个)连接部与一有源图案410耦接。为了清楚描述方案，与有源图案410耦接的连接部可以称为第一连接部300a。
示例性地，与一有源图案410耦接的第一连接部300a可以有一个。该第一连接部300a可以与位于有源图案410两侧的第一极区420和第二极区430中的任一者耦接。例如，一第一连接部300a与一第二极区430耦接；基于此，在包含有源图案410的晶体管工作时，该第一连接部300a可以与该第二极区430具有相同电位，从而可以在像素电路Q的等效电路中等效为同一点。
又示例性地，与一有源图案410耦接的第一连接部300a可以有两个；其中一个第一连接部300a与位于该有源图案410一侧的第一极区420耦接，另外一个第一连接部300a与位于该有源图案410另一侧的第二极区430耦接。
通过上文对图3和图4的介绍可知，像素电路Q和电子元件D2存在耦接关系。具体地，像素电路Q中的至少一个有源图案410与电子元件D2耦接；例如图4中，第六晶体管T6的有源图案410和第七晶体管T7的有源图案410均与电子元件D2耦接。
电子元件D2可以包括与至少一个有源图案410耦接的引脚，称为第一引脚(例如正极)D21；具体地，第一引脚D21可以与一第一连接部300a耦接，并通过该第一连接部300a与至少一个有源图案410耦接。此外，电子元件D2还可以包括其他引脚，例如第二引脚(例如负极)D22。电学图案层300中的多个连接部还可以包括与电子元件D2的第二引脚D22耦接的连接部，称为第二连接部300b。例如，第二连接部300b可以与图4中的第二电源电压端VSS耦接，使得电子元件D2的第二引脚D22通过第二连接部300b与第二电源电压端VSS耦接。
此外，电学图案层300中的多个连接部可以包括第三连接部300c。在一种示例中，第三连接部300c与图4中的第一电源电压端VDD耦接，被配置为给上述的像素电路Q提供电源电压(例如供给电子元件D2的阳极的电源电压)。
连接部(第一连接部300a、第二连接部300b或第三连接部300c)包括沿 衬底基板100的厚度方向(如图6中示出的X方向)层叠设置的多个第一子层。多个第一子层中最远离衬底基板100的两个第一子层(位于最上方的两个第一子层)分别为第一导电子层320和第一防护子层310，第一防护子层310设置在第一导电子层320远离衬底基板100的一侧。例如，连接部包括两个第一子层，分别为第一导电子层320和第一防护子层310。又如，连接部包括三个以上(例如三个、四个、五个或者更多)第一子层，例如从上而下分别为第一防护子层310、第一导电子层320和至少一个其他子层。
由于在多个第一子层中，第一防护子层310设置在第一导电子层320远离衬底基板100的一侧，因此可以采用第一焊接材料T(主要成分为锡(Sn))对电子元件D2的引脚(例如第一引脚D21，又如第二引脚D22)和第一防护子层310进行焊接。在此过程中，第一焊接材料T与第一防护子层310形成第一金属间化合物，此外，第一焊接材料T与电子元件D2的引脚形成第三金属间化合物，从而实现电子元件D2与线路板D1的焊接。
金属与金属或金属与类金属(如H、B、N、S、P、C、Si等)形成的化合物，称为金属间化合物(Intermetallic Compound，缩写为IMC)。金属间化合物中元素之间以金属键结合，保持金属特性。金属间化合物是界面反应的产物。在采用第一焊接材料T对电子元件D2的引脚和第一防护子层310进行焊接的过程中，第一焊接材料T先在加热下被熔化；接着，第一防护子层310的材料被熔化，同时，电子元件引脚的材料也被熔化；随后，第一焊接材料T中的金属原子边扩散边分别与第一防护子层310中的金属原子和引脚中的金属原子反应，与第一防护子层310中的金属原子形成第一金属间化合物，与引脚中的金属原子形成第三金属间化合物。此外，随着第一焊接材料T继续扩散，第一焊接材料T中的金属原子还可以与第一导电子层320中的金属原子也形成第四金属间化合物。
可以理解的是，金属间化合物的形成速度与材料的组成、熔点，温度以及反应时间等有关。此外，两种扩散系数不同的金属，随着扩散进行，其二者所在膜层原有相接触的界面会发生移动，通常界面会向扩散系数大的金属所在膜层移动，在一些情况下，扩散系数大的金属所在膜层还会形成纳米或微米尺寸的空洞或者空隙等。
其中，在第一焊接材料T与第一防护子层310的至少一部分(例如部分，又如全部)形成第一金属间化合物之后，第一金属间化合物以及第一防护子层310中未形成第一金属间化合物的部分对第一焊接材料T进行一定的阻挡，使得第一焊接材料T扩散的速度变慢，从而有效阻止第一焊接材料T扩散到 第一导电子层320中。这样一来，即便焊接出现不良(如出现虚焊或者电子元件D2位置偏移)，需要进行维修，将电子元件D2去除的过程中，不容易将第一导电子层320也去除掉，不造成第一导电子层320的缺失，从而可以提高可维修率。
在一些示例中，第一导电子层320的材料包括铜，例如，为纯铜或者铜合金。但是铜或铜合金较易氧化。第一防护子层310为了防止第一导电子层320被氧化，第一防护子层310的抗氧化性能高于第一导电子层320的抗氧化性能。为了保障第一防护子层310具有较高的抗氧化性能，第一防护子层310的材料包括镍。此外，示例性地，第一防护子层310的材料可以不包含铜。又示例性地，第一防护子层310的材料可以包含铜；且第一防护子层310中，铜的原子百分比小于镍的原子百分比。
在一些示例中，第一防护子层310的材料为纯镍(Ni)。
在另一些示例中，第一防护子层310的材料为镍合金。示例性地，镍合金中，相较于掺杂的金属，镍的原子百分比最高。例如，第一防护子层310的材料为镍的原子百分比(可记为Ni at％)大于或等于40％(例如40％、50％、60％、70％、75％、80％、90％或99％)的镍合金。示例性地，镍合金可以是镍原子百分比大于或等于40％的Ni二元、三元、四元合金。
示例性地，第一防护子层310的材料还包括钨(Wu)、钒(V)、钯(Pd)、铝(Al)、钛(Ti)、锆(Zr)、钼(Mo)、铜(Cu)、钇(Y)、铌(Nb)、铂(Pt)、锡(Sn)、钽(Ta)、金(Au)和银(Ag)中的至少一者。这些掺杂的金属中的至少一者可以与镍形成镍合金。例如，镍合金可以为NiAl、NiV、NiTi、NiMo、NiCu或NiAg等。又示例性地，镍合金中，掺杂的金属可以全部不与第一焊接材料T(例如锡)反应，即无法与第一焊接材料T形成IMC。又示例性地，镍合金中可以掺杂有一种或多种可以与第一焊接材料T反应的金属。以下具体分析第一防护子层310的材料包括镍(Ni)的好处：
第一、Ni及Ni合金的键合效果好。
与焊接材料(例如第一焊接材料T)有良好反应的金属(例如，与锡(Sn)能够反应生成IMC的金属)有：金(Au)、银(Ag)、铜(Cu)、镍(Ni)、铁(Fe)等。其中，Ni及Ni合金键合效果好，浸润性好；同时进行金属掺杂后，可以提高Ni合金的抗氧化性。在高温回流焊接时，Ni与焊接材料中的Sn反应生成Ni 3Sn 2、Ni 3Sn 4、Ni 3Sn 7等IMC，IMC起到将电子元件D2与线路板D1上的连接部焊接的作用。参见图7a，Ni或Ni合金(例如，NiW合金、NIV合金等)能够与Sn反应生成IMC，且具有较好的浸润性，使得Sn能够 在Ni或Ni合金制成的层上铺展。此外，Au和Ag属于贵重金属成本较高，且Ag易氧化。Cu易氧化，且在Cu和Cu合金进行金属掺杂后也还是容易氧化。Fe易氧化腐蚀。因而，第一防护子层310的材料选用Ni或Ni合金。
此外，钼(Mo)、钨(W)、钛(Ti)等金属及其合金不与Sn反应，即无法与Sn反应并生成IMC。我们对这类金属或合金(例如，WTi合金、Mo合金、Ti等)也做了验证。参见图7b，在这类金属或合金(以W或W合金举例说明)制成的层上，Sn形成Sn球并发生内缩(即表明浸润性较差)，且Sn不与这类金属或合金反应。
第二、Ni及Ni合金的抗氧化性能优于Cu合金。
Ni合金在250℃或300℃退火处理后，反射率未明显降低(如图8a所示)，且电阻降低(如图9a所示)。Cu合金在退火温度高于150℃时发生氧化，导致反射率明显降低(如图8b所示)，且电阻上升(如图9b所示)。
第三、Ni及Ni合金的抗腐蚀性能强。
在高温高湿下，Ni合金的抗腐蚀性能大于Au的抗腐蚀性能，Au的抗腐蚀性能大于Cu合金的抗腐蚀性能。
第四、Ni合金的粘附性好。
由Ni合金制成的厚度为 的单层薄膜(记为薄膜1)可以达到5B粘附性能。而Cu或其合金制成的厚度为 的单层薄膜(记为薄膜2)会发生严重的脱落(peeling)。而若将薄膜2叠置在薄膜1上形成叠层结构，此时薄膜1用作薄膜2的缓冲层(buffer)，则增强了薄膜2的粘附力，叠层结构可达到5B性能。例如，连接部还可以包括其他第一子层，其他第一子层叠置在第一导电子层320远离第一防护子层310的一侧，且与第一导电子层320接触。其他第一子层的材料为Ni或Ni合金，从而增强第一导电子层320的粘附力。
第四、兼容常规的制备工艺，成本较低，更为环保，且量产可行性高。
例如，可以先沉积一层Ni或Ni合金，得到一薄膜，将该薄膜图案化形成第一防护子层310。这一步骤可以采用常规光刻工艺，成本低，无氰化物不污染环境；并且，由于兼容了现有产品所采用的工艺，能够适配当前产线，更容易实现量产。
又如，也可以依次沉积多个薄膜，再将多个薄膜一并图案化形成包含多个第一子层的连接部。同样地，具有上述效果，且进一步简化了制备工艺。
在一些实施例中，第一防护子层310的厚度为 等。其中，随着第一防护子层310的厚度增加，第一防护子层310对第一焊接材料T的阻挡效果越好，从而避免第一焊接材料T与第一导电子层320形成金属间化合物。在第一防护子层310的厚度为 的情况下，第一焊接材料T(例如刚好)可以扩散到第一导电子层320中，并与第一导电子层320形成金属间化合物。在第一防护子层310的厚度为 的情况下，第一焊接材料T穿不过第一防护子层310，也就是说，第一焊接材料T不会扩散到第一导电子层320中。故第一防护子层的厚底为 和 是第一防护子层310的两个极限值，即 为最小极限值， 为最大极限值。
在一些实施例中，继续参见图6，线路板D1还包括栅图案层200。栅图案层200设置在衬底基板100上。栅图案层200包括多个栅极210；例如上述像素电路中晶体管的栅极210。
在本公开的实施例中，“图案层”可以是采用同一成膜工艺形成至少一个膜层，然后对这至少一个膜层执行构图工艺形成的包含特定图案的层结构。根据特定图案的不同，该构图工艺可能包括多次涂胶、曝光、显影或刻蚀工艺，而形成的层结构中的特定图案可以是连续的也可以是不连续的，这些特定图案还可能处于不同的高度(或者厚度)。栅图案层200可以采用金属材料制成，例如，可以是铝(Al)、银(Ag)、铜(Cu)、铬(Cr)、钛(Ti)、钼(Mo)等中的至少一者。
在一些示例中，栅图案层200设置在有源图案层400远离衬底基板100的一侧；基于此，像素电路中，该栅图案层200中的栅极210位于有源图案410的上方，此时该栅极210和该有源图案410对应的晶体管为顶栅型晶体管。在另一些示例中，像素电路中的晶体管可以全部为顶栅型晶体管。在又一些示例中，像素电路中，一些晶体管为顶栅型晶体管，一些晶体管为底栅型晶体管。
在一些实施例中，继续参见图6，线路板D1还包括：第一绝缘层M1和第二绝缘层M2，第一绝缘层M1将有源图案层400和栅图案层200间隔开，第二绝缘层M2位于有源图案层400、栅图案层200和第一绝缘层M1远离沉衬底基板100的一侧。
在一种可能的实现方式中，第一绝缘层M1设置在衬底基板100上，并覆盖有源图案层400。栅图案层200设置第一绝缘层M1上。第二绝缘层M2设置在第一绝缘层M1上，并覆盖栅图案层200。
基于此，线路板D1还包括贯穿第二绝缘层M2和第一绝缘层M1的多个 第一过孔。一第一过孔暴露出一晶体管的第一极区420或第二极区430。
继续参见图6，本公开的一些实施例中，线路板D1还包括：设置在电学图案层300和有源图案层400之间的转接图案层700。转接图案层700包括多个转接部710，转接部710与有源图案410和连接部均耦接。如上文所述，与有源图案410耦接的连接部称为第一连接部300a。那么，第一连接部300a可以通过转接部710与一晶体管的有源图案410耦接。
在一些示例中，两个转接部710可以分别与一晶体管的第一极区420和第二极区430耦接。具体地，转接部710的一部分可以贯穿第一过孔，而与一晶体管的第一极区420或第二极区430接触。此外，例如两个转接部710中的一个还可以与第一连接部300a耦接(例如接触)，另一个不与连接部耦接。又如，两个转接部710可以分别与电学图案层300中的两个连接部(例如两个第一连接部300a)耦接(例如接触)。
在另一些示例中，像素电路中的一些晶体管(例如图4中的第二晶体管T2)第一极和第二极仅仅和像素电路中的其他晶体管直接连接，而不需要与电子元件D2、或者信号输入端(例如，第一电源电压端VDD、数据线DL、初始化信号端Vinit等)直接相连。对于这些晶体管而言，一晶体管耦接的两个转接部710与电学图案层300均不耦接。
转接图案层700可以采用金属材料制成，例如，可以是铝(Al)、银(Ag)、铜(Cu)、铬(Cr)、镍(Ni)等金属单质，也可以是包含以上金属单质中至少一者的金属合金。转接图案层700还可以是叠层结构，例如由三个导电层堆叠而成。
为了减少有源图案层400受到光照，继续参见图6，线路板D1还包括遮光图案层500。遮光图案层500设置在有源图案层400与衬底基板100之间。在一些示例中，遮光图案层500的材料可以为金属材料，具体可以参考栅图案层200的材料的相关介绍。例如，遮光图案层500和栅图案层200的材料可以相同。为了避免有源图案层400与遮光图案层500直接接触，线路板D1还包括设置在遮光图案层500与有源图案层400之间的第三绝缘层M3。例如，第三绝缘层M3设置在衬底基板100上，并覆盖遮光图案层500。第一绝缘层M1和有源图案层400设置在第三绝缘层M3上。
在一些示例中，遮光图案层500可以包括多个遮光块510。遮光块510在衬底基板100上的正投影覆盖有源图案410在衬底基板100上的正投影。这样一来，由衬底基板100一侧照射到有源图案410的光能够被遮光图案层500遮挡，从而避免晶体管的特性因光照而发生变化。在另一些示例中，遮光图 案层500整体在衬底基板100上的正投影覆盖有源图案层400整体在衬底基板100上的正投影；这样能够更好地保护晶体管。
继续参见图6，为了在线路板中形成较为平坦的表面，以承载电学图案层300，线路板D1还可以包括：第四绝缘层M4，所述第四绝缘层M4设置在第二绝缘层M2上。第四绝缘层M4还覆盖转接图案层700。
在一些示例中，第四绝缘层M4包括第一平坦层PLN1和第一钝化层PVX1。其中，第一平坦层PLN1的材料为有机绝缘材料，因此也可以称为有机绝缘层，能够提供较为平坦的上表面；第一钝化层PVX1的材料为无机绝缘材料，因此也可以称为无机绝缘层，能够起到更好的绝缘效果。
例如，第一钝化层PVX1设置在第一平坦层PLN1远离衬底基板100的一侧。电学图案层300可以设置在第一钝化层PVX1远离衬底基板100的一侧。即，在X方向，第一平坦层PLN1、第一钝化层PVX1和电学图案层300依次堆叠。又如，第一平坦层PLN1和第一钝化层PVX1的位置可以互换。
基于此，线路板D1还包括贯穿第四绝缘层M4的多个第二过孔。至少一个第二过孔暴露出转接部710。
在一种可能的实现方式中，连接部的一部分穿过第二过孔与转接部710接触。例如第一连接部300a的一部分穿过第二过孔与一转接部710接触。又例如第一连接部300a的一部分穿过第二过孔与一转接部710接触，第三连接部300c的一部分穿过第二过孔与另一转接部710接触。
其中，该连接部的一部分可以是最靠近衬底基板100的导电子层(例如第一导电子层320，又例如第二导电子层340)和靠近衬底基板100一侧的其他第一子层。例如第一连接部300a包括第一防护子层310和第一导电子层320的情况下，该连接部的一部分可以是第一导电子层320(即为上述导电子层)。又例如第一连接部300a包括第一防护子层310、第一导电子层320、第二防护子层330、第二导电子层340和第一缓冲子层350的情况下，该连接部的一部分可以是第二导电子层340(即为上述的导电子层)和第一缓冲层(即为上述的其他第一子层)。
图10为图6中电学图案层300(例如第二连接部300b)的放大图。
参见图10，多个第一子层中的任意相邻两个第一子层，在衬底基板100上的正投影的面积之比为0.9～1.1。这样一来，由电学图案层通过一次刻蚀工艺可以形成多个连接部，从而减少工艺步骤。示例性地，相邻两个第一子层中，位置靠上的第一子层的下表面在衬底基板100上的正投影的面积，小于位置靠下的第一子层的下表面在衬底基板100上的正投影的面积。在一些示 例中，第一防护子层310的下表面和第一导电子层320的下表面在衬底基板100上的正投影的面积之比例如为0.9、0.91、0.92、0.93、0.95、0.97、0.99、1。与之类似地，第一导电子层320的下表面和第一防护子层310的下表面在衬底基板100上的正投影的面积之比例如为1.01、1.03、1.05、1.07、1.09、1.1等。
参见图10，连接部包括底面300-1和侧面300-2。底面300-1为连接部中最靠近且平行于衬底基板100的面；侧面300-2与底面300-1相邻接。其中，侧面300-2与底面300-1的夹角α为40°～90°。例如，连接部的底面300-1为图10中示出的下表面；连接部的侧面300-2可以是图10中示出的例如左侧面或右侧)。底面300-1与侧面300-2之间的夹角α例如为40°、45°、50°、55°、60°、65°、70°、75°、80°、85°、90°等。对于多个子层形成的连接部而言，不同子层的选材会影响这一角度。本实施例中，第一导电子层320选用铜或铜合金，第一防护子层310选用镍或镍合金；基于此，二者可以通过一次构图工艺(例如一起刻蚀)而形成，且能够产生良好的刻蚀角度，从而形成具有上述夹角α的连接部。
图11示出了本公开实施例提供的另一种线路板D1的叠层结构。与图6示出的线路板D1不同的是，图11示出线路板D1是通过多次构图工艺形成电学图案层300。其他结构可以参见图6相关的实施例的描述，在此不再赘述。
参考图11，在第四绝缘层M4上设置有电学图案层300，多个连接部还包括第四连接部800，第四连接部800与第一电源电压端VDD耦接。
在一些示例中，在第四绝缘层M4上堆叠形成第一导电子层320和第一防护子层310；刻蚀第一防护子层310中第四连接部800在第一防护子层310上正投影的部分，之后继续刻蚀形成第一连接部300a、第二连接部300b和第四连接部800。故本实例的第一连接部300a、第二连接部300b和第四连接部800可以通过多次工艺形成。
需要说明的是，图11中示出的第四连接部800与图6中的第三连接部300c结构不同，但作用相同(即均与第一电源电压端VDD耦接)。
图12示出了本公开实施例提供的又一种线路板D1的叠层结构。与图6示出的线路板D1不同的是，图12中的线路板D1对电学图案层300的第一防护子层310做了改进；其他结构可以参见图6相关的实施例的描述，在此不再赘述。
在一些示例中，与图6中第一防护子层310不同的是，图12示出的第一防护子层310覆盖第一导电子层320的外表面(即图12中的第一导电子层320 的上面、左侧面、和右侧面)。其中，形成图12示出的第一防护子层310可以通过多次构图工艺形成，这样可以将暴露的第一导电子层320包裹起来，进而防止第一导电子层320被氧化。
需要说明的是，图6、图11和图12示出的线路板中，由于连接部全部裸露，因此整个第一连接部或第二连接部可以作为焊盘p。
图13示出了本公开实施例提供的又一种线路板D1的叠层结构。相比于图6示出的线路板D1，图13示出的线路板D1中在第四绝缘层M4远离衬底基板100的一侧增设了第五绝缘层M5。其他结构可以参见图6相关的实施例的描述，在此不再赘述。
参见图13，线路板D1还包括第五绝缘层M5，第五绝缘层M5设置在第四绝缘层M4远离衬底基板100的一侧。其中，第五绝缘层M5包括堆叠设置的第二平坦层PLN2和第二钝化层PVX2。例如第二平坦层PLN2与第一钝化层PVX1接触。第二平坦层PLN2的材料可以是有机绝缘材料，因此第二平坦层PLN2还可以称为有机绝缘层。第二钝化层PVX2的材料可以是无机绝缘材料，因此第二钝化层PVX2还可以称为无机绝缘层。其中，第二平坦层PLN2覆盖电学图案层300。
在一些示例中，第二平坦层PLN2和第二钝化层PVX2上开设第三过孔，以暴露电学图案层300。例如暴露出第一连接部300a和第二连接部300b。使得电子元件D2的引脚在第三过孔处，可以与第一连接部300a和第二连接部300b焊接。
在一种可能的实现方式中，第三过孔暴露出的第一防护子层310与衬底基板100的上表面平行。也就是图13示出的第一防护子层310可以是水平面。
在一些示例中，参见图13，连接部(例如第一连接部300a和第二连接部300b)在第三通孔处裸露的部分可以是焊盘P，电子元件D2的引脚可以通过第一焊料焊T焊接在该焊盘P处，从而实现电子元件D2与线路板D1的耦接。其中，在下文中存在第三通孔的线路板D1，那么该线路板D1的焊盘P为连接部在第三通孔处裸露的部分(可参见图13示出的焊盘P的相关描述)，不再赘述。
图14示出了本公开实施例提供的又一种线路板D1的叠层结构。相比于图13示出的线路板D1，图14示出的线路板D1对电学图案层300作出改进。其他结构可以参见图13相关的实施例的描述，在此不再赘述。
参见图14，在第三绝缘层M4上形成第一导电子层320，在第一导电子层320上形成第五绝缘层M5，在第五绝缘层M5上开设第三过孔，以暴露出第 一导电子层320；在第三过孔内设置第一防护子层310。其中该第一防护子层310的形状可以与第三过孔形状相似或相同；例如均可以为锥形。从而图14示出的线路板D1中的电学图案层300和第五绝缘层M5与图13示出的线路板D1中的电学图案层300和第五绝缘层M5的工艺不相同。
在图14示出的线路板D1中的多个连接部包括第一连接部300a、第二连接部300b和第四连接部800。第四连接部800由第一导电子层320形成，并与第一电源电压端VDD耦接。
图15示出了本公开实施例提供的又一种线路板D1的叠层结构。相比于图13示出的线路板D1，图15示出的线路板D1中的电学图案层300增加了第二防护子层330和第二导电子层340。其他结构可以参见图13相关的实施例的描述，在此不再赘述。图16为图15中连接部(例如第二连接部300b)的放大图。图17为图15的一种替换结构图。图18为图17中连接部(例如第二连接部300b)的放大图。
参见图15～图18，多个第一子层还包括：设置在第一导电子层320靠近衬底基板100的一侧的至少一个(例如一个，又例如多个)第二导电子层340。示例性地，连接部可以包括三个第一子层，即第一子层的数量为三个，例如可以从靠近衬底基板100到远离衬底基板100的方向(例如从上到下)按照第一防护子层310、第一导电子层320和第二防护子层330的顺序依次堆叠。
在第一焊接材料T可能穿过第一防护子层310和第一导电子层320的情况下，例如，第一防护子层310的镍原子百分比较少和/或厚度较薄的情况下，虚焊或拆除电子元件D2时，仍然会破坏由第一防护子层310和第一导电子层320组成的连接部，在拆除电子元件D2后，电子元件D2无法再次与连接部实现稳固良好的连接；但是通过设置至少一个第二防护子层330，这样一来，即便第一防护子层310和第一导电子层320被破坏了，但是还存在第二防护子层330，那么电子元件D2的引脚还可以再次与第二防护子层330形成稳固良好的连接，从而实现了电子元件D2与连接部的耦接，进而提高了线路板D1的维修率。第二防护子层330被配置为阻碍第一焊接材料T的扩散。
多个第一子层还包括：设置在第一导电子层320靠近衬底基板100的一侧的至少一个(例如一个，又例如多个)第二防护子层330，第二导电子层340和第二防护子层330交替设置，且一第二防护子层330与第一导电子层320接触。示例性地，参见图15和图16示出连接部包括四个第一子层，即第一子层的数量为四个；例如可以靠近衬底基板100到远离衬底基板100的方向(例如从上到下)按照第一防护子层310、第一导电子层320、第二防护子 层330和第二导电子层340的顺序依次堆叠。
又示例性地，参见图17和图18示出连接部包括五个第一子层，即第一子层的数量为五个；例如可以从靠近衬底基板100到远离衬底基板100的方向(例如从上到下)按照第一防护子层310、第一导电子层320、第二防护子层330、第二导电子层340和第二防护子层330的顺序依次堆叠。此外，连接部还包括多个(例如六个、七个、八个等)第一子层，故第一子层的数量在此不做限定。
在第一焊接材料T可能穿过第一防护子层310、第一导电子层320和第二防护子层330的情况下，虚焊或拆除电子元件D2时，仍然会破坏由第一防护子层310、第一导电子层320和第二防护子层330组成的连接部，在拆除电子元件D2后，电子元件D2无法再次与连接部实现稳固良好的连接；但是通过设置至少一个第二导电子层340，这样一来，即便第一防护子层310、第一导电子层320和第二防护子层330被破坏了，但是还存在第二导电子层340，那么电子元件D2的引脚还可以再次与第二导电子层340形成稳固良好的连接，从而实现了电子元件D2与连接部的耦接，进而提高了线路板D1的维修率。
第二防护子层330的材料与第一防护子层310的材料包含的成分相同。例如，第二防护子层330的材料与第一防护子层310的材料均为纯镍或者镍合金；故第二防护子层330的材料成分可参考第一防护子层310的材料成分的相关描述，不再赘述；这样可以起到与第一防护子层310相同的效果，即阻碍第一焊接材料T的扩散。在一些示例中，第二防护子层330的材料包括镍的情况下，其中，第二防护子层330的材料中镍的原子百分比小于或等于第一防护子层310的材料中镍的原子百分比。在一些示例中，第二防护子层330的材料包括镍的情况下，其中，第二防护子层330的材料中镍的原子百分比可以与第一防护子层310的材料中镍的原子百分比完全相同。
图19示出了本公开实施例提供的又一种线路板D1的叠层结构。相比于图17示出的线路板D1，图19示出的线路板D1中包括两个第一连接部300a。其他结构可以参见图17相关的实施例的描述，在此不再赘述。
在一些示例中，参见图19示出的线路板D1包括第二连接部300b和两个第一连接部300a，其中两个第一连接部300a分别与两个转接部710耦接。电子元件的两个引脚分别与一第一连接部300a和第二连接部300b耦接。另一第一连接部300a还可以与第一电源电压端VDD耦接。此外图19示出的第一子层的数量和结构可以参考图18示出的第一子层的数量和结构的相关描述，不再赘述。
图20示出了本公开实施例提供的又一种线路板D1的叠层结构。相比于图13示出的线路板D1，图19示出的线路板D1中的电学图案层300增加了第一缓冲子层350。其他结构可以参见图13相关的实施例的描述，在此不再赘述。图21为图20电学图案层300(例如第二连接部300b)的放大图。
参见图20和图21，多个第一子层还包括第一缓冲子层350，第一缓冲子层350为多个第一子层中最靠近衬底基板100的一个；第一缓冲子层350的材料与第一防护子层310的材料和第一导电子层320的材料包含的成分均不同。在一些示例中，第一缓冲子层350的材料与第一防护子层310的材料均包括纯镍或镍合金；第一缓冲子层350的材料包括钼铌合金、钼镍钛合金、钼、钼合金、钛和钛铜合金中的至少一种。第一缓冲子层350也阻碍了第一焊接材料T的扩散。
相比于图17示出的线路板D1，图22示出的线路板D1中的电学图案层300增加了第一缓冲子层350。其他结构可以参见图17相关的实施例的描述，在此不再赘述。图23为图22电学图案层300(例如第二连接部300b)的放大图。
在一些示例中，参见图22和图23，多个第一子层包括依次堆叠(例如从上到下)的第一防护子层310、第一导电子层320、第二防护子层330、第二导电子层340和第一缓冲子层350。
在另一些示例中，多个第一子层包括依次堆叠(例如从上到下)的第一防护子层310、第一导电子层320、第二防护子层330和第一缓冲子层350。
图24为本公开实施例提供的又一种线路板D1的叠层结构。
在一些示例中，图24示出的线路板D1包括第二连接部300b和两个第一连接部300a，其中两个第一连接部300a分别与两个转接部710耦接。电子元件的两个引脚分别与一第一连接部300a和第二连接部300b耦接。另一第一连接部300a还可以与第一电源电压端VDD耦接。此外图24示出的第一子层的数量和结构可以参考图22示出的第一子层的数量和结构的相关描述，其他结构可以参见图22相关的实施例的描述，在此不再赘述。
图25示出了本公开实施例提供的又一种线路板D1的叠层结构。
参见图25，转接部710包括第一保护子层711和第二保护子层713中的至少一者，以及转接子层712；其中，第一保护子层711叠置在转接子层712靠近衬底基板100的一侧，且第一保护子层711的材料包括镍；第二保护子层713叠置在转接子层712远离衬底基板100的一侧，且第二保护子层713的材料包括镍。其中，第一保护子层711材料和第二保护子层713材料均可 以与第一防护子层310的材料相同，即第一保护子层711的材料包括镍和第二保护子层713的材料包括镍均可以参考第一防护子层310的材料包括镍的相关描述。转接子层712的材料与上述实施例中的公开的转接部710的材料相同。
示例性地，转接部710包括第一保护子层711和转接子层712。第一保护子层711叠置在转接子层712靠近衬底基板100的一侧，且第一保护子层711的材料包括镍。
第一保护子层711可以防止转接子层712的被氧化；在转接部710与连接部焊接时，第一保护子层711与该焊接材料形成金属间化合物，并且第一保护子层711还可以阻碍焊接材料的扩散；若转接部710远离衬底基板100一侧的连接部被移除后，第一保护子层711可能会被破坏，但是由于转接部710还包括转接子层712，进而电子元件还可以与转接部710的转接子层712实现再次固定连接。
示例性地，转接部710包括第二保护子层713和转接子层712。第二保护子层713叠置在转接子层远离衬底基板100的一侧，且第二保护子层713的材料包括镍。
若转接部710远离衬底基板100一侧的连接部被移除，会破坏转接子层712，但是转接部710还存在第二保护子层713，进而电子元件还可以与转接部710的第二保护子层713实现再次固定连接；其中，第二保护子层713可以阻碍该焊接材料的扩散。
示例性地，转接部710包括第一保护子层711、第二保护子层713和转接子层712。第一保护子层711叠置在转接子层712靠近衬底基板100的一侧，且第一保护子层711的材料包括镍。第二保护子层713叠置在转接子层712远离衬底基板100的一侧，且第二保护子层713的材料包括镍。
第一保护子层711可以防止转接子层712的被氧化；在转接部710与连接部焊接时，第一保护子层711与该焊接材料形成金属间化合物，并且第一保护子层711还可以阻碍焊接材料的扩散；在一些示例中，连接部从转接部710上移除后，可能会破坏第一保护子层711，但是转接部710还存在转接子层712和第二保护子层713，进而电子元件还可以与转接部710的转接子层712实现再次固定连接。
在另一些示例中，若转接部710远离衬底基板100一侧的连接部被移除后，第一保护子层711和转接子层712可能会被破坏，但是转接部710还存在第二保护子层713，进而电子元件还可以与转接部710的第二保护子层713 实现再次固定连接；其中，第二保护子层713可以阻碍该焊接材料的扩散。
继续参见图25，线路板D1中的栅极210包括第三保护子层211和第四保护子层213中的至少一者，以及栅导电子层212。第三保护子层211叠置在栅导电子层212靠近衬底基板100的一侧，且第三保护子层211的材料包括镍。第四保护子层213叠置在栅导电子层212远离衬底基板100的一侧，且第四保护子层213的材料包括镍。第三保护子层211的材料和第四保护子层213的材料均与第一防护子层310的材料相同，即第三保护子层211的材料包括镍和第四保护子层213的材料包括镍均可以参考第一防护子层310的材料包括镍的相关描述，不再赘述。栅导电子层212的材料可以参考上述公开实施例中的栅极210的材料的相关描述。
示例性地，栅极210包括第三保护子层211和栅导电子层212。第三保护子层211叠置在栅导电子层212靠近衬底基板100的一侧，且第三保护子层211的材料包括镍。
又示例性地，栅极210包括第四保护子层213和栅导电子层212。第四保护子层213叠置在栅导电子层212远离衬底基板100的一侧，且第四保护子层213的材料包括镍。
又示例性地，栅极210包括第三保护子层211、第四保护子层213和栅导电子层212。第三保护子层211叠置在栅导电子层212靠近衬底基板100的一侧，且第三保护子层211的材料包括镍。第四保护子层213叠置在栅导电子层212远离衬底基板100的一侧，且第四保护子层213的材料包括镍。
图26示出了本公开实施例提供的又一种线路板D1的叠层结构。其中，该有源图案层400的材质可以是氧化物半导体，例如该氧化物半导体可以是IGZO，IGTO，IZO，CAAC等。那么该晶体管为氧化物晶体管。
参见图26，两个转接部710分别耦接在第一极区420和第二极区430，且转接部710与第一极区420和第二极区430直接接触或直接搭接。这样一来，可以减薄线路板在X方向上的厚度。
在一些示例中，栅图案层200可以设置在衬底基板100上。第一绝缘层M1设置在衬底基板100上，第一绝缘层M1覆盖栅图案层200；有源图案层400设置在第一绝缘层M1远离衬底基板100的一侧。第四绝缘层M4设置在第一绝缘层M1上。例如第一钝化层PVX1设置在第一绝缘层M1上。使得第一平坦层PLN1覆盖有源图案层400和转接图案层700，即有源图案层400和转接图案层700同层设置。电学图案层300设置在第一钝化层PVX1；第二钝化层PVX2设置在第一钝化层PVX1上，并覆盖电学图案层300。在第一钝化 层PVX1上开设有连接第二过孔，以暴露出转接部710。从而该氧化物晶体管为底栅结构。
栅极210在衬底基板100上的正投影覆盖有源图案410的沟道区在衬底基板100上的正投影。电学图案层300还包括遮光部。遮光部在衬底基板100上的正投影覆盖有源图案410的沟道区在衬底基板100上的正投影。这样一来，对于晶体管(例如氧化物晶体管)而言，遮光部可以遮盖有源图案410远离衬底基板100的一侧，从而避免光照射在有源图案410远离衬底基板的一侧(即防止光照射在有源图案410的顶面上)。其中，有源图案410靠近衬底基板100的一侧设置有栅极210(即底栅结构)，利用栅极210可以避免光照射在有源图案410靠近衬底基板的一侧(即防止光照射在有源图案410的底面上)。遮光部包括层叠设置的多个第二子层；沿垂直于衬底基板100的方向，设置堆叠顺序相同的第二子层和第一子层的材料相同。
在一些示例中，连接部包括第一连接部300a、第二连接部b和第三连接部300c。其中第三连接部300c可以为上述的遮光部，即第三连接部300c包括的多个第一子层与遮光部包括的多个第二子层的设置堆叠顺序相同，并且沿垂直于衬底基板100的方向，设置堆叠顺序相同的第二子层和第一子层的材料也相同。
图27示出了本公开实施例提供的又一种线路板D1的叠层结构。通过多次工艺，可以形成氧化物晶体管和多晶硅晶体管的线路板D1。
参见图27，相比于图13，图27示出的线路板D1包括多晶硅晶体管和氧化物晶体管。其中，该氧化物晶体管包括其栅极、有源图案、第一极区和第二极区、转接部和绝缘层(例如第九绝缘层和第十绝缘层)等。
在一些示例中，第九绝缘层M9和第十绝缘层M10设置在第四绝缘层M4和第二绝缘层M2之间，氧化物晶体管的有源图案410a设置在第二绝缘层M2上，第九绝缘层M9覆盖在第二绝缘层M2上，栅极210a设置在第九绝缘层M9上，第十绝缘层M10覆盖在第九绝缘层M9上，转接部710a贯穿第九绝缘层M9和第十绝缘层M10与该氧化物晶体管的第一极区和第二极区耦接。第四绝缘层M4覆盖在第十绝缘层M10上。
这样一来，图27示出的线路板D1即可以形成多晶硅晶体管，同时还可以形成氧化物晶体管，从而减少了工艺步骤。
图28a示出了本公开实施例提供的一种功能背板。图28b为图28a在J处的放大图。
参见图28a和图28b，本申请还提供一种功能背板。功能背板10可以包 括上述的线路板D1和电子元件D2。电学图案层300中位于器件区SA的连接部通过第一焊接材料T与电子元件D2耦接。例如，电学图案层300中位于器件区SA的第一连接部300a和第二连接部300b分别与电子元件D2的第一引脚D21和第二引脚D22焊接。在一些示例中，电子元件D2的引脚可以通过固晶方式与连接部耦接。
位于器件区SA的连接部的第一防护子层310靠近第一焊接材料T的部分与第一焊接材料T形成第一金属间化合物K1。例如，第一连接部300a的第一防护子层310靠近第一焊接材料T的部分与第一焊接材料T形成第一金属间化合物K1。
电路板D3与位于绑定区SS的连接部通过第二焊接材料耦接。位于绑定区SS的连接部的第一防护子层310靠近第二焊接材料的部分与第二焊接材料形成第二金属间化合物。
电学图案层300还包括：位于绑定区SS的连接部(记为第五连接部)。第五连接部通过第二焊接材料与电路板D3耦接。其中，第五连接部的第一防护子层310靠近第二焊接材料的部分与第二焊接材料形成第二金属间化合物。
基于图13示出的线路板，图28a和图28b示出的功能背板。图29示出了本公开实施例又提供的一种功能背板，参见图29，在一些示例中，电子元件D2可以通过第二平坦层PLN2和第二钝化层PVX2焊接在连接部上。电子元件D2可以通过第三过孔焊接在连接部上。
图30示出了本公开实施例又提供的一种功能背板，可参见图14示出的线路板，图28a和图28b示出的功能背板，不再赘述。
本公开的实施例还提供一种线路板的制备方法。参见图31，线路板的制备方法S1000，包括步骤S100～S600，具体如下。
步骤S100：参见图32，在衬底基板100上形成遮光图案层LS，在衬底基板100上再形成第三绝缘层M3；遮光图案层LS包括多个遮光块。其中，第三绝缘层M3覆盖衬底基板100和遮光图案层LS。
在一些示例中，采用溅射工艺沉积遮光图案层LS，遮光图案层LS的材料为金属，该金属可以是金属单质Mo、Ti、Cu等，还可以是金属合金例如MTD、MoNb等。遮光图案层LS的厚度
步骤S200：参见图33，在第三绝缘层M3上形成半导体图案层600(例如多晶硅)，再形成第一绝缘层M1。其中，第一绝缘层M1覆盖有源图案层400和第一绝缘层M1。
在一些示例中，气象沉积半导体图案层(例如为a-Si)，其 (例如采用ELA技术)将a-Si改性为p-Si，并形成半导体图案层600。
步骤S300：参见图34，在第一绝缘层M1上形成栅图案层200，再形成第二绝缘层M2；栅图案层200包括多个栅极210。半导体图案层600经掺杂后形成有源图案层400，有源图案层400包括有源图案410、第一极区420和第二极区430。其中，第二绝缘层M2覆盖栅图案层200和第一绝缘层M1。
在一些示例中，通过气象沉积栅图案层200，栅图案层200的材料可以SiN和SiO中的至少一者。栅图案层200厚度
步骤S400：参见图35，在第二绝缘层M2上形成转接图案层700。转接图案层700包括多个转接部710，两个转接部710分别与第一极区420和第二极区430耦接。其中，第一绝缘层和第二绝缘层开设有多个第一过孔，在形成转接图案层的同时，也沉积在第一过孔中形成导电部，即转接部710通过导电部与第一极区420或第二极区430耦接。
步骤S500：参见图36，有源图案层400的远离衬底基板100的一侧形成电学图案层300。电学图案层300包括多个连接部，连接部与有源图案410耦接。
在一些示例中，在第二绝缘层M2上形成第四绝缘层M4，第四绝缘层M4包括第一平坦层PLN1和第一钝化层PVX1；第一平坦层PLN1覆盖转接图案层700，在第一平坦层PLN1形成第一钝化层PVX1。在第一钝化层PVX1和第一平坦层PLN1上开设多个第二过孔，以暴露出与有源图案410的第一极区420和第二极区430。
在一些示例中，电学图案层300形成在第一钝化层PVX1上。连接部通过第二过孔与有源图案410耦接。
连接部包括层叠设置的多个第一子层。多个第一子层中最远离衬底基板100的两个第一子层分别为第一导电子层320和第一防护子层310，第一防护子层310设置在第一导电子层320远离衬底基板100的一侧，第一防护子层310的材料包括镍。
需要说明的是，步骤S500中的连接部可参考上述线路板D1公开实例中连接部的层数、以及每层的材料的相关描述，不再赘述。
第一子层的制备方法为：形成第一导电子层320。在第一导电子层320上形成第一防护子层310。
在一些示例中，设置的至少一个第二防护子层330。在第二防护子层330上形成第一导电子层320。在第一导电子层320上形成第一防护子层310。第二防护子层330的材料可以为MoNb、MTD、Mo、Mo合金、Ti、TiCu等。 第二防护子层330的厚度为 第一导电子层320的材质为Cu等具有良好导电性能的金属。第一导电子层320的厚度可选为0.3μm-2μm。
在另一些示例中，形成交替设置的至少一个第二导电子层340和至少一个第二防护子层330。在第二防护子层330上形成第一导电子层320。在第一导电子层320上形成第一防护子层310。
在另一些示例中，形成第一缓冲子层350。在第一缓冲子层350上形成第一导电子层320。在第一导电子层320上形成第一防护子层310。
在一种可能的实现方式中，形成第一缓冲子层350。在第一缓冲子层350上形成交替设置的至少一个第二导电子层340和至少一个第二防护子层330。在第二防护子层330上形成第一导电子层320。在第一导电子层320上形成第一防护子层310。
其中，第一防护子层310、第一导电子层320、第二防护子层330、第二导电子层340和第一缓冲子层350的材料可参考上文中的相关描述。
步骤S600：参见图36，示例性地，在第一钝化层PVX1上沉积第二平坦层PLN2。在第二平坦层PLN2形成第二钝化层PVX2。其中，在第二钝化层PVX2和第二平坦层PLN2上开设多个第三过孔。
又示例性地，在第一钝化层PVX1上沉积第二钝化层PVX2。在第二钝化层PVX2形成第二平坦层PLN2。
在一些示例中，通过气象沉积第二钝化层PVX2，第二钝化层PVX2的材料可以是SiN和SiO其中的至少一者；第二钝化层PVX2的厚度 再通过光刻工艺形成第二平坦层PLN2，第二平坦层PLN2的厚度为2μm～5μm。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (23)

  1. 一种线路板，包括：
    衬底基板；
    有源图案层，设置在所述衬底基板的一侧，包括多个有源图案；
    电学图案层，设置在所述有源图案层远离所述衬底基板的一侧，包括多个连接部，至少一个所述连接部与所述有源图案耦接；
    其中，所述连接部包括沿所述衬底基板的厚度方向层叠设置的多个第一子层，所述多个第一子层中最远离所述衬底基板的两个第一子层分别为第一导电子层和第一防护子层，所述第一防护子层设置在所述第一导电子层远离所述衬底基板的一侧，所述第一防护子层的材料包括镍。
  2. 根据权利要求1所述的线路板，其中，
    所述第一防护子层的材料为纯镍，或者，所述第一防护子层的材料为镍的原子百分比大于或等于40％的镍合金。
  3. 根据权利要求1或2所述的线路板，其中，
    所述第一防护子层的材料还包括钨、钒、钯、铝、钛、锆、钼、铜、钇、铌、铂、锡、钽、金和银中的至少一者。
  4. 根据权利要求1～3中任一项所述的线路板，其中，
    所述第一防护子层的厚度为
  5. 根据权利要求1～4中任一项所述的线路板，其中，
    所述多个第一子层还包括：设置在所述第一导电子层靠近所述衬底基板的一侧的至少一个第二防护子层，所述第二防护子层的材料包括镍。
  6. 根据权利要求5中任一项所述的线路板，其中，
    所述多个第一子层还包括：设置在所述第一导电子层靠近所述衬底基板的一侧的至少一个第二导电子层；所述第二导电子层和所述第二防护子层交替设置，且一第二防护子层与所述第一导电子层接触。
  7. 根据权利要求6所述的线路板，其中，
    所述第二防护子层的材料与所述第一防护子层的材料包含的成分相同。
  8. 根据权利要求5～7中任一项所述的线路板，其中，
    所述第二防护子层的材料中镍的原子百分比小于或等于所述第一防护子层的材料中镍的原子百分比。
  9. 根据权利要求1～8中任一项所述的线路板，其中，
    所述多个第一子层还包括第一缓冲子层，所述第一缓冲子层为所述多个第一子层中最靠近所述衬底基板的一个；所述第一缓冲子层的材料与所述第一防护子层的材料和所述第一导电子层的材料包含的成分均不同。
  10. 根据权利要求9所述的线路板，其中，
    所述第一缓冲子层的材料包括钼铌合金、钼镍钛合金、钼、钼合金、钛和钛铜合金中的至少一种。
  11. 根据权利要求1～10中任一项所述的线路板，其中，
    所述多个第一子层中的任意两个第一子层，在所述衬底基板上的正投影的面积之比为0.9～1.1。
  12. 根据权利要求1～11中任一项所述的线路板，其中，
    所述连接部包括底面和侧面，所述底面为所述连接部中最靠近且平行于所述衬底基板的面；所述侧面与所述底面相邻接；其中，所述侧面与所述底面的夹角为40°～90°。
  13. 根据权利要求1～12中任一项所述的线路板，还包括：
    设置在所述电学图案层和所述有源图案层之间的转接部，所述转接部与所述有源图案和所述连接部耦接。
  14. 根据权利要求13所述的线路板，其中，
    所述转接部包括第一保护子层和第二保护子层中的至少一者，以及转接子层；其中，所述第一保护子层叠置在所述转接子层靠近所述衬底基板的一侧，且所述第一保护子层的材料包括镍；所述第二保护子层叠置在所述转接子层远离所述衬底基板的一侧，且所述第二保护子层的材料包括镍。
  15. 根据权利要求1～14中任一项所述的线路板，还包括：
    栅图案层，设置在所述衬底基板上，包括多个栅极；所述栅极包括第三保护子层和第四保护子层中的至少一者，以及栅导电子层；其中，所述第三保护子层叠置在所述栅导电子层靠近所述衬底基板的一侧，且所述第三保护子层的材料包括镍；所述第四保护子层叠置在所述栅导电子层远离所述衬底基板的一侧，且所述第四保护子层的材料包括镍。
  16. 根据权利要求1～15中任一项所述的线路板，其中，
    栅图案层，设置在所述有源图案层与所述衬底基板之间，包括多个栅极，所述栅极在所述衬底基板上的正投影覆盖所述有源图案的沟道区在所述衬底基板上的正投影；
    所述电学图案层还包括：遮光部，所述遮光部在所述衬底基板上的正投影覆盖所述有源图案的沟道区在所述衬底基板上的正投影；所述遮光部包括层叠设置的多个第二子层；沿垂直于所述衬底基板的方向，设置堆叠顺序相同的所述第二子层和所述第一子层的材料相同。
  17. 一种功能背板，包括：
    如权利要求1～16中任一项所述的线路板；所述线路板具有器件区和绑定区；
    电子元件，设置在电学图案层远离衬底基板的一侧；
    其中，所述电学图案层中位于所述器件区的连接部通过第一焊接材料与所述电子元件耦接，其中，位于所述器件区的连接部的第一防护子层靠近所述第一焊接材料的部分与所述第一焊接材料形成第一金属间化合物。
  18. 根据权利要求17所述的功能背板，其中，
    所述电子元件包括发光器件、驱动元件或传感器件。
  19. 根据权利要求17～18所述的功能背板，还包括：
    电路板，与位于所述绑定区的连接部通过第二焊接材料耦接；其中，位于所述绑定区的连接部的第一防护子层靠近所述第二焊接材料的部分与所述第二焊接材料形成第二金属间化合物。
  20. 一种背光模组，包括：根据权利要求17～19中任一项所述的功能背板，所述电子元件为发光器件。
  21. 一种显示模组，包括：根据权利要求17～19中任一项所述的功能背板，所述电子元件为发光器件。
  22. 一种显示装置，包括：
    根据权利要求20所述的背光模组或根据权利要求21所述的显示模组。
  23. 一种线路板的制备方法，包括：
    在衬底基板上形成有源图案层，所述有源图案层包括多个有源图案；
    在形成有所述有源图案层的衬底基板上形成电学图案层，所述电学图案层包括多个连接部，所述连接部与所述有源图案耦接；其中，所述连接部包括层叠设置的多个第一子层，所述多个第一子层中最远离所述衬底基板的两个第一子层分别为第一导电子层和第一防护子层，所述第一防护子层设置在所述第一导电子层远离所述衬底基板的一侧，所述第一防护子层的材料包括镍。
CN202280002770.2A 2022-08-23 2022-08-23 线路板及制备方法、功能背板、背光模组、显示面板 Pending CN117941072A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/114350 WO2024040448A1 (zh) 2022-08-23 2022-08-23 线路板及制备方法、功能背板、背光模组、显示面板

Publications (1)

Publication Number Publication Date
CN117941072A true CN117941072A (zh) 2024-04-26

Family

ID=90012188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280002770.2A Pending CN117941072A (zh) 2022-08-23 2022-08-23 线路板及制备方法、功能背板、背光模组、显示面板

Country Status (3)

Country Link
EP (1) EP4447101A4 (zh)
CN (1) CN117941072A (zh)
WO (1) WO2024040448A1 (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101507373A (zh) * 2006-06-30 2009-08-12 日本电气株式会社 布线板、使用布线板的半导体器件、及其制造方法
JP2009147123A (ja) * 2007-12-14 2009-07-02 Fuji Electric Device Technology Co Ltd 半導体装置及びその製造方法
KR102081289B1 (ko) * 2013-05-31 2020-02-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102203100B1 (ko) * 2013-10-30 2021-01-15 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105304646A (zh) * 2015-10-19 2016-02-03 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
KR20180062293A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20210133777A (ko) * 2020-04-29 2021-11-08 삼성전자주식회사 마이크로 led와 tft 층 간 접합구조를 포함하는 디스플레이 모듈
KR102765516B1 (ko) * 2020-05-14 2025-02-12 삼성전자주식회사 디스플레이 모듈 및 디스플레이 모듈의 제조 방법
KR20220060019A (ko) * 2020-11-02 2022-05-11 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
TWI804122B (zh) * 2021-12-21 2023-06-01 友達光電股份有限公司 顯示裝置

Also Published As

Publication number Publication date
EP4447101A1 (en) 2024-10-16
WO2024040448A1 (zh) 2024-02-29
EP4447101A4 (en) 2025-04-09

Similar Documents

Publication Publication Date Title
US20220302362A1 (en) Display panel and manufacturing method thereof, display apparatus and splicing display apparatus
KR20050003246A (ko) 액정표시장치용 어레이기판과 제조방법
CN114509884B (zh) 线路板及其制备方法、功能背板、背光模组和显示装置
CN112599537A (zh) 显示基板及其制备方法
CN115424542A (zh) 无缝拼接Micro-LED显示面板与其制备方法
US20240266470A1 (en) Light-emitting device, light-emitting module and preparation method thereof
WO2022048538A1 (zh) 阵列基板及其制备方法、显示面板和背光模组
JP7601335B2 (ja) 駆動基板及びその製作方法、表示装置
US12057538B2 (en) Driving substrate and method for manufacturing the same, light-emitting substrate and display device
CN117941072A (zh) 线路板及制备方法、功能背板、背光模组、显示面板
US20240234658A1 (en) Wiring board, functional backplane, backlight module, display panel and display apparatus
CN119342896A (zh) 阵列基板及其制备方法和显示装置
US20230420423A1 (en) Backlight unit, display device comprising same, and method for manufacturing display device
US20240244747A1 (en) Wiring board, functional backplane and method for manufacturing the same
US20240322099A1 (en) Wiring substrate, manufacturing method thereof, light-emitting substrate, and display device
US20240332460A1 (en) Display substrate, method for manufacturing display substrate, and display device
US20240347681A1 (en) Array substrates and display devices
US20220271064A1 (en) Driving Backplane, Preparation Method for Same, and Display Device
US20240186330A1 (en) Array substrate and display apparatus
CN117850091A (zh) 发光基板、发光基板母板及制造方法、显示装置
CN114582253A (zh) 显示基板及其制备方法、显示装置
CN117957663A (zh) 布线基板及其制造方法、发光基板及显示装置
KR20230100236A (ko) 표시 장치
CN118553748A (zh) 驱动背板及其制备方法、显示面板、显示设备
WO2023230923A1 (zh) 布线基板及制备方法、背板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination