CN117918030A - 基板和电子装置 - Google Patents

Abstract

一种基板，包括器件区和至少一个绑定区，绑定区相对于器件区靠近基板的任一边缘。基板包括衬底、多个器件组、多个信号线组和多个桥接部。多个器件组分别沿第一方向和第二方向排列。第一方向和第二方向相交叉，且第一方向和第二方向平行于衬底。一个器件组包括至少一个电子元件。一个信号线组包括多个信号线，多个信号线均沿第二方向延伸，且多个信号线沿第一方向间隔排列。桥接部包括导电部。其中，至少一个信号线组中的至少两个信号线通过导电部电连接。和/或，至少一个信号线组中的至少一个信号线包括至少两个沿第二方向间隔设置的子部，同一个信号线中相邻的两个子部通过导电部电连接。任一个桥接部远离衬底一侧的至少部分区域可以反射光线。

Description

基板和电子装置 技术领域

本公开涉及显示技术领域，尤其涉及一种基板和电子装置。

背景技术

基板通常包括电子元件和信号线，信号线与电子元件电连接，以实现信号的传输。

发明内容

一方面，提供了一种基板。一种基板具有多个边缘。基板包括器件区和至少一个绑定区，绑定区相对于器件区靠近基板的任一边缘。基板包括衬底、多个器件组、多个信号线组和多个桥接部。多个器件组位于衬底的一侧，且多个器件组位于器件区。多个器件组分别沿第一方向和第二方向排列。第一方向和第二方向相交叉，且第一方向和第二方向平行于衬底。一个器件组包括至少一个电子元件。多个信号线组与多个器件组位于衬底的同一侧。一个信号线组包括多个信号线。多个信号线均沿第二方向延伸，且多个信号线沿第一方向间隔排列。任一个信号线从绑定区延伸至器件区，且任一个信号线与沿第二方向排列的一列器件组电连接。多个桥接部与多个器件组位于衬底的同一侧，且至少一个桥接部位于器件区。桥接部包括导电部。其中，至少一个信号线组中的至少两个信号线通过导电部电连接。和/或，至少一个信号线组中的至少一个信号线包括至少两个沿第二方向间隔设置的子部，同一个信号线中相邻的两个子部通过导电部电连接。任一个桥接部远离衬底一侧的至少部分区域可以反射光线。

在一些实施例中，导电部远离衬底一侧表面的至少部分区域可以反射光线。

在一些实施例中，桥接部还包括第一封装部，第一封装部覆盖导电部。第一封装部的材料包括透光材料和反射材料中的至少一个。

在一些实施例中，桥接部还包括第一封装部，第一封装部覆盖导电部。第一封装部远离衬底一侧表面的至少部分区域可以反射光线。

在一些实施例中，导电部包括主体部和两个连接部。两个连接部分别与主体部的两端相连。主体部朝向衬底的表面与衬底之间的最大距离，大于任一个连接部朝向衬底的表面与衬底之间的最大距离。

在一些实施例中，主体部在衬底上的正投影的形状为第一矩形，第一矩形的长度取值范围为0.5mm～25mm，第一矩形的宽度的取值范围为 0.2mm～3mm。和/或，任一个连接部在衬底上的正投影的形状为第二矩形，第二矩形的长度的取值范围为0.2mm～3mm，第二矩形的宽度的取值范围为0.2mm～3mm。

在一些实施例中，主体部朝向衬底的表面，与连接部朝向衬底的表面之间的最大距离为第一距离，第一距离的取值范围为0.1mm～0.8mm。和/或，主体部背离衬底的表面，与连接部朝向衬底的表面之间的最大距离为第二距离，第二距离的取值范围为0.2mm～1mm。

在一些实施例中，基板还包括第一反射层。第一反射层位于多个器件组、多个信号线组和多个桥接部的远离衬底的一侧。第一反射层具有多个第一功能区。桥接部在衬底上的正投影，位于第一功能区在衬底上的正投影的范围内。第一反射层开设有多个第一线状缝隙，任一个第一线状缝隙沿垂直于衬底的方向贯穿第一反射层。第一功能区由多个相互间隔设置的第一线状缝隙围设组成。

在一些实施例中，任一个桥接部在衬底上的正投影的面积，与该桥接部在衬底上的正投影所在的第一功能区的面积的比值的取值范围为0.5～2。

在一些实施例中，第一线状缝隙的长度的取值范围为1mm～5mm，第一线状缝隙的宽度的取值范围为50μm～300μm。

在一些实施例中，第一反射层开设有多个第二线状缝隙，任一个第二线状缝隙沿垂直于衬底的方向贯穿第一反射层，且任一个第二线状缝隙位于第一功能区。第二线状缝隙的边缘在衬底上的正投影，与桥接部在衬底上的正投影至少部分交叠。

在一些实施例中，第二线状缝隙的长度，与桥接部最长边的长度的比值的取值范围为0.9～1.5。

在一些实施例中，第二线状缝隙的长度的取值范围为1mm～35mm，第二线状缝隙的宽度的取值范围为50μm～300μm。

在一些实施例中，电子元件包括光学元件，基板还包括第二封装部，第二封装部覆盖光学元件，且第二封装部的材料为透光材料。第一反射层开设有第一通孔，光学元件在衬底上的正投影，位于第一通孔的边缘在衬底上的正投影围设形成的区域内。

在一些实施例中，电子元件包括非光学元件，基板还包括第三封装部，第三封装部覆盖非光学元件，第一反射层覆盖第三封装部。

在一些实施例中，第一反射层具有第二功能区，非光学元件在衬底上的正投影的至少一部分位于第二功能区。第一反射层开设有多个第三线状缝隙， 任一个第三线状缝隙沿垂直于衬底的方向贯穿第一反射层，且任一个第三线状缝隙位于第二功能区。第三线状缝隙的边缘在衬底上的正投影，与非光学元件在衬底上的正投影的至少部分交叠。

在一些实施例中，至少两个第三线状缝隙位于同一个第二功能区，且位于同一个第二功能区内的至少两个第三线状缝隙的边缘在衬底的上的正投影排布成X型。

在一些实施例中，两个第三线状缝隙位于同一个第二功能区内。第三线状缝隙的长度，与非光学元件的最大尺寸的比值的取值范围为0.9～2.5。和/或，第三线状缝隙的长度，与第三封装部的最大尺寸的比值的取值范围为0.9～2.5。

在一些实施例中，导电部为贴片电阻或导电胶。

另一方面，提供了一种电子装置。电子装置包括如上述的基板。

附图说明

为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。

图1A为根据一些实施例的电子装置的结构图；

图1B为根据另一些实施例的电子装置的结构图；

图2A为根据一些实施例的基板的结构图；

图2B为根据另一些实施例的基板的结构图；

图2C为根据一些实施例的器件组的结构图；

图2D为根据一些实施例的驱动芯片和器件组的结构图；

图2E为根据另一些实施例的驱动芯片和器件组的结构图；

图3A为根据又一些实施例的基板的结构图；

图3B为根据又一些实施例的基板的结构图；

图4A为根据又一些实施例的基板的结构图；

图4B为根据又一些实施例的基板的结构图；

图4C为根据一些实施例的基板的局部结构图；

图4D为根据另一些实施例的基板的局部结构图；

图4E为图4D中Q3区域的局部放大图；

图5A为根据一些实施例的第一走线段与第二反射层的位置关系图；

图5B为图5A沿A-A方向的剖视图；

图5C为根据另一些实施例的第一走线段与第二反射层的位置关系图；

图5D为图5C沿B-B方向的剖视图；

图6A为根据又一些实施例的基板的结构图；

图6B为根据又一些实施例的基板的结构图；

图6C为根据一些实施例的桥接部的结构图；

图6D为根据又一些实施例的基板的局部结构图；

图6E为根据又一些实施例的基板的局部结构图；

图6F为根据又一些实施例的基板的结构图；

图6G为根据又一些实施例的基板的结构图；

图7A为图6F沿C1-C1方向的一种剖视图；

图7B为图6F沿C1-C1方向的另一种剖视图；

图7C为图6F沿C1-C1方向的又一种剖视图；

图7D为图6F沿C1-C1方向的又一种剖视图；

图7E为根据又一些实施例的基板的结构图；

图8A为根据又一些实施例的基板的结构图；

图8B为根据一些实施例的导电部的结构图；

图8C为根据另一些实施例的导电部的结构图；

图8D为根据又一些实施例的导电部的结构图；

图9A为图6G沿C2-C2方向的一种剖视图；

图9B为图6G沿C2-C2方向的另一种剖视图；

图9C为图6G沿C2-C2方向的又一种剖视图；

图9D为根据又一些实施例的基板的结构图；

图9E为图9D沿D1-D1方向的一种剖视图；

图9F为图9D沿D2-D2方向的一种剖视图；

图9G为根据又一些实施例的基板的结构图。

具体实施方式

下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。

除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。

以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在描述一些实施例时，可能使用了和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。

“A、B和C中的至少一个”与“A、B或C中的至少一个”具有相同含义，均包括以下A、B和C的组合：仅A，仅B，仅C，A和B的组合，A和C的组合，B和C的组合，及A、B和C的组合。

“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。

如本文所使用的那样，“约”、“大致”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。

如本文所使用的那样，“平行”、“垂直”、“相等”包括所阐述的情况以及与所阐述的情况相近似的情况，该相近似的情况的范围处于可接受偏差范围内，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。例如，“平行”包括绝对平行和近似平行，其中近似平行的可接受偏差范围例如可以是5°以内偏差；“垂直”包括绝对垂直和近似垂直，其中近似垂直的可接受偏差范围例如也可以是5°以内偏差。“相等”包括绝对相等和近似相等，其中近似相等的可接受偏差范围内例如可以是相等的两者之间的差值小于或等于其中任一者 的5％。

应当理解的是，当层或元件被称为在另一层或基板上时，可以是该层或元件直接在另一层或基板上，或者也可以是该层或元件与另一层或基板之间存在中间层。

本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。

图1A为根据一些实施例的电子装置的结构图。

如图1A所示，本公开的实施例提供了一种电子装置200。在一些示例中，电子装置200可以为具有图像显示功能的产品。示例的，电子装置200可以用于显示静态图像，例如图片或者照片。电子装置200也可以用于显示动态图像，例如视频或者游戏画面。

在一些示例中，电子装置200可以为笔记本电脑、移动电话、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、包装和美学结构(例如，对于一件珠宝的图像的显示器)等。

在另一些示例中，电子装置200也可以为不具有图像显示功能的产品。

本公开的实施例对电子装置200不做进一步限定，下面以电子装置200为具有图像显示功能的产品为例，进行举例说明。

图1B为根据另一些实施例的电子装置的结构图。

如图1B所示，在一些实施例中，电子装置200可以包括基板100和显示面板210。示例的，基板100用于向外发射光线，显示面板210位于基板100的出光侧，用于显示图像信息。

在一些示例中，显示面板210为液晶显示面板，基板100用于向显示面板210提供背光。

在一些示例中，基板100可以用于发白光或者蓝光。显示面板210能够对基板100发射的光线进行过滤或者转换，以得到红光、绿光和蓝光，使得电子装置200能够实现全彩化图像显示。

下面以显示面板210为液晶显示面板为例，对显示面板210进行举例说明。

在一些示例中，如图1B所示，显示面板210包括阵列基板216、对置基板214，以及位于阵列基板216和对置基板214之间的液晶层212。可以理解地，基板100发出的光线能够穿过阵列基板216并照射至液晶层212。液晶层212中包括液晶分子，通过控制液晶分子的偏转角度，能够对透过液晶层212并照射至对置基板214的光线强度起到控制作用，从而使得电子装置200能够实现图像显示功能。

在一些示例中，当基板100用于发白光时，对置基板214可以包括红色滤光膜、绿色滤光膜和蓝色滤光膜。通过控制照射至红色滤光膜、绿色滤光膜和蓝色滤光膜的光线强度，即可得到不同强度的红光、绿光和蓝光，使得电子装置200能够显示彩色图像。

在另一些示例中，当基板100用于发蓝光时，对置基板214可以包括色转换膜。示例的，色转换膜可以为量子点膜。蓝光照射至红色量子点膜之后，能够被转换为红光。蓝光照射至绿色量子点膜之后，能够被转换为绿光。量子点膜转换后的得到的红光和绿光，与基板100发出的蓝光相混合，即可使得电子装置200实现全彩化图形显示。

在又一些示例中，当基板100用于发蓝光时，对置基板214也可以不包括量子点膜，而基板100包括量子点膜。示例的，量子点膜可以设置在基板100中的发光器件(例如电子元件120)远离衬底101的一侧。在一些示例中，显示面板210包括公共电极和多个像素电极。公共电极和各个像素电极之间能够形成电场。通过控制各个像素电极的电压值，就能够对公共电极和各个像素电极之间形成的电场的强度起到控制作用，从而对液晶层212中液晶分子的偏转角度起到控制作用，也即是对穿过液晶层212的光线强度起到控制作用。

在一些示例中，像素电极可以设置在阵列基板216。公共电极可以设置在阵列基板216或者对置基板214上。

图2A为根据一些实施例的基板的结构图。图2B为根据另一些实施例的基板的结构图。图2C为根据一些实施例的器件组的结构图。图2D为根据一些实施例的驱动芯片和器件组的结构图。图2E为根据另一些实施例的驱动芯 片和器件组的结构图。下面参照图2A～图2E，对基板100进行举例说明。

在一些实施例中，如图2A和图2B所示，基板100具有多个边缘P。可以理解地，基板100的边缘P可以为直线段，也可以为曲线段。在一些示例中，如图2A和图2B所示，基板100可以为方形或者矩形，也即是基板100可以具有四个边缘P。

在另一些示例中，基板100也可以为多边形或者其他不规则形状等。本公开的实施例对基板100的形状，以及基板100具有的边缘P的数量不做进一步限定。

如图2A和图2B所示，基板100包括器件区AA和至少一个绑定区BB，绑定区BB相对于器件区AA靠近基板100的任一边缘P。

可以理解地，绑定区BB靠近器件区AA的一侧边缘，与器件区AA靠近绑定区BB的一侧边缘邻接。需要说明的是，本公开的说明书附图中，以图2A和图2B为例，虚线框示出的器件区AA的边缘与绑定区BB的边缘相互间隔设置，仅仅是为了清晰区分出器件区AA和绑定区BB，不对器件区AA和绑定区BB的边缘位置做进一步限定。

绑定区BB相对于器件区AA靠近基板100的任一边缘P，也即是，绑定区BB可以位于器件区AA和任一个边缘P之间。

在一些示例中，如图2A和图2B所示，绑定区BB沿第二方向Y位于器件区AA的一侧。示例的，第二方向Y可以为竖直方向。

在一些示例中，如图2A所示，绑定区BB的数量可以为一个。在另一些示例中，如图2B所示，绑定区BB的数量也可以为多个。示例的，绑定区BB可以为两个、三个或者四个等。

可以理解地，如图2B所示，当绑定区BB的数量为多个时，多个绑定区BB位于器件区AA的同一侧，也即是多个绑定区BB均设置在同一个边缘P。

在一些示例中，如图2B所示，当绑定区BB的数量为多个时，多个绑定区BB可以沿第一方向X间隔设置。示例的，第一方向X可以为水平方向，第一方向X可以与第二方向Y垂直。可以理解地，多个绑定区BB可以以相同距离间隔设置，或者多个绑定区BB中的任意相邻的两个绑定区BB之间的间隔距离也可以不同。

如图2A和图2B所示，基板100包括衬底101和多个器件组110。多个器件组110位于衬底101的一侧，且多个器件组110位于器件区AA。多个器件组110分别沿第一方向X和第二方向Y排列，第一方向X和第二方向Y相交叉，且第一方向X和第二方向Y平行于衬底101。一个器件组110包括至 少一个电子元件120。

在一些示例中，衬底101为硬性衬底。在另一些示例中，衬底101为柔性衬底。示例的，衬底101的材料包括塑料、FR-4等级材料、树脂、玻璃、石英、聚酰亚胺(英文全称：Polyimide，英文简称：PI))或者聚甲基丙烯酸甲酯(英文全称：Polymethyl Methacrylate，英文简称PMMA)中的任一个。

可以理解地，多个器件组110位于衬底101的同一侧，且位于器件区AA。在一些示例中，多个器件组110沿第一方向X间隔设置，且沿第一方向X，相邻的两个器件组110之间的间隔相同或者近似相同。多个器件组110沿第二方向Y间隔设置，且沿第二方向Y，相邻的两个器件组110之间的间隔相同或者近似相同。这样一来，如图2A和图2B所示，使得多个器件组110可以沿第一方向X排列成行，且沿第二方向Y排列呈列。可以理解地，多行器件组110沿第二方向Y间隔设置，多列器件组110沿第一方向X间隔设置。

需要说明的是，本公开的说明书附图中，为了清楚地示出基板100的结构，仅仅示出了四行、三列器件组110(例如图2A)，或者示出了四行、六列器件组110(例如图2B)，不对本公开的实施例中器件组110的数量以及排布方式做进一步限定。

可以理解地，一个器件组110可以包括一个电子元件120，也可以包括多个电子元件120。

在一些示例中，当一个器件组110中包括多个电子元件120时，多个电子元件120可以为同类型的元件，也可以不同类型的元件。例如，当基板100用于发射光线时，电子元件120可以为发光器件。一个器件组110中包括的多个发光器件可以用于发射同一种颜色的光线，一个器件组110中包括的多个发光器件也可以用于发射多种不同颜色的光线。或者，一个器件组110包括的多个电子元件120中，一部分(一个或者更多个)为发光器件，用于发射光线，而另一部分(一个或者更多个)为其他元器件(例如传感器芯片等)，实现其他功能。

在一些示例中，如图2A和图2B所示，一个器件组110可以包括六个电子元件120。在另一些示例中，如图2C所示，一个器件组110也可以包括四个电子元件120。在又一些示例中，一个器件组110也可以包括两个、三个或者五个电子元件120。可以理解地，不同的器件组110中包括的电子元件120的数量可以相同，也可以不同。本公开的实施例对一个器件组110中电子元件120的数量不做进一步限定。

在一些示例中，如图2C所示，当一个器件组110中包括四个电子元件 120时，沿第一方向X相邻的两个电子元件120之间的距离约为13.775mm。

在一些示例中，如图2A和图2B所示，当一个器件组110中包括多个电子元件120时，多个电子元件120可以呈矩阵的形式排布，也即是，多个电子元件120可以排布在矩形或者正方形的四个顶点，提高了多个电子元件120的排布规整性。

在另一些示例中，当一个器件组110中包括多个电子元件120时，一个器件组110中的多个电子元件120也可以排布在六边形、八边形或者其他不规则形状的顶点。或者，一个器件组110中的多个电子元件120还可以排布成圆形或者椭圆形等，满足不同的使用需求。

在一些示例中，如图2C所示，器件组110中的多个电子元件120通过连接线112实现电连接。示例的，连接线112的数量为多个，一个器件组110中的多个电子元件120可以通过多个连接线112串联。这样一来，向一个器件组110中的任一个电子元件120提供电信号，即可实现向一个器件组110中的各个电子元件120提供电信号，提高了基板100的布线便捷性。

由上述可知，在一些示例中，基板100可以用于提供光源。此时，电子元件120可以为发光器件。示例的，电子元件120可以为发光二极管(英文全称：Light Emitting Diode，英文简称：LED)。

在一些示例中，电子元件120可以为传统LED、次毫米发光二极管(英文全称：Mini Light Emitting Diode，英文简称：Mini LED)或者微型发光二极管(英文全称：Micro Light Emitting Diode，英文简称：Micro LED)中的任一个。

示例的，传统LED也即是LED的尺寸大于或等于500μm。Mini LED也即是LED的尺寸大于或等于100μm，且小于500μm。Micro LED也即是LED的尺寸小于100μm。在一些示例中，Micro LED的尺寸可以小于或等于50μm。

在一些示例中，各个器件组110中的电子元件120可以用于发同一种颜色的光，例如各个器件组110中的电子元件120均用于发白光，或者，各个器件组110中的电子元件120均用于发蓝光，使得基板100能够发出特定颜色的光。

在一些示例中，一个器件组110中各个电子元件120的发光亮度相同。不同器件组110中的电子元件120的发光亮度可以相同，也可以不同。通过控制不同的器件组110中电子元件120的发光亮度，能够对基板100不同区域的亮度起到控制作用，满足不同的使用需求。

由上述可知，在一些实施例中，电子装置200包括基板100和显示面板 210，此时，基板100可以用于提供光源。在另一些实施例中，电子装置200也可以不包括显示面板210，而仅包括基板100。此时，基板100用于显示图像信息，各个器件组110中的电子元件120可以发不同颜色的光。

示例的，当基板100用于显示图像信息时，各个器件组110中的一部分(一个或者更多个)器件组110用于发红光，另一部分器件组110(一个或者更多个)用于发绿光，又一部分器件组110(一个或者更多个)用于发蓝光。通过控制不同器件组110中电子元件120的发光强度，就能够得到不同强度的红光、绿光和蓝光，使得电子装置200能够实现全彩化图像显示。

本公开的实施例以基板100作为电子装置200的光源提供部件为例，进行举例说明。

在一些示例中，如图2A和图2B所示，基板100还包括多个信号线组130。多个信号线组130与多个器件组110位于衬底101的同一侧。一个信号线组130包括多个信号线131。多个信号线131均沿第二方向Y延伸，且多个信号线131沿第一方向X间隔排列。任一个信号线131从绑定区BB延伸至器件区AA，且任一个信号线131与沿第二方向Y排列的一列器件组110电连接。

可以理解的是，多个信号线131的长度并不完全相同，一部分信号线131的沿第二方向Y的长度基本等于一列器件组110沿第二方向Y的长度，而另一部分信号线沿第二方向Y的长度小于一列器件组沿第二方向Y的长度。

可以理解地，多个信号线组130与多个器件组110位于衬底101的同一侧，使得信号线组130中的信号线131能够与器件组110电连接。

在一些示例中，多个信号线组130同层设置，也即是多个信号线组130设置在同一导电层。可以理解地，导电层上除了设置有多个信号线组130之外，还可以设置有其他走线(例如连接线112)。

在另一些示例中，多个信号线组130中的信号线131可以设置在不同导电层，示例的，多个信号线组130中的信号线131可以分别设置在两层导电层上。

可以理解地，多个信号线组130设置在不同导电层上，信号线131的布线灵活性更高。但是，位于不同导电层上的两个信号线131若其在衬底101上的正投影存在交叠，则容易发生短路，影响基板100的良品率。并且，由于基板100包括至少两个导电层，还会增加基板100的制备步骤，提高基板100的生产成本。

可以理解地，多个信号线组130同层设置，能够减少图案化导电层的步骤，从而简化基板100的制备工艺，减少掩模版(英文全称：Mask)的数量， 降低基板100的成本，并且还能够减少基板100发生短路等不良故障的情况，提高基板100的良品率。

本公开的实施例以多个信号线组130同层设置为例，进行举例说明。

如图2A所示，一个信号线组130包括多个信号线131，可以理解地，信号线131用于传输信号，例如模拟电信号或者数字电信号等。在一些示例中，多个信号线组130可以用于传输不同的信号，也可以用于传输相同的信号。一个信号线组130中的各个信号线131用于传输相同的信号。

在一些示例中，信号线131为金属或金属合金材质。示例的，信号线131的材质可以包括铜或者铝等，提高信号线131的导电性能。

在一些示例中，各个信号线组130中包括的信号线131的数量可以相同，也可以不同。一个信号线组130中任意相邻的两个信号线131沿第一方向X排布的间隔可以相同，也可以不同。

在一些示例中，绑定区BB设置有绑定引脚(英文全称：Bonding Pin，图中未示出)。绑定引脚的数量可以为多个，多个绑定引脚沿第一方向X间隔设置，信号线131与绑定区BB内的绑定引脚电连接。

示例的，如图2A和图2B所示，任一个信号线131的一端与绑定区BB内的绑定引脚电连接，另一端沿第二方向Y(或者沿第一方向X和第二方向Y)延伸，以从绑定区BB延伸至器件区AA，并与沿第二方向Y排列的一列器件组110电连接。可以理解地，信号线131可以直接与器件组110中的电子元件120电连接，也可以通过其他元器件或导电图案等与器件组110中的电子元件120电连接。

在一些示例中，至少一个信号线131设置在沿第一方向X间隔设置的两列器件组110之间，以提高衬底101的面积利用率。

在一些示例中，如图2A所示，绑定区BB的数量为一个，一个绑定区BB内设置有多个绑定引脚。示例的，不同的信号线组130与不同的绑定引脚电连接，以减小信号在传输时的相互干扰。同一个信号线组130中的多个信号线131可以与一个绑定引脚电连接，也可以与多个绑定引脚电连接。

在一些示例中，当绑定区BB的数量为一个时，一个信号线组130中信号线131的数量与器件组110排列成的列数相同。也即是，如图2A所示，当多个器件组110沿第二方向Y排列成三列时，一个信号线组130中包括三个信号线131。可以理解地，一个信号线组130中的三个信号线131可以与三个绑定引脚电连接，也可以与一个绑定引脚电连接。

在另一些示例中，如图2B所示，绑定区BB的数量为多个，一个信号线 组130中的多个信号线131，与多个绑定区BB中的一个绑定区BB电连接。

示例的，如图2B所示，信号线组130包括第一信号线组130a、第二信号线组130b第三信号线组130c。第一信号线组130a中包括第一信号线131a，第二信号线组130b中包括第二信号线131b，第三信号线组130c中包括第三信号线131c。

需要说明的是，第一信号线组130a、第二信号线组130b和第三信号线组130c仅用与区分与分别与不同的绑定区BB连接的三个信号线组130，不对信号线组130做进一步限定。第一信号线131a、第二信号线131b和第三信号线组130c仅用于区分第一信号线组130a、第二信号线组130b和第三信号线组130c中的信号线131，不对信号线131做进一步限定。

在一些示例中，第一信号线组130a、第二信号线组130b和第三信号线组130c用于传输相同的信号。

示例的，如图2B所示，绑定区BB包括第一绑定区BB1、第二绑定区BB2和第三绑定区BB3。需要说明的是，第一绑定区BB1、第二绑定区BB2和第三绑定区BB3仅用于区分三个不同的绑定区BB，不对绑定区BB做进一步限定。

示例的，如图2B所示，第一信号线组130a中的多个第一信号线131a，与第一绑定区BB1内的绑定引脚电连接。第二信号线组130b中的多个第二信号线131b，与第二绑定区BB2内的绑定引脚电连接。第三信号线组130c中的第三信号线131c，与第三绑定区BB3内的绑定引脚电连接。这样一来，使得一个信号线组130中的多个信号线131，能够与多个绑定区BB中的一个绑定区BB电连接。

如此设置，使得不同的绑定区BB能够向不同的信号线组130传输信号，减小了信号传输时产生的相互干扰，提高了基板100的可靠性。

在一些示例中，如图2B所示，一个信号线组130(例如第一信号线组130a)中的信号线131(例如第一信号线131a)，与靠近该信号线组130的绑定区BB(例如第一绑定区BB1)内的绑定引脚电连接，以减小信号线131的长度，降低信号线131的电压降，提高信号的传输可靠性。并且，还能够减少信号线131的材料用量，从而降低基板100的成本。

在一些示例中，如图2A所示，基板100还包括第一驱动芯片103。第一驱动芯片103与至少一个器件组110电连接。也即是，在一些示例中，如图2D所示，第一驱动芯片103只与一个器件组110电连接。在另一些示例中，如图2E所示，第一驱动芯片103与多个(例如四个)沿第二方向Y依次排布 的器件组110电连接。

可以理解地，一个信号线131可以与第一驱动芯片103电连接，或与一个器件组110或者多个器件组110电连接。

在一些示例中，沿第二方向Y排列的多个器件组110与一个第一驱动芯片103电连接。在另一些示例中，沿第二方向Y排列的多个器件组110与多个第一驱动芯片103分别电连接。示例的，当沿第二方向Y排列的多个器件组110与多个第一驱动芯片103分别电连接时，与一列器件组110电连接的多个第一驱动芯片103沿第二方向Y间隔设置。

图3A为根据又一些实施例的基板的结构图。图3B为根据又一些实施例的基板的结构图。

由上述可知，基板100包括多个信号线组130。下面参照图3A和图3B，继续对信号线组130进行举例说明。

在一些示例中，如图3A和图3B所示，多个信号线组130包括第一电压线组150，第一电压线组150中包括多个第一电压线151。示例的，第一电压线151用于为各个器件组110中的电子元件120供电。

示例的，如图3A和图3B所示，第一电压线151的一端与绑定区BB内的绑定引脚电连接，另一端延伸至器件区AA，且与沿第二方向Y排列的一列器件组110电连接。也即是，沿第二方向Y排列的一列器件组110共用一个第一电压线151。

在一些示例中，如图3A所示，器件区AA包括中心区AA1和边缘区AA2，边缘区AA2环绕中心区AA1。多个器件组110位于中心区AA1，一部分(一个或者多个)信号线131可以仅位于边缘区AA2，而另一部分(一个或者多个)信号线131可以位于边缘区AA2和中心区AA1。

示例的，如图3A所示，可以将沿第二方向Y位于中心区AA1和绑定区BB之间的边缘区AA2定义为下边缘区AA22；将沿第二方向Y与下边缘区AA22相邻，且沿第一方向X位于中心区AA1两侧的两个边缘区定义为侧边缘区AA21。也即是，边缘区AA2包括侧边缘区AA21和下边缘区AA22。示例的，下边缘区AA22也可以称为扇出(英文全称：Fanout)区。

在一些示例中，如图3A所示，第一电压线组150中的一个第一电压线151可以位于侧边缘区AA21。

在一些示例中，如图3A所示，基板100还包括电路板107，电路板107与绑定区BB电连接。示例的，如图3A所示，电路板107包括柔性电路板(英文全称：Flexible Printed Circuit，英文简称：FPC)105和印刷电路板(英文 全称：Printed Circuit Board，英文简称：PCB)106。柔性电路板105的一端与绑定区BB内的绑定引脚绑定连接，另一端与印刷电路板106绑定连接，使得信号能够在多个信号线组130和印刷电路板106之间传输，从而实现对于多个器件组110的驱动。

在一些示例中，基板100外部的供电电源通过印刷电路板106和绑定引脚与第一电压线151电连接，使得供电电源能够通过第一电压线151对一列器件组110中的电子元件120供电。

在一些示例中，如图3A和图3B所示，多个信号线组130还包括第二电压线组160，第二电压线组160中包括多个第二电压线161。示例的，第二电压线(英文全称：Ground，英文简称：GND)161用于将第一驱动芯片103接地。

在一些示例中，如图3A和图3B所示，第二电压线161的一端与绑定区BB内的绑定引脚电连接，另一端延伸至器件区AA，且与第一驱动芯片103电连接。由上述可知，第一驱动芯片103与器件组110电连接，这样一来，使得第二电压线161能够通过第一驱动芯片103与器件组110电连接。

在一些示例中，如图3A所示，第二电压线组160中的一个第二电压线161可以位于侧边缘区AA21。

在一些示例中，如图3A和图3B所示，基板100还包括第二驱动芯片104。示例的，第二驱动芯片104可以设置在印刷电路板106上。示例的，第二驱动芯片104为Tx IC(英文全称：Transmit Integrated Circuit，中文名称：发射芯片)，第一驱动芯片103为Rx IC(英文全称：Receive Integrated Circuit，中文名称：接收芯片)。第二驱动芯片104发出的信号通过绑定引脚和信号线组130(例如第二电压线组160)传输至第一驱动芯片103，从而实现对于器件组110的驱动。

在一些示例中，第二电压线161的一端通过绑定区BB的绑定引脚，与第二驱动芯片104的接地端口电连接，另一端与第一驱动芯片103的接地端口电连接，以将第一驱动芯片103接地。

在一些示例中，如图3B所示，当沿第二方向Y排列的一列器件组110与多个第一驱动芯片103电连接时，与同一列器件组110电连接的多个第一驱动芯片103可以共用一个第二电压线161。

在一些示例中，如图3A和图3B所示，多个信号线组130还包括电源线组135，电源线组135包括多个电源线132。

在一些示例中，电源线(英文全称：Power，英文简称Pwr)132用于为 第一驱动芯片103供电。示例的，如图3A和图3B所示，电源线132的一端与绑定区BB内的绑定引脚电连接，另一端延伸至器件区AA，且与第一驱动芯片103的电源端口电连接。由上述可知，第一驱动芯片103与器件组110电连接，使得电源线132能够通过第一驱动芯片103与器件组110电连接。

在一些示例中，如图3B所示，当沿第二方向Y排列的一列器件组110与多个第一驱动芯片103电连接时，与同一列器件组110电连接的多个第一驱动芯片103可以共用一个电源线132。

在一些示例中，如图3A所示，多个信号线组130还包括数据线组136，数据线组136包括多个数据线133。

在一些示例中，数据线(英文全称：Data)133用于传输数据信号。示例的，如图3A所示，数据线133的一端与绑定区BB内的绑定引脚电连接，另一端延伸至器件区AA，且与第一驱动芯片103电连接。由上述可知，第一驱动芯片103与器件组110电连接，使得数据线133能够通过第一驱动芯片103与器件组110电连接。

在一些示例中，第二驱动芯片104具有第一个数据端口～第N个数据端口。一个数据线133的一端通过绑定引脚和印刷电路板106，与第二驱动芯片104的第一个数据端口电连接，另一端与和一列器件组110电连接的第一驱动芯片103(一个或多个)的数据端口电连接。另一个数据线133的一端通过绑定引脚和印刷电路板106，与第二驱动芯片104的第2个数据端口电连接，另一端与和另一列器件组110电连接的第一驱动芯片103(一个或多个)的数据端口电连接，以此类推，直到第N个数据端口。可以理解地，N为正整数。在一些示例中，N的取值与器件组110沿第二方向Y排成的列数相同。

在一些示例中，如图3B所示，一个第一驱动芯片103与一个器件组110电连接。示例的，与一列器件组110电连接的多个第一驱动芯片103包括第一个第一驱动芯片103a、第二个第一驱动芯片103b、第三个第一驱动芯片103c，一直到第m个第一驱动芯片103m。可以理解地，多个第一驱动芯片103级联设置。

需要说明的是，第一个第一驱动芯片103a、第二个第一驱动芯片103b、第三个第一驱动芯片103c，一直到第m个第一驱动芯片103m，仅用于区分与一列器件组110电连接的多个第一驱动芯片103，不对第一驱动芯片103做进一步限定。

示例的，第一个第一驱动芯片103a至第m个第一驱动芯片103m沿第二方向Y依次远离绑定区BB。可以理解地，m大于3，且m为正整数。

在一些示例中，如图3A和图3B所示，多个信号线组130还包括输入输出线组137，输入输出线组137包括输入输出线(也称寻址信号线)134。

示例的，如图3B所示，第一驱动芯片103具有输入端口Din和输出端口Dout。在一些示例中，如图3B所示，输入输出线134的数量为多个，其中一个输入输出线134的一端通过绑定引脚与第二驱动芯片104的输入端口电连接，另一端与第一个第一驱动芯片103a的输入端口Din电连接。另一个输入输出线134的一端与第一个第一驱动芯片103a的输出端口Dout电连接，另一端与第二个第一驱动芯片103b的输入端口Din电连接。又一个输入输出线134的一端与第二个第一驱动芯片103b的输出端口Dout电连接，另一端与第三个第一驱动芯片103c的输入端口Din电连接，以此类推，一直到沿第二方向Y最远离绑定区BB的第m个第一驱动芯片103m。

在一些示例中，第m个第一驱动芯片103m的输出端Dout通过输入输出线134，与绑定区BB内的绑定引脚电连接。也即是，与一列器件组110电连接的多个第一驱动芯片103(例如第一个第一驱动芯片103a至第m个第一驱动芯片103m)通过输入输出线134实现级联设置。

这样一来，使得第二驱动芯片104输出的信号能够通过输入输出线134传输至多个第一驱动芯片103，之后再通过输入输出线134反馈至第二驱动芯片104，使得第二驱动芯片104能够实现对于多个第一驱动芯片103的驱动。

在一些示例中，如图3A所示，输入输出线134环绕第二电压线161，以节约布线空间，提高衬底101的面积利用率。

在一些示例中，如图3B所示，第一驱动芯片103包括逻辑控制模块1031。示例的，逻辑控制模块1031可以包括逻辑电路。在一些示例中，输入线134上的数据信号能够通过输入端口Din输入至逻辑控制模块1031。在一些示例中，电源线132上的信号能够通过第一驱动芯片103的电源端口(与电源线132连接的端口)输入至逻辑控制模块1031。可以理解地，逻辑控制模块1031能够根据接收到的信号驱动电子元件120。

在一些示例中，基板100还包括静电环路108(参见图2A)。静电环路108环绕多个器件组110设置，且与绑定区BB电连接。示例的，静电环路108的两端均与绑定区BB内的绑定引脚电连接，这样一来，使得静电环路108不仅能够环绕多个器件组110，还能够环绕与多个器件组110电连接的多个信号线组130。

可以理解地，静电环路108能够起到释放静电的作用，从而能够对多个器件组110以及多个信号线组130起到保护的作用，提高基板100的使用可 靠性。

图4A为根据又一些实施例的基板的结构图。图4B为根据又一些实施例的基板的结构图。图4C为根据一些实施例的基板的局部结构图。图4D为根据另一些实施例的基板的局部结构图。

在一些示例中，如图4A和图4B所示，基板100包括第二反射层194。第二反射层194位于多个信号线组130远离衬底101的一侧，且覆盖多个信号线组130(也即是覆盖多个信号线131)。可以理解地，由于连接线112与多个信号线组130同层设置，使得第二反射层194也能够覆盖连接线112。

示例的，第二反射层194为绝缘反射材料。一方面，使得第二反射层194能够起到电隔离的作用，降低基板100发生短路等故障的风险。另一方面，使得第二反射层194能够起到反射光线(例如电子元件120发出的光线)的作用，从而提高基板100的亮度，降低基板100的功耗。

此外，设置第二反射层194覆盖多个信号线组130以及多个连接线112，还能够对多个信号线组130和多个连接线112起到保护的作用，延长基板100的使用寿命。

在一些示例中，第二反射层194的材料包括白色油墨。示例的，第二反射层194的材料可以包括感光型白色油墨和固化型白色油墨中的至少一个。

在一些示例中，第二反射层194开设有第一焊接孔M2，第一焊接孔M2沿垂直于衬底101的方向贯穿第二反射层194，以裸露出信号线131的一部分区域。示例的，如图4A和图4B所示，可以将信号线131被第一焊接孔M2裸露出来的区域称为第一焊盘1312。

在一些示例中，一个信号线131上可以设置有多个第一焊盘1312，在另一些示例中，一个信号线131上也可以只设置有一个第一焊盘1312，在又一些示例中，一个信号线131上也可以不设置有第一焊盘1312。

由上述可知，第一驱动芯片103可以与多个信号线131电连接。在一些示例中，第一驱动芯片103位于信号线131远离衬底101的一侧，第一驱动芯片103具有多个引脚，一个引脚与一个第一焊盘1312焊接。

在一些示例中，第一驱动芯片103可以具有四个引脚，使得第一驱动芯片103能够与四个第一焊盘1312焊接。在另一些示例中，第一驱动芯片103也可以具有六个引脚、八个引脚或者十二个引脚等。本公开的实施例对第一驱动芯片103的引脚数量不做进一步限定。

在一些示例中，如图4C和图4D所示，输入输出线134包括输入线1341和输出线1342。第一驱动芯片103的四个引脚分别与输入线1341上的第一焊 盘1312、输出线1342上的第一焊盘1312、第二电压线161上的第一焊盘1312、以及电源线132上的第一焊盘1312焊接。

在一些示例中，一个第一焊接孔M2能够裸露出与第一驱动芯片103焊接的多个(例如四个)第一焊盘1312。在另一些示例中，与第一驱动芯片103焊接的多个(例如四个)第一焊盘1312，分别被多个第一焊接孔M2裸露出来。

在一些示例中，第一焊盘1312的尺寸与第一驱动芯片103引脚的尺寸正相关。也即是，第一驱动芯片103引脚的尺寸越大，第一焊盘1312在衬底101上正投影的面积也就越大，使得第一驱动芯片103的引脚能够与第一焊盘1312焊接。

在一些示例中，多个第一焊盘1312的在衬底101上正投影的面积可以相同，也可以不同。

在一些示例中，第一驱动芯片103的引脚在衬底101上正投影的面积，和与该第一驱动芯片103的引脚焊接的第一焊盘1312在衬底101上正投影的面积的比值的取值范围为0.8～2。

在一些示例中，第一驱动芯片103的引脚在衬底101上正投影的面积，可以小于与该第一驱动芯片103的引脚焊接的第一焊盘1312在衬底101上正投影的面积，以提高第一驱动芯片103的引脚与第一焊盘1312的焊接便捷性。

示例的，第一驱动芯片103的引脚在衬底101上正投影的面积，和与该第一驱动芯片103的引脚焊接的第一焊盘1312在衬底101上正投影的面积的比值可以为0.9、1.0、1.5或者1.8等。

在一些示例中，第二反射层194上还开设有第二焊接孔M3(参见图7E)，第二焊接孔M3沿垂直于衬底101的方向贯穿第二反射层194，以裸露出连接线112的一部分区域。示例的，可以将连接线112上被第二焊接孔M3裸露出来的区域称为第二焊盘1313(参见图6F和图6G)。

在一些示例中，电子元件120包括两个引脚，其中，一个引脚与一个连接线112上的第二焊盘1313焊接，另一个引脚与另一个连接线112上的第二焊盘1313焊接。这样一来，使得多个电子元件120能够通过多个连接线112串联。

在一些示例中，一个第二焊接孔M3能够裸露出与电子元件120焊接的两个第二焊盘1313。在另一些示例中，与电子元件120焊接的两个第二焊盘1313分别被两个第二焊接孔M3裸露出来。

在一些示例中，第二焊盘1313的尺寸与电子元件120引脚的尺寸正相关。 也即是，电子元件120引脚的尺寸越大，第二焊盘1313在衬底101上正投影的面积也就越大，使得电子元件120的引脚能够与第二焊盘1313焊接。

在一些示例中，多个第二焊盘1313的在衬底101上正投影的面积可以相同，也可以不同。

在一些示例中，电子元件120的引脚在衬底101上正投影的面积，和与该电子元件120的引脚焊接的第二焊盘1313在衬底101上正投影的面积之比的取值范围为0.8～2。

在一些示例中，电子元件120的引脚在衬底101上正投影的面积，可以小于与该电子元件120的引脚焊接的第二焊盘1313在衬底101上正投影的面积，以提高电子元件120的引脚与第二焊盘1313的焊接便捷性。

示例的，电子元件120的引脚在衬底101上正投影的面积，和与该电子元件120的引脚焊接的第二焊盘1313在衬底101上正投影的面积之比可以为0.9、1.0、1.5或者1.8等。

下面对基板100的制备方法进行举例说明。

在一些示例中，衬底101的材质为玻璃。示例的，可以采用磁控溅射(英文全称：Sputter)工艺，在衬底101的一侧形成缓冲层(英文全称：Buffer)102(参见图7E)。示例的，缓冲层可以为PVX层(英文全称：Passivationlayer，中文名称：钝化层)。

在缓冲层102远离衬底101的一侧形成导电层。示例的，导电层的材料包括铜。在一些示例中，可以采用磁控溅射工艺，在缓冲层102远离衬底101的一侧形成导电层。在另一些示例中，也可以采用电镀工艺，在缓冲层102远离衬底101的一侧形成导电层。在又一些示例中，还可以采用磁控溅射工艺和电镀工艺，在缓冲层102远离衬底101的一侧形成导电层。

通过清洗(英文全称：Cleaning)、涂覆(英文全称：Coating)、烘烤、成像(英文全称：Photo)、显影、硬烤、刻蚀(英文全称：Etch)和剥离等工艺，使得导电层图案化，以形成多个信号线组130和多个连接线112。

在图案化后的导电层远离衬底101的一侧形成钝化层109(参见图7E)。可以理解地，钝化层109的材料包括绝缘材料，一方面起到保护导电层的作用，另一方面起到电隔离的作用。可以理解地，钝化层109能够裸露出焊盘(包括第一焊盘1312和第二焊盘1313等)。

在钝化层109远离衬底101的一侧形成第二反射层194，第二反射层194能够覆盖导电层(也即是覆盖多个信号线组130和多个连接线112)，以起到电隔离的作用，并且还能够起到反射光线的作用。

在一些示例中，可以采用印刷工艺、3D打印工艺或者曝光显影工艺(例如LDI曝光，英文全称：Laser Direct Imaging，中文名称：激光直接成像)等，在钝化层109远离衬底101的一侧直接形成图案化的第二反射层194，使得第一焊接孔M2能够裸露出第一焊盘1312，第二焊接孔M3能够裸露出第二焊盘1313，简化了基板100的制备工艺，降低基板100的成本。

在另一些示例中，也可以通过涂覆(英文全称：Coating)、成像(英文全称：Photo)、显影等工艺，在第二反射层194远离导电层的一侧形成光刻胶层。通过刻蚀工艺，将光刻胶层图案化，以裸露出需要开孔(包括第一焊接孔M2和第二焊接孔M3)位置的第二反射层194。采用刻蚀工艺去除裸露出来的第二反射层194，以形成第一焊接孔M2和第二焊接孔M3，使得第一焊接孔M2能够裸露出第一焊盘1312，第二焊接孔M3能够裸露出第二焊盘1313。

图4E为图4D中Q3区域的局部放大图。

本公开的发明人发现，上述实施方式中存在如下技术问题。

由上述可知，一部分(一个或者更多个)信号线131需要与沿第二方向Y排列的多个第一驱动芯片103电连接，以电源线132为例，如图4D和图4E所示，电源线132的一部分走线段(例如图4D和图4E中示出的第一走线段131d)需要设置在沿第一方向X相邻的两个第一焊盘1312之间。

可以理解地，由于第一走线段131d位于相邻的两个第一焊盘1312之间，导致第一走线段131d的宽度(例如沿第一方向X的宽度)较小，增大了第一走线段131d断裂的风险，影响了第一走线段131d能够承载的电流值，并且还会导致第一走线段131d的散热量增大，降低基板100的可靠性。

图5A为根据一些实施例的第一走线段与第二反射层的位置关系图。图5B为图5A沿A-A方向的剖视图。图5C为根据另一些实施例的第一走线段与第二反射层的位置关系图。图5D为图5C沿B-B方向的剖视图。

在一些示例中，如图5A和图5B所示，采用印刷工艺、3D打印工艺或者曝光显影工艺等形成第一焊接孔M2时，一个第一焊接孔M2能够裸露出多个(例如四个)第一焊盘1312。可以理解地，第一走线段131d位于相邻的两个第一焊盘1312之间，使得第一走线段131d也能够被第一焊接孔M2裸露出来。

由于相邻的两个第一焊盘1312，与位于该相邻两个第一焊盘1312之间的第一走线段131d之间的距离较小，并且第一焊盘1312和第一走线段131d均被第一焊接孔M2裸露出来，故而，当第一驱动芯片103与第一焊盘1312焊接时，焊料(例如焊锡)很容易落入到第一焊盘1312和第一走线段131d之 间，造成第一焊盘1312和第一走线段131d短路。

在另一些示例中，如图5C和图5D所示，可以先形成第二反射层194，再采用光刻等工艺使得第二反射层194图案化，形成第一焊接孔M2，使得一个第一焊接孔M2仅能够裸露出一个第一焊盘1312，也即是，使得第二反射层194能够覆盖位于相邻的两个第一焊盘1312之间的第一走线段131d，降低焊料导致第一走线段131d与第一焊盘1312之间短路的风险。

但是，采用光刻等工艺需要使用掩膜版(英文全称：Mask)，工艺复杂，增加了基板100的成本。此外，第二反射层194的厚度约为50μm～60μm(例如55μm)，而第一驱动芯片103的焊接引脚高度约为15μm甚至更小(例如8μm)。这样一来，设置第二反射层194覆盖第一走线段131d，会增大第一驱动芯片103的引脚与第一焊盘1312之间的焊接难度，造成基板100接触不良，影响基板100的可靠性。

此外，当相邻的两个第一焊盘1312之间的距离较小时，即使一个第一焊接孔M2仅裸露出一个第一焊盘1312，第一走线段131d无法设置在相邻的两个第一焊盘1312之间，增大了基板100的布线难度。

示例的，以相邻的两个第一焊盘1312之间的距离为70μm、第一走线段131d的宽度为30μm为例，当第一走线段131d位于相邻的两个第一焊盘1312之间的中间位置时，第一走线段131d与第一焊盘1312之间的距离为20μm。而常规设计中，第一走线段131d与第一焊盘1312之间的距离需要大于或等于42μm。

也即是，当相邻的两个第一焊盘1312之间的距离较小时，即使设置第二反射层194覆盖第一走线段131d，焊接时焊料也会造成第一走线段131d与第一焊盘1312短路，降低了基板100的良品率。

并且，以基板100的尺寸为34英寸(例如基板100为方形，对角线长度为34英寸)为例，多个信号线组130位于同一层导电层，导致信号线131长度会较长，增大了信号线131断裂的风险。

图6A为根据又一些实施例的基板的结构图。图6B为根据又一些实施例的基板的结构图。图6C为根据一些实施例的桥接部的结构图。图6D为根据又一些实施例的基板的局部结构图。图6E为根据又一些实施例的基板的局部结构图。图6F为根据又一些实施例的基板的结构图。图6G为根据又一些实施例的基板的结构图。

基于此，在一些实施例中，如图6A和图6B所示，基板100还包括多个桥接部140。多个桥接部140与多个器件组110位于衬底101的同一侧，且至 少一个桥接部140位于器件区AA。桥接部140包括导电部147。

由上述可知，多个信号线组130与多个器件组110位于衬底101的同一侧。多个桥接部140与多个器件组110位于衬底101的同一侧，这样一来，多个桥接部140、多个信号线组130和多个器件组110三者位于衬底101的同一侧。

可以理解地，第二反射层194覆盖多个信号线组130，桥接部140的一部分位于第二反射层194远离衬底101的一侧。

在一些示例中，多个桥接部140中的一部分(一个或者更多个)位于器件区AA，另一部分(一个或者更多个)位于绑定区BB。在另一些示例中，多个桥接部140均位于器件区AA。在一些示例中，一个桥接部140可以位于器件区AA和绑定区BB。

在一些示例中，如图6C所示，桥接部140可以沿第一方向X延伸，也可以沿第二方向Y延伸，还可以沿与第一方向X(或者第二方向Y)相交的方向延伸。示例的，桥接部140的延伸方向，与第一方向X(或者第二方向Y)之间所夹锐角的角度可以大于0°，且小于90°。可以理解地，多个桥接部140的延伸方向可以相同，也可以不同。

在一些示例中，如图6C所示，桥接部140的长度L5的取值范围为1mm～30mm。示例的，桥接部140的长度L5的取值范围可以为5mm～25mm、10mm～20mm或者13mm～18mm等。示例的，桥接部140的长度L5可以为5mm、10mm、15mm、20mm或者25mm等。多个桥接部140的长度L5可以相同，也可以不同。

如图6A和图6B所示，桥接部140包括导电部147。可以理解地，导电部147起到导电的作用。在一些示例中，如图6A所示，导电部147为导电材料制作，例如采用铜或者铝制作等。在另一些示例中，如图6B所示，导电部147也可以为电阻或者电容等。

可以理解地，如图6B所示，以导电部147为电阻为例，电阻可以包括焊接部1473。在一些示例中，焊接部1473包括电阻的引脚。在另一些示例中，焊接部1473除了包括电阻的引脚以外，还包括涂覆在电阻引脚上的焊料(例如焊锡)。在又一些示例中，焊接部1473也可以仅包括焊料。示例的，焊接部1473的数量可以为两个，两个焊接部1473分别与两个第三焊盘1314焊接。

可以理解地，多个桥接部140中的导电部147可以相同，也可以不同。

至少一个桥接部140位于器件区AA，使得至少一个导电部147能够位于器件区AA，从而使得导电部147能够与信号线131电连接。

在一些示例中，如图6D所示，至少一个信号线组130中的至少两个信号线131通过导电部147电连接。

可以理解地，一个信号线组130中的至少两个信号线131通过导电部147电连接之后，能够减小信号线131的电压降，从而利于减小信号线131沿第一方向X的宽度。由上述可知，如图6D所示，信号线131可以位于侧边缘区AA21内。从而，将一个信号线组130中位于侧边缘区AA21内的信号线131，通过导电部147与该信号线组130中的其他信号线131电连接，利于减小位于侧边缘区AA21内的信号线131的宽度，从而能够减小侧边缘区AA21的宽度，利于实现基板100的窄边框。

并且，将一个信号线组130中的至少两个信号线131通过导电部147电连接之后，来减小信号线131的电压降，还利于减小信号线131的厚度，减小信号线131的材料用量，降低基板100的成本。

由上述可知，在一些示例中，一部分(一个或者更多个)信号线131需要在下边缘区AA22内沿第一方向X延伸之后，才能够沿第二方向Y延伸至中心区AA1，与器件组110电连接。

在一些示例中，如图6D所示，至少一个导电部147位于中心区AA1，一个信号线组130中的至少两个信号线131能够通过导电部147在中心区AA1内电连接。这样一来，使得电连接后的多个信号线131可以共同与绑定区BB内的绑定引脚电连接。一方面，使得信号线131无需在下边缘区AA22内沿第一方向X延伸，减小了信号线131在下边缘区AA22内的占用空间，利于减小下边缘区AA22的宽度，从而利于实现基板100的窄边框。另一方面，还能够提高多个信号线131与绑定引脚电连接的便捷性，从而提高基板100的布线便捷性。

在一些示例中，如图6D所示，电连接至少两个信号线131的导电部147，位于沿第二方向Y相邻的两个器件组110之间。如此设置，使得导电部147能够位于器件组110所在的区域之外，减小了导电部147对器件组110中电子元件120发光造成的影响，提高基板100的可靠性。

可以理解的是，器件组110包括多个电子元件120，器件组110所在的区域指的是，将位于该器件组110的最外侧的电子元件120的边界沿顺时针或逆时针依次连线构成的封闭虚拟区域。在一些示例中，当器件组110中的多个电子元件120呈矩阵排布时，一个器件组110所在的区域呈矩形，该器件组110中的多个电子元件120均位于该矩形区域内。

在另一些示例中，电连接至少两个信号线131的导电部147，也可以与器 件组110所在的区域存在交叠，提高了基板100的布线灵活性。

也即是，设置至少一个信号线组130中的至少两个信号线131通过导电部147电连接，利于减小信号线131沿第一方向X的宽度，从而利于减小基板100的侧边框宽度。并且，使得一个信号线组130中的至少两个信号线131能够在中心区AA1内电连接，从而使得信号线131在于绑定区BB电连接时，无需在下边缘区AA22内沿第一方向X延伸，利于减小下边缘区AA22的宽度，从利于减小基板100的下边框宽度。此外，设置至少一个信号线组130中的至少两个信号线131通过导电部147电连接，还利于减小信号线131的厚度，从而减小信号线131的用料量，降低基板100的成本。

由上述可知，多个信号线组130包括第一电压线组150和第二电压线组160。在一些示例中，如图6D所示，第一电压线组150中的至少两个第一电压线151可以通过导电部147电连接。第二电压线组160中的至少两个第二电压线161也可以通过导电部147电连接。在另一些示例中，除了第一电压线组150和第二电压线组160以外，其他的信号线组130(例如电源线组135或者输入输出线组137)中，也可以设置至少两个信号线131(例如电源线132或者输入输出线134)通过导电部147电连接。

在一些示例中，如图6D所示，以位于边缘区AA21内的第一电压线151为例，将位于边缘区AA21内的第一电压线151通过导电部147，与第一电压线组150中其他的第一电压线151电连接，使得位于边缘区AA21内的第一电压线151沿第一方向X的宽度的取值范围能够减小至0.5mm～10mm。示例的，第一电压线151沿第一方向X的宽度的取值可以为0.5mm、1mm、5mm或者6.412mm等。

由上述可知，如图6E所示，器件组110中的多个电子元件120通过连接线112实现电连接。在一些示例中，如图6F所示，一个器件组110中的多个连接线112间隔设置。电子元件120的一个引脚与一个连接线112上的第二焊盘1313焊接，另一个引脚与另一个连接线112上的第二焊盘1313焊接，这样一来，使得电子元件120在与连接线112焊接之后，能够位于区域Q5内(电子元件120与连接线112焊接之后的位置关系图参考图6E)。类似地，如图6F所示，第一驱动芯片103与第一焊盘1312焊接之后，能够位于Q4区域内。

在一些示例中，如图6D和图6E所示，基板100还包括导电图案170，导电图案170与多个信号线组130和多个连接线112同层设置。在一些示例中，多个信号线组130、多个连接线112和多个导电图案170同层同材质。

可以理解地，“同层”指的是采用一次成膜工艺形成整层结构，然后利用构图工艺在不同区域形成的特定图形。根据特定图形的不同，构图工艺可能包括至少一次曝光、显影或刻蚀工艺，而各个特定图形可以是连续的也可以是不连续的，这些特定图形还可能不同的高度或者具有不同的厚度。

在一些示例中，如图6D所示，信号线131可以通过导电图案170与绑定区BB电连接。可以理解地，由于导电图案170的载流能力较强，故而，设置信号线131通过导电图案170与绑定区BB内的绑定引脚电连接，提高了信号线131与绑定引脚之间电连接的可靠性。

在一些示例中，导电图案170沿第一方向X的宽度约为12.5mm，以提高导电图案170的载流能力，从而提高信号线131与绑定引脚之间电连接的可靠性。

在一些示例中，如图6E所示，一个信号线组130中的至少两个信号线130通过导电图案170和导电部147电连接。可以理解地，由于导电图案170能够导电，故而，能够对信号线131的电压降起到补偿的作用。

也即是，设置导电图案170与信号线131电连接，能够减小信号传输路径(也即是电连接后的信号线131和导电图案170)的电阻值，减小信号传输路径(也即是电连接后的信号线131和导电图案170)的电压降，从而减小信号线131的电压降。这样一来，就能够减小信号在传输过程中的损失，提高信号的传输可靠性，提高电子元件120的发光效率。

可以理解地，由于导电图案170与信号线131电连接之后，信号线131的电压降能够减小，故而，即使设置信号线131沿第一方向X的宽度较小，或者设置信号线131的厚度较小，通过导电图案170的补偿作用，使得信号线131的电压降仍然能够满足需求。

也即是，通过设置导电图案170与信号线131电连接，一方面，利于减小信号线131沿第一方向X的宽度，从而减小信号线131在衬底101上的占用空间，提高基板100的布线便捷性，利于实现基板100的窄边框。另一方面，还利于减小信号线131的厚度，从而减小信号线131的材料的用量，降低基板100的成本。

示例的，可以根据不同的需求，设置导电图案170在衬底101上的正投影的面积不同，提高基板100的适用性。

在一些示例中，如图6F所示，至少一个信号线组130中的至少一个信号线131包括至少两个沿第二方向Y间隔设置的子部1311，同一个信号线131中相邻的两个子部1311通过导电部147电连接。

由上述可知，一部分(一个或者更多个)信号线131包括第一走线段131d，第一走线段131d位于相邻的两个第一焊盘1312之间，增大了第一走线段131d断裂的风险，并且增大了第一走线段131d与第一焊盘1312短路的风险。

在一些示例中，如图6F所示，同一个信号线131中的两个子部1311沿第二方向Y间隔设置，其他的信号线131(例如第二电压线161)位于间隔设置的两个子部1311之间。可以理解地，设置同一个信号线131中相邻的两个子部1311通过导电部147电连接，就无需在相邻的两个第一焊盘1312之间设置第一走线段131d。

可以理解地，通过导电部147将两个子部1311电连接，无需设置第一走线段131d，一方面，避免了位于相邻的两个第一焊盘1312之间的第一走线段131d断裂或者发热等，提高了基板100的可靠性。另一方面，避免了第一走线段131d与第一焊盘1312短路，提高了基板100的良品率。再一方面，由于相邻的两个第一焊盘1312之间不设置有第一走线段131d，故而，可以设置一个第一焊接孔M2裸露出多个第一焊盘1312，简化基板100的制备工艺，降低基板100的成本。

此外，通过导电部147实现两个子部1311的电连接，能够缩短各个子部1311的长度，降低信号线131因长度过长，导致断裂或者发热等不良，提高基板100的可靠性。可以理解地，一个信号线131中包括的子部1311的长度可以相同，也可以不同。沿第二方向Y相邻的两个子部1311之间的间隔可以相同，也可以不同。

在一些示例中，导电部147沿第一方向X位于相邻的两个第一焊盘1312的一侧。

可以理解地，通过调节导电部147的宽度以及厚度等，能够对导电部147的载流能力起到调节作用。在一些示例中，可以增大导电部147的宽度和厚度，使得导电部147具有较大的载流能力。可以理解地，导电部147的载流能力越大，子部1311的载流能力就可以设置的越小，利于减小子部1311沿第一方向X的宽度以及子部1311的厚度等，从而利于实现基板100的窄边框，降低基板100的成本。

在另一些示例中，也可以减小导电部147的宽度和厚度，使得设置导电部147具有较小的载流能力，满足不同的使用需求，提高基板100的适用性。

由上述可知，基板100包括第二反射层194，第二反射层194覆盖多个信号线组130。在一些示例中，第二反射层194开设有第三焊接孔M4(参见图8A)，第三焊接孔M4沿垂直于衬底101的方向贯穿第二反射层194，以裸露 出子部1311的一部分区域。示例的，如图6G所示，可以将子部1311被第二焊接孔M3裸露出来的区域称为第三焊盘1314。

在一些示例中，一个子部1311上可以设置有多个第三焊盘1314，在另一些示例中，一个子部1311上也可以只设置有一个第三焊盘1314。

导电部147的一端与一个子部1311上的第三焊盘1314焊接，另一端与另一个子部1311上的第三焊盘1314焊接，使得沿第二方向Y间隔设置的两个子部1311能够通过导电部147实现电连接。

在一些示例中，一个第二焊接孔M3裸露出一个第三焊盘1314，使得第二反射层194能够覆盖位于两个第三焊盘1314之间的走线，避免导电部147与位于两个第三焊盘1314之间的走线短路，提高了基板100的可靠性。可以理解地，钝化层109能够裸露出第三焊盘1314。

在一些示例中，多个第三焊盘1314在衬底101上正投影的面积可以相同，也可以不同。

在一些示例中，第三焊盘1314的尺寸与导电部147与第三焊盘1314焊接的一端的尺寸正相关。也即是，导电部147与第三焊盘1314焊接的一端在衬底101上正投影的面积越大，第三焊盘1314在衬底101上正投影的面积就越大。

在一些示例中，导电部147与第三焊盘1314焊接的一端在衬底101上正投影的面积为矩形，矩形的长为1.5mm，宽为1mm。示例的，导电部147与第三焊盘1314焊接的一端在衬底101上正投影的面积，和与该导电部147一端焊接的第三焊盘1314在衬底101上正投影的面积的比值的取值范围为0.8～2。

在一些示例中，导电部147与第三焊盘1314焊接的一端在衬底101上正投影的面积，可以小于与该导电部147一端焊接的第三焊盘1314在衬底101上正投影的面积。

示例的，导电部147与第三焊盘1314焊接的一端在衬底101上正投影的面积，和与该导电部147一端焊接的第三焊盘1314在衬底101上正投影的面积的比值可以为0.9、1.0、1.5或者1.8等。

在一些示例中，任一个桥接部140远离衬底101一侧的至少部分区域可以反射光线。

由上述可知，基板100可以用于提供光源，第二反射层194覆盖多个信号线组130和多个连接线112，能够起到反光的作用，提高基板100的亮度，降低基板100的功耗。

可以理解地，桥接部140的一部分位于第二反射层194远离衬底101的一侧，也即是桥接部140能够覆盖一部分区域的第二反射层194。故而，设置任一个桥接部140远离衬底101一侧的至少部分区域可以反射光线。

这样一来，减小了桥接部140吸收的光线强度，改善了桥接部140导致基板100出现的黑点或者阴影等现象，降低了桥接部140对基板100亮度的影响，提高基板100的光学性能。也即是，设置任一桥接部140远离衬底101一侧的至少部分区域可以反射光线，能够提高对入射到基板100上桥接部140所在区域的光线利用率。

可以理解地，桥接部140远离衬底101的一侧，可以为桥接部140远离衬底101一侧的表面，也可以为桥接部140远离衬底101一侧的表面，与桥接部140靠近衬底101一侧表面之间的位置。

在一些示例中，导电部147远离衬底101一侧表面的至少部分区域可以反射光线。

在一些示例中，可以设置导电部147远离衬底101一侧表面的至少部分区域为白色，使得导电部147远离衬底101一侧的至少部分区域可以起到反射光线的作用。

由上述可知，导电部147可以为导电材料、电容或者电阻等。在一些示例中，当导电部147为导电材料制作时，可以设置导电部147包括白色导电材料，以起到反射光线的作用。在一些示例中，以导电部147为电阻为例，可以将电阻远离衬底101一侧的表面设置为白色，以起到反射光线的作用。

可以理解地，设置导电部147远离衬底101一侧表面的至少部分区域可以反射光线，能够提高对入射到基板100上桥接部140所在区域的光线利用率，提高基板100在不同位置处的亮度均匀性，并且还能够提高基板100的亮度，降低基板100的功耗，提高基板100的光学性能。

可以理解地，不同桥接部140中，导电部147远离衬底101一侧表面的反光区域的形状和面积可以相同，也可以不同。在一些示例中，各个桥接部140远离衬底101一侧表面的全部区域均能够反射光线。

图7A为图6F沿C1-C1方向的一种剖视图。图7B为图6F沿C1-C1方向的另一种剖视图。图7C为图6F沿C1-C1方向的又一种剖视图。图7D为图6F沿C1-C1方向的又一种剖视图。

需要说明的是，图7A～图7D为在不同实施例下，图6F沿C1-C1方向的剖视图。下面参照图7A～图7D，继续对桥接部140进行举例说明。

由上述可知，第二反射层194上开设有第三焊接孔M4，第三焊接孔M4 能够裸露出来的子部1311能够形成第三焊盘1314。在一些示例中，如图7A所示，第三焊接孔M4的边缘与子部1311的边缘间隔设置。在另一些示例中，如图7B所示，第三焊接孔M4的边缘与子部1311的边缘搭接。

在一些示例中，如图7A～图7D所示，桥接部140还包括第一封装部148，第一封装部148覆盖导电部147。第一封装部148的材料包括透光材料和反射材料中的至少一个。

可以理解地，第一封装部148覆盖导电部147，起到保护导电部147的作用，减小外界的水或者氧气等对导电部147造成的腐蚀，延长导电部147的寿命。在一些示例中，第一封装部148为绝缘材料，从而能够起到电隔离的作用，降低导电部147与其他导电结构短路的风险，提高基板100的可靠性。

在一些示例中，如图7A～图7D所示，第一封装部148不仅能够覆盖导电部147，还能够覆盖位于导电部147周边区域的第二反射层194，也即是，第一封装部148能够与导电部147周围区域的第二反射层194搭边，提高第一封装部148对于导电部147的封装保护效果。

在一些示例中，如图7A和图7B所示，第一封装部148可以覆盖导电部147周围较大区域的第二反射层194。在另一些示例中，如图7C和图7D所示，第一封装部148也可以仅覆盖导电部147周围较小区域的第二反射层194。

在一些示例中，当第一封装部148的材料包括透光材料时，光线能够穿过第一封装部148并照射至导电部147远离衬底101一侧的表面，在导电部147远离衬底101一侧表面的反射作用下，经由第一封装部148射出基板100。

在一些示例中，当第一封装部148的材料包括反射材料时，照射至桥接部140的光线能够在第一封装部148的反射作用下，照射至基板100之外。

也即是，当第一封装部148的材料包括透光材料时，光线能够在导电部147的反射作用下射出基板100。当第一封装部148的材料包括反射材料时，光线能够在第一封装部148的反射作用下射出基板100。

在一些示例中，第一封装部148的材料包括透光材料和反射材料，使得光线能够在导电部147和第一封装部148二者的反射作用下，照射至基板100之外。

可以理解地，当导电部147远离衬底101一侧表面的至少部分区域可以反射光线，并且第一封装部148包括反射材料时，即使光线穿过第一封装部148，也能够被导电部147远离衬底101一侧的表面反射，提高基板100的亮度，减小桥接部140对基板100亮度的影响。

在一些示例中，当第一封装部148包括反射材料时，第一封装部148的 材料可以包括白色油墨或者白胶。示例的，白色油墨可以为感光型白色油墨和固化型白色油墨中的至少一个。当第一封装部148包括透明材料时，第一封装部148的材料可以包括透明胶。

在另一些示例中，导电部147远离衬底101一侧的表面不能够反射光线。此时，第一封装部148远离衬底101一侧表面的至少部分区域可以反射光线。

也即是，当导电部147远离衬底101一侧的表面不能够反射光线时，可以设置第一封装部148远离衬底101一侧表面的至少部分区域用于反射光线。由于第一封装部148覆盖导电部147，使得照射至桥接部140的光线能够在第一封装部148的反射作用下照射至基板100之外，减小桥接部140对基板100亮度造成的影响，能够提高对入射到基板100上桥接部140所在区域的光线利用率，提高基板100的亮度均匀性。

可以理解地，设置导电部147远离衬底101一侧的表面不能够反射光线，通过第一封装部148对光线起到反射作用，能够简化基板100的制备工艺，降低基板100的成本。

在一些示例中，第一封装部148的材料包括反射材料，使得第一封装部148远离衬底101一侧表面的至少部分区域可以反射光线。示例的，反射材料可以为白色油墨或者白胶。示例的，白色油墨可以为感光型白色油墨和固化型白色油墨中的至少一个。

在一些示例中，如图7B和图7C所示，导电部147为贴片电阻或导电胶。

由上述可知，导电部147用于导电。在一些示例中，如图7C所示，导电部147为贴片电阻。可以理解地，贴片电阻包括两个引脚，其中一个引脚与一个子部1311上的第三焊盘1314焊接，另一个引脚与另一个子部1311上的第三焊盘1314焊接，使得贴片电阻能够将间隔设置的两个子部1311电连接。

在另一些示例中，导电部147也可以为其他导电器件，例如电容等。可以理解地，设置导电部147为不同的导电器件，能够对流经导电部147的电流起到不同的控制作用，满足不同的使用需求。

在又一些示例中，导电部147也可以为金属薄片或者金属导线，例如铜片、铝片、铜线或者铝线等，或者，导电部147还可以为导电胶带等。

下面以导电部147为贴片电阻或导电胶为例，对基板100的制备方法进行举例说明。

由上述可知，钝化层109能够裸露出焊盘(包括第一焊盘1312、第二焊盘1313和第三焊盘1314)。在一些示例中，可以在形成第二反射层194之前，对钝化层109裸露出来的焊盘(包括第一焊盘1312、第二焊盘1313和第三焊 盘1314)进行化金工艺处理。可以理解地，化金工艺也即是采用化学氧化还原的方式，在焊盘远离衬底101一侧的表面形成镍金层，改善焊盘(包括第一焊盘1312、第二焊盘1313和第三焊盘1314)抗溶蚀性，提高焊接效果。

在另一些示例中，也可以在形成钝化层109之前，对多个信号线组130远离衬底101一侧的表面，以及多个连接线112远离衬底101一侧的表面进行OSP(英文全称：Organic Solderability Preservatives，中文名称：有机保焊膜)工艺处理。可以理解地，OSP工艺处理也即是在信号线组130和连接线112远离衬底101一侧的表面形成有机防护层，改善信号线组130和连接线112的氧化现象。可以理解地，在对信号线组130和连接线112进行OSP处理之后，可无需对焊盘(包括第一焊盘1312、第二焊盘1313和第三焊盘1314)进行化金工艺处理。

由上述可知，在形成钝化层109之后，可以在钝化层109远离衬底101的一侧形成图案化的第二反射层194，使得第二反射层194能够裸露出第一焊盘1312、第二焊盘1313和第三焊盘1314。

在一些示例中，当导电部147为贴片电阻时，可以采用焊接工艺，将贴片电阻的引脚与第三焊盘1314焊接。也即是，电子元件120与第二焊盘1313焊接，第一驱动芯片103与第一焊盘1312焊接，贴片电阻与第三焊盘1314焊接。

示例的，可以在电子元件120的引脚上预制焊料，也可以在第二焊盘1313上涂覆焊料。类似地，可以在第一驱动芯片103的引脚上预制焊料，也可以在第一焊盘1312上涂覆焊料。可以在贴片电阻的一端预制焊料，也可以在第三焊盘1314上涂覆焊料。示例的，焊料可以为焊锡。

示例的，可以采用固晶工艺，将电子元件120放置在第二焊盘1313远离衬底101的一侧，将第一驱动芯片103放置在第一焊盘1312远离衬底101的一侧。示例的，可以采用表面组装技术(或称表面贴装技术，英文全称：Surface Mounted Technology，英文简称SMT)，通过贴附设备(例如贴片机)将贴片电阻放置在第三焊盘1314远离衬底101的一侧。采用回流焊工艺，将电子元件120与第二焊盘1313焊接，将第一驱动芯片103与第一焊盘1312焊接，将贴片电阻与第三焊盘1314焊接。

在另一些示例中，当导电部147为导电胶时，可以采用打印工艺或者印刷工艺，将导电胶与第三焊盘1314电连接。示例的，导电胶可以为银胶、纳米银胶或者铜胶等。

在一些示例中，可以在电子元件120与第二焊盘1313焊接、并且第一驱 动芯片103与第一焊盘1312焊接之后，形成导电胶。

在一些示例中，可以通过气动阀或者电磁阀，采用打印工艺形成导电胶。在另一些示例中，可以通过预制钢网等步骤，采用印刷工艺形成导电胶。

可以理解地，在形成导电胶之后，需要高温对导电胶进行固化。以导电胶为Ag胶(也即是银胶)为例，固化温度可以为150℃左右，固化时间可以为1小时左右。

可以理解地，导电胶的长度、宽度以及厚度不同，导电胶的电阻就不同。下面以导电胶为Ag胶(也即是银胶)为例，参照表1，对导电胶在不同长度、宽度以及厚度下的电阻值进行举例说明。

表1

如表1所示，选用不同电阻率的Ag胶，采用针头涂布的方式形成导电部147。Ag胶在不同的长度、宽度、厚度下，电阻值并不相同。

示例的，采用电镀工艺或者磁控溅射工艺形成的Cu走线，设置Cu走线的电阻率为1.75E-08(1.75×10 ^-8)、长度为1m、宽度为0.31mm、厚度为2.7μm时，Cu走线的电阻值约为21Ω。也即是，采用Ag胶作为导电部147，通过控制Ag胶的长度、宽度、厚度等，使得Ag胶的电阻值能够与Cu走线的电阻值相同，甚至使得Ag胶的电阻值能够小于Cu走线的电阻值，降低导电部147的电压降，提高基板100的可靠性。

在一些示例中，在形成导电部147之后，需要对基板100进行点灯测试(英文全称：Electrical Test英文简称：ET)。示例的，可以对基板100通电，以观察电子元件120是否能够发光。如果基板100在点灯测试中出现故障，则需要对出现故障的部件(例如电子元件120、第一驱动芯片103或者导电部147等)进行RW(英文全称：Rework，中文名称：返工维修)。

图7E为根据又一些实施例的基板的结构图。

由上述可知，如图7E所示，第二反射层194开设有第二焊接孔M3，第 二焊接孔M3能够裸露出第二焊盘1313，电子元件120与第二焊盘1313焊接。

在一些示例中，如图7E所示，基板100还包括多个反射部195，一个反射部195与一个第二焊接孔M3的边缘相邻。也即是，反射部195能够环绕第二焊盘1313。

可以理解地，反射部195起到反射光线的作用。在一些示例中，反射部195的材料包括白胶。这样一来，电子元件120发出的光线在照射至反射部195之后，能够在反射部195的反射作用下照射至基板100之外，提高基板100的亮度，降低基板100功耗。

在一些示例中，可以在电子元件120与第二焊盘1313焊接之后，通过涂覆的方式形成反射部195。

在一些示例中，一部分(一个或者更多个)反射部195与第二焊接孔M3的边缘一一对应地相邻设置，另一部分(一个或者更多个)反射部195与第一焊接孔M2的边缘一一对应地相邻设置，又一部分(一个或者更多个)反射部195与第三焊接孔M4的边缘一一对应地相邻设置。也即是，反射部195不仅能够环绕第二焊盘1313，还能够环绕第一焊盘1312和第三焊盘1314，提高反射部195对于光线的反射效果，从而提高基板100的亮度。

图8A为根据又一些实施例的基板的结构图。图8B为根据一些实施例的导电部的结构图。图8C为根据另一些实施例的导电部的结构图。图8D为根据又一些实施例的导电部的结构图。

在一些示例中，如图8A和图8B所示，导电部147包括主体部1471和两个连接部1472。两个连接部1472分别与主体部1471的两端相连。主体部1471朝向衬底101的表面与衬底101之间的最大距离，大于任一个连接部1472朝向衬底101的表面与衬底101之间的最大距离。

可以理解地，主体部1471与连接部1472之间可以固定连接，主体部1471与连接部1472之间也可以可拆卸连接。

在一些示例中，如图8A和图8B所示，主体部1471包括第一子主体部1471a和第二子主体部1471b。第二子主体部1471b的数量为两个，两个第二子主体部1471b分别与第一子主体部1471a的两端相连。任一个连接部1472与第二子主体部1471b远离第一子主体部1471a的一端相连。可以理解地，连接部1472用于与第三焊盘1314焊接。

可以理解地，如图8A所示，主体部1471朝向衬底101的表面与衬底101之间的最大距离，也即是第一子主体部1471a朝向衬底101的表面，与衬底101靠近主体部1471一侧表面之间的最大距离。

在一些示例中，第一子主体部1471a的延伸方向与衬底101相平行或者近似相平行，也即是，第一子主体部1471a朝向衬底101的表面在不同位置与衬底101之间的距离相同或者近似相同。

可以理解地，如图8A所示，连接部1472朝向衬底101的表面与衬底101之间的最大距离，也即是连接部1472朝向衬底101的表面，与衬底101靠近连接部1472一侧表面之间的最大距离。

在一些示例中，连接部1472的延伸方向与衬底101相平行或者近似相平行，也即是，连接部1472朝向衬底101的表面在不同位置与衬底101之间的距离相同或者近似相同。

在一些示例中，第一子主体部1471a的延伸方向与第二子主体部1471b的延伸方向相交，使得导电部147能够呈拱形或者近似拱形，从而使得主体部1471朝向衬底101的表面与衬底101之间的最大距离，能够大于任一个连接部1472朝向衬底101的表面与衬底101之间的最大距离。

可以理解地，如图8A所示，相邻的两个第三焊盘1314之间设置有信号线131。由于第二反射层194覆盖信号线131，使得导电部147不仅需要跨过信号线131，还需要跨过覆盖信号线131的第二反射层194。

而第二反射层194的厚度通常较厚，故而，设置主体部1471朝向衬底101的表面与衬底101之间的最大距离，大于任一个连接部1472朝向衬底101的表面与衬底101之间的最大距离，使得主体部1471能够避让第二反射层194，减小了主体部1471与第二反射层194之间的相互干扰，提高了导电部147与第三焊盘1314之间焊接的便捷性以及可靠性，从而提高基板100的可靠性。

在一些示例中，如图8C和图8D所示，主体部1471在衬底101上的正投影的形状为第一矩形，第一矩形的长度L1取值范围为0.5mm～25mm，第一矩形的宽度L2的取值范围为0.2mm～3mm。

在一些示例中，第一矩形的长度L1的取值范围可以为3mm～20mm、5mm～15mm或者8mm～12mm等。在一些示例中，第一矩形的长度L1的取值可以为5.8mm、6.35mm、12mm、16mm或者22mm等。

在一些示例中，第一矩形的宽度L2的取值范围可以为0.5mm～2.5mm、1mm～2mm或者1.2mm～1.8mm等。在一些示例中，第一矩形的宽度L2的取值可以为0.85mm、1.0mm、2.2mm或者2.8mm等。

在一些示例中，任一个连接部1472在衬底101上的正投影的形状为第二矩形，第二矩形的长度L3的取值范围为0.2mm～3mm，第二矩形的宽度L4的取值范围为0.2mm～3mm。

在一些示例中，第二矩形的长度L3的取值范围可以为0.5mm～2.5mm、1mm～2mm或者1.2mm～1.5mm等。在一些示例中，第二矩形的长度L3的取值可以为1mm、1.5mm、1.8mm或者2.2mm等。

在一些示例中，第二矩形的宽度L4的取值范围可以为0.5mm～2.5mm、1mm～2mm或者1.2mm～1.5mm等。在一些示例中，第二矩形的宽度L4的取值可以为1mm、1.5mm、1.8mm或者2.2mm等。

在一些示例中，第二矩形的宽度L4与第一矩形的宽度L2可以相同，也可以不同。

可以理解地，通过设置第一矩形的长度L1、第一矩形的宽度L2、第二矩形的长度L3和第二矩形的宽度L4为不同的取值，能够使得不同间距的两个第三焊盘1314通过导电部147电连接，满足不同的使用需求，提高导电部147的适用性。

在一些示例中，如图8D所示，主体部1471朝向衬底101的表面，与连接部1472朝向衬底101的表面之间的最大距离为第一距离H1，第一距离H1的取值范围为0.1mm～0.8mm。

在一些示例中，第一距离H1的取值范围可以为0.2mm～0.6mm、0.3mm～0.5mm或者0.35mm～0.48mm等。在一些示例中，第一距离H1的取值可以为0.2mm、0.30mm或者0.7mm等。

在一些示例中，主体部1471背离衬底101的表面，与连接部1472朝向衬底101的表面之间的最大距离为第二距离H2，第二距离H2的取值范围为0.2mm～1mm。

在一些示例中，第二距离H2的取值范围可以为0.25mm～0.9mm、0.3mm～0.8mm或者0.4mm～0.7mm等。在一些示例中，第二距离H2的取值可以为0.3mm、0.50mm或者0.8mm等。

可以理解地，通过设置第一距离H1与第二距离H2的不同取值，能够满足不同的使用需求，提高基板100的可靠性。

可以理解地，第一矩形的长度L1与第二矩形的长度L3之和，为导电部147在衬底101上的正投影的长度。在一些示例中，导电部147在衬底101上的正投影的长度可以为5mm、9.6mm或者15mm等。

图9A为图6G沿C2-C2方向的一种剖视图。图9B为图6G沿C2-C2方向的另一种剖视图。图9C为图6G沿C2-C2方向的又一种剖视图。

需要说明的是，图9A～图9C为在不同实施例下，图6G沿C2-C2方向的剖视图。下面参照图9A～图9C，继续对基板100进行举例说明。

在一些示例中，如图9A～图9C所示，基板100还包括第一反射层191。第一反射层191位于多个器件组110、多个信号线组130和多个桥接部140的远离衬底101的一侧。

可以理解地，第一反射层191起到反射光线的作用。在一些示例中，第一反射层191为反射片。

由上述可知，在一些示例中，如图9A所示，桥接部140包括导电部147和第一封装部148，第一封装部148覆盖导电部147。此时，第一反射层191覆盖多个桥接部140，也即是，第一反射层191能够位于第一封装部148远离衬底101的一侧。

在另一些示例中，如图9B和图9C所示，当桥接部140仅包括导电部147，而不包括第一封装部148时，第一反射层191覆盖多个桥接部140，也即是，第一反射层191能够位于导电部147远离衬底101的一侧。

由上述可知，导电部147可以为导电材料或者电阻等。在一些示例中，如图9B所示，当导电部147为导电材料时，导电材料与第三焊盘1314焊接，第一反射层191位于导电材料远离衬底101的一侧。在一些示例中，第一反射层191可以与导电材料远离衬底101一侧的表面相贴合。在另一些示例中，第一反射层191与导电材料远离衬底101一侧的表面也可以具有间隙。

在另一些示例中，如图9C所示，当导电部147为电阻时，电阻的焊接部1473与第三焊盘1314焊接，第一反射层191位于电学元件远离衬底101的一侧。在一些示例中，第一反射层191可以与电阻远离衬底101一侧的表面可以相贴合。在另一些示例中，第一反射层191与电阻远离衬底101一侧的表面也可以具有间隙。

可以理解地，设置第一反射层191覆盖多个器件组110、多个信号线组130以及多个桥接部140，使得第一反射层191能够对光线起到反射的作用，提高基板100的亮度，降低基板100的功耗。

图9D为根据又一些实施例的基板的结构图。

如图9D所示，第一反射层191具有多个第一功能区Q1，桥接部140在衬底101上的正投影，位于第一功能区Q1在衬底101上的正投影的范围内。第一反射层191开设有多个第一线状缝隙G1，任一个第一线状缝隙G1沿垂直于衬底101的方向贯穿第一反射层191。第一功能区Q1由多个相互间隔设置的第一线状缝隙G1围设组成。

可以理解地，桥接部140在衬底101上的正投影，位于第一功能区Q1在衬底101上的正投影的范围内，也即是，桥接部140能够位于第一功能区Q1 内。

在一些示例中，第一功能区Q1的数量与桥接部140的数量相同，一个桥接部140在衬底101上的正投影，位于一个第一功能区Q1在衬底101上的正投影的范围内。在另一些示例中，第一功能区Q1的数量小于桥接部140的数量，一个或者更多个桥接部140在衬底101上的正投影，位于一个第一功能区Q1在衬底101上的正投影的范围内。

可以理解地，桥接部140位于多个信号线组130远离衬底101的一侧，并且第一反射层191覆盖桥接部140，使得桥接部140对第一反射层191造成了应力。故而，设置任一个第一线状缝隙G1沿垂直于衬底101的方向贯穿第一反射层191，使得第一线状缝隙G1能够对第一反射层191的应力起到吸收的作用。

如图9D所示，设置多个第一线状缝隙G1围设形成第一功能区Q1，并且桥接部140位于第一功能区Q1内，使得第一线状缝隙G1能够吸收桥接部140对第一反射层191造成的应力，降低第一反射层191在应力的作用下收缩，导致电学元件(例如电子元件120、第一驱动芯片103或者桥接部140等)脱落的风险，提高基板100的可靠性。

在一些示例中，不同的第一功能区Q1可以由不同数量的第一线状缝隙G1围设形成。可以理解地，不同第一功能区Q1的形状和面积可以相同，也可以不同。

在一些示例中，任一个桥接部140在衬底101上的正投影的面积，与该桥接部140在衬底101上的正投影所在的第一功能区Q1的面积的比值的取值范围为0.5～2。

在一些示例中，任一个桥接部140在衬底101上的正投影的面积，与该桥接部140在衬底101上的正投影所在的第一功能区Q1的面积的比值的取值范围可以为0.6～1.8、0.8～1.5或者0.9～1.4等。

在一些示例中，任一个桥接部140在衬底101上的正投影的面积，与该桥接部140在衬底101上的正投影所在的第一功能区Q1的面积的比值的取值可以为0.8、0.9、1.0或者1.2等。

可以理解地，设置任一个桥接部140在衬底101上的正投影的面积，与该桥接部140在衬底101上的正投影所在的第一功能区Q1的面积的比值的取值范围为0.5～2，能够减小桥接部140在衬底101上的正投影的面积，与该桥接部140位于的第一功能区Q1的面积之间差值的绝对值，提高第一线状缝隙G1对于应力的吸收效果，提高基板100的可靠性。

在一些示例中，第一线状缝隙G1的长度的取值范围为1mm～5mm，第一线状缝隙G1的宽度的取值范围为50μm～300μm。

在一些示例中，第一线状缝隙G1的长度的取值范围可以为1.5mm～4.5mm、2mm～4mm或者2.5mm～3.5mm等。在一些示例中，第一线状缝隙G1的长度的取值可以为1.2mm、2.8mm、3.4mm或者4.8mm等。

在一些示例中，第一线状缝隙G1的宽度的取值范围可以为100μm～250μm、120μm～220μm或者150μm～200μm等。在一些示例中，第一线状缝隙G1的宽度的取值可以为80μm、120μm、220μm或者280μm等。

可以理解地，多个第一线状缝隙G1的长度和宽度可以相同，也可以不同。

可以理解地，设置第一线状缝隙G1的长度和宽度为不同取值，能够满足不同的使用需求，提高基板100的可靠性。

在一些示例中，如图9A～图9C所示，第一反射层191开设有多个第二线状缝隙G2，任一个第二线状缝隙G2沿垂直于衬底101的方向贯穿第一反射层191，如图9D所示，任一个第二线状缝隙G2位于第一功能区Q1。第二线状缝隙G2的边缘在衬底101上的正投影，与桥接部140在衬底101上的正投影至少部分交叠。

在一些示例中，第二线状缝隙G2可以沿第一方向X延伸。在另一些示例中，第二线状缝隙G2可以沿第二方向Y延伸。在又一些示例中，第二线状缝隙G2可以沿与第一方向X和第二方向Y均相交的方向延伸。

由上述可知，桥接部140在衬底101上的正投影，位于第一功能区Q1在衬底101上正投影的范围内。这样一来，设置第二线状缝隙G2位于第一功能区Q1，使得第二线状缝隙G2的边缘在衬底101上的正投影，能够与桥接部140在衬底101上的正投影至少部分交叠，也即是使得第二线状缝隙G2的设置位置能够与桥接部140的设置位置相对应。

在一些示例中，第二线状缝隙G2的边缘在衬底101上的正投影，位于桥接部140在衬底101上正投影的范围内。

可以理解地，第二线状缝隙G2能够吸收桥接部140对第一反射层191造成的应力，降低第一反射层191在应力的作用下收缩，导致电学元件(例如电子元件120、第一驱动芯片103或者桥接部140等)脱落的风险，提高基板100的可靠性。

由上述可知，桥接部140远离衬底101一侧的至少部分区域可以反射光线。在一些示例中，桥接部140远离衬底101一侧、且被第二线状缝隙G2裸露出来的区域可以反射光线，以减小桥接部140对基板100亮度的影响，能 够提高对入射到基板100上桥接部140所在区域的光线利用率，提高基板100的亮度均匀性。

在另一些示例中，桥接部140远离基板100一侧的全部区域均可以反射光线，提高桥接部140反射光线的可靠性。

在一些示例中，第二线状缝隙G2的长度，与桥接部140最长边的长度的比值的取值范围为0.9～1.5。

可以理解地，第二线状缝隙G2的长度与桥接部140最长边的长度的比值，也即是，第二线状缝隙G2的长度，和在衬底101上的正投影与该第二线状缝隙G2的边缘在衬底101上的正投影相交的桥接部140最长边的长度的比值。

由上述可知，在一些示例中，桥接部140包括导电部147和第一封装部148，且第一封装部148覆盖导电部147。此时，桥接部140最长边的长度为第一封装部148最长边的长度。

在另一些示例中，桥接部140仅包括导电部147，而不包括第一封装部148，此时，桥接部140最长边的长度为导电部147最长边的长度。

在一些示例中，第二线状缝隙G2的长度，与桥接部140最长边的长度的比值的取值范围可以为0.95～1.3、1.0～1.25或者1.1～1.15等。在一些示例中，第二线状缝隙G2的长度，与桥接部140最长边的长度的比可以为0.95、1.0、1.1或者1.2等。

可以理解地，设置第二线状缝隙G2的长度，与桥接部140最长边的长度的比值的取值范围为0.9～1.5，能够减小第二线状缝隙G2的长度与桥接部140的最长边的长度之间差值的绝对值，提高第二线状缝隙G2对应力的吸收效果，提高基板100的可靠性。

在一些示例中，第二线状缝隙G2的长度的取值范围为1mm～35mm，第二线状缝隙G2的宽度的取值范围为50μm～300μm。

在一些示例中，第二线状缝隙G2的长度的取值范围可以为5mm～30mm、10mm～25mm或者15mm～20mm等。在一些示例中，第二线状缝隙G2的长度的取值可以为1.2mm、8mm或者12mm、18mm、22mm、25mm或者32mm等。

在一些示例中，第二线状缝隙G2的宽度的取值范围可以为100μm～250μm、120μm～220μm或者150μm～200μm等。在一些示例中，第二线状缝隙G2的宽度的取值可以为80μm、120μm、220μm或者280μm等。

可以理解地，第二线状缝隙G2的长度与第一线状缝隙G1的长度可以相同，也可以不同。第二线状缝隙G2的宽度与第一线状缝隙G1的宽度可以相 同，也可以不同。多个第二线状缝隙G2的长度和宽度可以相同，也可以不同。

可以理解地，设置第二线状缝隙G2的长度和宽度为不同取值，能够满足不同的使用需求，提高基板100的可靠性。

图9E为图9D沿D1-D1方向的一种剖视图。图9F为图9D沿D2-D2方向的一种剖视图。图9G为根据又一些实施例的基板的结构图。

需要说明的是，在一些示例中，第一反射层191能够覆盖非光学元件122，故而图9D中未示出非光学元件122。在另一些示例中，参见图9G，第一反射层191也能够裸露出非光学元件122。下面参照图9D～图9G，对光学元件122以及非光学元件123与第一反射层191之间的位置关系进行举例说明。

在一些示例中，如图9E所示，电子元件120包括光学元件121，基板100还包括第二封装部192，第二封装部192覆盖光学元件121，且第二封装部192的材料为透光材料。

在一些示例中，光学元件121可以为发光器件，例如Mini LED，用于向外发射光线。在另一些示例中，光学元件121也可以为感光元件，例如光电二极管或者光电三极管等，用于将接收到的光信号转换为电信号。

如图9E所示，第二封装部192覆盖光学元件121，从而能够对光学元件121起到保护封装的作用，延长光学元件121的使用寿命。并且，第二封装部192的材料为透光材料，降低了第二封装部192对于光线的遮挡，提高能够穿过第二封装部192的光线强度。

这样一来，当光学元件121为发光器件(例如Mini LED)时，使得光学元件121发出的光线能够穿过第二封装部192照射至基板100之外。当光学元件121为感光元件时，使得外部光线能够穿过第二封装部192并照射至光学元件121。也即是，设置第二封装部192的材料包括透光材料，能够减小第二封装部192对于光学元件121的影响，提高基板100的可靠性。

在一些示例中，第二封装部192的材料包括透明胶。

在一些示例中，第二封装部192可以为蘑菇状或者近似蘑菇状。

在一些示例中，如图9D所示，第一反射层191开设有第一通孔M1，光学元件121在衬底101上的正投影，位于第一通孔M1的边缘在衬底101上的正投影围设形成的区域内。

可以理解地，由于光学元件121需要向外发射光线，或者接收外界进来的光线，故而，设置光学元件121在衬底101上的正投影，位于第一通孔M1的边缘在衬底101上的正投影围设形成的区域内，使得光学元件121能够通过第一通孔M1裸露出来，避免了第一反射层191对光学元件121造成遮挡， 提高基板100的光学性能。

在一些示例中，第二封装部192在衬底101上的正投影，同样位于第一通孔M1的边缘在衬底101上的正投影围设形成的区域内，也即是，第二封装部192也可以通过第一通孔M1裸露出来。

在一些示例中，如图9F所示，电子元件120包括非光学元件122。基板100还包括第三封装部193，第三封装部193覆盖非光学元件122，第一反射层191覆盖第三封装部193。

可以理解地，非光学元件122，也即是无需向外发射光线、并且无需接收外界光线的电子元件。在一些示例中，非光学元件122可以为驱动IC(英文全称：Integrated Circuit，中文名称：集成电路)或者传感器等。

如图9F所示，第三封装部193覆盖非光学元件122，从而能够对非光学元件122起到保护封装的作用，延长非光学元件122的使用寿命。

在一些示例中，第三封装部193的材料可以为透光材料，例如透明硅胶。在另一些示例中，第三封装部193的材料也可以为反射材料，例如白色硅胶。本公开的实施例对第三封装部193的材料不做进一步限定。

在一些示例中，如图9D和图9F所示，第一反射层191具有第二功能区Q2，非光学元件122在衬底101上的正投影的至少一部分位于第二功能区Q2。第一反射层191开设有多个第三线状缝隙G3，任一个第三线状缝隙G3沿垂直于衬底101的方向贯穿第一反射层191，且任一个第三线状缝隙G3位于第二功能区Q2。第三线状缝隙G3的边缘在衬底101上的正投影，与非光学元件122在衬底101上的正投影的至少部分交叠。

可以理解地，非光学元件122在衬底101上的正投影，位于第二功能区Q2在衬底101上的正投影的范围内，也即是，非光学元件122能够位于第二功能区Q2内。

在一些示例中，第二功能区Q2的数量与非光学元件122的数量相同，一个非光学元件122在衬底101上的正投影，位于一个第二功能区Q2在衬底101上的正投影的范围内。在另一些示例中，第二功能区Q2的数量小于非光学元件122的数量，一个或者更多个非光学元件122在衬底101上的正投影，位于一个第二功能区Q2在衬底101上的正投影的范围内。

可以理解地，非光学元件122位于多个信号线组130远离衬底101的一侧，第三封装部193覆盖非光学元件122，第一反射层191覆盖第三封装部193，使得非光学元件122和第三封装部193对第一反射层191造成了应力。

故而，设置任一个第三线状缝隙G3沿垂直于衬底101的方向贯穿第一反 射层191，任一个第三线状缝隙G3位于第二功能区Q2，且第三线状缝隙G3的边缘在衬底101上的正投影，与非光学元件122在衬底101上的正投影的至少部分交叠，使得第三线状缝隙G3能够对非光学元件122和第三封装部193给第一反射层191造成的应力起到吸收的作用，降低第一反射层191在应力的作用下收缩，导致电学元件(例如电子元件120、第一驱动芯片103或者桥接部140等)脱落的风险，提高基板100的可靠性。

在一些示例中，第三线状缝隙G3的边缘在衬底101上的正投影，落入非光学元件122在衬底101上的正投影的范围内。

在一些示例中，位于同一个第二功能区Q2内的第三线状缝隙G3的数量可以为一个或多个。不同的第二功能区Q2内，第三线状缝隙G3的数量可以相同，也可以不同。

在一些示例中，如图9D所示，至少两个第三线状缝隙G3位于同一个第二功能区Q2，且位于同一个第二功能区Q2内的至少两个第三线状缝隙G3的边缘在衬底101的上的正投影排布成X型。

在一些示例中，位于同一个第二功能区Q2内的第三线状缝隙G3的数量为两个，且位于同一个第二功能区Q2内的两个第三线状缝隙G3的延伸方向相交，使得位于同一个第二功能区Q2内的两个第三线状缝隙G3的边缘在衬底101上的正投影能够排布呈X型。

在另一些示例中，如图9D所示，位于同一个第二功能区Q2内的第三线状缝隙G3的数量也可以为三个或者四个。示例的，当位于同一个第二功能区Q2内的第三线状缝隙G3的数量为三个时，其中两个第三线状缝隙G3延伸方向相同且间隔设置，另一个第三线状缝隙G3位于两个间隔设置的第三线状缝隙G3之间，且延伸方向与两个间隔设置的第三线状缝隙G3的延伸方向相交，使得位于同一个第二功能区Q2内的三个第三线状缝隙G3的边缘在衬底101上的正投影能够排布呈X型。

示例的，当位于同一个第二功能区Q2内的第三线状缝隙G3的数量为四个时，其中两个第三线状缝隙G3延伸方向相同且间隔设置，另外两个第三线状缝隙G3同样延伸方向相同且间隔设置。并且，两个延伸方向相同的第三线状缝隙G3，与另外两个延伸方向相同的第三线状缝隙G3的延伸方向相交，使得位于同一个第二功能区Q2内的四个第三线状缝隙G3的边缘在衬底101上的正投影能够排布呈X型。

在又一些示例中，位于同一个第二功能区Q2内的第三线状缝隙G3的数量也可以为五个、六个或者更多个。本公开的实施例对位于同一个第二功能 区Q2内的第三线状缝隙G3的数量不做进一步限定。

可以理解地，设置位于同一个第二功能区Q2内的至少两个第三线状缝隙G3的边缘在衬底101的上的正投影排布成X型，能够提高第三线状缝隙G3对于第一反射层191的应力的吸收效果，降低第一反射层191在应力的作用下收缩，导致电学元件(例如电子元件120、第一驱动芯片103或者桥接部140等)脱落的风险，提高基板100的可靠性。

在另一些示例中，如图9G所示，位于同一个第二功能区Q2内的第三线状缝隙G3的边缘在衬底101上的正投影，也可以排布呈“十”字型。

在又一些示例中，位于同一个第二功能区Q2内的第三线状缝隙G3的边缘在衬底101上的正投影，还可以排布呈“米”字形。

由上述可知，在一些示例中，第一反射层191覆盖第三封装部193。在另一些示例中，如图9G所示，第一反射层191开设有第二通孔M5。第二通孔M5沿垂直于衬底101的方向贯穿第一反射层191，第三封装部193和非光学元件122能够通过第二通孔M5裸露出来，避免了第三封装部193和非光学元件122对第一反射层191造成应力，降低了第一反射层191在应力的作用下收缩，导致电学元件(例如电子元件120、第一驱动芯片103或者桥接部140等)脱落的风险，提高基板100的可靠性。

在一些示例中，如图9D所示，两个第三线状缝隙G3位于同一个第二功能区Q2内。第三线状缝隙G3的长度，与非光学元件122的最大尺寸的比值的取值范围为0.9～2.5。

可以理解地，第三线状缝隙G3的长度与非光学元件122的最大尺寸的比值，也即是第三线状缝隙G3的长度，和在衬底101上的正投影与该第三线状缝隙G3的边缘在衬底101上的正投影相交的非光学元件122的最大尺寸的比值。

示例的，当非光学元件122在衬底101上的正投影的形状为方形、矩形或者其他不规则多边形时，非光学元件122的最大尺寸为非光学元件122在衬底101上的正投影的对角线的长度。当非光学元件122在衬底101上的正投影的形状为圆形或者近似圆形时，非光学元件122的最大尺寸为非光学元件122在衬底101上的正投影的直径。

在一些示例中，位于同一个第二功能区Q2内的两个第三线状缝隙G3的长度相同或者近似相同。在一些示例中，第三线状缝隙G3的长度，与非光学元件122的最大尺寸的比值的取值范围还可以为0.95～21～1.8或者1.1～1.5等。示例的，第三线状缝隙G3的长度，与非光学元件122的最大尺寸的比值的取 值可以为0.95、1.01.5或者2.2等。

可以理解地，设置第三线状缝隙G3的长度与非光学元件122的最大尺寸的比值的取值范围为0.9～2.5，能够减小第三线状缝隙G3的长度与非光学元件122的最大尺寸之间长度差值的绝对值，提高第三线状缝隙G3对于第一反射层191的应力的吸收效果，提高基板100的可靠性。

在一些示例中，第三线状缝隙G3的长度，与第三封装部193的最大尺寸的比值的取值范围为0.9～2.5。

可以理解地，第三线状缝隙G3的长度与第三封装部193的最大尺寸的比值，也即是第三线状缝隙G3的长度，和在衬底101上的正投影与该第三线状缝隙G3的边缘在衬底101上的正投影相交的第三封装部193的最大尺寸的比值。

示例的，当第三封装部193在衬底101上的正投影的形状为方形、矩形或者其他不规则多边形时，第三封装部193的最大尺寸为第三封装部193在衬底101上的正投影的对角线的长度。当第三封装部193在衬底101上的正投影的形状为圆形或者近似圆形时，第三封装部193的最大尺寸为第三封装部193在衬底101上的正投影的直径。

在一些示例中，位于同一个第二功能区Q2内的两个第三线状缝隙G3的长度相同或者近似相同。在一些示例中，第三线状缝隙G3的长度，与第三封装部193的最大尺寸的比值的取值范围还可以为0.95～21～1.8或者1.1～1.5。示例的，第三线状缝隙G3的长度，与第三封装部193的最大尺寸的比值的取值可以为0.95、1.01.5或者2.2等。

可以理解地，设置第三线状缝隙G3的长度与第三封装部193的最大尺寸的比值的取值范围为0.9～2.5，能够减小第三线状缝隙G3的长度与第三封装部193的最大尺寸之间长度差值的绝对值，提高第三线状缝隙G3对于第一反射层191的应力的吸收效果，提高基板100的可靠性。

在一些示例中，第一反射层191开设有第三通孔(图中未示出)。基板100还包括支撑结构，支撑结构的一端通过第三通孔与第二反射层194相连接，另一端向远离衬底101的方向延伸。示例的，支撑结构的延伸方向与衬底101垂直或者近似垂直。

可以理解地，基板100包括光学膜层和聚光透镜，用于提高基板100的出光率。光学膜层和聚光透镜位于第一反射层191远离衬底101的一侧，支撑结构起到支撑光学膜层和聚光透镜的作用。

在一些示例中，支撑结构可以呈圆锥状或者圆台状，提高支撑可靠性。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (20)

1. 一种基板，具有多个边缘；所述基板包括器件区和至少一个绑定区，所述绑定区相对于所述器件区靠近所述基板的任一边缘；所述基板包括：

   衬底；

   多个器件组，位于所述衬底的一侧，且所述多个器件组位于所述器件区；所述多个器件组分别沿第一方向和第二方向排列；所述第一方向和所述第二方向相交叉，且所述第一方向和所述第二方向平行于所述衬底；一个器件组包括至少一个电子元件；

   多个信号线组，与所述多个器件组位于所述衬底的同一侧；一个信号线组包括多个信号线；所述多个信号线均沿所述第二方向延伸，且所述多个信号线沿所述第一方向间隔排列；任一个信号线从所述绑定区延伸至所述器件区，且任一个所述信号线与沿所述第二方向排列的一列所述器件组电连接；以及，

   多个桥接部，与所述多个器件组位于所述衬底的同一侧，且至少一个桥接部位于所述器件区；所述桥接部包括导电部；

   其中，至少一个所述信号线组中的至少两个所述信号线通过所述导电部电连接；和/或，至少一个所述信号线组中的至少一个信号线包括至少两个沿所述第二方向间隔设置的子部，同一个信号线中相邻的两个所述子部通过所述导电部电连接；

   任一个所述桥接部远离所述衬底一侧的至少部分区域可以反射光线。
2. 根据权利要求1所述的基板，其中，所述导电部远离所述衬底一侧表面的至少部分区域可以反射光线。
3. 根据权利要求2所述的基板，其中，所述桥接部还包括第一封装部，所述第一封装部覆盖所述导电部；所述第一封装部的材料包括透光材料和反射材料中的至少一个。
4. 根据权利要求1所述的基板，其中，所述桥接部还包括第一封装部，所述第一封装部覆盖所述导电部；所述第一封装部远离所述衬底一侧表面的至少部分区域可以反射光线。
5. 根据权利要求1～4中任一项所述的基板，其中，所述导电部包括：

   主体部；

   两个连接部，所述两个连接部分别与所述主体部的两端相连；所述主体部朝向所述衬底的表面与所述衬底之间的最大距离，大于任一个所述连接部朝向所述衬底的表面与所述衬底之间的最大距离。
6. 根据权利要求5所述的基板，其中，所述主体部在所述衬底上的正投影的形状为第一矩形，所述第一矩形的长度取值范围为0.5mm～25mm，所述第一矩形的宽度的取值范围为0.2mm～3mm；和/或，

   任一个所述连接部在所述衬底上的正投影的形状为第二矩形，所述第二矩形的长度的取值范围为0.2mm～3mm，所述第二矩形的宽度的取值范围为0.2mm～3mm。
7. 根据权利要求6所述的基板，其中，所述主体部朝向所述衬底的表面，与所述连接部朝向所述衬底的表面之间的最大距离为第一距离，所述第一距离的取值范围为0.1mm～0.8mm；和/或，

   所述主体部背离所述衬底的表面，与所述连接部朝向所述衬底的表面之间的最大距离为第二距离，所述第二距离的取值范围为0.2mm～1mm。
8. 根据权利要求1～7中任一项所述的基板，还包括：

   第一反射层，位于所述多个器件组、所述多个信号线组和所述多个桥接部的远离所述衬底的一侧；

   所述第一反射层具有多个第一功能区；所述桥接部在所述衬底上的正投影，位于所述第一功能区在所述衬底上的正投影的范围内；

   所述第一反射层开设有多个第一线状缝隙，任一个第一线状缝隙沿垂直于所述衬底的方向贯穿所述第一反射层；所述第一功能区由多个相互间隔设置的所述第一线状缝隙围设组成。
9. 根据权利要求8所述的基板，其中，任一个所述桥接部在所述衬底上的正投影的面积，与该桥接部在所述衬底上的正投影所在的所述第一功能区的面积的比值的取值范围为0.5～2。
10. 根据权利要求8或9所述的基板，其中，所述第一线状缝隙的长度的取值范围为1mm～5mm，所述第一线状缝隙的宽度的取值范围为50μm～300μm。
11. 根据权利要求8～10中任一项所述的基板，其中，所述第一反射层开设有多个第二线状缝隙，任一个第二线状缝隙沿垂直于所述衬底的方向贯穿所述第一反射层，且任一个所述第二线状缝隙位于所述第一功能区；

    所述第二线状缝隙的边缘在所述衬底上的正投影，与所述桥接部在所述衬底上的正投影至少部分交叠。
12. 根据权利要求11所述的基板，其中，所述第二线状缝隙的长度，与所述桥接部最长边的长度的比值的取值范围为0.9～1.5。
13. 根据权利要求11或12所述的基板，其中，所述第二线状缝隙的长 度的取值范围为1mm～35mm，所述第二线状缝隙的宽度的取值范围为50μm～300μm。
14. 根据权利要求8～13中任一项所述的基板，其中，所述电子元件包括光学元件，所述基板还包括第二封装部，所述第二封装部覆盖所述光学元件，且所述第二封装部的材料为透光材料；

    所述第一反射层开设有第一通孔，所述光学元件在所述衬底上的正投影，位于所述第一通孔的边缘在所述衬底上的正投影围设形成的区域内。
15. 根据权利要求8～14中任一项所述的基板，其中，所述电子元件包括非光学元件，所述基板还包括：

    第三封装部，所述第三封装部覆盖所述非光学元件，所述第一反射层覆盖所述第三封装部。
16. 根据权利要求15所述的基板，其中，所述第一反射层具有第二功能区，所述非光学元件在所述衬底上的正投影的至少一部分位于所述第二功能区；

    所述第一反射层开设有多个第三线状缝隙，任一个第三线状缝隙沿垂直于所述衬底的方向贯穿所述第一反射层，且任一个所述第三线状缝隙位于所述第二功能区；

    所述第三线状缝隙的边缘在所述衬底上的正投影，与所述非光学元件在所述衬底上的正投影的至少部分交叠。
17. 根据权利要求16所述的基板，其中，至少两个所述第三线状缝隙位于同一个所述第二功能区，且位于同一个所述第二功能区内的至少两个所述第三线状缝隙的边缘在所述衬底的上的正投影排布成X型。
18. 根据权利要求17所述的基板，其中，两个所述第三线状缝隙位于同一个所述第二功能区内；

    所述第三线状缝隙的长度，与所述非光学元件的最大尺寸的比值的取值范围为0.9～2.5；和/或，

    所述第三线状缝隙的长度，与所述第三封装部的最大尺寸的比值的取值范围为0.9～2.5。
19. 根据权利要求1～18中任一项所述的基板，其中，所述导电部为贴片电阻或导电胶。
20. 一种电子装置，包括如权利要求1～19中任一项所述的基板。