CN117872087B - 芯片测试方法、装置、电子设备及可读存储介质 - Google Patents

Abstract

本公开涉及芯片测试领域，提供一种芯片测试方法，该方法包括：当第一次进入高压测试环节后，按照高压测试向量文件的多个子文件的预设顺序，依次利用每个子文件分别对芯片进行高压测试；其中，如果芯片通过了一个子文件的高压测试，则继续利用该子文件的下一个子文件对芯片进行高压测试；如果芯片未通过一个子文件的高压测试，则退出高压测试环节；当第N次进入高压测试环节后，直接利用目标子文件或目标子文件的下一个子文件对芯片进行高压测试，目标子文件是第N‑1次高压测试环节中最后被利用的子文件。按照本公开提供的上述方式对芯片进行测试，可以在筛选出早夭芯片的前提下，减轻高压测试对芯片造成的伤害。

Description

芯片测试方法、装置、电子设备及可读存储介质

技术领域

本公开涉及芯片测试技术领域，尤其涉及一种芯片测试方法、装置、电子设备及可读存储介质。

背景技术

芯片测试流程中通常包括高压测试(high voltage stress，简称为HVS)环节，用于筛查早夭芯片。在芯片测试期间，为了避免因测试问题而导致的误判(也就是因测试手段或测试环境的问题导致将正常芯片误判为失效芯片)，通常需要针对第一次测试出的失效芯片进行重测，从而减少由于测试问题导致的芯片浪费和成本增加。但是对于高压测试而言，业界认为芯片不能承受多次高压测试，因此在正常量产测试期间，如果芯片在高压测试环节没有通过测试，则对失效芯片进行重测时，为了避免多次高压测试对芯片造成伤害，会在重测流程中跳过高压测试环节。

上述测试方案虽然能降低高压测试对芯片的伤害，但也会导致一部分早夭芯片被误认为是正常芯片应用到客户端，此类芯片存在早期失效风险，会造成客户端应用失败。因此，如何在尽可能筛选出早夭芯片的前提下，减轻高压测试对芯片造成的伤害，是一个需要解决的问题。

发明内容

本公开的目的是提供一种芯片测试方法、装置、电子设备及可读存储介质，能在筛选出早夭芯片的前提下，减轻高压测试对芯片造成的伤害。

根据本公开的一个方面，提供一种芯片测试方法，所述方法包括：

当第一次进入高压测试环节后，按照高压测试向量文件的多个子文件的预设顺序，依次利用每个子文件分别对所述芯片进行高压测试；其中，如果所述芯片通过了一个子文件的高压测试，则继续利用该子文件的下一个子文件对所述芯片进行高压测试；如果所述芯片未通过一个子文件的高压测试，则退出高压测试环节；

当第N次进入高压测试环节后，直接利用目标子文件或所述目标子文件的下一个子文件对所述芯片进行高压测试；所述N是大于1的正整数，所述目标子文件是第N-1次高压测试环节中最后被利用的子文件。

本公开一种可行的实现方式中，每个子文件的规模小于预设规模阈值，和/或，每个子文件执行完毕所需的执行时间小于预设时间阈值。

本公开一种可行的实现方式中，所述方法还包括，将所述高压测试向量文件拆分成所述多个子文件。

本公开一种可行的实现方式中，所述如果所述芯片通过了一个子文件的高压测试，则继续利用该子文件的下一个子文件对所述芯片进行高压测试，包括：

如果所述芯片通过了一个子文件的高压测试，则更新目标寄存器中的状态信息，然后继续利用该子文件的下一个子文件对所述芯片进行高压测试；其中，更新后的状态信息用于表示所述芯片已经通过了该子文件的高压测试；

所述当第N次进入高压测试环节后，直接利用目标子文件或所述目标子文件的下一个子文件对所述芯片进行高压测试，包括：

当第N次进入高压测试环节后，读取所述目标寄存器中的状态信息；并根据读取的状态信息，从所述多个子文件中确定出所述目标子文件或所述目标子文件的下一个子文件，并利用所述目标子文件或所述目标子文件的下一个子文件对所述芯片进行高压测试。

本公开一种可行的实现方式中，所述方法还包括：

如果所述芯片未通过一个子文件的高压测试，则不更新所述目标寄存器中的状态信息。

本公开一种可行的实现方式中，所述方法还包括：

如果再次利用所述目标子文件对所述芯片进行高压测试时，所述芯片仍未通过高压测试，则判定所述芯片失效；如果再次利用所述目标子文件对所述芯片进行高压测试时，所述芯片通过了高压测试，则继续利用剩余子文件对所述芯片进行高压测试；

或者，

如果利用所述目标子文件的下一个子文件对所述芯片进行高压测试时，所述芯片未通过高压测试，则判定所述芯片失效；如果利用所述目标子文件的下一个子文件对所述芯片进行高压测试时，所述芯片通过了高压测试，则继续利用剩余子文件对所述芯片进行高压测试。

本公开一种可行的实现方式中，所述如果所述芯片未通过一个子文件的高压测试，则退出高压测试环节，包括：

如果所述芯片未通过一个子文件的高压测试，则返回至测试流程的开始步骤，所述测试流程包括所述高压测试环节。

本公开一种可行的实现方式中，在进入所述高压测试环节之前，所述测试流程还包括以下多种测试环节中的至少一种测试环节：OP/PS测试、Fuse测试、lOspec测试、TMON测试、PLL测试；所述方法还包括：

在每个测试环节中对所述芯片进行相应测试，如果测试成功，则进入该测试环节的下一个测试环节，如果测试失败，则返回至测试流程的开始步骤；

如果所述芯片的测试失败累计次数达到预设次数，则判定所述芯片失效。

根据本公开的另一方面，还提供一种芯片测试装置，所述装置包括高压测试模块，所述高压测试模块用于：

当第一次进入高压测试环节后，按照高压测试向量文件的多个子文件的预设顺序，依次利用每个子文件分别对所述芯片进行高压测试；其中，如果所述芯片通过了一个子文件的高压测试，则继续利用该子文件的下一个子文件对所述芯片进行高压测试；如果所述芯片未通过一个子文件的高压测试，则退出高压测试环节；

当第N次进入高压测试环节后，直接利用目标子文件或所述目标子文件的下一个子文件对所述芯片进行高压测试；所述N是大于1的正整数，所述目标子文件是第N-1次高压测试环节中最后被利用的子文件。

根据本公开的另一方面，还提供一种电子设备，所述电子设备包括存储器和处理器；

所述存储器用于存储应用程序；

所述处理器用于运行所述存储器存储的所述应用程序，以实现第一方面或第一方面的任一可行实现方式所述的芯片测试方法。

根据本公开的另一方面，还提供一种计算机可读存储介质，所述计算机可读存储介质中存储有应用程序，所述应用程序被处理器执行时，用于实现第一方面或第一方面的任一可行实现方式所述的芯片测试方法。

附图说明

图1是本公开一实施例提供的芯片测试方法的流程示意图；

图2是本公开一实施例提供的测试示意图；

图3是本公开另一实施例提供的芯片测试方法的流程示意图；

图4是本公开一实施例提供的芯片测试装置的结构示意图；

图5是本公开一实施例提出的电子设备的结构框图。

具体实施方式

在介绍本公开实施例之前，应当说明的是：

本公开部分实施例被描述为处理流程，虽然流程的各个操作步骤可能被冠以顺序的步骤编号，但是其中的操作步骤可以被并行地、并发地或者同时实施。

本公开实施例中可能使用了术语“第一”、“第二”等等来描述各个特征，但是这些特征不应当受这些术语限制。使用这些术语仅仅是为了将一个特征与另一个特征进行区分。

本公开实施例中可能使用了术语“和/或”，“和/或”包括其中一个或更多所列出的相关联特征的任意和所有组合。

应当理解的是，当描述两个部件的连接关系或通信关系时，除非明确指明两个部件之间直接连接或直接通信，否则，两个部件的连接或通信可以理解为直接连接或通信，也可以理解为通过中间部件间接连接或通信。

为了使本公开实施例中的技术方案及优点更加清楚明白，以下结合附图对本公开的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本公开的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。

芯片测试按照测试对象的不同可以分为WAT(Wafer Acceptance Test，晶圆验收测试)测试、CP(Chip Probing，芯片探针)测试、FT(Final Tset，最终测试)测试三个阶段。其中，CP测试的目的是在封装前将坏的芯片筛选出来，以节省封装的成本，同时可以更直接的了解Wafer的良率。对于一些因制造问题而产生的缺陷芯片，其存在早期失效风险，但常规测试很难有效筛选出此类芯片(以下称为早夭芯片)。为了应对上述问题，可以对芯片执行高压测试，主要是通过对芯片施加高电压，从而筛选出早夭芯片。

另外，在测试中为了避免由于测试问题导致的误判(也就是因测试手段或测试环境的问题导致将正常芯片误判为失效芯片)，一般都需要针对第一次测试出的失效芯片进行重测，从而减少由于测试问题导致的芯片浪费和成本增加。但是对于高压测试而言，业界认为芯片不能承受多次高压测试，因此在正常量产测试期间，如果芯片在高压测试环节没有通过测试，则在对失效芯片进行重新测试时，为了避免多次高压测试对芯片造成伤害，会在重测流程中跳过高压测试环节。该测试方案虽然能降低高压测试对芯片的伤害，但也会导致一部分早夭芯片被误认为是正常芯片应用到客户端，此类芯片存在早期失效风险，会造成客户端应用失败。

为了在尽可能筛选出早夭芯片的前提下，减轻高压测试对芯片造成的伤害，本公开提出一种芯片测试方法。参考图1，图1是本公开一实施例提供的芯片测试方法的流程示意图。如图1所示，该芯片测试方法包括以下步骤：

S110：当第一次进入高压测试环节后，按照高压测试向量文件的多个子文件的预设顺序，依次利用每个子文件分别对芯片进行高压测试。

其中，依次利用每个子文件分别对芯片进行高压测试，具体是指：如果芯片通过了一个子文件的高压测试，则继续利用该子文件的下一个子文件对芯片进行高压测试。此外，如果芯片未通过一个子文件的高压测试，则退出高压测试环节。

本公开中，多个子文件具有预设顺序，该预设顺序可以是按照某种规则确定的，也可以是随机确定的，本公开对此不做限定。在利用子文件对芯片进行高压测试时，将子文件(即子pattern)施加于待测的芯片，同时向芯片输入高电压，从而实现对芯片的高压测试。

S120：当第N次进入高压测试环节后，直接利用目标子文件或目标子文件的下一个子文件对芯片进行高压测试；其中，N是大于1的正整数，目标子文件是第N-1次高压测试环节中最后被利用的子文件。

为便于理解，示例性地，假设在第一次进入高压测试环节后，芯片依次通过了子文件item1和子文件item2对其进行的高压测试，但是芯片没有通过子文件item3对其进行的高压测试，则子文件item3是第一次高压测试环节中最后被利用的子文件。在第二次进入高压测试环节后，则直接利用子文件item3或子文件item3的下一个子文件(即子文件item4)对芯片进行高压测试。

相关技术中，在对芯片进行高压测试时，可以将相应的测试向量文件(即pattern文件)施加于待测的芯片，同时向芯片输入高电压，从而实现对芯片的高压测试。本公开中，需要将用于高压测试的测试向量文件拆分成多个子文件，每个子文件分别用于测试芯片的不同部分。比如，每个子文件分别用于测试芯片的不同IP(Intellectual Property，知识产权)核；或者每个子文件分别用于测试芯片中的不同模块；或者每个子文件分别用于测试芯片中的不同位置区域；或者一部分子文件分别用于测试芯片的不同IP核，还有一部分子文件分别用于测试芯片的不同模块，剩下的一部分子文件分别用于测试芯片的不同位置区域。对于每个子文件具体作用于芯片的哪一部分，取决于测试向量文件的具体拆分方式。

在一些具体实施方式中，每个子文件的规模小于预设规模阈值，和/或，每个子文件执行完毕所需的执行时间小于预设时间阈值。其中，文件规模具体可以是指测试向量的条数或行数。

在一些具体实施方式中，芯片测试方法还包括：将高压测试向量文件拆分成多个子文件。本公开在实施期间，可以预先将高压测试向量文件拆分成多个子文件，然后再执行测试流程，当执行到测试流程的高压测试环节时，可以按照上述步骤S110和S120的方式，利用子文件对芯片进行高压测试。

按照上述步骤S110和S120的方式对芯片进行高压测试时，由于每次仅将一个子文件施加在芯片上，因此每次高压测试期间，虽然整个芯片都会被施加高电压，但是只有子文件所作用的部分才会产生动态变化，而芯片的其余部分处于相对静止的状态，所以只有子文件所作用的部分才会产生高应力，而芯片的其余部分不会产生高应力，因此不会受到伤害。此外，由于并不是将整个测试向量文件施加在芯片上进行高压测试，而是每次将一个子文件施加在芯片上进行高压测试，因此每次高压测试时仅需要较短的时间，就能将子文件执行完，从而避免子文件所作用的部分长时间承受高应力。另外，对于芯片已经通过测试的子文件，不会再次利用该子文件对芯片进行高压测试，从而可以避免芯片的相应部分被执行多次高压测试，也能减轻芯片受到的伤害。

为便于理解，示例性地，如图2所示，图2是本公开一实施例提供的测试示意图。测试向量文件拆分出的子文件item1作用于芯片的区域a，子文件item2作用于芯片的区域b，子文件item3作用于芯片的区域c，子文件item4作用于芯片的区域d。在利用子文件item1对芯片进行高压测试时，虽然整个芯片都会被施加高电压，但是只有芯片的区域a会承受高应力，而芯片的其余区域不会承受高应力。另外，子文件item1的执行时长为T1，远小于整个测试向量文件的执行时间T(需要说明的是，如果测试向量文件不被拆分，则整个测试向量文件的总执行时间为T)，因此区域a仅会在较短时间(即T1)内承受高应力，短时间的高应力不会对区域a造成明显的伤害。

同样地，在利用子文件item2对芯片进行高压测试时，只有区域b会承受高应力，且高应力的持续时间较短，不会对区域b造成明显的伤害。在利用子文件item3对芯片进行高压测试时，只有区域c会承受高应力，且高应力的持续时间较短，不会对区域c造成明显的伤害。在利用子文件item4对芯片进行高压测试时，只有区域d会承受高应力，且高应力的持续时间较短，不会对区域d造成明显的伤害。

此外，如果四个子文件的预设顺序为：子文件item1、子文件item2、子文件item3及子文件item4。并且如果在第一次进入高压测试环节后，芯片已经通过了子文件item1和子文件item2的测试，而没有通过子文件item3的测试，则在第二次进入高压测试环节时，会直接利用子文件item3或子文件item3的下一个子文件(即子文件item4)对芯片进行高压测试，所以芯片的区域a和区域b不会再次承受高应力。具体而言，如果第二次进入高压测试环节后直接利用子文件item3对芯片进行高压测试，则对于芯片的区域c而言，虽然会再次承受一次高应力，但由于每次高应力的持续时长较短，因此也不会造成明显的伤害。如果第二次进入高压测试环节后直接利用子文件item4对芯片进行高压测试，则芯片的区域c也不会再次承受高应力。

在一些具体实施方式中，如果芯片通过了一个子文件的高压测试，则更新目标寄存器中的状态信息，然后继续利用该子文件的下一个子文件对芯片进行高压测试；其中，更新后的状态信息用于表示芯片已经通过了该子文件的高压测试。此外，如果芯片未通过一个子文件的高压测试，则不更新目标寄存器中的状态信息。当第N次进入高压测试环节后，读取目标寄存器中的状态信息；并根据读取的状态信息，从多个子文件中确定出目标子文件或目标子文件的下一个子文件，并利用目标子文件或目标子文件的下一个子文件对芯片进行高压测试。

为便于理解，参考图3，图3是本公开另一实施例提供的芯片测试方法的流程示意图。如图3所示，预先设置目标寄存器，该目标寄存器作为高压测试专用的寄存器，用于记录高压测试相关的状态信息。

在测试流程开始之前，需要对目标寄存器进行初始化，并将测试向量文件被拆分成多个子文件，以及将每个子文件分别对应至一个唯一的状态信息。例如，将目标寄存器的状态信息初始化为0000，将用于高压测试的测试向量文件拆分成子文件item1、子文件item2、子文件item3及子文件item4，其中子文件item1对应于状态信息0000、子文件item2对应于状态信息0001、子文件item3对应于状态信息0011及子文件item4对应于状态信息0111。

在第一次进入高压测试环节时，从目标寄存器中读取出的状态信息为0000，则根据该状态信息，利用子文件item1对芯片进行高压测试；假设高压测试通过，则将目标寄存器中的状态信息更新为0001，表示芯片已经通过了子文件item1的高压测试，然后继续利用子文件item2对芯片进行高压测试；假设高压测试通过，则将目标寄存器中的状态信息更新为0011，表示芯片已经通过了子文件item2的高压测试，然后继续利用子文件item3对芯片进行高压测试；假设高压测试未通过，则不更新目标寄存器中的状态信息(状态信息保持为0011)，并返回测试流程的开始步骤。

在第二次进入高压测试环节时，从目标寄存器中读取出的状态信息为0011。在第一种实施例中，根据该状态信息，确定出目标子文件(即上一次高压测试环节中最后被利用的子文件)为子文件item3，然而利用子文件item3对芯片进行高压测试；假设高压测试通过，则将目标寄存器中的状态信息更新为0111，表示芯片已经通过了子文件item3的高压测试，接着继续利用子文件item4对芯片进行高压测试。

在第二种实施例中，根据该状态信息，确定出目标子文件(即上一次高压测试环节中最后被利用的子文件)为子文件item3，然后利用子文件item3的下一个子文件(即子文件item4)对芯片进行高压测试；假设高压测试通过，则将目标寄存器中的状态信息更新为1111，表示芯片已经通过了子文件item4的高压测试。

总言之，每次进入高压测试环节时，首先从目标寄存器中读取出的状态信息，根据读取出的状态信息，利用相应的子文件(即目标子文件或目标子文件的下一个子文件)对芯片进行高压测试。如图3所示，以利用目标子文件对芯片进行高压测试为例。例如当读取的状态信息为0000时，利用子文件item1对芯片进行高压测试，当读取的状态信息为0001时，利用子文件item2对芯片进行高压测试，当读取的状态信息为0011时，利用子文件item3对芯片进行高压测试，当读取的状态信息为0111时，利用子文件item4对芯片进行高压测试。如果芯片通过了当前子文件的高压测试，则首先更新目标寄存器中的状态信息，然后继续利用下一个子文件对芯片进行高压测试，需要说明的是，如图3所示，如果当前的子文件已经是最后一个子文件，则在更新完目标寄存器中的状态信息后，直接跳出高压测试环节，从而进入IP测试环节。如果芯片未通过当前子文件的高压测试，则不更新目标寄存器中的状态信息，并返回测试流程的开始步骤。

在一些具体实施方式中，如果再次利用目标子文件对芯片进行高压测试时，芯片仍未通过高压测试，则判定芯片失效。或者，如果利用目标子文件的下一个子文件对芯片进行高压测试时，芯片未通过高压测试，则判定所述芯片失效。

换言之，在第二次进入高压测试环节后，如果首次利用子文件对芯片进行高压测试就未通过，则最终将芯片判定为失效。

在一些具体实施方式中，如果再次利用目标子文件对芯片进行高压测试时，芯片通过了高压测试，则继续利用剩余子文件对芯片进行高压测试。或者，如果利用目标子文件的下一个子文件对芯片进行高压测试时，芯片通过了高压测试，则继续利用剩余子文件对芯片进行高压测试。

为便于理解，沿用上述示例，在第二次进入高压测试环节时，从目标寄存器中读取出的状态信息为0011。

在第一种实施例中，根据状态信息0011，确定出目标子文件(即上一次高压测试环节中最后被利用的子文件)为子文件item3，然后利用子文件item3对芯片进行高压测试；如果高压测试未通过，则将芯片判定为失效；如果高压测试通过，则继续利用子文件item4对芯片进行高压测试。

在第二种实施例中，根据状态信息0011，确定出目标子文件(即上一次高压测试环节中最后被利用的子文件)为子文件item3，然后利用子文件item3的下一个子文件(即子文件item4)对芯片进行高压测试；如果高压测试未通过，则将芯片判定为失效；如果高压测试通过，则在存在子文件item5的情况下，继续利用子文件item5对芯片进行高压测试，在不存在子文件item5的情况下，跳出高压测试环节。

在一些具体实施方式中，如果芯片未通过一个子文件的高压测试，则返回至测试流程的开始步骤。本公开中，测试流程包括前述高压测试环节。

在一些具体实施方式中，在进入高压测试环节之前，测试流程还包括以下多种测试环节中的至少一种测试环节：OP/PS(open/short/power short，开放/短/功率短)测试、Fuse(熔断)测试、lOspec(输入输出特性)测试、TMON(thermal monitor，温度监控)测试、PLL(Phase-Locked Loop，锁相环)测试。如图3所示，在每个测试环节中对芯片进行相应测试，如果测试成功，则进入该测试环节的下一个测试环节，如果测试失败，则返回至测试流程的开始步骤。

此外，如果芯片的测试失败累计次数达到预设次数，则判定芯片失效。例如预设次数可以设定为2次，比如当芯片在第一测试环节中测试失败，则会返回测试流程的开始步骤，并对芯片进行一次重测，如果芯片在重测期间，在第二测试环节中再次测试失败，则由于测试失败累计次数已经达到2次，因此会将芯片判定为失效芯片。换言之，如图3所示，芯片最多只执行1次重测。上述第一测试环节和第二测试环节可以是相同测试环节或不同测试环节。

为便于理解，例如在进入OP/PS测试环节后，对芯片进行OP/PS测试，假设OP/PS测试通过，则进入Fuse测试环节，并对芯片进行Fuse测试，假设Fuse测试失败，则返回至测试流程的开始步骤，此时芯片的测试失败累计次数为1次；当测试流程再次进入Fuse测试环节后，对芯片进行Fuse测试，假设Fuse测试通过，则进入lOspec测试环节，并对芯片进行lOspec测试，假设lOspec测试失败，则此时芯片的测试失败累计次数达到2次，因此会将芯片判定为失效芯片。

或者例如，对芯片进行OP/PS测试，假设OP/PS测试通过，则进入Fuse测试环节，并对芯片进行Fuse测试，假设Fuse测试失败，则返回至测试流程的开始步骤，此时芯片的测试失败累计次数为1次；假设芯片再重测期间，依次通过了OP/PS测试、Fuse测试、lOspec测试、TMON测试及PLL测试，并进入了高压测试环节，假设在高压测试环节，芯片依次通过了子文件item1和子文件item2对芯片的高压测试，但是没有通过子文件item3对芯片的高压测试，由于此时芯片的测试失败累计次数达到2次，因此会将芯片判定为失效芯片。

在另一些具体实施方式中，在进入高压测试环节之前，测试流程可以不包括其他测试环节。换言之，如果利用某个子文件对芯片的高压测试失败，则在返回测试流程的开始步骤后，又可以立即再次进入高压测试环节。

需要说明的是，图3所示的方案仅为本公开的一种可选实施方式，为了实现本公开的核心方案(即上述步骤S110和S120所阐述的方案)，并不局限于图3所示的实施方式。例如，另一种可选实施方式为：

预先建立一个状态表，该状态表中记录了每个子文件的ID和每个子文件的状态信息，每个子文件的状态信息可以是以下三种状态信息中的一种：测试通过、测试失败、未测试。在初始阶段(即第一次进入高压测试环节之前)，每个子文件的状态信息均为“未测试”。

当第一次进入高压测试环节时，读取状态表中的第一个子文件ID，并利用相应子文件对芯片进行高压测试；如果测试通过，则将第一个子文件ID的状态信息更改为“测试通过”，并继续读取状态表中的下一个子文件ID，然后利用相应子文件对芯片进行高压测试；如果测试失败，则将第一个子文件ID的状态信息更改为“测试失败”，并返回测试流程的开始步骤。

当第N(N大于1)次进入高压测试环节时，读取状态表中状态信息为“测试失败”的子文件ID，并利用相应子文件对芯片进行高压测试；如果测试通过，则将该子文件ID的状态信息更改为“测试通过”，并继续读取状态表中的下一个子文件ID，然后利用相应子文件对芯片进行高压测试；如果测试失败，则将芯片判定为失效芯片。

以上，本公开通过实施例提供了一种芯片测试方法，以下，本公开基于同样的发明构思，通过实施例提供一种芯片测试装置。参考图4，图4是本公开一实施例提供的芯片测试装置的结构示意图。如图4所示，该芯片测试装置包括高压测试模块410，高压测试模块410用于：

当第一次进入高压测试环节后，按照高压测试向量文件的多个子文件的预设顺序，依次利用每个子文件分别对芯片进行高压测试；其中，如果芯片通过了一个子文件的高压测试，则继续利用该子文件的下一个子文件对芯片进行高压测试；如果芯片未通过一个子文件的高压测试，则退出高压测试环节；

当第N次进入高压测试环节后，直接利用目标子文件或目标子文件的下一个子文件对芯片进行高压测试；N是大于1的正整数，目标子文件是第N-1次高压测试环节中最后被利用的子文件。

在一些具体实施方式中，每个子文件的规模小于预设规模阈值，和/或，每个子文件执行完毕所需的执行时间小于预设时间阈值。

在一些具体实施方式中，如图4所示，芯片测试装置还包括文件拆分模块420，文件拆分模块420用于将高压测试向量文件拆分成多个子文件。

在一些具体实施方式中，高压测试模块410具体用于：

如果芯片通过了一个子文件的高压测试，则更新目标寄存器中的状态信息，然后继续利用该子文件的下一个子文件对芯片进行高压测试；其中，更新后的状态信息用于表示芯片已经通过了该子文件的高压测试；

当第N次进入高压测试环节后，读取目标寄存器中的状态信息；并根据读取的状态信息，从多个子文件中确定出目标子文件或目标子文件的下一个子文件，并利用目标子文件或目标子文件的下一个子文件对芯片进行高压测试。

在一些具体实施方式中，高压测试模块410还具体用于：

如果芯片未通过一个子文件的高压测试，则不更新目标寄存器中的状态信息。

在一些具体实施方式中，高压测试模块410还具体用于：

如果再次利用目标子文件对芯片进行高压测试时，芯片仍未通过高压测试，则判定芯片失效；如果再次利用目标子文件对芯片进行高压测试时，芯片通过了高压测试，则继续利用剩余子文件对芯片进行高压测试；

或者，

如果利用目标子文件的下一个子文件对芯片进行高压测试时，芯片未通过高压测试，则判定芯片失效；如果利用目标子文件的下一个子文件对芯片进行高压测试时，芯片通过了高压测试，则继续利用剩余子文件对芯片进行高压测试。

在一些具体实施方式中，高压测试模块410还具体用于：

如果芯片未通过一个子文件的高压测试，则返回至测试流程的开始步骤，该测试流程包括高压测试环节。

在一些具体实施方式中，在进入高压测试环节之前，测试流程还包括以下多种测试环节中的至少一种测试环节：OP/PS测试、Fuse测试、lOspec测试、TMON测试、PLL测试；芯片测试装置具体用于：在每个测试环节中对芯片进行相应测试，如果测试成功，则进入该测试环节的下一个测试环节，如果测试失败，则返回至测试流程的开始步骤；如果芯片的测试失败累计次数达到预设次数，则判定芯片失效。

请参阅图5，图5是本公开一实施例提出的电子设备的结构框图，该电子设备500包括处理器510以及存储器520以及一个或多个应用程序，其中一个或多个应用程序被存储在存储器520中并被配置为由一个或多个处理器510执行，一个或多个程序配置用于执行上述芯片测试方法。

处理器510可以包括一个或者多个处理核。处理器510利用各种接口和线路连接整个电子设备500内的各个部分，通过运行或执行存储在存储器520内的指令、程序、代码集或指令集，以及调用存储在存储器520内的数据，执行电子设备500的各种功能和处理数据。可选地，处理器510可以采用数字信号处理(DigitalSignalProcessing，DSP)、现场可编程门阵列(Field－ProgrammableGateArray，FPGA)、可编程逻辑阵列(ProgrammableLogicArray，PLA)中的至少一种硬件形式来实现。处理器510可集成中央处理器(CentralProcessingUnit，CPU)、图像处理器(GraphicsProcessingUnit，GPU)和调制解调器等中的一种或几种的组合。其中，CPU主要处理操作系统、用户界面和应用程序等；GPU用于负责显示内容的渲染和绘制；调制解调器用于处理无线通信。可以理解的是，上述调制解调器也可以不集成到处理器510中，单独通过一块通信芯片进行实现。

存储器520可以包括随机存储器(RandomAccessMemory，RAM)，也可以包括只读存储器(Read-OnlyMemory)。存储器520可用于存储指令、程序、代码、代码集或指令集。存储器520可包括存储程序区和存储数据区，其中，存储程序区可存储用于实现操作系统的指令、用于实现至少一个功能的指令(比如触控功能、声音播放功能、图像播放功能等)、用于实现上述各个方法实施例的指令等。存储数据区还可以存储电子设备500在使用中所创建的数据等。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

最后应当说明的是：以上实施例仅用于说明本发明的技术方案而非对其保护范围的限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：本领域技术人员阅读本发明后依然可对发明的具体实施方式进行种种变更、修改或者等同替换，但这些变更、修改或者等同替换，均在发明待批的权利要求保护范围之内。

Claims (11)

1.一种芯片测试方法，所述方法包括：

当第一次进入高压测试环节后，按照高压测试向量文件的多个子文件的预设顺序，依次利用每个子文件分别对所述芯片进行高压测试，每个子文件分别用于测试芯片的不同部分；其中，如果所述芯片通过了一个子文件的高压测试，则继续利用该子文件的下一个子文件对所述芯片进行高压测试；如果所述芯片未通过一个子文件的高压测试，则退出高压测试环节；

当第N次进入高压测试环节后，直接利用目标子文件或所述目标子文件的下一个子文件对所述芯片进行高压测试；所述N是大于1的正整数，所述目标子文件是第N-1次高压测试环节中最后被利用的子文件。

2.根据权利要求1所述的方法，每个子文件的规模小于预设规模阈值，和/或，每个子文件执行完毕所需的执行时间小于预设时间阈值。

3.根据权利要求2所述的方法，所述方法还包括，将所述高压测试向量文件拆分成所述多个子文件。

4.根据权利要求1所述的方法，所述如果所述芯片通过了一个子文件的高压测试，则继续利用该子文件的下一个子文件对所述芯片进行高压测试，包括：

如果所述芯片通过了一个子文件的高压测试，则更新目标寄存器中的状态信息，然后继续利用该子文件的下一个子文件对所述芯片进行高压测试；其中，更新后的状态信息用于表示所述芯片已经通过了该子文件的高压测试；

所述当第N次进入高压测试环节后，直接利用目标子文件或所述目标子文件的下一个子文件对所述芯片进行高压测试，包括：

当第N次进入高压测试环节后，读取所述目标寄存器中的状态信息；并根据读取的状态信息，从所述多个子文件中确定出所述目标子文件或所述目标子文件的下一个子文件，并利用所述目标子文件或所述目标子文件的下一个子文件对所述芯片进行高压测试。

5.根据权利要求4所述的方法，所述方法还包括：

如果所述芯片未通过一个子文件的高压测试，则不更新所述目标寄存器中的状态信息。

6.根据权利要求1至5任一所述的方法，所述方法还包括：

如果再次利用所述目标子文件对所述芯片进行高压测试时，所述芯片仍未通过高压测试，则判定所述芯片失效；如果再次利用所述目标子文件对所述芯片进行高压测试时，所述芯片通过了高压测试，则继续利用剩余子文件对所述芯片进行高压测试；

或者，

如果利用所述目标子文件的下一个子文件对所述芯片进行高压测试时，所述芯片未通过高压测试，则判定所述芯片失效；如果利用所述目标子文件的下一个子文件对所述芯片进行高压测试时，所述芯片通过了高压测试，则继续利用剩余子文件对所述芯片进行高压测试。

7.根据权利要求1所述的方法，所述如果所述芯片未通过一个子文件的高压测试，则退出高压测试环节，包括：

如果所述芯片未通过一个子文件的高压测试，则返回至测试流程的开始步骤，所述测试流程包括所述高压测试环节。

8.根据权利要求7所述的方法，在进入所述高压测试环节之前，所述测试流程还包括以下多种测试环节中的至少一种测试环节：OP/PS测试、Fuse测试、lOspec测试、TMON测试、PLL测试；所述方法还包括：

在每个测试环节中对所述芯片进行相应测试，如果测试成功，则进入该测试环节的下一个测试环节，如果测试失败，则返回至测试流程的开始步骤；

如果所述芯片的测试失败累计次数达到预设次数，则判定所述芯片失效。

9.一种芯片测试装置，所述装置包括高压测试模块，所述高压测试模块用于：

当第一次进入高压测试环节后，按照高压测试向量文件的多个子文件的预设顺序，依次利用每个子文件分别对所述芯片进行高压测试，每个子文件分别用于测试芯片的不同部分；其中，如果所述芯片通过了一个子文件的高压测试，则继续利用该子文件的下一个子文件对所述芯片进行高压测试；如果所述芯片未通过一个子文件的高压测试，则退出高压测试环节；

当第N次进入高压测试环节后，直接利用目标子文件或所述目标子文件的下一个子文件对所述芯片进行高压测试；所述N是大于1的正整数，所述目标子文件是第N-1次高压测试环节中最后被利用的子文件。

10.一种电子设备，所述电子设备包括存储器和处理器；

所述存储器用于存储应用程序；

所述处理器用于运行所述存储器存储的所述应用程序，以实现权利要求1至8任一项所述的芯片测试方法。

11.一种计算机可读存储介质，所述计算机可读存储介质中存储有应用程序，所述应用程序被处理器执行时用于实现权利要求1至8任一项所述的芯片测试方法。