[go: up one dir, main page]

CN117813644A - 显示面板及显示装置 - Google Patents

显示面板及显示装置 Download PDF

Info

Publication number
CN117813644A
CN117813644A CN202280002166.XA CN202280002166A CN117813644A CN 117813644 A CN117813644 A CN 117813644A CN 202280002166 A CN202280002166 A CN 202280002166A CN 117813644 A CN117813644 A CN 117813644A
Authority
CN
China
Prior art keywords
plate
compensation capacitor
display panel
signal line
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280002166.XA
Other languages
English (en)
Inventor
牛佐吉
尚庭华
刘彪
龙祎璇
陈家兴
张毅
周洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117813644A publication Critical patent/CN117813644A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示面板及显示装置。显示面板包括：多个子像素列、多个数据信号线(D)和多个补偿单元(C0)；第一颜色子像素列中第一颜色子像素(P1)的发光效率大于第二颜色子像素列中第二颜色子像素(P2)的发光效率，且第二颜色子像素列中第二颜色子像素(P2)的发光效率大于第三颜色子像素列中第三颜色子像素(P3)的发光效率；多个数据信号线(D)包括：与第一颜色子像素列连接的第一数据信号线(Data_g)、与第二颜色子像素列连接的第二数据信号线(Data_r)、以及与第三颜色子像素列连接的第三数据信号线(Data_b)；多个补偿单元(C0)包括：与第一数据信号线(Data_g)连接的第一补偿电容(Cg)、与第二数据信号线(Data_r)连接的第二补偿电容(Cr)、以及与第三数据信号线(Data_b)连接的第三补偿电容(Cb)，第三补偿电容(Cb)的电容值大于第一补偿电容(Cg)的电容值，且第一补偿电容(Cg)的电容值大于第二补偿电容(Cr)的电容值。

Description

显示面板及显示装置 技术领域
本公开实施例涉及但不限于显示技术领域，尤其涉及一种显示面板及显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)和量子点发光二极管(Quantum-dot Light Emitting Diodes，QLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED或QLED为发光器件、由薄膜晶体管(Thin Film Transistor，TFT)进行信号控制的显示装置已成为目前显示领域的主流产品。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
一方面，本公开实施例提供了一种显示面板，包括：多个子像素列、多个数据信号线和多个补偿单元，其中，多个子像素列包括：第一颜色子像素列、第二颜色子像素列和第三颜色子像素列，第一颜色子像素列中第一颜色子像素的发光效率大于所述第二颜色子像素列中第二颜色子像素的发光效率，且所述第二颜色子像素列中第二颜色子像素的发光效率大于第三颜色子像素列中第三颜色子像素的发光效率；多个数据信号线包括：与第一颜色子像素列连接的第一数据信号线、与第二颜色子像素列连接的第二数据信号线、以及与第三颜色子像素列连接的第三数据信号线；多个补偿单元包括：与第一数据信号线连接的第一补偿电容、与第二数据信号线连接的第二补偿电容、以及与第三数据信号线连接的第三补偿电容，所述第三补偿电容的电容值大于所述第一补偿电容的电容值，且所述第一补偿电容的电容值大于所述第二补偿电容的电容值。
在一种示例性实施例中，所述第三补偿电容的电容值与所述第一补偿电容的电容值之间的比值为1.01至1.21，所述第一补偿电容的电容值与所述第二补偿电容的电容值之间的比值为1.11至1.31。
在一种示例性实施例中，所述第一补偿电容的电容值为10.68pF至13.22pF，所述第二补偿电容的电容值为9.46pF至14.2pF，所述第三补偿电容的电容值为10.9pF至16.36pF。
在一种示例性实施例中，显示面板，还包括：第一电源线，所述第一电源线被配置为提供第一电源电压，所述第一补偿电容、所述第二补偿电容和所述第三补偿电容均包括：层叠设置的第一极板、第二极板和第三极板，所述第二极板在所述显示面板平面上的正投影与所述第一极板在所述显示面板平面上的正投影至少部分重叠，且所述第二极板在所述显示面板平面上的正投影与所述第三极板在所述显示面板平面上的正投影至少部分重叠，所述第二极板与对应的数据信号线连接，所述第一极板和所述第三极板均与所述第一电源线连接。
在一种示例性实施例中，所述第三补偿电容的电容极板的正对面积大于所述第一补偿电容的电容极板的正对面积，且所述第一补偿电容的电容极板的正对面积大于所述第二补偿电容的电容极板的正对面积。
在一种示例性实施例中，所述第二极板在所述显示面板平面上的正投影的边界位于所述第一极板在所述显示面板平面上的正投影的边界之内，且所述第二极板在所述显示面板平面上的正投影的边界位于第三极板在所述显示面板平面上的正投影之内，所述电容极板的正对面积是指所述第二极板的面积。
在一种示例性实施例中，所述第一补偿电容的第二极板在第一方向上的尺寸、所述第二补偿电容的第二极板在第一方向上的尺寸、以及所述第三补偿电容的第二极板在第一方向上的尺寸相等，所述第一方向为数据信号线的延伸方向。
在一种示例性实施例中，所述第一补偿电容的第二极板在第一方向上的尺寸、所述第二补偿电容的第二极板在第一方向上的尺寸、以及所述第三补偿电容的第二极板在第一方向上的尺寸为1.34微米至2微米。
在一种示例性实施例中，所述第三补偿电容的第二极板在第二方向上的尺寸大于所述第一补偿电容的第二极板在第二方向上的尺寸，且所述第一补偿电容的第二极板在第二方向上的尺寸大于所述第二补偿电容的第二极板在第二方向上的尺寸，所述第二方向与所述第一方向交叉。
在一种示例性实施例中，所述第三补偿电容的第二极板在第二方向上的尺寸与所述第一补偿电容的第二极板在第二方向上的尺寸之间的比值为1.01至1.21，所述第一补偿电容的第二极板在第二方向上的尺寸与所述第二补偿电容的第二极板在第二方向上的尺寸之间的比值为1.11至1.31。
在一种示例性实施例中，第一补偿电容的第二极板在第二方向上的尺寸为17.28微米至25.92微米，所述第二补偿电容的第二极板在第二方向上的尺寸为15.5微米至23.26微米，所述第三补偿电容的第二极板在第二方向上的尺寸为17.84微米至26.76微米。
在一种示例性实施例中，在第二方向上相邻的所述第一补偿电容的第二极板、所述第二补偿电容的第二极板和所述第三补偿电容的第二极板以预设距离间隔设置，所述第二方向与第一方向交叉，所述第一方向为数据信号线的延伸方向。
在一种示例性实施例中，在第二方向上相邻的所述第一补偿电容的第一极板、所述第二补偿电容的第一极板和所述第三补偿电容的第一极板为相互连接的一体结构，所述第二方向与第一方向交叉，所述第一方向为数据信号线的延伸方向。
在一种示例性实施例中，在第二方向上相邻的所述第一补偿电容的第三极板、所述第二补偿电容的第三极板和所述第三补偿电容的第三极板为相互连接的一体结构，所述第二方向与第一方向交叉，所述第一方向为数据信号线的延伸方向。
在一种示例性实施例中，所述第一颜色子像素包括：绿色子像素，所述第二颜色子像素包括：红色子像素，所述第三颜色子像素包括：蓝色子像素。
另一方面，本公开实施例还提供了一种显示装置，包括：上述实施例中所述的显示面板。
本公开的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本公开而了解。本公开的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中每个部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。
图1为一种显示面板的外形示意图；
图2为一种显示面板的电路结构示意图；
图3为一种显示面板的剖面结构示意图；
图4为一种像素驱动电路的等效电路示意图；
图5为一种显示面板显示区域的平面结构示意图；
图6为图3所示的显示面板中形成阳极层后的结构示意图；
图7为本公开实施例中提供的显示面板的第一种结构示意图；
图8为本公开实施例中提供的显示面板的第二种结构示意图；
图9为本公开实施例中提供的补偿电容的平面结构示意图；
图10为图9中所示补偿电容的剖面结构示意图；
图11为图7所示显示面板的区域Q的局部示意图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。 因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。为了保持本公开实施例的以下说明清楚且简明，本公开省略了部分已知功能和已知部件的详细说明。本公开实施例附图只涉及到与本公开实施例涉及到的结构，其它结构可参考通常设计。
本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如，沟道的宽长比、各个膜层的厚度和间距等，可以根据实际需要进行调整。例如，在附图中，有时为了明确起见，夸大表示了每个构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中每个部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
在本公开示例性实施例中，“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本公开示例性实施例中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述每个构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本公开示例性实施例中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开中的含义。
在本公开示例性实施例中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”例如可以是电极或布线，或者是晶体管等开关元件，或者是电阻器、电感器 或电容器等其它功能元件等。
在本公开示例性实施例中，晶体管是指至少包括栅电极(栅极或控制极)、漏电极(漏电极端子、漏区域或漏极)以及源电极(源电极端子、源区域或源极)这三个端子的元件。晶体管在漏电极与源电极之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本公开示例性实施例中，为了区分晶体管除栅电极(栅极或控制极)之外的两极，直接描述了其中一极为第一极，另一极为第二极，其中，第一极可以为漏电极且第二极可以为源电极，或者，第一极可以为源电极且第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时可以互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
本公开实施例中的晶体管均可以为薄膜晶体管(Thin Film Transistor，TFT)或场效应管(Field Effect Transistor，FET)或其它特性相同的器件。例如，本公开实施例中使用的薄膜晶体管可以包括但不限于氧化物晶体管(Oxide TFT)或者低温多晶硅薄膜晶体管(Low Temperature Poly-silicon TFT，LTPS TFT)等。这里，本公开实施例对此不做限定。
在本公开示例性实施例中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本公开示例性实施例中，“约”是指不严格限定界限，允许工艺和测量误差范围内的数值。
在本公开示例性实施例中，所采用的“同层设置”是指两种(或两种以上)结构通过同一次图案化工艺得以图案化而形成的结构，它们的材料可以相同或不同。例如，形成同层设置的多种结构的前驱体的材料是相同的，最终形成的材料可以相同或不同。
在本公开示例性实施例中，第一方向DR1可以是指显示区域中数据信号线的延伸方向(列方向)，第二方向DR2可以是指显示区域中扫描信号线的 延伸方向(行方向)，第三方向DR3可以是指显示面板的厚度方向、或者垂直于显示面板平面的方向等。其中，第一方向DR1与第二方向DR2交叉，第一方向DR1与第三方向DR3交叉。例如，第一方向DR1和第二方向DR2可以相互垂直，第一方向DR1和第三方向DR3可以相互垂直。
图1为一种显示面板的外形示意图，图1是以显示面板和显示区域的外形均为圆形为例进行示意的。如图1所示，显示装置可以包括：显示区域100、位于显示区域100一侧的绑定区域200和位于显示区域100其它侧的边框区域300。在一种示例性实施例中，显示区域100可以称为有效显示区(Active Area，AA)，显示区域100可以是平坦化区域，显示区域100可以包括：多条数据信号线以及规则排列的多个子像素Pxij，多个子像素Pxij被配置为显示动态图片或静止图像，多条数据信号线被配置为向多个子像素Pxij提供数据信号。绑定区域200可以包括将信号线连接至外部驱动装置的绑定电路，边框区域300可以包括阵列基板栅极驱动(Gate Driver on Array，GOA)电路和向多个子像素传输电压信号的电源线。
这里，GOA技术是指将控制薄膜晶体管(TFT)的栅极(Gate)的驱动电路，通过薄膜晶体管工艺集成在显示面板的阵列基板上的技术，以便降低面板中的控制栅极的驱动电路的成本，实现面板的窄边框化。例如，栅极驱动电路(GOA)是指控制栅极的驱动电路，可以包括多个级联的GOA单元，GOA单元可以被构造为移位寄存器的形式。例如，根据GOA单元的功能进行划分，GOA单元可以包括：栅极(Gate)GOA单元、发光(Emission，EM)GOA单元或者复位(Reset，RS)GOA单元等，其中，Gate GOA单元被配置为向子像素中的像素驱动电路提供扫描信号，EM GOA单元被配置为向子像素中的像素驱动电路提供发光控制信号，Reset GOA单元被配置为向子像素中的像素驱动电路提供复位控制信号。
在一种示例性实施例中，显示区域的形状可以为圆形或者椭圆形等外轮廓包括弧形的形状。
在一种示例性实施例中，数据信号线可以为沿着第一方向DR1延伸的线形状，多条数据信号线在第二方向DR2上以设定的间隔依次设置，每条数据信号线61与一个子像素列中所有的像素驱动电路连接。
在一种示例性实施例中，多个子像素可以包括：多个子像素列和多个子像素行，每个子像素列可以包括：沿着第一方向DR1依次设置的多个子像素，多个子像素列可以沿着第二方向DR2依次设置，每个子像素行可以包括：沿着第二方向DR2依次设置的多个子像素，多个子像素行可以沿着第一方向DR1依次设置，第一方向DR1与第二方向DR2交叉。例如，第一方向DR1可以是显示区域中数据信号线的延伸方向，第二方向DR2可以与第一方向DR1垂直。
图2为一种显示面板的电路结构示意图。如图2所示，显示面板可以包括：时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列，时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接，数据驱动器分别与多个数据信号线(D1到Dn)连接，扫描驱动器分别与多个扫描信号线(S1到Sm)连接，发光驱动器分别与多个发光信号线(E1到Eo)连接。像素阵列可以包括多个子像素Pxij，i和j可以是自然数，至少一个子像素Pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以包括像素驱动电路，像素驱动电路可以分别与扫描信号线、发光信号线和数据信号线连接。在一种示例性实施例中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线E1、E2、E3、……和Eo的发射信号。例如，发光驱动器可以 将具有截止电平脉冲的发射信号顺序地提供到发光信号线E1至Eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是自然数。
图3为一种显示面板的剖面结构示意图，示意了OLED显示面板的三个子像素的结构。如图3所示，在垂直于显示面板的平面上，显示面板可以包括设置在基底101上的驱动电路层102、设置在驱动电路层102远离基底101一侧的发光结构层103以及设置在发光结构层103远离基底101一侧的封装层104。在一些可能的实现方式中，显示面板可以包括其它膜层，如隔垫柱等，本公开在此不做限定。
在一种示例性实施例中，基底101可以是柔性基底，或者可以是刚性基底。
在一种示例性实施例中，封装层104可以包括叠设的第一封装层401、第二封装层402和第三封装层403，第一封装层401和第三封装层403可以采用无机材料，第二封装层402可以采用有机材料，第二封装层402设置在第一封装层401和第三封装层403之间，可以保证外界水汽无法进入发光结构层103。
在一种示例性实施例中，发光结构层103可以包括阳极301、像素定义层(Pixel Define Layer，PDL)302、有机发光层303和阴极304，阳极301通过过孔与驱动晶体管210的漏电极连接，有机发光层303与阳极301连接，阴极304与有机发光层303连接，有机发光层303在阳极301和阴极304驱动下出射相应颜色的光线。
在一种示例性实施例中，有机发光层303可以包括叠设的空穴注入层(Hole Injection Layer，HIL)、空穴传输层(Hole Transport Layer，HTL)、电子阻挡层(Electron Block Layer，EBL)、发光层(Emitting Layer，EML)、空穴阻挡层(Hole Block Layer，HBL)、电子传输层(Electron Transport Layer，ETL)和电子注入层(Electron Injection Layer，EIL)。在示例性实施方式中，所有子像素的空穴注入层可以是连接在一起的共通层，所有子像素的电子注入层可以是连接在一起的共通层，所有子像素的空穴传输层可以是连接在一 起的共通层，所有子像素的电子传输层可以是连接在一起的共通层，所有子像素的空穴阻挡层可以是连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是隔离的，相邻子像素的电子阻挡层可以有少量的交叠，或者可以是隔离的。
在一种示例性实施例中，每个子像素的驱动电路层102可以包括构成像素驱动电路的多个晶体管和存储电容，图3中仅以一个晶体管105和一个存储电容106作为示例进行示意。在一些可能的实现方式中，每个子像素的驱动电路层102可以包括：设置在基底上的第一绝缘层；设置在第一绝缘层上的半导体层201，半导体层可以包括晶体管的有源层(Active，ACT)；覆盖有源层的第二绝缘层；设置在第二绝缘层上的第一栅金属(Gate1)层202，第一栅金属(Gate1)层202可以包括：栅电极和第一存储电容电极；覆盖栅电极和第一存储电容电极的第三绝缘层；设置在第三绝缘层上的第二栅金属(Gate2)层203，第二栅金属(Gate2)层203可以包括：第二存储电容电极；覆盖第二存储电容电极的层间介质(ILD)层，第二绝缘层、第三绝缘层和层间介质(ILD)层上开设有过孔，过孔暴露出有源层；设置在层间介质(ILD)层上的第一源漏金属(SD1)层204，第一源漏金属(SD1)层204可以包括源电极和漏电极，源电极和漏电极分别通过过孔与有源层连接；覆盖前述结构的第一平坦层PLN1，第一平坦层PLN1上开设有过孔，过孔暴露出漏电极；设置在第一平坦层PLN1上的第二源漏金属(SD2)层205，第二源漏金属(SD2)层205可以包括：阳极连接电极，阳极连接电极通过过孔与漏电极连接；覆盖前述结构的第二平坦层PLN2，第二平坦层PLN2上开设有过孔，过孔暴露出阳极连接电极，以使后续形成的阳极通过301通过阳极连接电极与晶体管的漏电极连接。有源层、栅电极、源电极和漏电极组成驱动晶体管105，第一存储电容电极和第二存储电容电极组成存储电容106。例如，第一绝缘层可以称为缓冲(Buffer)层，用于提高基底的抗水氧能力。第二绝缘层和第三绝缘层可以称为栅极绝缘(GI)层。
在一种示例性实施例中，像素驱动电路可以为2T1C(即两个晶体管和一个电容)、3T1C、4T1C、5T1C、5T2C、6T1C、7T1C或8T1C等nTmC(n、m为正整数)像素电路。在不同的实施例中，像素电路还可以包括补 偿子电路，补偿子电路可以包括内部补偿子电路或外部补偿子电路，补偿子电路可以包括晶体管、电容等。例如，根据需要，像素电路还可以包括：复位子电路、发光控制子电路等。这里，本公开实施例对此不做限定。
图4为一种像素驱动电路的等效电路示意图。如图4所示，像素驱动电路可以包括7个晶体管(第一晶体管T1到第七晶体管T7)、1个存储电容C，像素驱动电路可以与7个信号线(数据信号线D、第一扫描信号线S1、第二扫描信号线S2、发光信号线E、初始信号线INIT、第一电源线VDD和第二电源线VSS)连接。
在一种示例性实施例中，像素驱动电路可以包括第一节点N1、第二节点N2和第三节点N3。其中，第一节点N1分别与第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极连接，第二节点N2分别与第一晶体管的第二极、第二晶体管T2的第一极、第三晶体管T3的控制极和存储电容C的第二端连接，第三节点N3分别与第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极连接。
在一种示例性实施例中，存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端与第二节点N2连接，即存储电容C的第二端与第三晶体管T3的控制极连接。
第一晶体管T1的控制极与第二扫描信号线S2连接，第一晶体管T1的第一极与初始信号线INIT连接，第一晶体管的第二极与第二节点N2连接。当导通电平扫描信号施加到第二扫描信号线S2时，第一晶体管T1将初始化电压传输到第三晶体管T3的控制极，以使第三晶体管T3的控制极的电荷量初始化。
第二晶体管T2的控制极与第一扫描信号线S1连接，第二晶体管T2的第一极与第二节点N2连接，第二晶体管T2的第二极与第三节点N3连接。当导通电平扫描信号施加到第一扫描信号线S1时，第二晶体管T2使第三晶体管T3的控制极与第二极连接。
第三晶体管T3的控制极与第二节点N2连接，即第三晶体管T3的控制极与存储电容C的第二端连接，第三晶体管T3的第一极与第一节点N1连接，第三晶体管T3的第二极与第三节点N3连接。第三晶体管T3可以称为驱动 晶体管，第三晶体管T3根据其控制极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流的大小。
第四晶体管T4的控制极与第一扫描信号线S1连接，第四晶体管T4的第一极与数据信号线D连接，第四晶体管T4的第二极与第一节点N1连接。第四晶体管T4可以称为开关晶体管、扫描晶体管等，当导通电平扫描信号施加到第一扫描信号线S1时，第四晶体管T4使数据信号线D的数据电压输入到像素驱动电路。
第五晶体管T5的控制极与发光信号线E连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的控制极与发光信号线E连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与发光器件的第一极连接。第五晶体管T5和第六晶体管T6可以称为发光晶体管。当导通电平发光信号施加到发光信号线E时，第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光器件发光。
第七晶体管T7的控制极与第一扫描信号线S1连接，第七晶体管T7的第一极与初始信号线INIT连接，第七晶体管T7的第二极与发光器件的第一极连接。当导通电平扫描信号施加到第一扫描信号线S1时，第七晶体管T7将初始化电压传输到发光器件的第一极，以使发光器件的第一极中累积的电荷量初始化或释放发光器件的第一极中累积的电荷量。
在一种示例性实施例中，发光器件的第二极与第二电源线VSS连接，第二电源线VSS的信号为低电平信号，第一电源线VDD的信号为持续提供高电平信号。第一扫描信号线S1为本显示行像素驱动电路中的扫描信号线，第二扫描信号线S2为上一显示行像素驱动电路中的扫描信号线，即对于第n显示行，第一扫描信号线S1为S(n)，第二扫描信号线S2为S(n-1)，本显示行的第二扫描信号线S2与上一显示行像素驱动电路中的第一扫描信号线S1为同一信号线，可以减少显示面板的信号线，实现显示面板的窄边框。
按照晶体管的特性区分可以将晶体管分为N型晶体管和P型晶体管。当晶体管为P型晶体管时，开启电压为低电平电压(例如，0V、-5V、-10V或 其它合适的电压)，关闭电压为高电平电压(例如，5V、10V或其它合适的电压)。当晶体管为N型晶体管时，开启电压为高电平电压(例如，5V、10V或其它合适的电压)，关闭电压为低电平电压(例如，0V、-5V、-10V或其它合适的电压)。
在一种示例性实施例中，第一晶体管T1到第七晶体管T7可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。例如，第一晶体管T1和第二晶体管T2可以采用N型晶体管，第三晶体管T3到第七晶体管T7可以采用P型晶体管。
在一种示例性实施例中，第一晶体管T1到第七晶体管T7可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管相结合。例如，第一晶体管T1到第七晶体管T7可以均采用低温多晶硅薄膜晶体管。例如，第一晶体管T1和第二晶体管T2可以采用氧化物薄膜晶体管，第三晶体管T3到第七晶体管T7可以采用低温多晶硅薄膜晶体管。其中，低温多晶硅薄膜晶体管的有源层采用低温多晶硅(Low Temperature Poly-Silicon，LTPS)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(Low Temperature Polycrystalline Oxide，LTPO)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。
在一种示例性实施例中，第一扫描信号线S1、第二扫描信号线S2、发光信号线E和初始信号线INIT可以沿水平方向延伸，第二电源线VSS、第一电源线VDD和数据信号线D可以沿竖直方向延伸。
在一种示例性实施例中，发光器件可以是有机电致发光二极管(OLED)，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)。
在一种示例性实施例中，像素驱动电路的工作过程可以包括：
第一阶段A1，称为复位阶段，第二扫描信号线S2的信号为低电平信号， 第一扫描信号线S1和发光信号线E的信号为高电平信号。第二扫描信号线S2的信号为低电平信号，使第一晶体管T1导通，初始信号线INIT的信号提供至第二节点N2，对存储电容C进行初始化(复位)，清除存储电容中原有电荷。第一扫描信号线S1和发光信号线E的信号为高电平信号，使第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7断开，此阶段OLED不发光。
第二阶段A2、称为数据写入阶段或者阈值补偿阶段，第一扫描信号线S1的信号为低电平信号，第二扫描信号线S2和发光信号线E的信号为高电平信号，数据信号线D输出数据电压。此阶段由于存储电容C的第二端为低电平，因此第三晶体管T3导通。第一扫描信号线S1的信号为低电平信号使第二晶体管T2、第四晶体管T4和第七晶体管T7导通。第二晶体管T2和第四晶体管T4导通使得数据信号线D输出的数据电压经过第一节点N1、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第二节点N2，并将数据信号线D输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容C，存储电容C的第二端(第二节点N2)的电压为Vd-|Vth|，Vd为数据信号线D输出的数据电压，Vth为第三晶体管T3的阈值电压。第七晶体管T7导通使得初始信号线INIT的初始电压提供至OLED的第一极，对OLED的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保OLED不发光。第二扫描信号线S2的信号为高电平信号，使第一晶体管T1断开。发光信号线E的信号为高电平信号，使第五晶体管T5和第六晶体管T6断开。
第三阶段A3、称为发光阶段，发光信号线E的信号为低电平信号，第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号。发光信号线E的信号为低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光。
在像素驱动电路驱动过程中，流过第三晶体管T3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点N2的电压为Vd-|Vth|，因而第三晶体管T3的驱动电流为：
I＝K*(Vgs-Vth) 2＝K*[(Vdd-Vd+|Vth|)-Vth] 2＝K*[(Vdd-Vd] 2
其中，I为流过第三晶体管T3的驱动电流，也就是驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的栅电极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vd为数据信号线D输出的数据电压，Vdd为第一电源线VDD输出的电源电压。
图5为一种显示面板显示区域的平面结构示意图。如图5所示，显示基板可以包括：规则排列的多个像素单元P，多个像素单元P中的至少一个像素单元P可以包括：出射第一颜色光线的第一颜色子像素P1、出射第二颜色光线的第二颜色子像素P2和出射第三颜色光线的第三颜色子像素P3，第一颜色子像素P1、第二颜色子像素P2和第三颜色子像素P3均包括：像素驱动电路和发光器件。第一颜色子像素P1、第二颜色子像素P2和第三颜色子像素P3中的像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向所述发光器件输出相应的电流。第一颜色子像素P1、第二颜色子像素P2和第三颜色子像素P3中的发光器件分别与所在子像素的像素驱动电路连接，发光器件被配置为响应所在子像素的像素驱动电路输出的电流发出相应亮度的光。
在一种示例性实施例中，第一颜色子像素P1可以是出射绿色光线的绿色子像素(G)，第二颜色子像素P2可以是出射红色光线的红色子像素(R)，第三颜色子像素P3可以是出射蓝色光线的蓝色子像素(B)。这里，本公开实施例对此不做限定。
在一种示例性实施例中，子像素的形状可以是矩形状、菱形、五边形或六边形等，这里，本公开实施例对此不做限定。
在一种示例性实施例中，像素单元可以包括三个子像素，三个子像素可以采用水平并列、竖直并列或品字方式排列等，在其它示例性实施方式中，像素单元可以包括四个子像素，四个子像素可以采用水平并列、竖直并列或正方形等方式排列，这里，本公开实施例对此不做限定。
如图5所示，由于显示区域的外轮廓为弧形，而每个像素单元是具有一定尺寸的矩形，所以子像素沿着显示区域外轮廓依次排列后，会呈现锯齿状 的阶梯，表现为在圆弧形角部区域中出现子像素缺失。一般显示产品中由一条数据信号线给一列子像素提供数据信号，圆弧形角部区域中子像素的缺失对数据信号线的负载(Loading)影响较大，当子像素中的发光器件点亮时，严重影响亮度均一性，显示效果较差。因此，为了减小不同数据信号线所连接的子像素之间的亮度差异，需要对数据信号线进行电容补偿，以使不同数据信号线的负载无差异。
图6为图3所示的显示面板中形成阳极层后的结构示意图，图6中示意了显示面板中阳极层和第二源漏金属(SD2)层，省略了其它结构。如图6所示，不同颜色子像素的阳极与第二源漏金属(SD2)层之间存在交叠区域会形成寄生电容，然而，由于发光材料的固有性质，使得不同颜色子像素的发光效率不同，从而使得不同颜色子像素的阳极大小不同，导致不同颜色子像素的阳极与第二源漏金属(SD2)层的交叠面积不同，例如，绿色子像素(G)的阳极301-1与第二源漏金属(SD2)层的交叠面积为70.93，红色子像素(R)的阳极301-2与第二源漏金属(SD2)层的交叠面积为54.86，蓝色子像素(B)的阳极301-3与第二源漏金属(SD2)层的交叠面积为154.30，即，红色子像素(R)的阳极301-2与第二源漏金属(SD2)层的交叠面积、绿色子像素(G)的阳极301-1与第二源漏金属(SD2)层的交叠面积以及蓝色子像素(B)的阳极301-3与第二源漏金属(SD2)层的交叠面积之比为1:1.3:2.8。其中，交叠面积的单位为平方微米。目前，在一些技术中通常会使用相同电容单元进行补偿，由于不同颜色子像素的阳极与第二源漏金属(SD2)层的交叠面积不同，使得不同颜色子像素的阳极与第二源漏金属(SD2)层之间形成的寄生电容的电容值大小不同，从而会导致低灰阶亮度不均一。
本公开实施例提供一种显示面板。图7为本公开实施例中提供的显示面板的第一种结构示意图，图8为本公开实施例中提供的显示面板的第二种结构示意图。其中，图7中以三个子像素采用水平并列方式排列为例进行示意，图8中以三个子像素采用品字方式排列为例进行示意。
在一种示例性实施例中，如图7所示，显示面板可以包括：多个子像素列、多个数据信号线和多个补偿单元，其中，多个子像素列可以包括：第一 颜色子像素列、第二颜色子像素列和第三颜色子像素列，第一颜色子像素列可以包括多个第一颜色子像素P1，第二颜色子像素列可以包括多个第二颜色子像素P2，第三颜色子像素列可以包括多个第三颜色子像素P3，其中，第一颜色子像素列中第一颜色子像素P1的发光效率大于第二颜色子像素列中第二颜色子像素P2的发光效率，且第二颜色子像素列中第二颜色子像素P2的发光效率大于第三颜色子像素列中第三颜色子像素P3的发光效率；多个数据信号线D可以包括：与第一颜色子像素列连接的第一数据信号线Data_g、与第二颜色子像素列连接的第二数据信号线Data_r、以及与第三颜色子像素列连接的第三数据信号线Data_b；多个补偿单元C0可以包括：与第一数据信号线Data_g连接的第一补偿电容Cg、与第二数据信号线Data_r连接的第二补偿电容Cr、以及与第三数据信号线Data_b连接的第三补偿电容Cb，第三补偿电容Cb的电容值大于第一补偿电容Cg的电容值，且第一补偿电容Cg的电容值大于第二补偿电容Cr的电容值。如此，通过改善数据信号线所连接补偿电容的电容值大小，针对与不同发光效率的子像素列连接的数据信号线实现差异化数据信号线负载，可以均衡不同发光效率的子像素的低灰阶发光亮度，从而，可以改善低灰阶亮度不均一(Mura)问题。
在一种示例性实施例中，如图8所示，第一颜色子像素P1可以包括：绿色子像素G，第二颜色子像素P2可以包括：红色子像素R，第三颜色子像素P3可以包括：蓝色子像素B。如此，通过设置补偿电容的电容值差异化，产生差异化数据信号线负载，可以减小R、G、B子像素在低灰阶(Gray0/255)数据电压信号的高低差异，改善低灰阶亮度不均一(Mura)问题。
在一种示例性实施例中，第三补偿电容Cb的电容值与第一补偿电容Cg的电容值之间的比值可以约为1.01至1.21，第一补偿电容Cg的电容值与第二补偿电容Cr的电容值之间的比值可以约为1.11至1.31。例如，第三补偿电容Cb的电容值与第一补偿电容Cg的电容值之间的比值可以约为1.01。例如，第一补偿电容Cg的电容值与第二补偿电容Cr的电容值之间的比值可以约为1.117。这里，本公开实施例对此不做限定。
在一种示例性实施例中，第一补偿电容Cg的电容值可以约为10.68pF至13.22pF，第二补偿电容Cr的电容值可以约为9.46pF至14.2pF，第三补 偿电容Cb的电容值可以为10.9pF至16.36pF。例如，第一补偿电容Cg的电容值可以约为13.22pF，第二补偿电容Cr的电容值可以约为11.83pF，第三补偿电容Cb的电容值可以约为13.63pF。这里，本公开实施例对此不做限定。
在一种示例性实施例中，显示面板还可以包括：第一电源线VDD，第一补偿电容Cg、第二补偿电容Cr和第三补偿电容Cb均可以包括：层叠设置的第一极板、第二极板和第三极板，第二极板在显示面板平面上的正投影与第一极板在显示面板平面上的正投影至少部分重叠，且第二极板在显示面板平面上的正投影与第三极板在显示面板平面上的正投影至少部分重叠，第二极板与对应的数据信号线连接，第一极板和第三极板均与第一电源线VDD连接。如此，通过设置三层极板来形成补偿电容，可以在减少补偿电容面积的基础上，增大补偿电容的电容值，从而，有利于减少数据信号线上所连接的补偿电容数量，节省边框空间，为GOA电路的布局提供更多的空间，有利于实现窄边框。这里，“第二极板与对应的数据信号线连接”可以是指：第一补偿电容Cg的第二极板与对应的第一数据信号线Data_g连接，第二补偿电容Cr的第二极板与对应的第二数据信号线Data_r连接，第三补偿电容Cb的第二极板与对应的第三数据信号线Data_b连接。
在一种示例性实施例中，第一电源线VDD被配置为持续提供高电平信号。
在一种示例性实施例中，在每个补偿电容中，相邻两个极板之间通过绝缘层隔开。
图9为本公开实施例中提供的补偿电容的平面结构示意图，图10为图9中所示补偿电容的剖面结构示意图，如图9至图10所示，显示面板可以包括：设置在基底101上的第一绝缘层41和第二绝缘层42；设置在第二绝缘层42上的第一导电层，第一导电层可以包括：第一补偿电容Cg的第一极板51、第二补偿电容Cr的第一极板52和第三补偿电容Cb的第一极板53；覆盖第一补偿电容Cg的第一极板51、第二补偿电容Cr的第一极板52和第三补偿电容Cb的第一极板53的第三绝缘层43；设置在第三绝缘层43上的第二导电层，第二导电层可以包括：第一补偿电容Cg的第二极板61、第二补偿电 容Cr的第二极板62和第三补偿电容Cb的第二极板63；覆盖第一补偿电容Cg的第二极板61、第二补偿电容Cr的第二极板62和第三补偿电容Cb的第二极板63的第四绝缘层44；设置在第四绝缘层44上的第三导电层，第三导电层包括：第一补偿电容Cg的第三极板71、第二补偿电容Cr的第三极板72和第三补偿电容Cb的第三极板73。一组第一极板、第二极板和第三极板组成一个补偿电容。
例如，第一导电层可以称为第一栅金属(Gate1)层。第二导电层可以称为第二栅金属(Gate2)层。第三导电层可以称为第三栅金属(Gate3)层。
在一种示例性实施例中，第一导电层、第二导电层和第三导电层可以采用金属材料形成。例如，金属材料可以包括但不限于：银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多种，或者上述列出的金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)等。例如，第一导电层、第二导电层和第三导电层中至少一种可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。
在一种示例性实施例中，第一绝缘层41、第二绝缘层42、第三绝缘层43和第四绝缘层44可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层。
在一种示例性实施例中，显示面板还可以包括：设置在第三导电层上的第五绝缘层；设置在第五绝缘层上的第四导电层，第四导电层可以包括：数据信号线D和第一电源线VDD。第四导电层还可以包括：像素驱动电路中多个晶体管的第一极和第二极。例如，第四导电层可以采用金属材料形成。例如，金属材料可以包括但不限于：银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多种，或者上述列出的金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)等。第四导电层可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。例如，第四导电层可以称为第一源漏金属(SD1)层。
在一种示例性实施例中，在垂直于显示面板的平面内，显示面板可以包括：基底以及在基底上依次叠设的第一绝缘层、半导体层、第二绝缘层、第一导电层、第三绝缘层、第二导电层、第四绝缘层、第三导电层、第五绝缘层和第四导电层。半导体层可以包括：像素驱动电路中多个晶体管的有源层， 第一导电层可以包括：多个晶体管的栅电极、存储电容的第一极板、补偿电容的第一极板、第一扫描信号线S1、第二扫描信号线S2和发光信号线E，第二导电层可以包括：存储电容的第二极板、补偿电容的第二极板、第一屏蔽电极和初始信号线INIT，第三导电层可以包括：补偿电容的第三极板，第四导电层可以包括：多个晶体管的第一极和第二极、数据信号线和第一电源线。
在一种示例性实施例中，在第二方向DR2上相邻的第一补偿电容Cg的第一极板51、第二补偿电容Cr的第一极板52和第三补偿电容Cb的第一极板53可以为相互连接的一体结构。
在一种示例性实施例中，在第二方向DR2上相邻的第一补偿电容Cg的第二极板61、第二补偿电容Cr的第二极板62和第三补偿电容Cb的第二极板63以预设距离间隔设置，即不存在交叠。
在一种示例性实施例中，在第二方向DR2上相邻的第一补偿电容Cg的第三极板71、第二补偿电容Cr的第三极板72和第三补偿电容Cb的第三极板73可以为相互连接的一体结构。
在一种示例性实施例中，第三补偿电容Cb的电容极板的正对面积大于第一补偿电容Cg的电容极板的正对面积，且第一补偿电容Cg的电容极板的正对面积大于第二补偿电容Cr的电容极板的正对面积。如此，通过设置补偿电容正对面积差异化，来产生差异化数据信号线负载，以实现改善由发光效率不一致所导致的低灰阶亮度不均一问题。
在一种示例性实施例中，第二极板在显示面板平面上的正投影的边界位于第一极板在显示面板平面上的正投影的边界之内，且第二极板在显示面板平面上的正投影的边界位于第三极板在显示面板平面上的正投影之内，电容极板的正对面积可以是指第二极板的面积。
在一种示例性实施例中，第一补偿电容Cg的第二极板51在第一方向DR1上的尺寸、第二补偿电容Cr的第二极板在第一方向DR1上的尺寸、以及第三补偿电容Cb的第二极板在第一方向DR1上的尺寸相等，第一方向DR1为数据信号线的延伸方向。如此，通过设置不同补偿电容的宽度相等，有利于减少补偿电容所占用的空间，节省边框空间，为GOA的布局提供更 多的空间。
在一种示例性实施例中，如图9所示，第一补偿电容Cg的第二极板在第一方向DR1上的尺寸、第二补偿电容Cr的第二极板在第一方向DR1上的尺寸、以及第三补偿电容Cb的第二极板在第一方向DR1上的尺寸可以约为1.34微米至2微米。例如，第一补偿电容Cg的第二极板在第一方向DR1上的尺寸、第二补偿电容Cr的第二极板在第一方向DR1上的尺寸、以及第三补偿电容Cb的第二极板在第一方向DR1上的尺寸w可以约为1.68微米。这里，本公开实施例对此不做限定。
在一种示例性实施例中，如图10所示，第三补偿电容Cb的第二极板63在第二方向上的尺寸L3大于第一补偿电容Cg的第二极板61在第二方向DR2上的尺寸L1，且第一补偿电容Cg的第二极板61在第二方向DR2上的尺寸L1大于第二补偿电容Cr的第二极板62在第二方向DR2上的尺寸L2，第二方向DR2与第一方向DR1交叉。
在一种示例性实施例中，如图10所示，第三补偿电容Cb的第二极板63在第二方向DR2上的尺寸L3与第一补偿电容Cg的第二极板61在第二方向DR2上的尺寸L1之间的比值可以约为1.01至1.21，第一补偿电容Cg的第二极板61在第二方向DR2上的尺寸L1与第二补偿电容Cr的第二极板62在第二方向DR2上的尺寸L2之间的比值可以约为1.11至1.31。例如，第三补偿电容Cb的第二极板63在第二方向DR2上的尺寸L3与第一补偿电容Cg的第二极板61在第二方向DR2上的尺寸L1之间的比值可以约为1.03。例如，第一补偿电容Cg的第二极板61在第二方向DR2上的尺寸L1与第二补偿电容Cr的第二极板62在第二方向DR2上的尺寸L2之间的比值可以约为1.1145。
在一种示例性实施例中，第一补偿电容Cg的第二极板61在第二方向DR2上的尺寸L1可以约为17.28微米至25.92微米，第二补偿电容Cr的第二极板62在第二方向DR2上的尺寸L2可以约为15.5微米至23.26微米，第三补偿电容Cb的第二极板63在第二方向DR2上的尺寸L3可以约为17.84微米至26.76微米。例如，第一补偿电容Cg的第二极板61在第二方向DR2上的尺寸L1可以约为21.6微米，第二补偿电容Cr的第二极板62在第二方 向DR2上的尺寸L2可以约为19.38微米，第三补偿电容Cb的第二极板63在第二方向DR2上的尺寸L3可以约为22.3微米。这里，本公开实施例对此不做限定。
图11为图7所示显示面板的区域Q的局部示意图，如图11所示，在图11中的区域A中边框位置充足。因此，采用本公开实施例所提供的补偿方案，通过改善数据信号线所连接补偿电容的电容值大小，针对与不同发光效率的子像素列连接的数据信号线可以实现差异化数据信号线负载，可以均衡不同发光效率的子像素的低灰阶发光亮度，从而，可以改善由发光效率不一致所导致的低灰阶亮度不均一问题。而且，通过设置三层极板来形成补偿电容，可以在减少补偿电容面积的基础上，增大补偿电容的电容值，从而，有利于减少数据信号线上所连接的补偿电容数量，节省边框空间，有利于实现窄边框。因此，本公开实施例中提供的显示面板，在45°、135°、225°、或者315°等弧形的角部处边框空间足够，可以为GOA的布局提供更多的空间。
本公开实施例还提供了一种显示装置。显示装置可以包括：上述一个或多个示例性实施例中的显示面板。
在一种示例性实施例中，显示装置可以包括但不限于为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或者导航仪等任何具有显示功能的产品或部件。例如，显示装置包括：手表或手环等。这里，本公开实施例对此不不做限定。
以上显示装置实施例的描述，与上述显示面板实施例的描述是类似的，具有同显示面板实施例相似的有益效果。对于本公开显示装置实施例中未披露的技术细节，本领域的技术人员请参照本公开显示面板实施例中的描述而理解，这里不再赘述。
虽然本公开所揭露的实施方式如上，但上述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本公开的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (16)

  1. 一种显示面板，包括：多个子像素列、多个数据信号线和多个补偿单元，其中，
    多个子像素列包括：第一颜色子像素列、第二颜色子像素列和第三颜色子像素列，所述第一颜色子像素列中第一颜色子像素的发光效率大于所述第二颜色子像素列中第二颜色子像素的发光效率，且所述第二颜色子像素列中第二颜色子像素的发光效率大于所述第三颜色子像素列中第三颜色子像素的发光效率；
    多个数据信号线包括：与所述第一颜色子像素列连接的第一数据信号线、与所述第二颜色子像素列连接的第二数据信号线、以及与所述第三颜色子像素列连接的第三数据信号线；
    多个补偿单元包括：与所述第一数据信号线连接的第一补偿电容、与所述第二数据信号线连接的第二补偿电容、以及与所述第三数据信号线连接的第三补偿电容，所述第三补偿电容的电容值大于所述第一补偿电容的电容值，且所述第一补偿电容的电容值大于所述第二补偿电容的电容值。
  2. 根据权利要求1所述的显示面板，其中，所述第三补偿电容的电容值与所述第一补偿电容的电容值之间的比值为1.01至1.21，所述第一补偿电容的电容值与所述第二补偿电容的电容值之间的比值为1.11至1.31。
  3. 根据权利要求2所述的显示面板，其中，所述第一补偿电容的电容值为10.68pF至13.22pF，所述第二补偿电容的电容值为9.46pF至14.2pF，所述第三补偿电容的电容值为10.9pF至16.36pF。
  4. 根据权利要求1至3任一项所述的显示面板，还包括：第一电源线，所述第一电源线被配置为提供第一电源电压，所述第一补偿电容、所述第二补偿电容和所述第三补偿电容均包括：层叠设置的第一极板、第二极板和第三极板，所述第二极板在所述显示面板平面上的正投影与所述第一极板在所述显示面板平面上的正投影至少部分重叠，且所述第二极板在所述显示面板平面上的正投影与所述第三极板在所述显示面板平面上的正投影至少部分重叠，所述第二极板与对应的数据信号线连接，所述第一极板和所述第三极板 均与所述第一电源线连接。
  5. 根据权利要求4所述的显示面板，其中，所述第三补偿电容的电容极板的正对面积大于所述第一补偿电容的电容极板的正对面积，且所述第一补偿电容的电容极板的正对面积大于所述第二补偿电容的电容极板的正对面积。
  6. 根据权利要求5所述的显示面板，其中，所述第二极板在所述显示面板平面上的正投影的边界位于所述第一极板在所述显示面板平面上的正投影的边界之内，且所述第二极板在所述显示面板平面上的正投影的边界位于第三极板在所述显示面板平面上的正投影之内，所述电容极板的正对面积是指所述第二极板的面积。
  7. 根据权利要求5或6所述的显示面板，其中，所述第一补偿电容的第二极板在第一方向上的尺寸、所述第二补偿电容的第二极板在第一方向上的尺寸、以及所述第三补偿电容的第二极板在第一方向上的尺寸相等，所述第一方向为数据信号线的延伸方向。
  8. 根据权利要求7所述的显示面板，其中，所述第一补偿电容的第二极板在第一方向上的尺寸、所述第二补偿电容的第二极板在第一方向上的尺寸、以及所述第三补偿电容的第二极板在第一方向上的尺寸为1.34微米至2微米。
  9. 根据权利要求7所述的显示面板，其中，所述第三补偿电容的第二极板在第二方向上的尺寸大于所述第一补偿电容的第二极板在第二方向上的尺寸，且所述第一补偿电容的第二极板在第二方向上的尺寸大于所述第二补偿电容的第二极板在第二方向上的尺寸，所述第二方向与所述第一方向交叉。
  10. 根据权利要求9所述的显示面板，其中，所述第三补偿电容的第二极板在第二方向上的尺寸与所述第一补偿电容的第二极板在第二方向上的尺寸之间的比值为1.01至1.21，所述第一补偿电容的第二极板在第二方向上的尺寸与所述第二补偿电容的第二极板在第二方向上的尺寸之间的比值为1.11至1.31。
  11. 根据权利要求10所述的显示面板，其中，第一补偿电容的第二极板在第二方向上的尺寸为17.28微米至25.92微米，所述第二补偿电容的第二极板在第二方向上的尺寸为15.5微米至23.26微米，所述第三补偿电容的第二极板在第二方向上的尺寸为17.84微米至26.76微米。
  12. 根据权利要求4所述的显示面板，其中，在第二方向上相邻的所述第一补偿电容的第二极板、所述第二补偿电容的第二极板和所述第三补偿电容的第二极板以预设距离间隔设置，所述第二方向与第一方向交叉，所述第一方向为数据信号线的延伸方向。
  13. 根据权利要求4所述的显示面板，其中，在第二方向上相邻的所述第一补偿电容的第一极板、所述第二补偿电容的第一极板和所述第三补偿电容的第一极板为相互连接的一体结构，所述第二方向与第一方向交叉，所述第一方向为数据信号线的延伸方向。
  14. 根据权利要求4所述的显示面板，其中，在第二方向上相邻的所述第一补偿电容的第三极板、所述第二补偿电容的第三极板和所述第三补偿电容的第三极板为相互连接的一体结构，所述第二方向与第一方向交叉，所述第一方向为数据信号线的延伸方向。
  15. 根据权利要求1所述的显示面板，其中，所述第一颜色子像素包括：绿色子像素，所述第二颜色子像素包括：红色子像素，所述第三颜色子像素包括：蓝色子像素。
  16. 一种显示装置，包括：如权利要求1至15任一项所述的显示面板。
CN202280002166.XA 2022-07-08 2022-07-08 显示面板及显示装置 Pending CN117813644A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/104673 WO2024007313A1 (zh) 2022-07-08 2022-07-08 显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN117813644A true CN117813644A (zh) 2024-04-02

Family

ID=89454596

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280002166.XA Pending CN117813644A (zh) 2022-07-08 2022-07-08 显示面板及显示装置

Country Status (3)

Country Link
US (1) US20250048859A1 (zh)
CN (1) CN117813644A (zh)
WO (1) WO2024007313A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20250027298A (ko) * 2023-08-16 2025-02-26 삼성디스플레이 주식회사 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102072216B1 (ko) * 2013-03-26 2020-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102194825B1 (ko) * 2014-06-17 2020-12-24 삼성디스플레이 주식회사 유기 발광 표시 장치
CN108039357B (zh) * 2017-11-30 2021-08-31 厦门天马微电子有限公司 一种有机发光显示面板和电子设备
CN110751922B (zh) * 2019-10-31 2022-12-06 武汉天马微电子有限公司 显示面板及显示装置
CN110930938B (zh) * 2019-12-23 2021-02-02 厦门天马微电子有限公司 一种显示面板及显示装置
CN115996612A (zh) * 2020-09-01 2023-04-21 京东方科技集团股份有限公司 显示面板以及显示装置
CN114300531A (zh) * 2021-12-31 2022-04-08 武汉天马微电子有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
US20250048859A1 (en) 2025-02-06
WO2024007313A1 (zh) 2024-01-11

Similar Documents

Publication Publication Date Title
CN115244706B (zh) 显示基板及其制备方法、显示装置
CN115000092B (zh) 显示基板及其制备方法、显示装置
US20250118255A1 (en) Display substrate and driving method therefor, and display apparatus
US11900875B2 (en) Display substrate and preparation method thereof, and display device
CN116137919A (zh) 显示基板及其制备方法、显示装置
CN117813644A (zh) 显示面板及显示装置
US20240324333A1 (en) Display Substrate and Preparation Method therefor, and Display Apparatus
CN115394201A (zh) 显示面板和显示装置
WO2023184352A1 (zh) 显示基板及显示装置
JP2024523069A (ja) 表示基板及びその製造方法、表示装置
CN116917979A (zh) 像素组、阵列基板和显示面板
US12118935B2 (en) Display substrate and display apparatus
US20240203343A1 (en) Display Substrate and Display Apparatus
US20240412688A1 (en) Display substrate and driving method therefor, and display device
EP4443476A1 (en) Display substrate, manufacturing method therefor, and display apparatus
CN222621546U (zh) 显示基板及显示装置
US12125437B2 (en) Display substrate and preparation method thereof, and display apparatus
US12223891B2 (en) Display substrate, preparation method thereof, and display apparatus
US20240397777A1 (en) Display Substrate and Manufacturing Method therefor, and Display Apparatus
US20250089485A1 (en) Display Panel and Display Apparatus
US20240365611A1 (en) Display Substrate, Preparing Method Therefor, and Display Apparatus
US20240251611A1 (en) Display Substrate, Preparing Method Therefor, and Display Apparatus
US20240381709A1 (en) Display Substrate, Preparation Method Therefor, and Display Apparatus
EP4418249A1 (en) Display substrate and manufacturing method therefor, and display device
US20250081760A1 (en) Display Substrate, Manufacturing Method Therefor, and Display Apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination