CN117637861A - 竖直变容二极管的结构以及相关方法 - Google Patents

Abstract

本公开涉及竖直变容二极管的结构以及相关方法。变容二极管的结构和形成这种结构的方法。该结构包括：第一半导体层，其包括位于衬底上的一部分；第二半导体层，其位于第一半导体层的该一部分上；第三半导体层，其位于第二半导体层上；以及掺杂区，其位于第一半导体层的该一部分中。第一半导体层的该一部分和掺杂区具有第一导电类型，第二半导体层包括具有与第一导电类型相反的第二导电类型的硅锗，并且，第三半导体层具有第二导电类型。掺杂区包含比第一半导体层的该一部分更高浓度的第一导电类型的掺杂剂。第二半导体层沿着界面邻接第一半导体层的第一部分，并且，掺杂区邻近界面定位。

Description

竖直变容二极管的结构以及相关方法

关于联邦政府资助的研究或开发的声明

本发明是在国防高级研究计划局授予的HR0011-20-3-0002的政府支持下完成的。政府对这项发明有一定的权利。

技术领域

本公开一般地涉及半导体器件和集成电路制造，更具体地涉及变容二极管的结构和形成变容二极管的结构的方法。

背景技术

变容二极管是一种通过射频技术实现的电子器件，用于支持如压控振荡器、参数放大器和倍频器等应用。变容二极管被设计为利用反向偏置结的电压依赖的电容。通过选择器件阴极中的掺杂剂浓度分布，可以将变容二极管制造为突变变容二极管或超突变变容二极管。

需要改进的变容二极管的结构和形成变容二极管的结构的方法。

发明内容

在一个实施例中，提供了一种变容二极管的结构。所述结构包括：衬底；第一半导体层，其包括位于所述衬底上的一部分；第二半导体层，其位于所述第一半导体层的所述一部分上；第三半导体层，其位于所述第二半导体层上；以及掺杂区，其位于所述第一半导体层的所述一部分中。所述第一半导体层的所述一部分和所述掺杂区具有第一导电类型，并且，所述第二半导体层包括具有与所述第一导电类型相反的第二导电类型的硅锗，并且，所述第三半导体层具有所述第二导电类型。所述掺杂区包含比所述第一半导体层的所述一部分更高浓度的所述第一导电类型的掺杂剂。所述第二半导体层沿着界面邻接所述第一半导体层的所述第一部分，并且，所述掺杂区邻近所述界面定位。

在一个实施例中，提供了一种形成变容二极管的结构的方法。所述方法包括形成第一半导体层，所述第一半导体层包括位于衬底上的一部分；形成位于所述第一半导体层的所述一部分上的第二半导体层；形成位于所述第二半导体层上的第三半导体层；以及形成位于所述第一半导体层的所述一部分中的掺杂区。所述第一半导体层的所述一部分和所述掺杂区具有第一导电类型，所述第二半导体层包括具有与所述第一导电类型相反的第二导电类型的硅锗，所述第三半导体层具有所述第二导电类型，并且，所述掺杂区包含比所述第一半导体层的所述一部分更高浓度的所述第一导电类型的掺杂剂。所述第二半导体层沿着界面邻接所述第一半导体层的所述一部分，并且，所述掺杂区邻近所述界面定位。

附图说明

并入本说明书并构成本说明书的一部分的附图示出了本发明的各种实施例，并与上面给出的本发明的一般描述和下面给出的实施例的详细描述一起用于解释本发明的实施例。

图1-9是根据本发明的实施例在处理方法的连续制造阶段处变容二极管的结构的截面图。

图10是根据本发明的替代实施例的变容二极管的结构的截面图。

图11是根据本发明的替代实施例的变容二极管的结构的截面图。

具体实施方式

参考图1，根据本发明的实施例，半导体衬底10包括半导体层12、位于半导体层12下方的电介质层14，以及位于电介质层14下方的衬底16。电介质层14具有与半导体层12的上界面以及与衬底16的下界面，并且，上界面和下界面由电介质层14的厚度分隔开。衬底16可以由半导体材料构成，例如单晶硅。电介质层14可以由作为电绝缘体的电介质材料构成，例如二氧化硅。半导体层12可以通过电介质层14与衬底16分隔开并电隔离。在一个实施例中，半导体层12可以是绝缘体上半导体衬底的器件层，电介质层14可以是绝缘体上半导体衬底的掩埋绝缘体层。

可以在半导体层12上形成硬掩模18。硬掩模18可以是双层，包括位于半导体层12上的二氧化硅层和位于二氧化硅层上的氮化硅层。硬掩模18可以通过光刻和蚀刻工艺图案化，以限定暴露半导体层12的表面区域的开口。

可以形成贯穿半导体层12和电介质层14到达衬底16的沟槽20。沟槽20可以通过依赖于作为蚀刻掩模的硬掩模18的蚀刻工艺形成在硬掩模中的开口的位置处。沟槽20的底部可以与衬底16同延(coextensive)。

掺杂区22形成在衬底16中，与沟槽20的底部相邻。掺杂区22定位在电介质层14下方的一高度上。在一个实施例中，掺杂区22可以在沟槽20的底部处与衬底16同延(即，共享边界)。掺杂区22例如可以通过到衬底16中的离子注入引入掺杂剂来形成。硬掩模18可以用作注入掩模，该注入掩模限定暴露用于离子注入并且自对准注入的选定区域。硬掩模18中的开口决定了与沟槽20的底部相邻的掺杂区22的位置和水平尺寸。硬掩模18具有足以阻挡离子在掩蔽区域中的注入的厚度和停止能力。可以选择注入条件(例如，离子种类、剂量、动能)来调整掺杂区22的电学和物理特性。在一个实施例中，掺杂区22可以掺杂有一定浓度的n型掺杂剂(例如，砷)以提供n型导电性。沟槽20的底部可以在注入期间被由例如二氧化硅组成的衬垫(pad)层临时覆盖，并且可以在注入之后执行驱入退火。

参考图2，其中相同的参考标号指代图1中的相同特征，并且在随后的制造阶段，半导体层24形成在沟槽20内部、沟槽20底部的衬底16上且在掺杂区22上方。电介质层14定位在衬底16上，与半导体层24相邻，并且可以围绕半导体层24。半导体层24的一部分在电介质层14上方沿竖直方向延伸。半导体层24可以通过非选择性外延生长工艺形成，并且可以通过化学机械抛光来平面化。半导体层24可以由单晶半导体材料(例如，单晶硅)构成。位于沟槽20的底部处的衬底16的单晶半导体材料的晶体结构用作半导体层24的外延生长的晶体模板。半导体层24可以在外延生长期间掺杂一定浓度的掺杂剂，例如n型掺杂剂(例如，砷)，以提供n型导电性。可以在形成半导体层24之后去除硬掩模18。

参考图3，其中相同的参考标号指代图2中的相同特征，并且在随后的制造阶段，可以形成包括定位在半导体层24上的部分的硬掩模25。硬掩模25可以是双层，包括位于半导体层24上的二氧化硅层和位于二氧化硅层上的氮化硅层。硬掩模25可以通过光刻和蚀刻工艺图案化，以限定定位在半导体层24上的部分。

半导体层24被图案化以形成沟槽，所述沟槽限定了部分26、部分28以及连接部分26、28的减薄部分30。半导体层24可以通过依赖于作为蚀刻掩模的硬掩模25的蚀刻工艺而被图案化。在蚀刻工艺期间，硬掩模25覆盖并保护部分26、28，并且蚀刻工艺被控制，以不完全穿透半导体层24。部分30在部分26、28和衬底16之间沿竖直方向定位，并且部分26、28在竖直方向上从部分30突出。在一个实施例中，半导体层24的部分26、28可以定位在电介质层14上方的一高度上，并且减薄部分30可以具有与电介质层14相同的高度。部分30可以具有厚度T，部分26、28可以具有大于厚度T的高度H，并且高度H和厚度T之和可以等于半导体层24的原始厚度。

参考图4，其中相同的参考标号指代图3中的相同特征，并且在随后的制造阶段，去除硬掩模25，并通过用电介质材料填充半导体层24的部分26、28周围和之间的空间来形成浅沟槽隔离区32。具体地，浅沟槽隔离区32中的一个定位在部分26和部分28之间。在一个实施例中，电介质材料可以是沉积并通过化学机械抛光平面化的二氧化硅。

参考图5，其中相同的参考标号指代图4中的相同特征，并且在随后的制造阶段，掺杂区34可以形成在半导体层24的部分28和部分28下方的部分30的部分中。掺杂区34和掺杂区22有助于到达半导体层24的部分26的贯通连接。在一个实施例中，掺杂区34可以在半导体层24的部分28的整个高度和部分28下方的半导体层24的部分30的厚度上方延伸。在一个实施例中，掺杂区34可以邻接或毗邻掺杂区22。掺杂区22在衬底16中从半导体层24的部分26横向延伸到半导体层24的部分28，使得掺杂区34耦合到半导体层24的部分26。

掺杂区34可以被掺杂为具有与掺杂区22相同的导电类型，以及与半导体层24的部分26相同的导电类型。在一个实施例中，掺杂区34可以包含一定浓度的n型掺杂剂(例如，砷)以提供n型导电性。掺杂区22和掺杂区34可以均包含比半导体层24的部分26更高的掺杂剂浓度。

掺杂区34例如可以通过到半导体层24的部分28中的离子注入引入掺杂剂来形成。可以形成图案化的注入掩模，该注入掩模暴露半导体层24的部分28以用于离子注入。注入掩模可以包括有机光致抗蚀剂层，该层被施加并图案化以形成与半导体层24的部分28对准的开口。注入掩模具有足以阻挡离子在掩蔽区域中的注入的厚度和停止能力。可以选择注入条件(例如，离子种类、剂量、动能)以调节掺杂区34的电学和物理特性。

参考图6，其中相同的参考标号指代图5中的相同特征，并且在随后的制造阶段，形成电介质层36、38并通过光刻和蚀刻工艺对其进行图案化，以限定暴露半导体层24的部分26的开口。在一个实施例中，电介质层36可以由氮化硅构成，而电介质层38可以由二氧化硅构成。

形成半导体层40，该半导体层40包括位于电介质层36、38中的开口内部和半导体层24的部分26上的一部分。半导体层40定位在电介质层14上方的一高度上。具有顶表面41的半导体层40可以沿着界面43邻接或毗邻半导体层24的部分26。

半导体层24的部分26上的半导体层40可以包含外延生长的单晶半导体材料。在这方面，半导体层40可以通过从由电介质层36、38中的开口而暴露的半导体层24的部分26的表面外延生长半导体材料来形成。在一个实施例中，半导体层40的半导体材料可以由硅锗构成。在一个实施例中，半导体层40的半导体材料可以由包含硅和锗的硅锗构成，其中硅含量在95原子％至50原子％的范围内，锗含量在5原子％至50原子％的范围内。在一个实施例中，半导体层40的锗含量可以是渐变的，例如在竖直方向上渐变，这可以在外延生长期间通过改变反应物混合物来实现。在一个实施例中，半导体层40可以在外延生长期间被原位掺杂有一定浓度的掺杂剂，诸如提供p型导电性的p型掺杂剂(例如，硼)。在一个实施例中，半导体层40可以被均匀地掺杂有p型掺杂剂。

掺杂区42可以形成在半导体层24的部分26的上部中且在半导体层40的下方。掺杂区42定位在电介质层14上方的一高度上。在一个实施例中，掺杂区42可以掺杂(即，轻掺杂)有一定浓度的n型掺杂剂(例如，砷)以提供n型导电性。掺杂区42例如可以通过到半导体层24的部分26中的离子注入引入掺杂剂来形成。可以形成图案化的注入掩模，该图案化的注入掩模暴露半导体层24的部分26上方的半导体层40以用于离子注入。注入掩模可以包括有机光致抗蚀剂层，该层被施加并图案化以形成与半导体层24的部分26对准的开口。注入掩模具有足以阻挡离子在掩蔽区域中的注入的厚度和停止能力。可以选择注入条件(例如，离子种类、剂量、动能)以调节掺杂区42的电学和物理特性。电介质层36、38在掺杂区42的形成期间遮蔽半导体层24的部分28。

掺杂区42可以被掺杂为具有与半导体层40相反的导电类型。在一个实施例中，掺杂区42可以与界面43同延，在该界面43处，半导体层40邻接半导体层24的部分26。掺杂区42具有与半导体层24的部分26在掺杂区42和掺杂区22之间的部分相同的导电类型。掺杂区42包含比半导体层24的部分26在掺杂区42和掺杂区22之间的部分更高的掺杂剂浓度。掺杂区42在半导体层24的部分26中提供局部增加的掺杂剂浓度，该掺杂剂浓度被定位为邻近部分26和半导体层40之间的界面43，这导致部分26中的不均匀的竖直掺杂剂分布。

参考图7，其中相同的参考标号指代图6中的相同特征，并且在随后的制造阶段，在半导体层40的顶表面41上形成半导体层44。半导体层44定位在电介质层14上方的一高度上。半导体层40在竖直方向上定位在半导体层44和半导体层24的部分26之间。在一个实施例中，半导体层44可以邻接半导体层40。在一个实施例中，半导体层44可以沿着顶表面41处的界面直接接触半导体层40。半导体层44可以具有与半导体层40不同的组成。在一个实施例中，半导体层44可以包括半导体材料，例如硅或硅锗，该半导体材料被掺杂以具有与半导体层40相同的导电类型。在一个实施例中，半导体层44可以包括硅锗，该硅锗包含的锗浓度小于半导体层40中的锗浓度。在一个实施例中，半导体层44可以包括锗浓度小于或等于20原子％的硅锗。在一个实施例中，半导体层44可以掺杂(例如，重掺杂)有一定浓度的掺杂剂，例如提供p型导电性的p型掺杂剂(例如，硼)。在一个实施例中，半导体层44可以具有比半导体层40更高的掺杂剂浓度。

参考图8，其中相同的参考标号指代图7中的相同特征，并且在随后的制造阶段，使用硬掩模，通过光刻和蚀刻工艺对半导体层40和半导体层44进行图案化，以提供变容二极管的器件隔离。半导体层40在竖直方向上定位在半导体层44和半导体层24的部分26之间。掺杂区42邻近与半导体层40的界面43定位在部分26中。

参考图9，其中相同的参考标号指代图8中的相同特征，并且在随后的制造阶段，沉积并平面化电介质层46，并且在电介质层46中形成接触48、50。电介质层46由作为电绝缘体的电介质材料构成，例如二氧化硅。接触48、50由金属构成，例如钨，并且可以形成在电介质层46中图案化的开口中。接触48物理地和电气地耦合到半导体层44，并且接触50物理地和电气地耦合到半导体层24的部分28。半导体层24的部分28中的掺杂区34和衬底16中的掺杂区22将接触50物理地和电气地耦合到半导体层24的部分26。电介质层36、38可以从半导体层44的部分28上被去除，并且硅化物层(未示出)可以形成在半导体层44和半导体层24的部分28上方。

器件结构可以以竖直变容二极管为特征，该竖直变容二极管包括半导体层24的部分26作为阴极，其形成在衬底16上。半导体层24的部分28中的掺杂区34提供阴极贯通连接(reach-through connection)，该阴极贯通连接延伸穿过电介质层14到达与阴极耦合的衬底16中的掺杂区22。竖直变容二极管包括由在电介质层14上方的一高度上布置的半导体层40和半导体层44限定的阳极。在阴极中包括的掺杂区42对半导体层24的部分26内的掺杂剂浓度分布提供扰动。具体地，竖直变容二极管可以以超突变变容二极管为特征，这是因为掺杂区42邻接相反掺杂的半导体层44并与之限定p-n结。竖直超突变变容二极管可以表现出增强的电容调谐比和高质量因数。

在一个替代实施例中，部分26可以定位在部分28和半导体层24的另一部分之间，以提供竖直变容二极管的对称结构。半导体层24的部分26可以在横向方向上对称地定位在半导体层24的部分28和半导体层24的该附加部分之间。半导体层24的该附加部分可以包括类似于掺杂区34的掺杂区，该掺杂区提供延伸穿过电介质层14到达衬底16中的掺杂区22的另一阴极贯通连接。

变容二极管的形成可以整合到在半导体衬底10上形成竖直异质结双极晶体管的硅锗BiCMOS工艺流程中。例如，半导体层40的半导体材料可用于形成竖直异质结双极晶体管的本征基极，并且，半导体层44的半导体材料可用于形成竖直异结双极晶体管的非本征基极。

参考图10，根据替代实施例，可以在衬底16中形成改性区54。改性区54可以具有比邻近改性区54的衬底16的未改性部分更高的电阻率。在一个实施例中，改性区54可以包括通过到衬底16中的注入而引入的氩和硼，这可以在工艺流程的早期进行。在一个实施例中，改性区54可以在多个侧面上围绕掺杂区22，并且可以完全分隔掺杂区22与邻近改性区54的衬底16的未改性部分。改性区54可以有效地减小变容二极管的电容以进一步提高电容调谐比，并且还可以有效地提高击穿电压。

参考图11，根据替代实施例，浅沟槽隔离区32可以相对于半导体层24的部分26、28凹陷，使得部分26、28a在浅沟槽隔离区32上方延伸，并且使得部分26的上部和部分28的上部的拐角暴露。当形成半导体层40时，半导体层40可以包裹(wrap about)半导体层24的部分26的上部的暴露拐角。结果，半导体层40在每个暴露拐角的侧壁处邻近掺杂区42，并且邻近与界面43同延的半导体层24的部分26的顶表面处的掺杂区42定位。半导体层40和半导体层24的部分26之间的界面43定位在浅沟槽隔离区32上方，并且，掺杂区42可以至少部分地定位在浅沟槽隔离区32上方。

上述方法用于集成电路芯片的制造。由此产生的集成电路芯片可以由制造商以原始晶片形式(例如，作为具有多个未封装芯片的单个晶片)、作为裸管芯或以封装形式进行分发。芯片可以与其他芯片、分立电路元件和/或其他信号处理器件集成，作为中间产品或最终产品的一部分。最终产品可以是任何包括集成电路芯片的产品，例如具有中央处理器的计算机产品或智能手机。

本文中对由诸如“大约”、“约”、“基本上”的近似语言修饰的术语的引用不限于所规定的精确值。近似语言可对应于用于测量该值的仪器的精度，并且，除非依赖于仪器精度，否则可以指示所述(一个或多个)值的+/-10％的范围。

本文中对诸如“竖直”、“水平”等的术语的引用是通过示例而非限制来建立参考系的。如本文所用，术语“水平”被定义为与半导体衬底的常规平面平行的平面，而不管其实际的三维空间取向如何。术语“竖直”和“法向”是指参考系中与刚刚定义的水平方向垂直的方向。术语“横向”是指参考系中水平平面内的方向。

“连接”或“耦合”到另一特征或与另一特征“连接”或“耦合”的特征可以直接连接或耦合到其他特征或与其他特征连接或耦合，或者可以存在一个或多个中间特征。如果不存在中间特征，则一特征可以“直接连接”或“直接耦合”到另一特征或与另一特征“直接连接”或“直接耦合”。如果存在至少一个中间特征，则一特征可以“间接连接”或“间接耦合”到另一特征或与另一特征“间接连接”或“间接耦合”。在另一特征“上”或“接触”另一特征的特征可以直接在其他特征上或与其他特征直接接触，或者可以存在一个或多个中间特征。如果不存在中间特征，则一特征可以“直接在”另一特征“上”或与另一特征“直接接触”。如果存在至少一个中间特征，则一特征可以“间接在”另一特征“上”或与另一特征“间接接触”。如果一特征在另一特征上方延伸并且覆盖另一特征的一部分，则不同的特征“重叠”。

本发明的各种实施例的描述是为了说明的目的而给出的，但并非旨在是穷举的或限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域的普通技术人员来说将是显而易见的。本文使用的术语是为了最好地解释实施例的原理、实际应用或相对于市场上发现的技术的技术改进，或者使本领域的其他普通技术人员能够理解本文所公开的实施例。

Claims (20)

1.一种变容二极管的结构，所述结构包括：

衬底；

第一半导体层，其包括位于所述衬底上的第一部分，所述第一半导体层的所述第一部分具有第一导电类型；

第二半导体层，其位于所述第一半导体层的所述第一部分上，所述第二半导体层包括具有与所述第一导电类型相反的第二导电类型的硅锗，并且，所述第二半导体层沿着界面邻接所述第一半导体层的所述第一部分；

第三半导体层，其位于所述第二半导体层上，所述第三半导体层具有所述第二导电类型；以及

第一掺杂区，其位于所述第一半导体层的所述第一部分中且邻近所述界面，所述第一掺杂区具有所述第一导电类型，并且，所述第一掺杂区包含比所述第一半导体层的所述第一部分更高浓度的所述第一导电类型的掺杂剂。

2.根据权利要求1所述的结构，其中，所述第二半导体层具有顶表面，并且，所述第三半导体层定位在所述第二半导体层的所述顶表面上。

3.根据权利要求1所述的结构，其中，所述第三半导体层邻接所述第二半导体层。

4.根据权利要求1所述的结构，其中，所述第二半导体层在竖直方向上定位在所述第三半导体层和所述第一半导体层的所述第一部分之间。

5.根据权利要求1所述的结构，其中，所述第三半导体层具有与所述第二半导体层不同的组成。

6.根据权利要求1所述的结构，其中，所述第三半导体层具有比所述第二半导体层更高浓度的所述第二导电类型的掺杂剂。

7.根据权利要求1所述的结构，其中，所述第三半导体层包括具有比所述第二半导体层更低的锗浓度的硅锗。

8.根据权利要求1所述的结构，其中，所述第一半导体层包括位于所述衬底上的第二部分，所述第二部分具有高度，并且所述结构还包括：

第二掺杂区，其位于所述第一半导体层中，所述第二掺杂区在竖直方向上在所述第一半导体层的所述第二部分的所述高度上方延伸，并且，所述第二掺杂区具有所述第一导电类型。

9.根据权利要求8所述的结构，还包括：

第三掺杂区，其位于所述衬底中，所述第三掺杂区具有所述第一导电类型，并且，所述第三掺杂区在所述衬底中从所述第一半导体层的所述第一部分横向延伸到所述第一半导体层的所述第二部分。

10.根据权利要求9所述的结构，其中，所述第二掺杂区邻接所述第三掺杂区。

11.根据权利要求10所述的结构，其中，所述第二掺杂区和所述第三掺杂区均具有比所述第一半导体层的所述第一部分更高浓度的所述第一导电类型的所述掺杂剂。

12.根据权利要求9所述的结构，还包括：

电介质层，其邻近所述第一半导体层定位在所述衬底上，所述电介质层具有与所述衬底的界面，

其中，所述第三掺杂区定位在所述电介质层下方的高度上。

13.根据权利要求9所述的结构，还包括：

改性区，其位于所述第三掺杂区下方的所述衬底中，所述改性区具有比邻近所述改性区的所述衬底的未改性部分更高的电阻率。

14.根据权利要求8所述的结构，还包括：

浅沟槽隔离区，其定位在所述第一半导体层的所述第一部分和所述第一半导体层的所述第二部分之间。

15.根据权利要求14所述的结构，其中，所述第一半导体层的所述第一部分和所述第一半导体层的所述第二部分在所述浅沟槽隔离区上方延伸，并且，所述界面定位在所述浅沟槽隔离区上方。

16.根据权利要求1所述的结构，还包括：

电介质层，其邻近所述第一半导体层定位在所述衬底上，所述电介质层具有与所述衬底的界面。

17.根据权利要求16所述的结构，其中，所述第一掺杂区和所述第二半导体层定位在所述电介质层上方的高度上。

18.根据权利要求17所述的结构，其中，所述第三半导体层定位在所述电介质层上方的高度上。

19.根据权利要求1所述的结构，其中，所述第一掺杂区与所述界面同延。

20.一种形成变容二极管的结构的方法，所述方法包括：

形成第一半导体层，所述第一半导体层包括位于衬底上的一部分，其中，所述第一半导体层的所述一部分具有第一导电类型；

形成位于所述第一半导体层的所述一部分上的第二半导体层，其中，所述第二半导体层层包括具有与所述第一导电类型相反的第二导电类型的硅锗，并且，所述第二半导体层沿着界面邻接所述第一半导体层的所述一部分；

形成位于所述第二半导体层上的第三半导体层，其中，所述第三半导体层具有所述第二导电类型；以及

形成位于所述第一半导体层的所述一部分中的掺杂区，其中，所述掺杂区具有所述第一导电类型，所述掺杂区包含比所述第一半导体层的所述一部分更高浓度的所述第一导电类型的掺杂剂，并且，所述掺杂区邻近所述界面定位。