CN117517934B - 一种芯片辅助测试系统及测试方法 - Google Patents
一种芯片辅助测试系统及测试方法 Download PDFInfo
- Publication number
- CN117517934B CN117517934B CN202410010477.1A CN202410010477A CN117517934B CN 117517934 B CN117517934 B CN 117517934B CN 202410010477 A CN202410010477 A CN 202410010477A CN 117517934 B CN117517934 B CN 117517934B
- Authority
- CN
- China
- Prior art keywords
- chip
- test
- change
- components
- trend
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 152
- 238000010998 test method Methods 0.000 title claims abstract description 8
- 230000002159 abnormal effect Effects 0.000 claims abstract description 43
- 230000003993 interaction Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 16
- 230000000694 effects Effects 0.000 abstract description 4
- 230000033228 biological regulation Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 238000013524 data verification Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003828 downregulation Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003827 upregulation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明公开了一种芯片辅助测试系统及测试方法,本发明涉及芯片测试技术领域,解决了未对芯片内部组件进行测试分析,导致其测试过程中并不全面的问题,本发明通过初步对芯片的引脚进行测试,识别其引脚的电阻是否达标,再基于识别结果,确定正常芯片;随后对正常芯片的响应情况进行分析,以此来确定其内部组件是否达标,再针对于不达标的组件,判定其组件之间是否存在相互影响的情况,还是组件本身确实异常,来确定其芯片的具体异常信号,以此提升本芯片在测试过程中的全面性,提升其测试效果,保障测试过程中的全面性。
Description
技术领域
本发明涉及芯片测试技术领域,具体为一种芯片辅助测试系统及测试方法。
背景技术
芯片,也被称为集成电路或微电路,是一种微型的电子器件,常用于计算机或其他电子设备的一部分。它是半导体元件产品的统称,并且是电子设备的心脏和大脑,能够实现电的控制。
公开号为CN116136567A的申请公开了一种芯片测试辅助设备,该辅助设备应用于芯片测试系统,该芯片测试系统还包括ESD机台,ESD机台包括承载待测试芯片的latch up测试板,辅助设备包括微处理器、脉冲电平产生电路、电源输入接口、采样电路和运放电路;微处理器在检测到ESD机台的触发信号后,控制脉冲电平产生电路向待测试芯片的引脚释放脉冲电平;获取采样电路采集的待测试芯片引脚上的电流并经运放电路传输的电流数据;对电流数据和脉冲电平产生电路释放的脉冲电平的电流进行对比分析,以完成测试。
针对于芯片的具体测试时,一般向芯片内部发送对应的测试电流,基于测试电流在不同环境以及不同应用场景下的变化,来确定芯片的质量,但由于内部组件的不同响应程度,其芯片也能完成对应的数据校验过程,但存在缓慢或快速的两种情况,其主要是因为内部不同组件在对应测试电压状态下所产生的电流变化趋势存在变化,导致其芯片的反应时效并不及时,故在测试过程中,需要针对于芯片内部组件的测试数据,来评定其芯片的性能。
发明内容
针对现有技术的不足,本发明提供了一种芯片辅助测试系统及测试方法,解决了未对芯片内部组件进行测试分析,导致其测试过程中并不全面的问题。
为实现以上目的,本发明通过以下技术方案予以实现:一种芯片辅助测试系统,包括:
引脚测试端,采用IC集成电路对芯片的引脚电阻进行测试,并确定其每个芯片不同引脚的电阻值,判定其芯片内部引脚是否测试正常并确定正常芯片;
芯片响应测试端,对正常芯片进行电压变化响应测试处理,对测试电压进行均势调整,再确认其电流的输出曲线,确认电流输出曲线与电压均势曲线相同时段的走向参数是否一致,若一致,则执行温度变化测试端,若不一致,执行组件测试分析端,包括:
将测试电压进行逐步提升或逐步下降处理,确认一组改变周期T,并基于此改变周期T的时间走向,生成电压变化曲线,其中T为预设值;
确认此改变周期T内此芯片所产生的电流参数,并基于时间走向,生成电流变化曲线;
根据所生成的电压变化曲线,确认内部的变化趋势点,其变化趋势点前后两端线段的走向趋势不一致,按照时间走向,确认相邻变化趋势点之间的时间区间,并确认此时间区间内部曲线的走向趋势值,其走向趋势值为本时间区间内部线段的斜率;
基于所确认的时间区间,从电流变化曲线内确认相同时间段的曲线线段,并确定所选曲线线段两个端点的具体参数,将前一端点的电流参数标记为D1,将后一端点的电流参数标记为D2,采用走向趋势值=(D2-D1)÷时间差,其时间差为对应时间区间的总差值,判定此走向趋势值与对应时间区间内已确认的走势趋势值是否一致,若全部一致,则执行温度变化测试端,若不一致,则执行组件测试分析端;
组件测试分析端,采用芯片响应测试端相同的测试方式,确定芯片内部的不达标组件,当芯片内不达标组件只有一组时,则直接生成芯片组件异常信号,具体方式为:
确定芯片内不同组件位于此改变周期T内所产生的电流变化曲线,通过分析其电流变化曲线与芯片整体的电压变化曲线进行走向趋势分析,判定其相同时间段内其曲线线段的走向趋势是否一致,若一致,则将此组件标记为达标组件,若不一致,则将此组件标记为不达标组件;
所述不达标组件≥2组时,启动异标组件分析端,对本芯片内不达标组件所产生的电压曲线进行确认,并基于两个不达标组件的两个电压曲线的变化情况,来确定是否存在相互影响的情况,并生成组件相互干扰信号或芯片组件异常信号;包括:
基于本芯片在改变周期T内所产生的电压变化曲线标定为标准曲线;
将两个不达标组件或多个不达标组件在本改变周期T内所产生的电压变化曲线标定为次变化曲线;
基于标准曲线内不同时间段的走向趋势值,确认次变化曲线内对应时间段的走向趋势值是否相同,若相同,则不处理,若不相同,则将走向趋势值不同的曲线线段标定为异常线段;
确认异常线段之间的异常时间区间,再将不同不达标组件所产生的异常时间区间进行两两比对,确认重合时段:
若重合时段位于两个不同异常时间区间的占比均超过Y1时,则直接通过信号端生成组件相互干扰信号,并进行展示,其中Y1为预设值;
若重合时段位于两个不同异常时间区间的占比未超过Y1时,则直接通过信号端生成芯片组件异常信号,并直接展示。
优选的,所述温度变化测试端,对芯片采用标准电压进行测试,并实时改变测试环境的温度,确认其正常芯片所输出的电流参数,并判定其所输出的电流参数是否属于预设的电流标准区间;包括:
限定一组测试周期,其测试周期为预设周期,确认本测试周期所输出的电流参数,便标记为DLt,其中t代表本测试周期内的不同时间点;
确认所产生的所有电流参数DLt是否均属于此电流标准区间,若均属于,则通过信号端生成标准信号,若存在一组电流参数不属于此电流标准区间,则通过信号端生成次佳信号。
优选的,一种芯片辅助测试方法,包括:
采用IC集成电路对芯片的引脚电阻进行测试,确定其芯片不同引脚的电阻值是否达标,从而锁定正常芯片或故障芯片;
对正常芯片进行电压变化响应测试处理,对测试电压进行均势调整,再确认其电流的输出曲线,确认电流输出曲线与电压均势曲线相同时段的走向参数是否一致,从而锁定后续执行端;
针对于走向参数不一致的情况,采用电压变化响应测试处理相同的方式,来确定本芯片内不达标组件,若不达标组件超过2组时,则基于两个不达标组件的两个电压曲线的变化情况,来确定是否存在相互影响的情况,并基于确定结果生成组件相互干扰信号或芯片组件异常信号;
针对于走向参数一致的情况,对芯片采用标准电压进行测试,并实时改变测试环境的温度,确认其正常芯片所输出的电流参数,以此来确定其芯片的性能状态并生成标准信号或次佳信号,供外部测试人员查验。
本发明提供了一种芯片辅助测试系统及测试方法。与现有技术相比具备以下有益效果:
本发明通过初步对芯片的引脚进行测试,识别其引脚的电阻是否达标,再基于识别结果,确定正常芯片;
随后对正常芯片的响应情况进行分析,以此来确定其内部组件是否达标,再针对于不达标的组件,判定其组件之间是否存在相互影响的情况,还是组件本身确实异常,来确定其芯片的具体异常信号,以此提升本芯片在测试过程中的全面性,提升其测试效果,保障测试过程中的全面性;
针对于未存在不达标组件的芯片,对其进行温度测试处理,判定其芯片在不同温度状态下的电流反应,并产生对应的电流数值,基于此类数值,来识别此芯片的具体性能,以此来提升其整个芯片的整体测试效果,保障测试过程的全面性。
附图说明
图1为本发明原理框架示意图;
图2为本发明芯片测试的具体流程示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一
请参阅图1,本申请提供了一种芯片辅助测试系统,包括引脚测试端、芯片响应测试端、组件测试分析端、异标组件分析端、温度变化测试端以及信号端;
其中引脚测试端分别与芯片响应测试端以及信号端输入节点电性连接,且芯片响应测试端分别与组件测试分析端以及温度变化测试端输入节点电性连接,且组件测试分析端与异标组件分析端输入节点电性连接,其中温度变化测试端以及异标组件分析端均与信号端输入节点电性连接;
所述引脚测试端,采用IC集成电路对芯片的引脚电阻进行测试,并确定其每个芯片不同引脚的电阻值,基于此电阻值,判定其芯片内部引脚是否测试正常并确定正常芯片,具体的,所采用的测试设备一般为万用表,且万用表的内部电压不得大于6V,量程最好用R×100或R×1k挡;
确定其内部引脚测试是否正常的子步骤包括:
确认此芯片对应组件内部引脚的引脚电阻,并将其标记为Ri,其中i代表不同的组件,确定Ri是否属于预设的阻值区间,若均属于,代表此芯片测试正常,属于正常芯片,并执行芯片响应测试端对此正常芯片进行响应测试处理,若存在一组阻值不属于阻值区间,属于异常芯片,则通过信号端生成芯片异常信号,其阻值区间为预设区间。
其中芯片响应测试端,对正常芯片进行电压变化响应测试处理,对测试电压进行均势调整,再确认其电流的输出曲线,确认电流输出曲线与电压均势曲线相同时段的走向参数是否一致,若一致,则执行温度变化测试端,若不一致,执行组件测试分析端,具体的,为了确保其芯片内部组件之间数值是否达标,对电压的数值进行向上调节或向下调节,其调节数值不会超过此芯片的负载标准电压,在进行调节过程中,需确认其调节方式,当正常芯片的内部电压逐步上升时,所产生的对应电流应该也是逐步上升的,其趋势应该是一致的;
其中进行确认的子步骤包括:
将测试电压进行逐步提升或逐步下降处理,确认一组改变周期T,并基于此改变周期T的时间走向,生成电压变化曲线,其中T为预设值,其具体取值由操作人员根据经验拟定;
确认此改变周期T内此芯片所产生的电流参数,并基于时间走向,生成电流变化曲线;
根据所生成的电压变化曲线,确认内部的变化趋势点,其变化趋势点前后两端线段的走向趋势(也就是线段斜率)不一致,具体的,所谓变化趋势点,就是此曲线内存在变化的点位,当电压平稳均势爬升时,那么其变化的趋势就不会发生变化,若电压平稳均势出现变化时,那么便就会出现对应的变化趋势点,前端线段的斜率为3,后端线段的斜率为4,那么两个线段之间的点位就是变化趋势点,按照时间走向,确认相邻变化趋势点之间的时间区间,并确认此时间区间内部曲线的走向趋势值;
基于所确认的时间区间,从电流变化曲线内确认相同时间段的曲线线段,并确定所选曲线线段两个端点的具体参数,将前一端点的电流参数标记为D1,将后一端点的电流参数标记为D2,采用走向趋势值=(D2-D1)÷时间差,具体的,电压变化曲线内走向趋势值的确定方式也相同,其时间差为对应时间区间的总差值,判定此走向趋势值与对应时间区间内已确认的走势趋势值是否一致,若全部一致,则执行温度变化测试端,若不一致,则执行组件测试分析端;
具体的,当电压存在变化时,其内部电流也会产生相应变化,若在测试过程中,其电流的变化趋势与电压的变化趋势不一致时,代表此芯片内部组件可能所能承受的最大电压值发生了改变,其组件在测试过程中,属于不达标情况,故需要对芯片内存在异常的组件进行确认,以此便于后期对此类组件进行更换。
其中组件测试分析端,采用芯片响应测试端相同的测试方式,确定芯片内不同组件位于此改变周期T内所产生的电流变化曲线,通过分析其电流变化曲线与芯片整体的电压变化曲线进行走向趋势分析,判定其相同时间段内其曲线线段的走向趋势是否一致,若一致,则将此组件标记为达标组件,若不一致,则将此组件标记为不达标组件;
具体的,其电压在进行正常变化时,其组件所产生的对应电流也会相应改变,其电流改变时,根据其电流的改变趋势,来确定其相同时间段内的趋势变化,若芯片内对应组件正常,其组件包括二极管、内置电阻等微型组件,所产生的趋势变化则会一致,若芯片内对应组件不正常或内部电压不达标,所产生的电流变化趋势则不一致,采用相同的方式,便可直接确定其不达标组件;
当芯片内不达标组件≥2组时,启动异标组件分析端,对本芯片内不达标组件在本改变周期T内所产生的电压曲线进行确认,并基于两个不达标组件的两个电压曲线的变化情况,来确定是否存在相互影响的情况,若存在,则通过信号端生成组件相互干扰信号,并进行展示,若不存在,则生成芯片组件异常信号,并进行展示,具体的,芯片内组件之间若因安装的不标准或焊接存在问题,便会导致组件之间存在信号相互干扰的情况,其信号在相互干扰过程中,便会形成两个不达标组件之间存在电压同时波动的情况,为了确认其电压之间是否存在同时波动的情况,来确认是否存在相互影响;
当芯片内不达标组件只有一组时,则直接生成芯片组件异常信号;
其中,确定是否存在相互影响的子步骤包括:
基于本芯片在改变周期T内所产生的电压变化曲线标定为标准曲线;
将两个不达标组件或多个不达标组件在本改变周期T内所产生的电压变化曲线标定为次变化曲线;
基于标准曲线内不同时间段的走向趋势值,确认次变化曲线内对应时间段的走向趋势值是否相同,若相同,则不处理,若不相同,则将走向趋势值不同的曲线线段标定为异常线段,具体的,其走向趋势值与上述分析过程的确定方式相同,首先确定其变化趋势点,再基于所确认的变化趋势点,确定时间区间以及走向趋势值,再根据时间区间,确认相同时间段的曲线线段,便可确定其走向趋势值是否一致;
确认异常线段之间的异常时间区间,再将不同不达标组件所产生的异常时间区间进行两两比对,确认重合时段:
若重合时段位于两个不同异常时间区间的占比均超过Y1时,则直接通过信号端生成组件相互干扰信号,并进行展示;其中Y1为预设值,其具体取值由操作人员根据经验拟定,一般取值90%,假定两个不同的不达标组件所产生的异常时间区间分别为2-7,1-6,那么所产生的重合时段就是2-6,那么位于第一组异常时间区间的占比值为83%=5÷6,其位于第二组异常时间区间的占比值也为83%,那么则不满足判定条件;
若重合时段位于两个不同异常时间区间的占比未超过Y1时,则直接通过信号端生成芯片组件异常信号,并直接展示。
实施例二
本实施例在具体实施过程中,相比于实施例一,其主要区别在于,本实施例主要针对于芯片响应测试一致的芯片进行温度测试处理,来判定此正常芯片是否温度测试达标,由温度变化测试端执行测试操作;
其中温度变化测试端,对芯片采用标准电压进行测试,并实时改变测试环境的温度,确认其正常芯片所输出的电流参数,并判定其所输出的电流参数是否属于预设的电流标准区间;
其中,进行判定的子步骤为:
限定一组测试周期,其测试周期为预设周期,其具体取值由操作人员根据经验拟定,确认本测试周期所输出的电流参数,便标记为DLt,其中t代表本测试周期内的不同时间点;
确认所产生的所有电流参数DLt是否均属于此电流标准区间,若均属于,则通过信号端生成标准信号,代表此芯片为标准芯片,无任何问题,若存在一组电流参数不属于此电流标准区间,则通过信号端生成次佳信号,代表此芯片不能作用于复杂的温度使用场景中,但可以使用于正常的工作场景中,其质量略次于标准芯片;
温度极限变化时,其芯片内部的阻值也会发生相应变化,便会导致其对应的电流发生变化,当电流发生变化且不达标时,那么其芯片的性能就需要进行质疑,其芯片的整体运行性能便不达标,且芯片的阻值变化过大时,那么便会导致后期在进行正常使用时,其效果变差,故需要对芯片进行温度测试处理,来确保其芯片在极限温度状态下,其性能不会受到多大影响以及变化。
实施例三
一种芯片辅助测试方法,包括;
采用IC集成电路对芯片的引脚电阻进行测试,确定其芯片不同引脚的电阻值是否达标,从而锁定正常芯片或故障芯片;
对正常芯片进行电压变化响应测试处理,对测试电压进行均势调整,再确认其电流的输出曲线,确认电流输出曲线与电压均势曲线相同时段的走向参数是否一致,从而锁定后续执行端;
针对于走向参数不一致的情况,采用电压变化响应测试处理相同的方式,来确定本芯片内不达标组件,若不达标组件超过2组时,则基于两个不达标组件的两个电压曲线的变化情况,来确定是否存在相互影响的情况,并基于确定结果生成组件相互干扰信号或芯片组件异常信号;
针对于走向参数一致的情况,对芯片采用标准电压进行测试,并实时改变测试环境的温度,确认其正常芯片所输出的电流参数,以此来确定其芯片的性能状态并生成标准信号或次佳信号,供外部测试人员查验。
实施例四
本实施例在具体实施过程中,包含上述三组实施例的全部实施过程。
上述公式中的部分数据均是去其纲量进行数值计算,同时本说明书中未作详细描述的内容均属于本领域技术人员公知的现有技术。
以上实施例仅用以说明本发明的技术方法而非限制,尽管参照较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方法进行修改或等同替换,而不脱离本发明技术方法的精神和范围。
Claims (8)
1.一种芯片辅助测试系统,其特征在于,包括:
引脚测试端,采用IC集成电路对芯片的引脚电阻进行测试,确定其每个芯片不同引脚的电阻值,判定其芯片内部引脚是否测试正常并确定正常芯片;
芯片响应测试端,对正常芯片进行电压变化响应测试处理,对测试电压进行均势调整,再确认其电流的输出曲线,确认电流输出曲线与电压均势曲线相同时段的走向参数是否一致,若一致,则执行温度变化测试端,若不一致,执行组件测试分析端,包括:
将测试电压进行逐步提升或逐步下降处理,确认一组改变周期T,并基于此改变周期T的时间走向,生成电压变化曲线,其中T为预设值;
确认此改变周期T内此芯片所产生的电流参数,并基于时间走向,生成电流变化曲线;
根据所生成的电压变化曲线,确认内部的变化趋势点,其变化趋势点前后两端线段的走向趋势不一致,按照时间走向,确认相邻变化趋势点之间的时间区间,并确认此时间区间内部曲线的走向趋势值,其走向趋势值为本时间区间内部线段的斜率;
基于所确认的时间区间,从电流变化曲线内确认相同时间段的曲线线段,并确定所选曲线线段两个端点的具体参数,将前一端点的电流参数标记为D1,将后一端点的电流参数标记为D2,采用走向趋势值=(D2-D1)÷时间差,其时间差为对应时间区间的总差值,判定此走向趋势值与对应时间区间内已确认的走势趋势值是否一致,若全部一致,则执行温度变化测试端,若不一致,则执行组件测试分析端;
组件测试分析端,采用芯片响应测试端相同的测试方式,确定芯片内部的不达标组件,当芯片内不达标组件只有一组时,则直接生成芯片组件异常信号;
所述不达标组件个数≥2组时,启动异标组件分析端,对本芯片内不达标组件所产生的电压曲线进行确认,并基于两个不达标组件的两个电压曲线的变化情况,来确定是否存在相互影响的情况,并生成组件相互干扰信号或芯片组件异常信号。
2.根据权利要求1所述的一种芯片辅助测试系统,其特征在于,所述引脚测试端,确定其内部引脚测试是否正常的子步骤包括:
确认此芯片对应组件内部引脚的引脚电阻,并将其标记为Ri,其中i代表不同的组件,确定Ri是否属于预设的阻值区间,若均属于,代表此芯片测试正常,属于正常芯片,并执行芯片响应测试端对此正常芯片进行响应测试处理,若存在一组阻值不属于阻值区间,其阻值区间为预设区间,则通过信号端生成芯片异常信号。
3.根据权利要求1所述的一种芯片辅助测试系统,其特征在于,所述组件测试分析端确定不达标组件的具体方式为:
确定芯片内不同组件位于此改变周期T内所产生的电流变化曲线,通过分析其电流变化曲线与芯片整体的电压变化曲线进行走向趋势分析,判定其相同时间段内其曲线线段的走向趋势是否一致,若一致,则将此组件标记为达标组件,若不一致,则将此组件标记为不达标组件。
4.根据权利要求3所述的一种芯片辅助测试系统,其特征在于,所述异标组件分析端,确定是否存在相互影响的子步骤包括:
基于本芯片在改变周期T内所产生的电压变化曲线标定为标准曲线;
将两个不达标组件或多个不达标组件在本改变周期T内所产生的电压变化曲线标定为次变化曲线;
基于标准曲线内不同时间段的走向趋势值,确认次变化曲线内对应时间段的走向趋势值是否相同,若相同,则不处理,若不相同,则将走向趋势值不同的曲线线段标定为异常线段;
确认异常线段之间的异常时间区间,再将不同不达标组件所产生的异常时间区间进行两两比对,确认重合时段:
若重合时段位于两个不同异常时间区间的占比均超过Y1时,则直接通过信号端生成组件相互干扰信号,并进行展示,其中Y1为预设值。
5.根据权利要求1所述的一种芯片辅助测试系统,其特征在于,所述确定是否存在相互影响的子步骤还包括:
若重合时段位于两个不同异常时间区间的占比未超过Y1时,则直接通过信号端生成芯片组件异常信号,并直接展示。
6.根据权利要求1所述的一种芯片辅助测试系统,其特征在于,所述温度变化测试端,对芯片采用标准电压进行测试,并实时改变测试环境的温度,确认其正常芯片所输出的电流参数,并判定其所输出的电流参数是否属于预设的电流标准区间。
7.根据权利要求6所述的一种芯片辅助测试系统,其特征在于,所述温度变化测试端,判定输出的电流参数是否属于预设的电流标准区间的子步骤包括:
限定一组测试周期,其测试周期为预设周期,确认本测试周期所输出的电流参数,便标记为DLt,其中t代表本测试周期内的不同时间点;
确认所产生的所有电流参数DLt是否均属于此电流标准区间,若均属于,则通过信号端生成标准信号,若存在一组电流参数不属于此电流标准区间,则通过信号端生成次佳信号。
8.一种芯片辅助测试方法,该测试方法应用于权利要求1-7任一项所述的一种芯片辅助测试系统内,其特征在于,包括:
采用IC集成电路对芯片的引脚电阻进行测试,确定其芯片不同引脚的电阻值是否达标,从而锁定正常芯片或故障芯片;
对正常芯片进行电压变化响应测试处理,对测试电压进行均势调整,再确认其电流的输出曲线,确认电流输出曲线与电压均势曲线相同时段的走向参数是否一致,从而锁定后续执行端;
针对于走向参数不一致的情况,采用电压变化响应测试处理相同的方式,来确定本芯片内不达标组件,若不达标组件超过2组时,则基于两个不达标组件的两个电压曲线的变化情况,来确定是否存在相互影响的情况,并基于确定结果生成组件相互干扰信号或芯片组件异常信号;
针对于走向参数一致的情况,对芯片采用标准电压进行测试,并实时改变测试环境的温度,确认其正常芯片所输出的电流参数,以此来确定其芯片的性能状态并生成标准信号或次佳信号,供外部测试人员查验。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410010477.1A CN117517934B (zh) | 2024-01-04 | 2024-01-04 | 一种芯片辅助测试系统及测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410010477.1A CN117517934B (zh) | 2024-01-04 | 2024-01-04 | 一种芯片辅助测试系统及测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117517934A CN117517934A (zh) | 2024-02-06 |
CN117517934B true CN117517934B (zh) | 2024-03-26 |
Family
ID=89764818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410010477.1A Active CN117517934B (zh) | 2024-01-04 | 2024-01-04 | 一种芯片辅助测试系统及测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117517934B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118191567B (zh) * | 2024-05-17 | 2024-09-17 | 上海赢朔电子科技股份有限公司 | 一种芯片高压测试方法、系统及存储介质 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4764924A (en) * | 1985-10-16 | 1988-08-16 | Bendix Electronics S.A. | Test interface for an MOS technology integrated circuit |
CN107144778A (zh) * | 2017-05-16 | 2017-09-08 | 珠海格力节能环保制冷技术研究中心有限公司 | 一种芯片温度检测装置及方法 |
CN107704406A (zh) * | 2017-10-31 | 2018-02-16 | 珠海全志科技股份有限公司 | 芯片测试异常监测装置、方法、计算机设备和存储介质 |
CN112986689A (zh) * | 2021-04-20 | 2021-06-18 | 珠海智融科技有限公司 | 一种芯片配置引脚的检测电路、方法和系统 |
CN113866607A (zh) * | 2021-09-29 | 2021-12-31 | 太原理工大学 | 基于Cadence高线性激光器阵列芯片的测试系统 |
CN114994514A (zh) * | 2022-07-01 | 2022-09-02 | 浙江地芯引力科技有限公司 | 芯片检测方法、装置、设备及存储介质 |
CN116298993A (zh) * | 2022-12-26 | 2023-06-23 | 华人运通(山东)科技有限公司 | 一种电芯内阻异常识别方法、装置及终端设备 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9140751B2 (en) * | 2013-03-27 | 2015-09-22 | Texas Instruments Incorporated | Testing integrated circuit packaging for output short circuit current |
-
2024
- 2024-01-04 CN CN202410010477.1A patent/CN117517934B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4764924A (en) * | 1985-10-16 | 1988-08-16 | Bendix Electronics S.A. | Test interface for an MOS technology integrated circuit |
CN107144778A (zh) * | 2017-05-16 | 2017-09-08 | 珠海格力节能环保制冷技术研究中心有限公司 | 一种芯片温度检测装置及方法 |
CN107704406A (zh) * | 2017-10-31 | 2018-02-16 | 珠海全志科技股份有限公司 | 芯片测试异常监测装置、方法、计算机设备和存储介质 |
CN112986689A (zh) * | 2021-04-20 | 2021-06-18 | 珠海智融科技有限公司 | 一种芯片配置引脚的检测电路、方法和系统 |
CN113866607A (zh) * | 2021-09-29 | 2021-12-31 | 太原理工大学 | 基于Cadence高线性激光器阵列芯片的测试系统 |
CN114994514A (zh) * | 2022-07-01 | 2022-09-02 | 浙江地芯引力科技有限公司 | 芯片检测方法、装置、设备及存储介质 |
CN116298993A (zh) * | 2022-12-26 | 2023-06-23 | 华人运通(山东)科技有限公司 | 一种电芯内阻异常识别方法、装置及终端设备 |
Also Published As
Publication number | Publication date |
---|---|
CN117517934A (zh) | 2024-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6215324B1 (en) | Dynamic burn-in test equipment | |
CN117517934B (zh) | 一种芯片辅助测试系统及测试方法 | |
US6559673B2 (en) | Apparatus and method for power continuity testing in a parallel testing system | |
US11187746B2 (en) | Contact quality testing | |
CN118033518B (zh) | 一种高压大功率模块测试系统的性能评估方法及系统 | |
CN108181570B (zh) | 芯片接地引脚连通性测试方法及装置、可读存储介质 | |
JP6314392B2 (ja) | 測定装置および測定方法 | |
CN116359709A (zh) | 集成电路产品测试系统 | |
CN110579701A (zh) | 一种集成芯片的引脚连通性的检测方法 | |
CN106887253B (zh) | 一种采用测试针卡进行dram晶圆测试的方法 | |
US6128757A (en) | Low voltage screen for improving the fault coverage of integrated circuit production test programs | |
CN115616374B (zh) | 一种基于机器学习的半导体芯片的测试系统 | |
US8085059B2 (en) | RF chip test method | |
US8751183B2 (en) | Tester having system maintenance compliance tool | |
CN118362856A (zh) | Igbt器件的静态电性测试方法、测试装置、测试系统及设备 | |
CN116665748B (zh) | 一种用于闪存芯片的自动化测试设备及其测试方法 | |
CN116008787A (zh) | 待测器件dut异常识别方法、装置及设备 | |
CN113138330A (zh) | 一种防止芯片误入测试模式的方法及系统 | |
CN108254669A (zh) | 集成电路测试方法 | |
CN117250467B (zh) | 一种碳化硅二极管故障诊断方法及相关装置 | |
DE60320171T2 (de) | Verfahren zum Detektieren von Fehlern in elektronischen Bauteilen, basierend auf Ruhestrom-Messungen | |
CN118731787B (zh) | 一种高速连接器的压接连通性检测方法 | |
TWI871166B (zh) | 傳輸線脈衝資料的處理方法及其裝置與系統 | |
RU2786050C1 (ru) | Способ разделения интегральных схем по надежности | |
Bixenman et al. | ION chromatography component specific cleanliness testing for process acceptability |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |