CN117497023A - 感应放大器及其控制方法、存储阵列结构及存储器 - Google Patents
感应放大器及其控制方法、存储阵列结构及存储器 Download PDFInfo
- Publication number
- CN117497023A CN117497023A CN202311460221.2A CN202311460221A CN117497023A CN 117497023 A CN117497023 A CN 117497023A CN 202311460221 A CN202311460221 A CN 202311460221A CN 117497023 A CN117497023 A CN 117497023A
- Authority
- CN
- China
- Prior art keywords
- voltage
- unit
- node
- switch module
- signal amplifying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 230000003321 amplification Effects 0.000 claims abstract description 64
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 64
- 238000002955 isolation Methods 0.000 claims description 140
- 230000008030 elimination Effects 0.000 claims description 7
- 238000003379 elimination reaction Methods 0.000 claims description 7
- 238000003860 storage Methods 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 9
- 101001042415 Cratylia mollis Mannose/glucose-specific lectin Cramoll Proteins 0.000 description 6
- 102100029775 Eukaryotic translation initiation factor 1 Human genes 0.000 description 6
- 101001012787 Homo sapiens Eukaryotic translation initiation factor 1 Proteins 0.000 description 6
- 101000643378 Homo sapiens Serine racemase Proteins 0.000 description 6
- AIXMJTYHQHQJLU-UHFFFAOYSA-N chembl210858 Chemical group O1C(CC(=O)OC)CC(C=2C=CC(O)=CC=2)=N1 AIXMJTYHQHQJLU-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
本申请实施例提供了一种感应放大器及其控制方法、存储阵列结构及存储器，涉及存储技术领域。感应放大器，包括：第一信号放大单元，第一端、第二端分别用于与第一电压端、第二电压端电电连接，第三端、第四端分别作为第一节点、第二节点；第二信号放大单元，第一端、第二端、第三端分别用于与第三电压端、第四电压端、位线电连接，第四端与第一节点电连接；感应放大器，被配置为在第一信号放大阶段使得第一节点的电压放大到第一电压；在第二信号放大阶段使得位线的电压放大到第二电压，以将第二电压回写到存储单元。本申请实施例的感应放大器的结构可以替代边缘参考阵列，不用额外设置参考阵列，进而减小芯片的尺寸，降低了芯片成本。
Description
技术领域
本申请涉及存储技术领域，具体而言，本申请涉及一种感应放大器及其控制方法、存储阵列结构及存储器。
背景技术
目前，DRAM(Dynamic Random Access Memory，动态随机存取存储器)大多采用开放位线结构open BL的模式减小芯片的尺寸，来降低芯片的成本。
但是，开放位线结构中每个位线的参考电压都来自于其邻近的另一侧的存储单元中，每次位线的信号的感应放大都需要参考电压。这种现有结构的缺点就是在存储阵列结构的每个存储单元的边缘都需要设置额外的参考阵列，并采用参考阵列对应的控制逻辑控制，从而使得整个芯片的面积较大，增加了芯片的尺寸。
发明内容
本申请针对现有方式的缺点，提出一种感应放大器及其控制方法、存储阵列结构及存储器，用以解决现有技术存在的设置额外的参考阵列增加了芯片的尺寸的技术问题。
第一方面，本申请实施例提供一种感应放大器，包括：
第一信号放大单元，第一端、第二端分别用于与第一电压端、第二电压端电电连接，第三端、第四端分别作为第一节点、第二节点；第一电压端用于输出第一电压，第二电压端用于输出第二电压，第一电压大于第二电压；
第二信号放大单元，第一端、第二端、第三端分别用于与第三电压端、第四电压端、位线电连接，第四端与第一节点电连接；第三电压端的电压与第一电压端的电压相同，第四电压端的电压与第二电压端的电压相同；位线用于与存储阵列结构的存储单元电连接；
感应放大器，被配置为在第一信号放大阶段，第一信号放大单元的第一端、第一节点和第二端导通，使得第一节点的电压放大到第一电压；在第二信号放大阶段，第二信号放大单元的第一端和第三端导通且第二端和第三端导通，使得位线的电压放大到第二电压，以将第二电压回写到存储单元。
在一个可能的实现方式中，第一信号放大单元的第五端、第六端分别作为第三节点、第四节点；
感应放大器，还包括：
第三信号放大单元，第一端、第二端、第三端分别用于与第五电压端、第六电压端、第一数据线电连接，第四端与第三节点电连接；第五电压端的电压与第一电压端的电压相同，第六电压端的电压与第二电压端的电压相同；第一数据线用于与端口电连接；
感应放大器，还被配置为在第一信号放大阶段，第一信号放大单元的第一端、第三节点和第二端导通，使得第三节点的电压放大到第二电压；在第二信号放大阶段，第三信号放大单元的第一端和第三端导通且第二端和第三端导通，使得第一数据线的电压放大到第一电压，以将第一电压输出到端口。
在一个可能的实现方式中，感应放大器，还包括：
第一隔离单元，控制端用于与第一隔离信号线电连接，第一端、第二端分别用于与第一参考电压端、第一数据线电连接；
第一隔离单元，被配置为在第二信号放大阶段，第一隔离单元的第一端和第二端断开，以对第一数据线的电压进行放大。
在一个可能的实现方式中，感应放大器，还包括：
第二隔离单元，控制端、第一端分别用于与第二隔离信号线、位线电连接，第二端与第二节点电连接；
第二隔离单元，被配置为在工作状态，第二隔离单元的第一端和第二端导通；在非工作状态，第二隔离单元的第一端和第二端断开。
在一个可能的实现方式中，感应放大器，还包括：
第三隔离单元，控制端用于与第三隔离信号线电连接，第一端、第二端分别与第一数据线、第四节点电连接；第三隔离信号线与第二隔离信号线电连接；
第三隔离单元，被配置为在工作状态，第三隔离单元的第一端和第二端导通；在非工作状态，第三隔离单元的第一端和第二端断开。
在一个可能的实现方式中，第二信号放大单元包括第一开关模块和第二开关模块；
第一开关模块的控制端、第二开关模块的控制端共同作为第二信号放大单元的第四端；
第一开关模块的第一端作为第二信号放大单元的第一端；
第二开关模块的第二端作为第二信号放大单元的第二端；
第一开关模块的第二端和第二开关模块的第一端共同作为第二信号放大单元的第三端。
在一个可能的实现方式中，第三信号放大单元包括第三开关模块和第四开关模块；
第三开关模块的控制端、第四开关模块的控制端共同作为第三信号放大单元的第四端；
第三开关模块的第一端作为第三信号放大单元的第一端；
第四开关模块的第二端作为第三信号放大单元的第二端；
第三开关模块的第二端和第四开关模块的第一端共同作为第三信号放大单元的第三端。
在一个可能的实现方式中，第一信号放大单元包括第五开关模块、第六开关模块、第七开关模块和第八开关模块；
第五开关模块的第一端和第六开关模块的第一端，共同作为第一信号放大单元的第一端；
第五开关模块的第二端和第七开关模块的第一端共同作为第一信号放大单元的第三端，第六开关模块的第二端和第八开关模块的第一端共同作为第一信号放大单元的第五端；
第七开关模块的第二端和第八开关模块的第二端共同作为第一信号放大单元的第二端；
第五开关模块的控制端和第三节点电连接，第六开关模块的控制端和第一节点电连接；
第七开关模块的控制端作为第一信号放大单元的第四端，第八开关模块的控制端作为第一信号放大单元的第六端。
在一个可能的实现方式中，感应放大器，还包括：
第一预充电单元，控制端用于与第一信号线电连接，第一端用于与第一参考电压端电连接，第二端与第三节点电连接；第一参考电压端用于输出第一参考电压；
第二预充电单元，控制端用于与第二信号线电连接，第一端、第二端分别与第一节点、第三节点电连接；
第四隔离单元，控制端用于与第四隔离信号线电连接，第一端、第二端、第三端、第四端分别与第二节点、第三节点、第一节点、第四节点电连接。
在一个可能的实现方式中，感应放大器，还包括：
偏移消除单元，控制端用于与偏移消除信号线电连接，第一端、第二端、第三端、第四端，分别与第二节点、第一节点、第三节点、第四节点电连接。
在一个可能的实现方式中，第四隔离单元包括：第九开关模块和第十开关模块；
第九开关模块的控制端和第十开关模块的控制端，共同作为第四隔离单元的控制端；
第九开关模块的第一端、第二端，分别作为第四隔离单元的第二端、第一端；
第十开关模块的第一端、第二端，分别作为第四隔离单元的第三端、第四端。
在一个可能的实现方式中，偏移消除单元包括：第十一开关模块和第十二开关模块；
第十一开关模块的控制端和第十二开关模块的控制端，共同作为偏移消除单元的控制端；
第十一开关模块的第一端、第二端，分别作为偏移消除单元的第二端、第一端；
第十二开关模块的第一端、第二端，分别作为偏移消除单元的第三端、第四端。
第二方面，本申请实施例提供一种存储阵列结构，包括：多条位线、多条字线、多个呈矩阵分布的存储单元、以及多个如第一方面的感应放大器；
一个位线对应与一列存储单元电连接；
一个字线对应与一行存储单元电连接；
每个位线对应与一个感应放大器的第二信号放大单元的第三端电连接。
第三方面，本申请实施例提供一种动态随机存取存储器，包括：第二方面的存储阵列结构。
第四方面，本申请实施例提供一种电子设备，包括：如第二方面的存储阵列结构或如第三方面的动态随机存取存储器。
第五方面，本申请实施例提供一种控制方法，应用于如第一方面的感应放大器，包括：
第一信号放大阶段，控制第一信号放大单元的第一端、第一节点和第二端导通，使得第一节点的电压放大到第一电压；
第二信号放大阶段，控制第二信号放大单元的第一端和第三端导通且第二端和第三端导通，使得位线的电压放大到第二电压，以将第二电压回写到存储阵列结构的存储单元。
在一个可能的实现方式中，在第一信号放大阶段之前，还包括：
第一预充电阶段，控制感应放大器的第一预充电单元的第一端和第二端导通，感应放大器的第二预充电单元的第一端和第二端导通，感应放大器的第四隔离单元的第一端和第二端导通且第三端和第四端导通，感应放大器的第一隔离单元的第一端和第二端导通，以将第一节点、第三节点、位线和数据信号线预充电到预定电压；预定电压小于第一电压；
电荷共享阶段，控制第一预充电单元的第一端和第二端断开，第二预充电单元的第一端和第二端断开，将位线的预定电压与存储单元的电容进行电荷共享。
在一个可能的实现方式中，在第一信号放大阶段，还包括：
控制第四隔离单元的第一端和第二端断开且第三端和第四端断开，第一信号放大单元的第一端、第三节点和第二端导通，使得第三节点的电压放大到第二电压；
在第二信号放大阶段，还包括：
控制第一隔离单元的第一端和第二端断开，控制第四隔离单元的第一端和第二端导通且第三端和第四端导通，控制感应放大器的第三信号放大单元的第一端和第三端导通且第二端和第三端导通，使得第一数据线的电压放大到第一电压，以将第一电压输出到端口。
在一个可能的实现方式中，在第二信号放大阶段之后，还包括：
第二预充电阶段，控制第一信号放大单元的第一端、第一节点和第二端断开，第一信号放大单元的第一端、第三节点和第二端断开，第二信号放大单元的第一端和第三端断开且第二端和第三端断开，第三信号放大单元的第一端和第三端断开且第二端和第三端断开，位线与存储单元断开电连接，第一预充电单元的第一端和第二端导通，第二预充电单元的第一端和第二端导通，以将第一节点、第三节点、位线和第一数据信号线预充电到预定电压。
在一个可能的实现方式中，在第一信号放大阶段之前，还包括：
第三预充电阶段，控制感应放大器的第一预充电单元的第一端和第二端导通，感应放大器的第二预充电单元的第一端和第二端导通，感应放大器的偏移消除单元的第一端和第二端导通且第三端和第四端导通，感应放大器的第一隔离单元的第一端和第二端导通，以将第一节点、第三节点、位线和第一数据信号线预充电到预定电压；
偏移消除阶段，控制第一预充电单元的第一端和第二端断开，第二预充电单元的第一端和第二端断开，第一隔离单元的第一端和第二端断开，第一信号放大单元的第一端、第一节点和第二端导通，第一信号放大单元的第一端、第三节点和第二端导通，以将第一信号放大单元的第四端、第六端的开关器件的阈值电压的偏移消除；
第四预充电阶段，控制偏移消除单元的第一端和第二端断开且第三端和第四端断开，第一预充电单元的第一端和第二端导通，第二预充电单元的第一端和第二端导通，以将第一节点、第三节点预充电到预定电压；
电荷共享阶段，控制第一预充电单元的第一端和第二端断开，第二预充电单元的第一端和第二端断开，将位线的预定电压与存储单元的电容进行电荷共享。
本申请实施例提供的技术方案带来的有益技术效果包括：
本申请实施例的感应放大器可以在第一信号放大阶段，通过第一信号放大单元使得第一节点的电压放大到第一电压，在第二信号放大阶段，通过第二信号放大单元，使得位线的电压放大到第二电压，从而可以将第二电压回写到存储单元，提高了数据回写效果。本申请实施例设计了一种新的感应放大器，该感应放大器可以基于感应放大器的第一信号放大单元和第二信号放大单元实现信号感应放大，将该感应放大器应用到存储器中时，就不需要在存储器的存储阵列结构的边缘设置参考阵列，使得开放位线结构的边缘所需的参考阵列面积开销大大减小，从而减少芯片的尺寸。而且，本申请实施例可以是在现有的感应放大器中增加设计第二信号放大单元，通过优化感应放大器的结构替代边缘参考阵列，进而减小芯片的尺寸，降低了芯片成本。
本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请实施例提供的第一种感应放大器的结构示意图；
图2为本申请实施例提供的第二种感应放大器的结构示意图；
图3为本申请实施例提供的第三种感应放大器的结构示意图；
图4为本申请实施例提供的第四种感应放大器的结构示意图；
图5为本申请实施例提供的第五种感应放大器的结构示意图；
图6为本申请实施例提供的第六种感应放大器的结构示意图；
图7为本申请实施例提供的第七种感应放大器连接存储单元的结构示意图；
图8为本申请实施例提供的第七种感应放大器连接存储单元以及端口的结构示意图；
图9为本申请实施例提供的一种存储阵列结构的结构示意图；
图10为本申请实施例提供的一种控制方法的流程图；
图11为本申请实施例提供的另一种控制方法的流程图；
图12为本申请实施例提供的再一种控制方法的流程图
图13为本申请实施例提供的一种感应放大器的时序控制图；
图14为根据图13的时序控制图划分五个阶段的示意图；
图15为本申请实施例提供的另一种感应放大器的时序控制图；
图16为根据图15的时序控制图划分七个阶段的示意图。
附图标记：
10-感应放大器；
110-第一信号放大单元、111-第五开关模块、112-第六开关模块、113-第七开关模块、114-第八开关模块；
120-第二信号放大单元，121-第一开关模块，122-第二开关模块；
130-第三信号放大单元，131-第三开关模块，132-第四开关模块；
140-第一隔离单元；
150-第二隔离单元；
160-第三隔离单元；
170-第一预充电单元；
180-第二预充电单元；
190-第四隔离单元，191-第九开关模块，192-第十开关模块；
1100-偏移消除单元，1101-第十一开关模块，1102-第十二开关模块；
A-第一节点、B-第二节点、C-第三节点、D-第四节点；
20-存储单元。
具体实施方式
下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
本申请实施例提供一种感应放大器，参见图1所示，该感应放大器10包括：第一信号放大单元110和第二信号放大单元120。
第一信号放大单元110的第一端、第二端分别用于与第一电压端、第二电压端电电连接，第一信号放大单元110的第三端、第四端分别作为第一节点A、第二节点B；第一电压端用于输出第一电压，第二电压端用于输出第二电压，第一电压大于第二电压。
可选地，参见图1所示，第一电压端输出的电压信号为RTO，第二电压端输出的电压信号为SB。第一电压端和第二电压端为电源端，提供两个电源信号，第一电压端和第一信号放大单元110的第一端之间可以设置开关器件，开关器件导通时，第一电压端开启，处于工作状态。同理，第一信号放大单元110的第二端和第二电压端之间可以设置开关器件，开关器件导通时，第二电压端开启，处于工作状态。
可选地，RTO处于不工作状态是0.5v，工作状态是1.0v，SB处于不工作状态是0.5v，工作状态是0v。处于工作状态，第一电压可以为1v，第二电压可以为0v。
第二信号放大单元120的第一端、第二端、第三端分别用于与第三电压端、第四电压端、位线电连接，第二信号放大单元120的第四端与第一节点A电连接；第三电压端的电压与第一电压端的电压相同，第四电压端的电压与第二电压端的电压相同。
结合图1和图7所示，位线BL(Bit-line，BL)用于与存储阵列结构的存储单元20电连接，位线可以用来传输数据和定位，位线BL还用于与第二节点B电连接。
可选地，参见图1所示，第三电压端输出的电压信号为RTO1、第四电压端输出的电压信号为SB1，第三电压端、第四电压端分别与第一电压端、第二电压端对应相同，也为电源端，提供两个电源信号。可选地，RTO1与RTO相同，处于不工作状态是0.5v，工作状态是1.0v；第三电压端的电压处于工作状态为第一电压，可以为1v，SB1为0v。
感应放大器10被配置为在第一信号放大阶段，第一信号放大单元110的第一端、第一节点A和第二端导通，使得第一节点A的电压放大到第一电压；在第二信号放大阶段，第二信号放大单元120的第一端和第三端导通且第二端和第三端导通，使得位线的电压放大到第二电压，以将第二电压回写到存储单元20。
目前，DRAM尺寸单元是1T1C结构，面积占比大制作工艺复杂，灵敏放大器一般是简单的mos管(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体型场效应管)结构，制作简单面积小，由于DRAM的open BL每次感应放大都需要参考电压，所以普通的DRAM都需要在边缘做参考阵列，存储单元来作为读写时候的感应参考。本申请实施例提供的感应放大器10是一种新的结构设计，只利用单个感应放大器10就可以实现感应放大了，所以不需要再额外的制作参考阵列，因此减小了芯片面积。
本申请实施例的感应放大器10可以在第一信号放大阶段，通过第一信号放大单元110使得第一节点A的电压放大到第一电压，在第二信号放大阶段，通过第二信号放大单元120使得位线的电压放大到第一电压，从而可以将第一电压回写到存储单元20，提高了数据回写效果。本申请实施例设计了一种新的感应放大器10，该感应放大器10可以基于感应放大器的第一信号放大单元110和第二信号放大单元120实现信号感应放大，将该感应放大器应用到存储器中时，就不需要在存储器的存储阵列结构的边缘设置参考阵列，使得开放位线结构的边缘所需的参考阵列面积开销大大减小，从而减少芯片的尺寸。而且，本申请实施例可以是在现有的感应放大器中增加设计第二信号放大单元120，通过优化感应放大器10的结构替代边缘参考阵列，进而减小芯片的尺寸，降低了芯片成本。
同理，感应放大器10还可以被配置为在第一信号放大阶段，第一信号放大单元110的第一端、第一节点A和第二端导通，使得第一节点A的电压放大到第二电压；在第二信号放大阶段，第二信号放大单元120的第一端和第三端导通且第二端和第三端导通，使得位线的电压放大到第一电压，以将第一电压回写到存储单元20。
在一些实施例中，参见图2所示，第一信号放大单元110的第五端、第六端分别作为第三节点C、第四节点D。
感应放大器10还包括：第三信号放大单元130。
第三信号放大单元130的第一端、第二端、第三端分别用于与第五电压端、第六电压端、第一数据线电连接，第三信号放大单元130的第四端与第三节点C电连接；第五电压端的电压与第一电压端的电压相同，第六电压端的电压与第二电压端的电压相同；第一数据线用于与端口电连接。
参见图2所示，第五电压端输出的电压信号为RTO2、第六电压端输出的电压信号为SB2，第五电压端、第六电压端分别与第一电压端、第二电压端对应相同，也为电源端，提供两个电源信号。可选地，RTO2与RTO相同，处于不工作状态是0.5v，工作状态是1.0v；第五电压端的电压处于工作状态为第一电压，可以为1v，第六电压端工作状态为第二电压，可以为0v。
感应放大器10还被配置为在第一信号放大阶段，第一信号放大单元110的第一端、第三节点C和第二端导通，使得第三节点C的电压放大到第二电压；在第二信号放大阶段，第三信号放大单元130的第一端和第三端导通且第二端和第三端导通，使得第一数据线的电压放大到第一电压，以将第一电压输出到端口。
具体地，第三信号放大单元130和第二信号放大单元120的结构一致，第三信号放大单元130和第二信号放大单元120相当于两个逆变器结构，用于恢复数据。
可选地，参见图2所示，第三信号放大单元130和第二信号放大单元120是在第一信号放大单元110两侧设置的对称结构。考虑到第一信号放大单元110两侧的位线BL和第一数据线BLB两端负载不一样，位线BL连接存储单元20，第一数据线BLB没有连接存储单元20，为了防止读出受到干扰而数据出错，所以采用第一次信号放大将位线BL和第一数据线BLB的较小压差感应并放大到了第一节点A和第三节点C上，然后第二次信号放大时，通过第二信号放大单元120和第三信号放大单元130放大位线BL和第一数据线BLB的电压信号，保证放大过程的可靠性。
同理，感应放大器10还被配置为在第一信号放大阶段，第一信号放大单元110的第一端、第三节点C和第二端导通，使得第三节点C的电压放大到第一电压；在第二信号放大阶段，第三信号放大单元130的第一端和第三端导通且第二端和第三端导通，使得第一数据线的电压放大到第二电压，以将第二电压输出到端口。
在一些实施例中，参见图3所示，感应放大器10还包括：第一隔离单元140。
第一隔离单元140的控制端用于与第一隔离信号线电连接，第一隔离单元140的第一端、第二端分别用于与第一参考电压端、第一数据线电连接。
第一隔离单元140被配置为在第二信号放大阶段，第一隔离单元140的第一端和第二端断开，以对第一数据线的电压进行放大。
作为一种示例，第一隔离单元140可以被配置为在第二信号放大阶段，第一隔离单元140的第一端和第二端断开，以将第一数据线的电压放大到第一电压或第二电压。结合图7所示，在SABL(第一节点A)上的第一次感应放大过程中，SABL上的电压会由于存储单元20存储0和1有不同值，如果存储的是0，那么SABL上就是第一电压(RTO)，第二次信号放大位线BL回写的就是SB1的电压。相反，如果存储单元20存储的是1，那么第一次SABL上就是第二电压(SB)，第二次感应放大，BL回写RTO1电压。
参见图3所示，第一隔离信号接收的控制信号为ISO3，第一参考电压端的参考电压为VBLEP；ISO3可以控制第一隔离单元140的第一端和第二端导通和断开，当第一隔离单元140的第一端和第二端断开时，第一数据线BLB的电压与第一参考电压端的参考电压VBLP隔离，不再受参考电压VBLEP的影响，从而消除了边缘参考电压信号问题。第一参考电压端可以是一个0.5v的电源，即VBLEP可以是0.5v。
在一些实施例中，参见图4所示，感应放大器10，还包括：第二隔离单元150。
第二隔离单元150的控制端、第一端分别用于与第二隔离信号线、位线电连接，第二隔离单元150的第二端与第二节点B电连接；
第二隔离单元150被配置为在工作状态，第二隔离单元150的第一端和第二端导通；在非工作状态，第二隔离单元150的第一端和第二端断开。
参见图4所示，第二隔离信号线接收的控制信号为ISO2，ISO2可以控制第二隔离单元150的第一端和第二端导通和断开，当第二隔离单元150的第一端和第二端断开时，位线和第二节点B断开，同时将感应放大器10与端口断开，切断端口的负载效应，避免影响读写的效果。
在一些实施例中，参见图4所示，感应放大器10，还包括：第三隔离单元160。
第三隔离单元160的控制端用于与第三隔离信号线电连接，第三隔离单元160的第一端、第二端分别与第一数据线、第四节点D电连接；第三隔离信号线与第二隔离信号线电连接；
第三隔离单元160被配置为在工作状态，第三隔离单元160的第一端和第二端导通；在非工作状态，第三隔离单元160的第一端和第二端断开。
参见图4所示，第三隔离单元160的设置与第二隔离单元150的设置原理一致。第三隔离信号线接收的控制信号为ISO2，ISO2可以控制第三隔离单元160的第一端和第二端导通和断开，当第三隔离单元160的第一端和第二端断开时，第一数据线和第四节点D断开。由于，位线和第一数据线均与端口连接，输出IO和IO的反信号IOB，通过控制信号ISO2可以将感应放大器10与端口断开，切断端口的负载效应，避免影响读写的效果。
在一些实施例中，参见图5所示，感应放大器10，还包括：第一预充电单元170、第二预充电单元180和第四隔离单元190。
第一预充电单元170的控制端用于与第一信号线电连接，第一预充电单元170的第一端用于与第一参考电压端电连接，第一预充电单元170的第二端与第三节点C电连接；第一参考电压端用于输出第一参考电压；
第二预充电单元180的控制端用于与第二信号线电连接，第二预充电单元180的第一端、第二端分别与第一节点A、第三节点C电连接；
第四隔离单元190的控制端用于与第四隔离信号线电连接，第四隔离单元190的第一端、第二端、第三端、第四端分别与第二节点B、第三节点C、第一节点A、第四节点D电连接。
参见图5所示，第一参考电压端输出的参考电压为VBLEP，第一信号线输出的控制信号为PRE，第二信号线输出的控制信号为EQ，第四隔离信号线输出的控制信号为ISO1。PRE可以控制第一预充电单元170的第一端和第二端的导通和断开，EQ可以控制第二预充电单元180的第一端和第二端的导通和断开，ISO1可以控制第四隔离单元190第一端和第二端、第三端和第四端的导通，第一端和第二端、第三端和第四端的断开。
感应放大器10还被配置为在第一预充电阶段，控制第一预充电单元170的第一端和第二端导通，第二预充电单元180的第一端和第二端导通，第四隔离单元190的第一端和第二端导通且第三端和第四端导通，第一隔离单元140的第一端和第二端导通，以将第一节点A、第三节点C、位线和数据信号线预充电到预定电压。
感应放大器10还被配置为在电荷共享阶段，控制第一预充电单元170的第一端和第二端断开，第二预充电单元180的第一端和第二端断开，将位线的预定电压与存储单元20的电容进行电荷共享。
具体地，预定电压为参考电压，VBLEP可以为0.5v。
具体地，结合图7所示，存储阵列结构的每个存储单元20是由1T1C的结构组成的，通过控制字线的控制信号WL，可以控制位线BL与存储单元20的电容进行电荷共享。位线BL上的负载电容和存储单元20的存储电容发生了电荷交流过程，将内部存储的电压共享到了位线BL上。位线BL经过电荷共享不再是0.5v，如果存储单元20存储的是0v，位线BL的电压就比0.5v小，如果存储单元20存储的是1v，那么位线BL的电压就比0.5v高。
感应放大器10还被配置为在第一信号放大阶段，控制第四隔离单元190的第一端和第二端断开且第三端和第四端断开，第一信号放大单元110的第一端、第三节点C和第二端导通，使得第三节点C的电压放大到第一电压；在第二信号放大阶段，控制第一隔离单元140的第一端和第二端断开，控制第四隔离单元190的第一端和第二端导通且第三端和第四端导通，控制感应放大器10的第三信号放大单元130的第一端和第三端导通且第二端和第三端导通，使得第一数据线的电压放大到第二电压，以将第二电压输出到端口。
可选地，感应放大器10还被配置为第二预充电阶段，控制第一信号放大单元110的第一端、第一节点A和第二端断开，第一信号放大单元110的第一端、第三节点C和第二端断开，第二信号放大单元120的第一端和第三端断开且第二端和第三端断开，第三信号放大单元130的第一端和第三端断开且第二端和第三端断开，位线与存储单元20断开电连接，第一预充电单元170的第一端和第二端导通，第二预充电单元180的第一端和第二端导通，以将第一节点A、第三节点C、位线和第一数据信号线预充电到预定电压。第二预充电阶段为下一次数据读取做准备。
在一些实施例中，参见图6所示，感应放大器10，还包括：偏移消除单元1100。
偏移消除单元1100的控制端用于与偏移消除信号线电连接，偏移消除单元1100的第一端、第二端、第三端、第四端，分别与第二节点B、第一节点A、第三节点C、第四节点D电连接。
参见图6所示，偏移消除信号线输出的控制信号为OC，OC可以控制偏移消除单元1100第一端和第二端、第三端和第四端的导通，第一端和第二端、第三端和第四端的断开。
作为另一种示例，感应放大器10还被配置为在第三预充电阶段，控制感应放大器10的第一预充电单元170的第一端和第二端导通，感应放大器10的第二预充电单元180的第一端和第二端导通，感应放大器10的偏移消除单元1100的第一端和第二端导通且第三端和第四端导通，感应放大器10的第一隔离单元140的第一端和第二端导通，以将第一节点A、第三节点C、位线和第一数据信号线预充电到预定电压。
感应放大器10还被配置为在偏移消除阶段，控制第一预充电单元170的第一端和第二端断开，第二预充电单元180的第一端和第二端断开，第一隔离单元140的第一端和第二端断开，第一信号放大单元110的第一端、第一节点A和第二端导通，第一信号放大单元110的第一端、第三节点C和第二端导通，以将第一信号放大单元110的第四端、第六端的开关器件的阈值电压的偏移消除。
感应放大器10还被配置为在第四预充电阶段，控制偏移消除单元1100的第一端和第二端断开且第三端和第四端断开，第一预充电单元170的第一端和第二端导通，第二预充电单元180的第一端和第二端导通，以将第一节点A、第三节点C预充电到预定电压。
在一些实施例中，参见图7所示，第二信号放大单元120包括第一开关模块121和第二开关模块122。
第一开关模块121的控制端、第二开关模块122的控制端共同作为第二信号放大单元120的第四端；
第一开关模块121的第一端作为第二信号放大单元120的第一端；
第二开关模块122的第二端作为第二信号放大单元120的第二端；
第一开关模块121的第二端和第二开关模块122的第一端共同作为第二信号放大单元120的第三端。
可选地，第一开关模块121包括第一开关器件T1，第二开关模块122包括第二开关器件T2，第一开关器件T1的栅极为第一开关模块121的控制端，第一开关器件T1的源漏两极为第一开关模块121的第一端和第二端，第二开关器件T2的栅极为第二开关模块122的控制端，第二开关器件T2的源漏两极为第二开关模块122的第一端和第二端，具体地开关器件的设置根据实际电路需求设置。
作为一种示例，第一开关器件T1可以为PMOS，第二开关器件T2可以为NMOS，第一开关模块121的第一端为PMOS的源极，第一开关模块121的第二端为PMOS的漏极，第二开关模块122的第一端为NMOS的漏极，第二开关模块122的第二端为NMOS的源极。
在一些实施例中，参见图7所示，第三信号放大单元130包括第三开关模块131和第四开关模块132；
第三开关模块131的控制端、第四开关模块132的控制端共同作为第三信号放大单元130的第四端；
第三开关模块131的第一端作为第三信号放大单元130的第一端；
第四开关模块132的第二端作为第三信号放大单元130的第二端；
第三开关模块131的第二端和第四开关模块132的第一端共同作为第三信号放大单元130的第三端。
可选地，参见图7所示，第三开关模块131包括第三开关器件T3，第四开关模块132包括第四开关器件T4，第三开关器件T3的栅极为第三开关模块131的控制端，第三开关器件T3的源漏两极为第三开关模块131的第一端和第二端，第四开关器件T4的栅极为第四开关模块132的控制端，第四开关器件T4的源漏两极为第四开关模块132的第一端和第二端，具体地电路连接根据实际电路需求设置。
作为一种示例，第三开关器件T3可以为PMOS，第四开关器件T4可以为NMOS，第三开关模块131的第一端为PMOS的源极，第三开关模块131的第二端为PMOS的漏极，第四开关模块132的第一端为NMOS的漏极，第四开关模块132的第二端为NMOS的源极。
在一些实施例中，参见图7所示，第一信号放大单元110包括第五开关模块111、第六开关模块112、第七开关模块113和第八开关模块114。
第五开关模块111的第一端和第六开关模块112的第一端，共同作为第一信号放大单元110的第一端；
第五开关模块111的第二端和第七开关模块113的第一端共同作为第一信号放大单元110的第三端，第六开关模块112的第二端和第八开关模块114的第一端共同作为第一信号放大单元110的第五端；
第七开关模块113的第二端和第八开关模块114的第二端共同作为第一信号放大单元110的第二端；
第五开关模块111的控制端和第三节点C电连接，第六开关模块112的控制端和第一节点A电连接；
第七开关模块113的控制端作为第一信号放大单元110的第四端，第八开关模块114的控制端作为第一信号放大单元110的第六端。
作为一种示例，参见图7所示，第五开关模块111包括第五开关器件T5，第六开关模块112包括第六开关器件T6、第七开关模块113包括第七开关器件T7，第八开关模块114包括第八开关器件T8。第五开关器件T5和第六开关器件T6可以为PMOS，第七开关器件T7和第八开关器件T8可以为NMOS。具体地开关器件的设置根据实际电路需求设置。
可选地，第五开关器件T5、第六开关器件T6、第七开关器件T7和第八开关器件T8的栅极分别为第五开关模块111、第六开关模块112、第七开关模块113和第八开关模块114的控制端，第五开关器件T5、第六开关器件T6、第七开关器件T7和第八开关器件T8的源漏两极对应为第五开关模块111、第六开关模块112、第七开关模块113和第八开关模块114的第一端、第二端。
在一些实施例中，参见图7所示，第四隔离单元190包括：第九开关模块191和第十开关模块192；
第九开关模块191的控制端和第十开关模块192的控制端，共同作为第四隔离单元190的控制端；
第九开关模块191的第一端、第二端，分别作为第四隔离单元190的第二端、第一端；
第十开关模块192的第一端、第二端，分别作为第四隔离单元190的第三端、第四端。
作为一种示例，参见图7所示，第九开关模块191包括第九开关器件T9，第十开关模块192包括第十开关器件T10，第九开关器件T9和第十开关器件T10可以为NMOS。第九开关器件T9和第十开关器件T10的栅极分别为第九开关模块191和第十开关模块192的控制端，第九开关器件T9和第十开关器件T10的源漏两极对应为第九开关模块191和第十开关模块192的第一端、第二端。
在一些实施例中，参见图7所示，偏移消除单元1100包括：第十一开关模块1101和第十二开关模块1102；
第十一开关模块1101的控制端和第十二开关模块1102的控制端，共同作为偏移消除单元1100的控制端；
第十一开关模块1101的第一端、第二端，分别作为偏移消除单元1100的第二端、第一端；
第十二开关模块1102的第一端、第二端，分别作为偏移消除单元1100的第三端、第四端。
作为一种示例，参见图7所示，第十一开关模块1101包括第十一开关器件T11，第十二开关模块1102包括第十二开关器件T12，第十一开关器件T11和第十二开关器件T12可以为NMOS。第十一开关器件T11和第十二开关器件T12的栅极分别为第十一开关模块1101和第十二开关模块1102的控制端，第十一开关器件T11和第十二开关器件T12的源漏两极对应为第十一开关模块1101和第十二开关模块1102的第一端、第二端。
参见图7所示，第一隔离单元140包括第十三开关器件T13，第二隔离单元150包括第十四开关器件T14，第三隔离单元160包括第十五开关器件T15，第十三开关器件T13、第十四开关器件T14和第十五开关器件T15的栅极分别为第一隔离单元140、第二隔离单元150和第三隔离单元160的控制端，第十三开关器件T13、第十四开关器件T14和第十五开关器件T15的源漏两极分别对应为第一隔离单元140、第二隔离单元150和第三隔离单元160的第一端、第二端。
参见图8所示，示出了感应放大器连接存储单元20以及端口的结构示意图，IOB是IO的相反信号，输出到端口，第二信号放大单元120连接的RTO1和SB1,第三信号放大单元130连接的RTO2和SB2，一个提供IO一个提供IOB。在RTO1和SB1和RTO2和SB2同时打开的阶段，如果进行数据读操作，RTO1和SB1、RTO2和SB2可以提升端口上的数据传输的效果。打开开关器件CSL之后还可以保证IO和IOB上数据的稳定性，打开开关器件CSL可以提供数据读出的功能，关闭开关器件CSL之后，可以隔离IO负载影响读写的效果
基于同一发明构思，本申请实施例提供一种存储阵列结构，参见图9所示，该存储阵列结构包括：多条位线、多条字线、多个呈矩阵分布的存储单元20、以及多个如本申请实施例的感应放大器10；
一个位线对应与一列存储单元20电连接；
一个字线对应与一行存储单元20电连接；
每个位线对应与一个感应放大器10的第二信号放大单元120的第三端电连接。
结合图7至图9所示，存储单元20包括开关器件16和电容，开关器件16的控制端与字线电连接，通过控制字线的输出控制信号WL控制开关器件16的导通和断开，以控制存储单元20和位线BL的连接和断开。
需要说明的本申请电路连接方式仅作为本申请实施例提供的感应放大器的一种示例，各开关器件可以根据需要选择PMOS或NMOS等不同的晶体管，可适应地调整本申请实施例提供的感应放大器中各元件的电连接方式，适应地调整后的电连接方式仍然属于本申请实施例的保护范围。
基于同一发明构思，本申请实施例提供一种动态随机存取存储器，包括：存储阵列结构。
基于同一发明构思，本申请实施例提供一种电子设备，包括：如本申请实施例的存储阵列结构或如本申请实施例的动态随机存取存储器。
电子设备可以为智能电话、笔记本电脑、数字广播接收器、PDA(个人数字助理)、PAD(平板电脑)、PMP(便携式多媒体播放器)、车载终端(例如车载导航终端)等等的移动终端以及诸如智能电视、台式计算机等等的固定终端。
基于同一发明构思，本申请实施例提供一种控制方法，应用于本申请实施例的感应放大器10，参见图10所示，该控制方法包括：
S1001、第一信号放大阶段，控制第一信号放大单元110的第一端、第一节点A和第二端导通，使得第一节点A的电压放大到第一电压；
S1002、第二信号放大阶段，控制第二信号放大单元120的第一端和第三端导通且第二端和第三端导通，使得位线的电压放大到第二电压，以将第二电压回写到存储阵列结构的存储单元20。
在一些实施例中，在第一信号放大阶段之前，还包括：
第一预充电阶段，控制感应放大器10的第一预充电单元170的第一端和第二端导通，感应放大器10的第二预充电单元180的第一端和第二端导通，感应放大器10的第四隔离单元190的第一端和第二端导通且第三端和第四端导通，感应放大器10的第一隔离单元140的第一端和第二端导通，以将第一节点A、第三节点C、位线和数据信号线预充电到预定电压；预定电压小于第一电压；
电荷共享阶段，控制第一预充电单元170的第一端和第二端断开，第二预充电单元180的第一端和第二端断开，将位线的预定电压与存储单元20的电容进行电荷共享。
在一些实施例中，在第一信号放大阶段，还包括：
控制第四隔离单元190的第一端和第二端断开且第三端和第四端断开，第一信号放大单元110的第一端、第三节点C和第二端导通，使得第三节点C的电压放大到第二电压；
在第二信号放大阶段，还包括：
控制第一隔离单元140的第一端和第二端断开，控制第四隔离单元190的第一端和第二端导通且第三端和第四端导通，控制感应放大器10的第三信号放大单元130的第一端和第三端导通且第二端和第三端导通，使得第一数据线的电压放大到第一电压，以将第一电压输出到端口。
在一些实施例中，在第二信号放大阶段之后，还包括：
第二预充电阶段，控制第一信号放大单元110的第一端、第一节点A和第二端断开，第一信号放大单元110的第一端、第三节点C和第二端断开，第二信号放大单元120的第一端和第三端断开且第二端和第三端断开，第三信号放大单元130的第一端和第三端断开且第二端和第三端断开，位线与存储单元20断开电连接，第一预充电单元170的第一端和第二端导通，第二预充电单元180的第一端和第二端导通，以将第一节点A、第三节点C、位线和第一数据信号线预充电到预定电压。
作为一种示例，参见图11所示，提供第一种控制方法，包括：
S1101、第一预充电阶段，控制感应放大器10的第一预充电单元170的第一端和第二端导通，感应放大器10的第二预充电单元180的第一端和第二端导通，感应放大器10的第四隔离单元190的第一端和第二端导通且第三端和第四端导通，感应放大器10的第一隔离单元140的第一端和第二端导通，以将第一节点A、第三节点C、位线和数据信号线预充电到预定电压；预定电压小于第一电压。
S1102、电荷共享阶段，控制第一预充电单元170的第一端和第二端断开，第二预充电单元180的第一端和第二端断开，将位线的预定电压与存储单元20的电容进行电荷共享。
S1103、第一信号放大阶段，控制第一信号放大单元110的第一端、第一节点A和第二端导通，使得第一节点A的电压放大到第一电压；控制第四隔离单元190的第一端和第二端断开且第三端和第四端断开，第一信号放大单元110的第一端、第三节点C和第二端导通使得第三节点C的电压放大到第二电压。
S1104、第二信号放大阶段，控制第二信号放大单元120的第一端和第三端导通且第二端和第三端导通，使得位线的电压放大到第二电压以将第二电压回写到存储阵列结构的存储单元20；控制第一隔离单元140的第一端和第二端断开，控制第四隔离单元190的第一端和第二端导通且第三端和第四端导通，控制感应放大器10的第三信号放大单元130的第一端和第三端导通且第二端和第三端导通，使得第一数据线的电压放大到第一电压，以将第一电压输出到端口。
S1105、第二预充电阶段，控制第一信号放大单元110的第一端、第一节点A和第二端断开，第一信号放大单元110的第一端、第三节点C和第二端断开，第二信号放大单元120的第一端和第三端断开且第二端和第三端断开，第三信号放大单元130的第一端和第三端断开且第二端和第三端断开，位线与存储单元20断开电连接，第一预充电单元170的第一端和第二端导通，第二预充电单元180的第一端和第二端导通，以将第一节点A、第三节点C、位线和第一数据信号线预充电到预定电压。
同理，第一控制方法还包括：第一信号放大阶段，控制第一信号放大单元110的第一端、第一节点A和第二端导通，使得第一节点A的电压放大到第二电压；控制第四隔离单元190的第一端和第二端断开且第三端和第四端断开，第一信号放大单元110的第一端、第三节点C和第二端导通使得第三节点C的电压放大到第一电压。
第二信号放大阶段，控制第二信号放大单元120的第一端和第三端导通且第二端和第三端导通，使得位线的电压放大到第一电压以将第一电压回写到存储阵列结构的存储单元20；控制第一隔离单元140的第一端和第二端断开，控制第四隔离单元190的第一端和第二端导通且第三端和第四端导通，控制感应放大器10的第三信号放大单元130的第一端和第三端导通且第二端和第三端导通，使得第一数据线的电压放大到第二电压，以将第二电压输出到端口。
在一些实施例中，在第一信号放大阶段之前，还包括：
第三预充电阶段，控制感应放大器10的第一预充电单元170的第一端和第二端导通，感应放大器10的第二预充电单元180的第一端和第二端导通，感应放大器10的偏移消除单元1100的第一端和第二端导通且第三端和第四端导通，感应放大器10的第一隔离单元140的第一端和第二端导通，以将第一节点A、第三节点C、位线和第一数据信号线预充电到预定电压；
偏移消除阶段，控制第一预充电单元170的第一端和第二端断开，第二预充电单元180的第一端和第二端断开，第一隔离单元140的第一端和第二端断开，第一信号放大单元110的第一端、第一节点A和第二端导通，第一信号放大单元110的第一端、第三节点C和第二端导通，以将第一信号放大单元110的第四端、第六端的开关器件的阈值电压的偏移消除；
第四预充电阶段，控制偏移消除单元1100的第一端和第二端断开且第三端和第四端断开，第一预充电单元170的第一端和第二端导通，第二预充电单元180的第一端和第二端导通，以将第一节点A、第三节点C预充电到预定电压；
电荷共享阶段，控制第一预充电单元170的第一端和第二端断开，第二预充电单元180的第一端和第二端断开，将位线的预定电压与存储单元20的电容进行电荷共享。
作为一种示例，参见图12所示，提供第二种控制方法，包括：
S1201、第三预充电阶段，控制感应放大器10的第一预充电单元170的第一端和第二端导通，感应放大器10的第二预充电单元180的第一端和第二端导通，感应放大器10的偏移消除单元1100的第一端和第二端导通且第三端和第四端导通，感应放大器10的第一隔离单元140的第一端和第二端导通，以将第一节点A、第三节点C、位线和第一数据信号线预充电到预定电压
S1202、偏移消除阶段，控制第一预充电单元170的第一端和第二端断开，第二预充电单元180的第一端和第二端断开，第一隔离单元140的第一端和第二端断开，第一信号放大单元110的第一端、第一节点A和第二端导通，第一信号放大单元110的第一端、第三节点C和第二端导通，以将第一信号放大单元110的第四端、第六端的开关器件的阈值电压的偏移消除
S1203、第四预充电阶段，控制偏移消除单元1100的第一端和第二端断开且第三端和第四端断开，第一预充电单元170的第一端和第二端导通，第二预充电单元180的第一端和第二端导通，以将第一节点A、第三节点C预充电到预定电压。
S1204、电荷共享阶段，控制第一预充电单元170的第一端和第二端断开，第二预充电单元180的第一端和第二端断开，将位线的预定电压与存储单元20的电容进行电荷共享。
S1205、第一信号放大阶段，控制第一信号放大单元110的第一端、第一节点A和第二端导通，使得第一节点A的电压放大到第一电压；控制第四隔离单元190的第一端和第二端断开且第三端和第四端断开，第一信号放大单元110的第一端、第三节点C和第二端导通使得第三节点C的电压放大到第二电压。
S1206、第二信号放大阶段，控制第二信号放大单元120的第一端和第三端导通且第二端和第三端导通，使得位线的电压放大到第二电压以将第二电压回写到存储阵列结构的存储单元20；控制第一隔离单元140的第一端和第二端保持断开，控制第四隔离单元190的第一端和第二端导通且第三端和第四端导通，控制感应放大器10的第三信号放大单元130的第一端和第三端导通且第二端和第三端导通，使得第一数据线的电压放大到第一电压，以将第一电压输出到端口；
S1207、第二预充电阶段，控制第一信号放大单元110的第一端、第一节点A和第二端断开，第一信号放大单元110的第一端、第三节点C和第二端断开，第二信号放大单元120的第一端和第三端断开且第二端和第三端断开，第三信号放大单元130的第一端和第三端断开且第二端和第三端断开，位线与存储单元20断开电连接，第一预充电单元170的第一端和第二端导通，第二预充电单元180的第一端和第二端导通，以将第一节点A、第三节点C、位线和第一数据信号线预充电到预定电压。
图13和图14示出了第一种控制方法的时序图，第一种控制方法分为五个阶段，第一预充电阶段、电荷共享阶段、第一信号放大阶段、第二信号放大阶段、第二预充电阶段分别对应state1、state2、state3、state4、state5。第一种控制方法取消OC并进行两次信号放大，为利用图13的时序的控制方式对存储单元20的数据进行读出的效果，该方式取消了OC的使能，可以正常的读取存储单元20的存储数据。
结合图7、图14所示，第一种控制方法，包括：
第一预充电阶段：EQ、ISO1、ISO2、ISO3，PRE打开，VBLEP将SABL和SABLB以及BL和BLB都预充电到0.5V；
电荷共享阶段：EQ、PRE关闭，WL和ISO1、ISO2、ISO3继续打开，进行电荷共享状态；
第一信号放大阶段：ISO1关闭，WL、ISO2、ISO3继续打开，并且打开RTO和SB，将SABL和SABLB利用感应放大器SA进行第一次信号放大；
第二信号放大阶段：ISO3关闭，隔离参考电源，打开WL、ISO1、ISO 2，进行第二次信号感应放大，同时打开RTO1和SB1、RTO2和SB2开启数据回写功能，打开CSL提供数据读出的功能。
第二预充电阶段：WL关闭，之后再关闭RTO、RTO1、RTO2和SB、SB1、SB2，再之后打开EQ和PRE使能，将BL和BLB以及SABL和SABLB充电到0.5v，使DRAM回到理想状态，为下一次读写做准备。
图13和图14示出了第二种控制方法的时序图，第二种控制方法分为7个阶段，第二种控制方法保留OC并进行两次信号放大，第三预充电阶段、偏移消除阶段、第四预充电阶段、电荷共享阶段、第一信号放大阶段、第二信号放大阶段、第二预充电阶段分别对应state1、state2、state3、state4、state5、state6、state7。
结合图7、图16所示，第二种控制方法，包括：
第三预充电阶段：EQ、ISO2、3，PRE，OC打开，VBLEP将SABL和SABLB以及BL和BLB都预充电到0.5V
偏移消除阶段：EQ、PRE关闭，OC和SB、RTO打开进行不匹配取消过程
第四预充电阶段：关闭OC打开EQ和PRE,对SABL和SABLB预充电到0.5V
执行第一控制方法的电荷共享阶段、第一信号放大阶段、第二信号放大阶段、第二预充电阶段，执行过程中需要一直保持ISO3关闭,隔离参考电源。
第二种控制方法为利用图15的时序控制方式对存储单元20的数据进行读出的效果，该方式取消保留了OC的使能模式，并且利用该方式可以正常的感应出两个放大NMOS(开关器件T7和T8)的不匹配电压，增加了感应精度，可以正常的读取存储单元20的存储数据。
本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。
Claims (20)
1.一种感应放大器，其特征在于，包括：
第一信号放大单元，第一端、第二端分别用于与第一电压端、第二电压端电电连接，第三端、第四端分别作为第一节点、第二节点；第一电压端用于输出第一电压，第二电压端用于输出第二电压，所述第一电压大于所述第二电压；
第二信号放大单元，第一端、第二端、第三端分别用于与第三电压端、第四电压端、位线电连接，第四端与第一节点电连接；所述第三电压端的电压与所述第一电压端的电压相同，所述第四电压端的电压与所述第二电压端的电压相同；所述位线用于与存储阵列结构的存储单元电连接；
所述感应放大器，被配置为在第一信号放大阶段，所述第一信号放大单元的第一端、第一节点和第二端导通，使得第一节点的电压放大到所述第一电压；在第二信号放大阶段，所述第二信号放大单元的第一端和第三端导通且第二端和第三端导通，使得所述位线的电压放大到第二电压，以将所述第二电压回写到所述存储单元。
2.根据权利要求1所述的感应放大器，其特征在于，第一信号放大单元的第五端、第六端分别作为第三节点、第四节点；
所述感应放大器，还包括：
第三信号放大单元，第一端、第二端、第三端分别用于与第五电压端、第六电压端、第一数据线电连接，第四端与第三节点电连接；所述第五电压端的电压与所述第一电压端的电压相同，所述第六电压端的电压与所述第二电压端的电压相同；所述第一数据线用于与端口电连接；
所述感应放大器，还被配置为在第一信号放大阶段，所述第一信号放大单元的第一端、第三节点和第二端导通，使得第三节点的电压放大到所述第二电压；在第二信号放大阶段，所述第三信号放大单元的第一端和第三端导通且第二端和第三端导通，使得所述第一数据线的电压放大到第一电压，以将所述第一电压输出到所述端口。
3.根据权利要求2所述的感应放大器，其特征在于，还包括：
第一隔离单元，控制端用于与第一隔离信号线电连接，第一端、第二端分别用于与第一参考电压端、第一数据线电连接；
所述第一隔离单元，被配置为在第二信号放大阶段，所述第一隔离单元的第一端和第二端断开，以对所述第一数据线的电压进行放大。
4.根据权利要求3所述的感应放大器，其特征在于，还包括：
第二隔离单元，控制端、第一端分别用于与第二隔离信号线、位线电连接，第二端与第二节点电连接；
所述第二隔离单元，被配置为在工作状态，所述第二隔离单元的第一端和第二端导通；在非工作状态，所述第二隔离单元的第一端和第二端断开。
5.根据权利要求4所述的感应放大器，其特征在于，还包括：
第三隔离单元，控制端用于与第三隔离信号线电连接，第一端、第二端分别与第一数据线、第四节点电连接；所述第三隔离信号线与所述第二隔离信号线电连接；
所述第三隔离单元，被配置为在工作状态，所述第三隔离单元的第一端和第二端导通；在非工作状态，所述第三隔离单元的第一端和第二端断开。
6.根据权利要求1所述的感应放大器，其特征在于，所述第二信号放大单元包括第一开关模块和第二开关模块；
所述第一开关模块的控制端、所述第二开关模块的控制端共同作为所述第二信号放大单元的第四端；
所述第一开关模块的第一端作为所述第二信号放大单元的第一端；
所述第二开关模块的第二端作为所述第二信号放大单元的第二端；
所述第一开关模块的第二端和所述第二开关模块的第一端共同作为所述第二信号放大单元的第三端。
7.根据权利要求2所述的感应放大器，其特征在于，所述第三信号放大单元包括第三开关模块和第四开关模块；
所述第三开关模块的控制端、所述第四开关模块的控制端共同作为所述第三信号放大单元的第四端；
所述第三开关模块的第一端作为所述第三信号放大单元的第一端；
所述第四开关模块的第二端作为所述第三信号放大单元的第二端；
所述第三开关模块的第二端和所述第四开关模块的第一端共同作为所述第三信号放大单元的第三端。
8.根据权利要求2所述的感应放大器，其特征在于，所述第一信号放大单元包括第五开关模块、第六开关模块、第七开关模块和第八开关模块；
所述第五开关模块的第一端和第六开关模块的第一端，共同作为所述第一信号放大单元的第一端；
所述第五开关模块的第二端和所述第七开关模块的第一端共同作为所述第一信号放大单元的第三端，所述第六开关模块的第二端和所述第八开关模块的第一端共同作为所述第一信号放大单元的第五端；
所述第七开关模块的第二端和所述第八开关模块的第二端共同作为所述第一信号放大单元的第二端；
所述第五开关模块的控制端和所述第三节点电连接，所述第六开关模块的控制端和所述第一节点电连接；
所述第七开关模块的控制端作为所述第一信号放大单元的第四端，第八开关模块的控制端作为所述第一信号放大单元的第六端。
9.根据权利要求3所述的感应放大器，其特征在于，还包括：
第一预充电单元，控制端用于与第一信号线电连接，第一端用于与第一参考电压端电连接，第二端与第三节点电连接；所述第一参考电压端用于输出第一参考电压；
第二预充电单元，控制端用于与第二信号线电连接，第一端、第二端分别与第一节点、第三节点电连接；
第四隔离单元，控制端用于与第四隔离信号线电连接，第一端、第二端、第三端、第四端分别与第二节点、第三节点、第一节点、第四节点电连接。
10.根据权利要求9所述的感应放大器，其特征在于，还包括：
偏移消除单元，控制端用于与偏移消除信号线电连接，第一端、第二端、第三端、第四端，分别与第二节点、第一节点、第三节点、第四节点电连接。
11.根据权利要求9所述的感应放大器，其特征在于，所述第四隔离单元包括：第九开关模块和第十开关模块；
所述第九开关模块的控制端和所述第十开关模块的控制端，共同作为所述第四隔离单元的控制端；
所述第九开关模块的第一端、第二端，分别作为所述第四隔离单元的第二端、第一端；
所述第十开关模块的第一端、第二端，分别作为所述第四隔离单元的第三端、第四端。
12.根据权利要求10所述的感应放大器，其特征在于，所述偏移消除单元包括：第十一开关模块和第十二开关模块；
所述第十一开关模块的控制端和所述第十二开关模块的控制端，共同作为所述偏移消除单元的控制端；
所述第十一开关模块的第一端、第二端，分别作为所述偏移消除单元的第二端、第一端；
所述第十二开关模块的第一端、第二端，分别作为所述偏移消除单元的第三端、第四端。
13.一种存储阵列结构，其特征在于，包括：多条位线、多条字线、多个呈矩阵分布的存储单元、以及多个如权利要求1-12中任一项所述的感应放大器；
一个所述位线对应与一列所述存储单元电连接；
一个所述字线对应与一行所述存储单元电连接；
每个位线对应与一个所述感应放大器的第二信号放大单元的第三端电连接。
14.一种动态随机存取存储器，其特征在于，包括：如权利要求13所述的存储阵列结构。
15.一种电子设备，其特征在于，包括：如权利要求13所述的存储阵列结构或如权利要求14所述的动态随机存取存储器。
16.一种控制方法，应用于如权利要求1-12中任一项所述的感应放大器，其特征在于，包括：
第一信号放大阶段，控制第一信号放大单元的第一端、第一节点和第二端导通，使得第一节点的电压放大到第一电压；
第二信号放大阶段，控制第二信号放大单元的第一端和第三端导通且第二端和第三端导通，使得位线的电压放大到第二电压，以将所述第二电压回写到存储阵列结构的存储单元。
17.根据权利要求16所述的控制方法，其特征在于，在第一信号放大阶段之前，还包括：
第一预充电阶段，控制感应放大器的第一预充电单元的第一端和第二端导通，感应放大器的第二预充电单元的第一端和第二端导通，感应放大器的第四隔离单元的第一端和第二端导通且第三端和第四端导通，感应放大器的第一隔离单元的第一端和第二端导通，以将第一节点、第三节点、位线和数据信号线预充电到预定电压；所述预定电压小于所述第一电压；
电荷共享阶段，控制第一预充电单元的第一端和第二端断开，第二预充电单元的第一端和第二端断开，将所述位线的预定电压与存储单元的电容进行电荷共享。
18.根据权利要求17所述的控制方法，其特征在于，在第一信号放大阶段，还包括：
控制第四隔离单元的第一端和第二端断开且第三端和第四端断开，第一信号放大单元的第一端、第三节点和第二端导通，使得第三节点的电压放大到所述第二电压；
在第二信号放大阶段，还包括：
控制第一隔离单元的第一端和第二端断开，控制第四隔离单元的第一端和第二端导通且第三端和第四端导通，控制感应放大器的第三信号放大单元的第一端和第三端导通且第二端和第三端导通，使得第一数据线的电压放大到第一电压，以将所述第一电压输出到端口。
19.根据权利要求18所述的控制方法，其特征在于，在第二信号放大阶段之后，还包括：
第二预充电阶段，控制第一信号放大单元的第一端、第一节点和第二端断开，第一信号放大单元的第一端、第三节点和第二端断开，第二信号放大单元的第一端和第三端断开且第二端和第三端断开，第三信号放大单元的第一端和第三端断开且第二端和第三端断开，位线与存储单元断开电连接，第一预充电单元的第一端和第二端导通，第二预充电单元的第一端和第二端导通，以将第一节点、第三节点、位线和第一数据信号线预充电到预定电压。
20.根据权利要求16所述的控制方法，其特征在于，在第一信号放大阶段之前，还包括：
第三预充电阶段，控制感应放大器的第一预充电单元的第一端和第二端导通，感应放大器的第二预充电单元的第一端和第二端导通，感应放大器的偏移消除单元的第一端和第二端导通且第三端和第四端导通，感应放大器的第一隔离单元的第一端和第二端导通，以将第一节点、第三节点、位线和第一数据信号线预充电到预定电压；
偏移消除阶段，控制第一预充电单元的第一端和第二端断开，第二预充电单元的第一端和第二端断开，第一隔离单元的第一端和第二端断开，第一信号放大单元的第一端、第一节点和第二端导通，第一信号放大单元的第一端、第三节点和第二端导通，以将所述第一信号放大单元的第四端、第六端的开关器件的阈值电压的偏移消除；
第四预充电阶段，控制偏移消除单元的第一端和第二端断开且第三端和第四端断开，第一预充电单元的第一端和第二端导通，第二预充电单元的第一端和第二端导通，以将第一节点、第三节点预充电到预定电压；
电荷共享阶段，控制第一预充电单元的第一端和第二端断开，第二预充电单元的第一端和第二端断开，将所述位线的预定电压与存储单元的电容进行电荷共享。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311460221.2A CN117497023B (zh) | 2023-11-03 | 2023-11-03 | 感应放大器及其控制方法、存储阵列结构及存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311460221.2A CN117497023B (zh) | 2023-11-03 | 2023-11-03 | 感应放大器及其控制方法、存储阵列结构及存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117497023A true CN117497023A (zh) | 2024-02-02 |
| CN117497023B CN117497023B (zh) | 2024-05-03 |
Family
ID=89677670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311460221.2A Active CN117497023B (zh) | 2023-11-03 | 2023-11-03 | 感应放大器及其控制方法、存储阵列结构及存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117497023B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117976009A (zh) * | 2023-12-22 | 2024-05-03 | 北京超弦存储器研究院 | 感应放大器、数据读写方法、存储阵列结构及存储器 |
| CN118116433A (zh) * | 2024-04-30 | 2024-05-31 | 北京超弦存储器研究院 | 灵敏感应器、数据处理方法以及存储器 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150036444A1 (en) * | 2013-08-01 | 2015-02-05 | Samsung Electronics Co., Ltd. | Sensor amplifier, memory device comprising same, and related method of operation |
| CN212303080U (zh) * | 2020-06-30 | 2021-01-05 | 长鑫存储技术(上海)有限公司 | 灵敏放大器及存储装置 |
| CN113870911A (zh) * | 2020-06-30 | 2021-12-31 | 长鑫存储技术(上海)有限公司 | 灵敏放大器、存储装置及读写方法 |
| CN114999543A (zh) * | 2022-06-20 | 2022-09-02 | 长江存储科技有限责任公司 | 感测放大电路、存储装置、操作方法及系统 |
| CN115171750A (zh) * | 2022-07-07 | 2022-10-11 | 北京超弦存储器研究院 | 存储器及其访问方法、电子设备 |
| CN115171751A (zh) * | 2022-07-07 | 2022-10-11 | 北京超弦存储器研究院 | 存储器及其访问方法、电子设备 |
| CN116524974A (zh) * | 2022-01-20 | 2023-08-01 | 华为技术有限公司 | 一种存储器、时序控制方法及电子设备 |
| CN116564375A (zh) * | 2023-07-12 | 2023-08-08 | 长鑫存储技术有限公司 | 存储器及其配置方法和读取控制方法 |
-
2023
- 2023-11-03 CN CN202311460221.2A patent/CN117497023B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150036444A1 (en) * | 2013-08-01 | 2015-02-05 | Samsung Electronics Co., Ltd. | Sensor amplifier, memory device comprising same, and related method of operation |
| CN212303080U (zh) * | 2020-06-30 | 2021-01-05 | 长鑫存储技术(上海)有限公司 | 灵敏放大器及存储装置 |
| CN113870911A (zh) * | 2020-06-30 | 2021-12-31 | 长鑫存储技术(上海)有限公司 | 灵敏放大器、存储装置及读写方法 |
| CN116524974A (zh) * | 2022-01-20 | 2023-08-01 | 华为技术有限公司 | 一种存储器、时序控制方法及电子设备 |
| CN114999543A (zh) * | 2022-06-20 | 2022-09-02 | 长江存储科技有限责任公司 | 感测放大电路、存储装置、操作方法及系统 |
| CN115171750A (zh) * | 2022-07-07 | 2022-10-11 | 北京超弦存储器研究院 | 存储器及其访问方法、电子设备 |
| CN115171751A (zh) * | 2022-07-07 | 2022-10-11 | 北京超弦存储器研究院 | 存储器及其访问方法、电子设备 |
| CN116564375A (zh) * | 2023-07-12 | 2023-08-08 | 长鑫存储技术有限公司 | 存储器及其配置方法和读取控制方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117976009A (zh) * | 2023-12-22 | 2024-05-03 | 北京超弦存储器研究院 | 感应放大器、数据读写方法、存储阵列结构及存储器 |
| CN118116433A (zh) * | 2024-04-30 | 2024-05-31 | 北京超弦存储器研究院 | 灵敏感应器、数据处理方法以及存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117497023B (zh) | 2024-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11024365B1 (en) | Time interleaved sampling of sense amplifier circuits, memory devices and methods of operating memory devices | |
| CN117497023B (zh) | 感应放大器及其控制方法、存储阵列结构及存储器 | |
| US8310884B2 (en) | Semiconductor memory device | |
| US7417911B2 (en) | Semiconductor memory device having hierarchically structured data lines and precharging means | |
| US7738306B2 (en) | Method to improve the write speed for memory products | |
| JP4994135B2 (ja) | センス増幅回路およびセンス増幅方法 | |
| US8520449B2 (en) | Semiconductor device and control method thereof | |
| US9159401B2 (en) | Semiconductor device having hierarchical bit line structure | |
| US12080340B2 (en) | Control circuit, method for reading and writing and memory | |
| US12119047B2 (en) | Readout circuit structure | |
| US20080062737A1 (en) | Local digit line architecture and method for memory devices having multi-bit or low capacitance memory cells | |
| US8111543B2 (en) | Semiconductor memory device | |
| US20120195103A1 (en) | Semiconductor device having complementary bit line pair | |
| US8542547B2 (en) | Semiconductor device and data processing system | |
| CN117976009B (zh) | 感应放大器、数据读写方法、存储阵列结构及存储器 | |
| CN117976010B (zh) | 感应放大器、数据读写方法、存储阵列结构及存储器 | |
| US7808852B2 (en) | Semiconductor memory device and layout method thereof | |
| US6822917B2 (en) | Data write circuit in memory system and data write method | |
| WO2021244055A1 (zh) | 读写转换电路以及存储器 | |
| US7345927B2 (en) | Semiconductor integrated circuit device | |
| JP4118654B2 (ja) | 半導体記憶セル | |
| US11250904B1 (en) | DRAM with inter-section, page-data-copy scheme for low power and wide data access | |
| CN115565568B (zh) | 读出电路结构 | |
| US12100441B2 (en) | Readout circuit layout and sense amplification circuit | |
| WO2023202166A1 (zh) | 一种位线读取电路、存储器及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |