CN117475013A - 一种计算机设备和视频数据处理方法 - Google Patents

Abstract

本申请实施例提供了一种计算机设备和视频数据处理方法，利用计算机设备中的图形加速卡对多路视频流数据进行解码、缩放，显卡只解码部分视频流数据，由于显卡渲染的是经过缩放后的缩略图形数据和缩略图形数据和部分由显卡解码的视频流数据，且缩略图形数据的分辨率小于视频流数据的分辨率，这样，在同等情况下，显卡渲染时接收到需要渲染的视频流数据的数据量降低，进而可以增加该显卡渲染视频流数据的路数，实现在多画面播放时，大大降低画面出现卡顿的情况，提高了画面展示的效率。

Description

一种计算机设备和视频数据处理方法

技术领域

本申请涉及视频编解码和图形处理技术领域，特别是涉及一种计算机设备和视频数据处理方法。

背景技术

目前，越来越多的场景下需要将多路视频数据同时在一个画面上显示，例如，小区的监控画面，商场的监控画面。也就是说，在安防场景下需要对多路监控视频进行编解码、渲染，最后显示在电脑显示屏上。但是目前的低端通用PC（Personal Computer），只能满足普通的办公场景，普遍存在解码渲染能力较弱的情况，进而在多画面视频播放场景下，无法满足播放的需求，进行多画面播放，会出现卡顿。

发明内容

本申请实施例的目的在于提供一种计算机设备和视频数据处理方法，以实现在安防场景下，实现多画面播放时，减少卡顿的情况。具体技术方案如下：

在本申请第一方面，提供了一种计算机设备，所述设备包括：主板、显卡、图形加速卡、显示器以及存储设备；

所述主板包括：CPU，计算机扩展总线标准PCIE总线，两个PCIE槽位；一个PCIE槽位插有显卡，另一个PCIE槽位插有图形加速卡；所述PCIE总线用于实现各所述PCIE槽位与所述CPU的电连接；

所述存储设备预先存储有用于表示所述图形加速卡解码性能的解码信息；所述CPU部署有视频监控程序，所述CPU用于响应于所述视频监控程序针对N路第一预设分辨率的视频流数据生成的显示指令，从所述存储设备中读取所述解码信息，并根据所述解码信息将其中M路视频流数据发送至所述图形加速卡，并将N-M路视频流数据发送至所述显卡，其中，M不大于N，解码所述M路视频流数据的解码能力不大于所述解码信息对应的解码能力；

所述图形加速卡，用于接收所述M路视频流数据，并将所述M路视频流数据进行解码，得到第一解码图形数据；将所述第一解码图形数据缩放至第二预设分辨率，得到缩略图形数据，并将所述缩略图形数据发送至所述CPU，以使得所述CPU将接收到的所述缩略图形数据发送至所述显卡；所述第一预设分辨率大于所述第二预设分辨率；

所述显卡，用于接收所述N-M路视频流数据和所述缩略图形数据，并将所述N-M路视频流数据进行解码，得到第二解码图形数据；渲染所述第二解码图形数据和所述缩略图形数据，得到所述N路视频流数据对应的渲染图形；对所述N路视频流数据对应的渲染图形进行拼接，得到拼接图形；并控制所述显示器显示所述拼接图形。

在一种可能的实现方式中所述根据所述解码信息将其中M路视频流数据发送至所述图形加速卡，包括：

确定所述解码信息对应的解码能力最多能够解码的视频流数据的路数Z，作为M；

将所述M路视频流数据发送至所述图形加速卡。

在一种可能的实现方式中，所述存储设备还用于对应存储各显卡的规格型号和显卡的能力信息，所述能力信息用于表示显卡的解码能力和渲染能力；

所述CPU，还用于获取所述显卡的规格型号，作为目标规格型号；以所述目标规格型号为索引，在所述存储设备中查找对应于所述目标规格型号存储的能力信息，作为目标能力信息；

根据所述目标能力信息所表示的渲染能力确定剩余渲染能力，其中，所述剩余渲染能力为所述目标能力信息所表示的渲染能力与第一渲染能力的差值，所述第一渲染能力为渲染由Z路视频流数据缩放得到的缩略图数据所需的渲染能力；

确定所述剩余渲染能力最多能够渲染的第二解码图形数据的路数Y；

确定所述Y与所述Z的和，作为最大路数；

所述视频监控程序，用于确定不大于所述最大路数的N，并选取N路第一预设分辨率的视频流数据；针对选取的视频流数据向所述CPU发送显示指令。

在一种可能的实现方式中，视频监控程序确定不大于所述最大路数的N，并选取N路第一预设分辨率的视频流数据，包括：

响应于视频流选择指令，识别所述选择指令选取的视频流数据的路数T；

若所述T不大于所述最大路数，则针对所述选择指令选取的视频流数据向所述CPU发送显示指令；

所述视频监控程序，还用于若所述T大于所述最大路数，则进行告警。

在一种可能的实现方式中，所述图形加速卡中包括多个处理芯片；所述图形加速卡维护有用于表示所述多个处理芯片的剩余性能的性能信息和所述处理芯片的标识；所述CPU根据所述解码信息将其中M路视频流数据发送至所述图形加速卡，包括：

根据所述M、所述性能信息和所述处理芯片的标识，确定剩余性能能够完成M路视频数据解码的处理芯片，作为目标处理芯片；

向所述目标处理芯片发送M路视频流数据；

所述图形加速卡，还用于在接收到视频流数据后，更新所述目标处理芯片的性能信息；

所述图形加速卡，用于接收所述M路视频流数据，并将所述M路视频流数据进行解码，得到解码图形数据，包括：

所述图形加速卡，用于通过所述目标处理芯片对M路视频流数据进行解码得到解码图形数据。

在一种可能的实现方式中，所述向所述目标处理芯片发送M路视频流数据，包括：

依次针对M路视频流数据中的每路视频流数据，确定剩余性能最高的处理芯片，作为目标处理芯片；

向所述目标处理芯片发送所述视频流数据。

在一种可能的实现方式中，所述图形加速卡，还用于对解码得到的各帧解码图形数据进行标识；

响应于针对目标渲染图形的截图指令，所述视频控制程序确定渲染得到所述目标渲染图形所基于的解码图形数据的标识，作为目标标识；

所述视频控制程序控制所述CPU将所述目标标识发送至所述图形加速卡；

所述图形加速卡确定所述目标标识所表示的解码图形数据，对所述解码图形数据进行编码，得到截图文件并发送至所述CPU。

在本申请第二方面，提供了一种视频数据处理方法，应用于计算机设备，主板、显卡、图形加速卡、显示器以及存储设备；所述主板包括：CPU，计算机扩展总线标准PCIE总线，两个PCIE槽位；一个PCIE槽位插有显卡，另一个PCIE槽位插有图形加速卡；所述PCIE总线用于实现各所述PCIE槽位与所述CPU的电连接；所述存储设备预先存储有用于表示所述图形加速卡解码性能的解码信息；所述CPU部署有视频监控程序；所述方法包括：

所述CPU响应于所述视频监控程序针对N路第一预设分辨率的视频流数据输入的显示指令，生成的显示指令，从所述存储设备中读取所述解码信息，并根据所述解码信息将其中M路视频流数据发送至所述图形加速卡，并将N-M路视频流数据发送至所述显卡，其中，M不大于N，解码所述M路视频流数据的解码能力不大于所述解码信息对应的解码能力；

所述图形加速卡对接收到的M路视频流数据进行解码，得到第一解码图形数据；

所述图形加速卡将所述第一解码图形数据缩放至第二预设分辨率，得到缩略图形数据，并将所述缩略图形数据发送至所述CPU，其中，所述第二预设分辨率小于所述第一预设分辨率；所述第一预设分辨率大于所述第二预设分辨率；

所述CPU将接收到的所述缩略图形数据发送至所述显卡；

所述显卡对接收到的所述N-M路视频流数据和所述缩略图形数据，并将所述N-M路视频流数据进行解码，得到第二解码图形数据；渲染所述第二解码图形数据和所述缩略图形数据，得到所述N路视频流数据对应的渲染图形；对所述N路视频流数据对应的渲染图形进行拼接，得到拼接图形；并控制所述显示器显示所述拼接图形。

在本申请第三方面，提供了一种电子设备，包括 ：

存储器，用于存放计算机程序；

处理器，用于执行存储器上所存放的程序时，实现上述第二方面任一所述的方法。

在本申请第四方面，提供了一种计算机可读存储介质，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现上述第二方面任一所述的方法。

本申请实施例有益效果：

本申请实施例提供的一种计算机设备和视频数据处理方法，设备包括：主板、显卡、图形加速卡、显示器以及存储设备；主板包括：CPU，计算机扩展总线标准PCIE总线，两个PCIE槽位；一个PCIE槽位插有显卡，另一个PCIE槽位插有图形加速卡；PCIE总线用于实现各所述PCIE槽位与所述CPU的电连接。本实施例中，利用计算机设备中的图形加速卡对多路视频流数据进行解码、缩放，显卡只解码部分视频流数据，由于显卡渲染的是经过缩放后的缩略图形数据和部分由显卡解码的视频流数据，且缩略图形数据的分辨率小于视频流数据的分辨率，这样，在同等情况下，显卡渲染时接收到需要渲染的视频流数据的数据量降低，进而可以增加该显卡渲染视频流数据的路数，实现在多画面播放时，大大降低画面出现卡顿的情况，提高了画面展示的效率。

当然，实施本申请的任一产品或方法并不一定需要同时达到以上所述的所有优点。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的实施例。

图1为本申请实施例提供的一种现有技术的PC端搭载显卡的场景示意图；

图2为本申请实施例提供的一种计算机设备示意图；

图3为本申请实施例提供的一种CPU、显卡和图形加速卡之间的连接示意图；

图4为本申请实施例提供的一种视频流数据的传输过程示意图；

图5为本申请实施例提供的一种多路视频流数据的显示示意图；

图6为本申请实施例提供的一种16路视频流数据进行拼接显示过程示意图；

图7为本申请实施例提供的一种图形加速卡中处理芯片示意图；

图8为本申请实施例提供的一种图形截图过程示意图；

图9为本申请实施例提供的一种视频数据处理设备示意图；

图10为本申请实施例提供的一种视频数据处理方法流程示意图；

图11为本申请实施例提供的一种电子设备示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员基于本申请所获得的所有其他实施例，都属于本申请保护的范围。

PCIE：PCI-Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准，它原来的名称为“3GIO”，是由英特尔在2001年提出的，旨在替代旧的PCI，PCI-X（Peripheral Components Interconnect的更新版本）和AGP（AccelerateGraphical Port）总线标准。

RC：Root Complex，RC设备用于连接CPU/内存子系统和 I/O设备。本申请实施例中，RC设备是PC主机。

EP：EndPoint，EP设备通常表示一个串行或I/O设备。本申请实施例中，EP设备是图形加速卡。

SDK: 用于控制图形加速卡解码的软件开发程序包，程序包运行在PC上，通过指令控制EP编解码行为。

ISC：iSecureCenter，一种综合安防平台，ISC平台是指一种数字视频监控平台，该平台是集视频监控、安全预警、视频交互、客流分析、智能分析等功能于一体的综合性安防监控平台。

现有技术中，PC端搭载显卡的场景，如图1所示，视频流数据经过显卡解码和渲染后在屏幕上显示，解码和渲染显示都由显卡完成，传统场景的看电影或者视频，都会相对流畅，如果有安防场景的多路视频播放，无论解码还是渲染出现瓶颈，都会影响整体性能，导致播放卡顿。

基于此，本申请实施例提供了一种计算机设备，如图2所示，该设备包括：主板、显卡、图形加速卡、显示器以及存储设备；主板包括：CPU，计算机扩展总线标准PCIE总线，两个PCIE槽位，分别为PCIE槽位1和PCIE槽位2；一个PCIE槽位插有显卡，另一个PCIE槽位插有图形加速卡；PCIE总线用于实现各所述PCIE槽位与所述CPU的电连接；存储设备预先存储有用于表示图形加速卡解码性能的解码信息；CPU部署有视频监控程序。

CPU，用于响应于视频监控程序针对N路第一预设分辨率的视频流数据生成的显示指令，从存储设备中读取所述解码信息，并根据解码信息将其中M路视频流数据发送至图形加速卡，并将N-M路视频流数据发送至显卡，其中，M不大于N，解码M路视频流数据的解码能力不大于解码信息对应的解码能力。

图形加速卡，用于接收M路视频流数据，并将M路视频流数据进行解码，得到第一解码图形数据；将第一解码图形数据缩放至第二预设分辨率，得到缩略图形数据，并将缩略图形数据发送至CPU，以使得CPU将接收到的缩略图形数据发送至所述显卡；第一预设分辨率大于第二预设分辨率。

显卡，用于接收N-M路视频流数据和缩略图形数据，并将N-M路视频流数据进行解码，得到第二解码图形数据；渲染第二解码图形数据和缩略图形数据，得到N路视频流数据对应的渲染图形；对N路视频流数据对应的渲染图形进行拼接，得到拼接图形；并控制显示器显示拼接图形。

本申请实施例中，CPU、显卡和图形加速卡之间的连接如图3所示，视频流数据的传输过程如图4所示。其中，主板中包括CPU，利用CPU实现对显卡和图形加速卡的控制，在显卡进行数据处理过程中，是利用显卡中的GPU实现的，所以，本申请实施例中，用显卡来指代GPU所执行的操作。CPU中部署有视频监控程序，是通过视频监控程序软件开发程序包SDK运行在计算机设备实现部署的，后续通过视频监控程序控制图形加速卡进行解码、芯片管理和资源统计。图形加速卡利用linux内核驱动保证PCIE通信链路，根据视频监控程序下发的命令，进行硬件解码，图形分析处理，减轻PC端硬件压力，除解码功能外，支持编码抓图、鱼眼展开等。

N路第一预设分辨率的视频流数据中，N大于1，第一预设分辨率大于预设分辨率阈值。也就是说，本申请实施例中是针对多路分辨率大于预设分辨率阈值的视频流数据进行拼接显示。即，本申请实施例中后续所涉及到的输入到计算机设备中的视频流数据的分辨率大于预设分辨率阈值。预设分辨率阈值是本领域技术人员根据实际应用场景设置的，大于预设分辨率阈值的分辨率往往指代那些高分辨率，例如1080P，4K等。

在如图5所示的应用场景中，显示的是一个拼接显示画面，其中该显示界面中的主预览框下是拼接画面的来源，其中，文件夹的名称可以是日期，也可以是具体区域的经纬度，在此不做赘述，文件夹下是显示界面中的图像来源，其中，Camera1，Camera2就是该显示画面中的图像来源。该显示界面还有其他的一些功能，工具栏1中就是实现其他功能的工具，此处不对其进行描述。技术人员或者是客户端想要对N路视频流数据进行拼接显示，则会向计算机设备发送一个请求指令，计算机设备在接收到该请求指令后，视频监控程序会针对N路第一预设分辨率的视频流数据生成显示指令，以使得CPU根据该显示指令执行后续步骤。

N路视频流数据不一定是不同拍摄设备发送的，N路视频流数据可以来自一个拍摄设备发送的，例如，将一路视频流数据分割成16路，得到16路视频流数据。N路视频流数据还可以是其他计算机设备发送得到的。对于N路视频流数据的来源本申请实施例中并不做限定。

图形加速卡解码性能的解码信息用于表征图形加速卡的解码能力。CPU可以根据解码信息确定出接收到的N路第一预设分辨率的视频流数据是否全部被图形加速卡全部解码。

本申请实施例中，由于是将N路视频流数据发送给图形加速卡解码，因此M不大于N。当M等于N时，说明图形加速卡的解码性能可以解码N路视频流数据。N路第一预设分辨率的视频流数据都发送给图形加速卡，后续由图形加速卡解码全部N路视频流数据。当M小于N时，说明图形加速卡的解码性能不可以解码N路视频流数据，所述N路第一预设分辨率的视频流数据，M路视频流数据发送给图形加速卡，N-M路视频流数据发送给显卡。M路视频流数据由图形加速卡解码，N-M路视频流数据由显卡解码。

本申请实施例中，为了更大限度地降低卡顿的可能性，可以优先将接收到的N路视频流数据发送给图形加速卡进行解码。由于显卡具备解码性能和渲染性能，而视频流数据要显示在显示器之前是需要使用显卡对解码后的视频流数据进行渲染。如果优先图形加速卡进行解码，后续图形加速卡会对由图形加速卡解码的视频流数据进行缩放。所以，针对相同路数的解码后的视频流数据，图形加速卡缩放后的缩略图形数据比显卡解码的解码后的视频流数据的数据量小得多，因此，显卡可以渲染更多路的视频流数据，大大降低了卡顿的可能性。

图形加速卡对解码图像数据进行缩放，第二预设分辨率就是最后显示指令对应的各路图像的显示时的分辨率。第二预设分辨率小于第一预设分辨率。

显卡在进行渲染时，渲染的是接收到的图像数据，显卡不会分辨出哪些是缩略图像数据，哪些不是缩略图像数据，只要接收到图像数据，就直接进行渲染即可。渲染前图像数据的分辨率和渲染后图像的分辨率相同。

如图6所示，示例性的，假设16路视频流数据的分辨率为，最后需要呈现的16路拼接视频进行预览，而每一路显示窗口的视频流数据的分辨率为/>。假设这16路分辨率为/>的视频流数据全部由图形加速卡进行解码，解码完成后，图形加速卡会将/>的解码图像数据缩放至/>，这样显卡在渲染时，只需渲染/>的缩略图像数据即可。而现有技术中的显卡在解码/>的视频流数据时，不会进行缩放操作，而是直接将解码后的/>的解码图像数据直接进行渲染，然后进行缩放显示，显卡在渲染时还是渲染的/>的解码图像数据。所以，就同样的情况，在有图形加速卡的情况，显卡可以渲染更多路的图像数据。

N路视频流数据对应的渲染图像是N路视频流数据对应的N路渲染图像，其中，M路是第二预设分辨率的渲染图像，N-M路是第一预设分辨率的渲染图像，第一预设分辨率的渲染图像在渲染完之后还需要进行缩放到第二预设分辨率之后才能进行拼接显示。

示例性地，假设N为16，M为10，第一预设分辨率为，第二预设分辨率为，则10路渲染图像是/>，6路渲染图像是/>，在拼接显示时，会将该6路的渲染图像缩放至/>，最后再将16路/>的渲染图像进行拼接显示。

在一种可能的实施例中，由于图形加速卡是会将接收到的视频流数据缩放至分辨率小于接收到的视频流数据分辨率的缩略图像数据，因此，为了渲染更多路的视频流数据，可以优先图形加速卡解码视频流数据，因此，上述CPU根据解码信息将其中M路视频流数据发送至图形加速卡，包括：

S201、确定解码信息对应的解码能力最多能够解码的视频流数据的路数Z，作为M。

本步骤中，解码信息中包括图形加速卡解码能力的信息，显卡根据该解码信息就可以确定出该解码卡可以解码的最多的视频流数据的路数。Z可以等于N，Z也可以小于N，Z不能大于N。具体根据实际应用场景中图形加速卡的解码信息和N路视频流数据确定。

S202、将M路视频流数据发送至图形加速卡。

本实施例中，优先根据图形加速卡的解码信息，将图形加速卡最多能解码的视频流数据发送给图形加速卡进行解码，优先是使用图形加速卡进行解码，这样可以极大地降低显卡的解码压力，且图形加速卡可以对解码图像数据进行缩放得到分辨率小于解码图像数据的缩略图像数据，因此，显卡在渲染时，可以提高渲染路数。

由于市面上的显卡的解码能力和渲染能力是不同的，所以，为了更好地将视频流数据分配解码，降低显卡渲染压力，存储设备还用于对应存储各显卡的规格型号和显卡的能力信息，该能力信息用于表示显卡的解码能力和渲染能力。

能力信息中记录有用于表示各显卡的解码能力和渲染能力，CPU可以根据显卡的规格型号确定出该显卡的解码能力和渲染能力。显卡的解码能力可以量化为解码路数与解码图像数据分辨率的乘积。例如，显卡的解码能力为，则表示该显卡可以解码总量不大于/>的图像数据；显卡的渲染能力可以量化为渲染路数与渲染图像数据分辨率的乘积。例如，显卡的渲染能力为/>，则表示该显卡可以渲染总量不大于/>的图像数据。

基于此，在一种可能的实施例中，

该CPU，还用于获取所述显卡的规格型号，作为目标规格型号；以目标规格型号为索引，在存储设备中查找对应于目标规格型号存储的能力信息，作为目标能力信息；

根据目标能力信息所表示的渲染能力确定剩余渲染能力，其中，剩余渲染能力为目标能力信息所表示的渲染能力与第一渲染能力的差值，第一渲染能力为渲染由Z路视频流数据缩放得到的缩略图数据所需的渲染能力；

本步骤中，第一渲染能力就是显卡渲染图形加速卡可以得到的最多路数的缩略图像所需的渲染能力，示例性的，假设图形加速卡可以解码14路视频流数据，那么第一渲染能力就是图形加速卡缩放该14路解码视频流数据得到的14路缩略图像所需的渲染能力。

确定剩余渲染能力最多能够渲染的第二解码图形数据的路数Y；

本步骤中，假设显卡的目标能信息所表示的渲染能力为可以渲染12路1080P视频流数据对应的能力，第一预设分辨率为1080P，第二预设分辨率为540P，图形加速卡得到14路540P的缩略图像，则计算得到第一渲染能力需要该渲染能力中的渲染7路1080P视频流数据对应的能力，则剩余渲染能力为渲染5路1080P视频流数据对应的能力。则说明显卡还可以再解码5路1080P视频流数据，交由显卡进行渲染。

确定Y与Z的和，作为最大路数。

本步骤中，最大路数为在显卡可以渲染的视频流数据的最大路数。其中，Z路是图形加速卡缩放的缩略图像数据，Y路是显卡解码的第二解码图形数据。

视频监控程序，用于确定不大于最大路数的N，并选取N路第一预设分辨率的视频流数据；针对选取的视频流数据向CPU发送显示指令。

本步骤中，N不大于最大路数，则说明N路第一预设分辨率的视频流数据都可以被渲染，然后拼接显示。

本实施例中，通过显卡的渲染性能和图形加速卡的解码信息，可以确定出在该显卡和该图形加速卡的情况下，显卡能够渲染的最大路数，这样视频监控程序后续就可以选取不大于最大路数的N，这样确定拼接显示的路数都小于显卡的最大路数，进而可以将每次拼接显示的视频流数据都显示出来，提高用户体验。

进一步地，上述视频监控程序确定不大于最大路数的N，并选取N路第一预设分辨率的视频流数据，包括：

A）、响应于视频流选择指令，识别选择指令选取的视频流数据的路数T。

本步骤中，视频流选择指令是客户端选择显示指令对应的视频流数据后生成的指令。

B）、若T不大于最大路数，则针对选择指令选取的视频流数据向CPU发送显示指令。

本步骤中，若T不大于最大路数，则说明T路的视频流数据可以由显卡进行渲染并拼接显示。

C）、视频监控程序，还用于若T大于最大路数，则进行告警。

本步骤中，若T大于最大路数，则说明T路的视频流数据显卡无法进行渲染并拼接显示，则为了不影响用户体验，会对客户端进行告警。这样可以避免选取显卡无法渲染路数的视频流数据。

由于安防场景经常存在多路视频同时开启的情况，而在开启之后，直接检测硬件单元的性能，硬件可能来不及反应，进而导致实际上硬件开启了，但是实际硬件在开启时并没有完全打开，其性能还是打开之前的状态，进而导致硬件性能会出现滞后的情况。为了更好地实现资源调控，以及降低解码延时，提高解码效率。本申请实施例中的图形加速卡中包括多个处理芯片；图形加速卡维护有用于表示多个处理芯片的剩余性能的性能信息和处理芯片的标识。

处理芯片的标识用于区分不同的处理芯片。

如图7所示，为图形加速卡中处理芯片的情况，其中，包括n个处理芯片，分别为处理芯片1、处理芯片2、……、处理芯片n，图示的处理芯片初始可以处理16路1080P的视频流数据（），每种类型的图形加速卡中包括的处理芯片的个数不定，具体是基于图形加速卡的硬件性能确定的。每个处理芯片上剩余可以处理的第一预设分辨率的视频流数据的路数不同，根据第一预设分辨率的视频流数据的路数可以确定出所需的处理芯片的数目。每个处理芯片上总的可以处理第一预设分辨率的视频流数据的路数可以相同，也可以不同，具体根据实际应用场景设置。

示例性的，假设处理芯片1可以处理3路第一预设分辨率视频流数据，处理芯片2可以处理2路第一预设分辨率视频流数据，而第一预设分辨率视频流数据的路数是4，则需要处理芯片1和处理芯片2共同来处理第一预设分辨率视频流数据。

处理芯片的剩余性能为处理芯片剩余可以处理的第一预设分辨率的视频流数据的路数。示例性的，假设处理芯片1可以处理3路第一预设分辨率的视频流数据，其已经处理了2路第一预设分辨率的视频流数据，则其剩余性能为1，即其只能再处理1路第一预设分辨率的视频流数据了。

上述CPU根据解码信息将其中M路视频流数据发送至图形加速卡，包括：

根据M、性能信息和处理芯片的标识，确定剩余性能能够完成M路视频数据解码的处理芯片，作为目标处理芯片；

本步骤中，目标处理芯片的个数至少为一个。具体根据M和性能信息确定。选取的目标处理芯片一定是可以完成M路高清视频数据解码的处理芯片。

向目标处理芯片发送M路视频流数据。

本步骤中，CPU是直接向图形加速卡目标处理芯片发送M路高清视频流数据，由目标处理芯片对M路高清视频流数据进行解码。

图形加速卡，还用于在接收到视频流数据后，更新目标处理芯片的性能信息。

本步骤中，图形加速卡在接收到视频流数据后，更新目标处理芯片的性能信息，这样以便于后续CPU可以实时更新目标处理芯片。

基于此，上述图形加速卡，用于接收M路视频流数据，并将M路视频流数据进行解码，得到解码图形数据，包括：

图形加速卡，用于通过目标处理芯片对M路视频流数据进行解码得到解码图形数据。

本实施例中，图形加速卡维护有用于表示多个处理芯片的剩余性能的性能信息和处理芯片的标识。进而可以按照处理芯片的性能信息以及标识，选取目标处理芯片，一旦确定出目标处理芯片，即更新目标处理芯片的性能信息，进而可以降低性能检测时的延时，提高解码性能。

具体的，图形加速卡通过目标处理芯片对M路视频流数据进行解码得到解码图形数据，包括：

依次针对M路视频流数据中的每路视频流数据，确定剩余性能最高的处理芯片，作为目标处理芯片；

向目标处理芯片发送视频流数据。

本步骤中，假设处理芯片1可以处理3路第一预设分辨率的视频流数据，处理芯片2可以处理2路第一预设分辨率的视频流数据，而显示指令对应的第一预设分辨率视频流数据的路数是4，处理芯片1的剩余性能＞处理芯片2的剩余性能，则第一次确定的目标处理芯片为处理芯片1，将1路第一视频流数据发送给处理芯片1后，处理芯片1当前可以处理就变成2路。此时，处理芯片1的剩余性能=处理芯片2的剩余性能，则任意选取一个处理芯片作为目标处理芯片，假设第二次确定的目标处理芯片为处理芯片2，将1路第一视频流数据发送给处理芯片2后，处理芯片2当前可以处理就变成1路。此时，处理芯片1的剩余性能＞处理芯片2的剩余性能，则第三次确定的目标处理芯片为处理芯片1，将1路第一视频流数据发送给处理芯片1后，处理芯片1当前可以处理就变成1路。以此类推，直至将4路第一预设分辨率的视频流数据全部发送至目标处理芯片为止。

本实施例中，图形加速卡预先维护有用于表示多个处理芯片的剩余性能的性能信息，进而可以按照处理芯片的性能信息中选取目标处理芯片，然后依次将M路第一预设分辨率的视频流数据发送给目标处理芯片，这样可以每次都选取剩余性能最大的处理芯片作为目标处理芯片，进而可以保证每次发送视频流数据时，图形加速卡都是负载均衡，进而图形加速卡可以更快地处理数据，降低延时。

在一些应用场景中，客户端在发现感兴趣的检测画面时，想要截图保存，进而可以得到感兴趣的截图画面。

基于此，图形加速卡，还用于对解码得到的各帧解码图形数据进行标识；

本步骤中，图形加速卡在对各帧解码图像数据进行标识后，会将各帧解码数据缓存下来，然后将标识和解码图像数据对应起来，并将对应关系保存发送给CPU，CPU也会知道每一帧解码图像的标识。标识可以是图像帧的ID号，也可以对解码图像进行编号，任何可以用于对解码图像数据进行标识的方法都可以应用于本实施例中。

响应于针对目标渲染图形的截图指令，视频控制程序确定渲染得到所述目标渲染图形所基于的解码图形数据的标识，作为目标标识；

本步骤中，目标渲染图像就是在显示器上的当前显示帧。视频控制程序根据当前显示帧的图像数据确定出该帧图像的标识。

视频控制程序控制CPU将所述目标标识发送至图形加速卡。

图形加速卡确定目标标识所表示的解码图形数据，对解码图形数据进行编码，得到截图文件并发送至CPU。

示例性的，如图8所示，假设需要截图当前显示帧，当前显示帧的标识为ID-27，CPU会响应于截图指令，将目标标识发送至图形加速卡，图形加速卡从缓存队列中去查找ID=27的解码图像数据，然后对解码图像数据进行编码，得到截图文件并发送至CPU，以实现整个截图过程。

本实施例中，图形加速卡对解码得到的各帧解码图像数据进行标识，响应于截图指令，确定出目标渲染图像所基于的解码图像数据的目标标识，并将该目标标识发送至图形加速卡，以使得图形加速卡确定解码图像数据，然后将解码图像数据进行编码得到截图文件。进而实现对目标渲染图像的截图。

本申请实施例还提供了一种数据处理设备，如图9所示，所述设备包括：CPU，显卡和图形加速卡。

所述CPU中运行有视频监控程序，所述CPU包括：中间件，显卡驱动，图形加速卡SDK，所述图形加速卡中包括图形加速卡处理模块。

其中，

所述视频监控程序，用于针对N路第一预设分辨率的视频流数据生成的显示指令，控制所述CPU从存储设备中读取所述解码信息，并根据所述解码信息将其中M路视频流数据发送至所述中间件，并将N-M路视频流数据发送至所述中间件，其中，M不大于N，解码所述M路视频流数据的解码能力不大于所述解码信息对应的解码能力；

所述中间件，用于接收所述M路高清视频流数据，并将所述M路高清视频流数据发送至图形加速卡SDK；

所述图形加速卡SDK，用于控制所述图形加速卡处理模块接收所述M路视频流数据，并将所述M路视频流数据进行解码，得到第一解码图形数据；将所述第一解码图形数据缩放至第二预设分辨率，得到缩略图形数据，并将所述缩略图形数据发送至所述CPU，以使得所述CPU将接收到的所述缩略图形数据发送至所述显卡；所述第一预设分辨率大于所述第二预设分辨率；并通过PCIE和所述Linux内核驱动建立所述CPU和所述图形加速卡之间的通信连接；

所述显卡，用于接收所述N-M路视频流数据和所述缩略图形数据，并将所述N-M路视频流数据进行解码，得到第二解码图形数据；渲染所述第二解码图形数据和所述缩略图形数据，得到所述N路视频流数据对应的渲染图形；对所述N路视频流数据对应的渲染图形进行拼接，得到拼接图形；并控制显示器显示所述拼接图形。

显卡驱动，用于建立所述CPU和所述显卡之间的通信连接。

本申请实施例还提供了一种视频数据处理方法，应用于计算机设备，该计算机设备包括：主板、显卡、图形加速卡、显示器以及存储设备；主板包括：CPU，计算机扩展总线标准PCIE总线，两个PCIE槽位；一个PCIE槽位插有显卡，另一个PCIE槽位插有图形加速卡；PCIE总线用于实现各PCIE槽位与CPU的电连接；存储设备预先存储有用于表示图形加速卡解码性能的解码信息；CPU部署有视频监控程序；如图10所示，该方法包括：

S301、CPU响应于视频监控程序针对N路第一预设分辨率的视频流数据输入的显示指令，生成的显示指令，从存储设备中读取所述解码信息，并根据解码信息将其中M路视频流数据发送至图形加速卡，并将N-M路视频流数据发送至显卡，其中，M不大于N，解码M路视频流数据的解码能力不大于解码信息对应的解码能力。

S302、图形加速卡对接收到的M路视频流数据进行解码，得到第一解码图形数据。

S303、图形加速卡将第一解码图形数据缩放至第二预设分辨率，得到缩略图形数据，并将缩略图形数据发送至所述CPU，其中，第一预设分辨率大于第二预设分辨率；

S304、CPU将接收到的所述缩略图形数据发送至显卡；

S305、显卡对接收到的N-M路视频流数据和所述缩略图形数据，并将N-M路视频流数据进行解码，得到第二解码图形数据；渲染第二解码图形数据和缩略图形数据，得到N路视频流数据对应的渲染图形。

S306、对N路视频流数据对应的渲染图形进行拼接，得到拼接图形；并控制显示器显示拼接图形。

上述步骤S301-S306中CPU，图形加速卡，显卡所执行的步骤的过程与方式与前述关于计算机设备中CPU，图形加速卡，显卡执行的步骤的过程与方式相同，在此不做过多赘述。

本实施例中，利用图形加速卡对多路视频流数据进行解码、缩放，由于显卡渲染的是经过缩放后的缩略图形，缩略图形的分辨率小于视频流数据的分辨率，进而显卡渲染时，可以渲染更多路的视频流数据，实现在多画面播放时，大大降低画面出现卡顿的情况，提高了画面展示的效率。

本申请实施例还提供了一种电子设备，如图11所示，包括:

存储器401，用于存放计算机程序；

处理器402，用于执行存储器401上所存放的程序时，实现如下步骤：

所述CPU响应于所述视频监控程序针对N路第一预设分辨率的视频流数据输入的显示指令，生成的显示指令，从所述存储设备中读取所述解码信息，并根据所述解码信息将其中M路视频流数据发送至所述图形加速卡，并将N-M路视频流数据发送至所述显卡，其中，M不大于N，解码所述M路视频流数据的解码能力不大于所述解码信息对应的解码能力；

所述图形加速卡对接收到的M路视频流数据进行解码，得到第一解码图形数据；

所述图形加速卡将所述第一解码图形数据缩放至第二预设分辨率，得到缩略图形数据，并将所述缩略图形数据发送至所述CPU，其中，所述第二预设分辨率小于所述第一预设分辨率；所述第一预设分辨率大于所述第二预设分辨率；

所述CPU将接收到的所述缩略图形数据发送至所述显卡；

所述显卡对接收到的所述N-M路视频流数据和所述缩略图形数据，并将所述N-M路视频流数据进行解码，得到第二解码图形数据；渲染所述第二解码图形数据和所述缩略图形数据，得到所述N路视频流数据对应的渲染图形；对所述N路视频流数据对应的渲染图形进行拼接，得到拼接图形；并控制所述显示器显示所述拼接图形。

并且上述电子设备还可以包括通信总线和/或通信接口，处理器402、通信接口、存储器401通过通信总线完成相互间的通信。

上述电子设备提到的通信总线可以是外设部件互连标准（Peripheral ComponentInterconnect，PCI）总线或扩展工业标准结构（Extended Industry StandardArchitecture，EISA）总线等。该通信总线可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。

通信接口用于上述电子设备与其他设备之间的通信。

存储器可以包括随机存取存储器（Random Access Memory，RAM），也可以包括非易失性存储器（Non-Volatile Memory，NVM），例如至少一个磁盘存储器。可选的，存储器还可以是至少一个位于远离前述处理器的存储装置。

上述的处理器可以是通用处理器，包括中央处理器（Central Processing Unit，CPU）、网络处理器（Network Processor，NP）等；还可以是数字信号处理器（Digital SignalProcessor，DSP）、专用集成电路（Application Specific Integrated Circuit，ASIC）、现场可编程门阵列（Field-Programmable Gate Array，FPGA）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。

在本申请提供的又一实施例中，还提供了一种计算机可读存储介质，该计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现上述任一视频数据处理方法的步骤。

在本申请提供的又一实施例中，还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述实施例中任一视频数据处理方法。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线（例如同轴电缆、光纤、数字用户线（DSL））或无线（例如红外、无线、微波等）方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者固态硬盘(Solid StateDisk，SSD）等。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。

以上所述仅为本申请的较佳实施例，并非用于限定本申请的保护范围。凡在本申请的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本申请的保护范围内。

Claims (10)

1.一种计算机设备，其特征在于，所述设备包括：主板、显卡、图形加速卡、显示器以及存储设备；

所述主板包括：CPU，计算机扩展总线标准PCIE总线，两个PCIE槽位；一个PCIE槽位插有显卡，另一个PCIE槽位插有图形加速卡；所述PCIE总线用于实现各所述PCIE槽位与所述CPU的电连接；

所述存储设备预先存储有用于表示所述图形加速卡解码性能的解码信息；所述CPU部署有视频监控程序，所述CPU用于响应于所述视频监控程序针对N路第一预设分辨率的视频流数据生成的显示指令，从所述存储设备中读取所述解码信息，并根据所述解码信息将其中M路视频流数据发送至所述图形加速卡，并将N-M路视频流数据发送至所述显卡，其中，M不大于N，解码所述M路视频流数据的解码能力不大于所述解码信息对应的解码能力；

所述图形加速卡，用于接收所述M路视频流数据，并将所述M路视频流数据进行解码，得到第一解码图形数据；将所述第一解码图形数据缩放至第二预设分辨率，得到缩略图形数据，并将所述缩略图形数据发送至所述CPU，以使得所述CPU将接收到的所述缩略图形数据发送至所述显卡；所述第一预设分辨率大于所述第二预设分辨率；

所述显卡，用于接收所述N-M路视频流数据和所述缩略图形数据，并将所述N-M路视频流数据进行解码，得到第二解码图形数据；渲染所述第二解码图形数据和所述缩略图形数据，得到所述N路视频流数据对应的渲染图形；对所述N路视频流数据对应的渲染图形进行拼接，得到拼接图形；并控制所述显示器显示所述拼接图形。

2.根据权利要求1所述的计算机设备，其特征在于，所述根据所述解码信息将其中M路视频流数据发送至所述图形加速卡，包括：

确定所述解码信息对应的解码能力最多能够解码的视频流数据的路数Z，作为M；

将所述M路视频流数据发送至所述图形加速卡。

3.根据权利要求1所述的计算机设备，其特征在于，所述存储设备还用于对应存储各显卡的规格型号和显卡的能力信息，所述能力信息用于表示显卡的解码能力和渲染能力；

所述CPU，还用于获取所述显卡的规格型号，作为目标规格型号；以所述目标规格型号为索引，在所述存储设备中查找对应于所述目标规格型号存储的能力信息，作为目标能力信息；

根据所述目标能力信息所表示的渲染能力确定剩余渲染能力，其中，所述剩余渲染能力为所述目标能力信息所表示的渲染能力与第一渲染能力的差值，所述第一渲染能力为渲染由Z路视频流数据缩放得到的缩略图数据所需的渲染能力；

确定所述剩余渲染能力最多能够渲染的第二解码图形数据的路数Y；

确定所述Y与所述Z的和，作为最大路数；

所述视频监控程序，用于确定不大于所述最大路数的N，并选取N路第一预设分辨率的视频流数据；针对选取的视频流数据向所述CPU发送显示指令。

4.根据权利要求3所述的计算机设备，其特征在于，视频监控程序确定不大于所述最大路数的N，并选取N路第一预设分辨率的视频流数据，包括：

响应于视频流选择指令，识别所述选择指令选取的视频流数据的路数T；

若所述T不大于所述最大路数，则针对所述选择指令选取的视频流数据向所述CPU发送显示指令；

所述视频监控程序，还用于若所述T大于所述最大路数，则进行告警。

5.根据权利要求1所述的计算机设备，其特征在于，所述图形加速卡中包括多个处理芯片；所述图形加速卡维护有用于表示所述多个处理芯片的剩余性能的性能信息和所述处理芯片的标识；所述CPU根据所述解码信息将其中M路视频流数据发送至所述图形加速卡，包括：

根据所述M、所述性能信息和所述处理芯片的标识，确定剩余性能能够完成M路视频数据解码的处理芯片，作为目标处理芯片；

向所述目标处理芯片发送M路视频流数据；

所述图形加速卡，还用于在接收到视频流数据后，更新所述目标处理芯片的性能信息；

所述图形加速卡，用于接收所述M路视频流数据，并将所述M路视频流数据进行解码，得到解码图形数据，包括：

所述图形加速卡，用于通过所述目标处理芯片对M路视频流数据进行解码得到解码图形数据。

6.根据权利要求5所述的计算机设备，其特征在于，所述向所述目标处理芯片发送M路视频流数据，包括：

依次针对M路视频流数据中的每路视频流数据，确定剩余性能最高的处理芯片，作为目标处理芯片；

向所述目标处理芯片发送所述视频流数据。

7.根据权利要求1所述的计算机设备，其特征在于， 所述图形加速卡，还用于对解码得到的各帧解码图形数据进行标识；

响应于针对目标渲染图形的截图指令，所述视频控制程序确定渲染得到所述目标渲染图形所基于的解码图形数据的标识，作为目标标识；

所述视频控制程序控制所述CPU将所述目标标识发送至所述图形加速卡；

所述图形加速卡确定所述目标标识所表示的解码图形数据，对所述解码图形数据进行编码，得到截图文件并发送至所述CPU。

8.一种视频数据处理方法，其特征在于，应用于计算机设备，所述设备包括：主板、显卡、图形加速卡、显示器以及存储设备；所述主板包括：CPU，计算机扩展总线标准PCIE总线，两个PCIE槽位；一个PCIE槽位插有显卡，另一个PCIE槽位插有图形加速卡；所述PCIE总线用于实现各所述PCIE槽位与所述CPU的电连接；所述存储设备预先存储有用于表示所述图形加速卡解码性能的解码信息；所述CPU部署有视频监控程序；所述方法包括：

所述CPU响应于所述视频监控程序针对N路第一预设分辨率的视频流数据输入的显示指令，生成的显示指令，从所述存储设备中读取所述解码信息，并根据所述解码信息将其中M路视频流数据发送至所述图形加速卡，并将N-M路视频流数据发送至所述显卡，其中，M不大于N，解码所述M路视频流数据的解码能力不大于所述解码信息对应的解码能力；

所述图形加速卡对接收到的M路视频流数据进行解码，得到第一解码图形数据；

所述图形加速卡将所述第一解码图形数据缩放至第二预设分辨率，得到缩略图形数据，并将所述缩略图形数据发送至所述CPU，其中，所述第二预设分辨率小于所述第一预设分辨率；所述第一预设分辨率大于所述第二预设分辨率；

所述CPU将接收到的所述缩略图形数据发送至所述显卡；

所述显卡对接收到的所述N-M路视频流数据和所述缩略图形数据，并将所述N-M路视频流数据进行解码，得到第二解码图形数据；渲染所述第二解码图形数据和所述缩略图形数据，得到所述N路视频流数据对应的渲染图形；对所述N路视频流数据对应的渲染图形进行拼接，得到拼接图形；并控制所述显示器显示所述拼接图形。

9.一种电子设备，其特征在于，包括：

存储器，用于存放计算机程序；

处理器，用于执行存储器上所存放的程序时，实现权利要求8所述的方法。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现权利要求8所述的方法。