[go: up one dir, main page]

CN117276431A - 发光二极管外延片及其制备方法、发光二极管 - Google Patents

发光二极管外延片及其制备方法、发光二极管 Download PDF

Info

Publication number
CN117276431A
CN117276431A CN202311243177.XA CN202311243177A CN117276431A CN 117276431 A CN117276431 A CN 117276431A CN 202311243177 A CN202311243177 A CN 202311243177A CN 117276431 A CN117276431 A CN 117276431A
Authority
CN
China
Prior art keywords
layer
porous
doped
gan layer
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311243177.XA
Other languages
English (en)
Inventor
舒俊
程龙
高虹
郑文杰
印从飞
张彩霞
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202311243177.XA priority Critical patent/CN117276431A/zh
Publication of CN117276431A publication Critical patent/CN117276431A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制备方法、发光二极管，涉及半导体光电器件领域。其中，发光二极管外延片依次包括衬底、缓冲层、N型半导体层、应力释放层、多量子阱层、电子阻挡层和P型半导体层；缓冲层依次包括多孔AlN层和多孔AlGaN层；N型半导体层依次包括Si掺多孔GaN层、非掺杂GaN层和重掺N型GaN层；多孔AlN层上设有多个贯穿至衬底的V型孔，V型孔延伸至Si掺多孔GaN层，并被非掺杂GaN层填平；多孔AlGaN层经H2和/或NH3粗化处理，形成粗糙表面，以诱导Si掺多孔GaN层产生多个应力释放孔，应力释放孔被非掺杂GaN层填平。实施本发明，可提升发光二极管外延片的发光效率。

Description

发光二极管外延片及其制备方法、发光二极管
技术领域
本发明涉及半导体光电器件领域，尤其涉及一种发光二极管外延片及其制备方法、发光二极管。
背景技术
现今应用于市场上的发光二极管均是采用异质衬底外延制备，由于异质衬底(包括蓝宝石衬底、碳化硅衬底、硅衬底等)与外延材料之间存在较大的晶格失配和热失配，导致外延材料在生长过程中会受到较大的应力，且容易形成位错产生缺陷，从而降低发光二极管的光效。因此，为了提高发光二极管的发光效率，通过优化发光二极管的外延结构和工艺来提高外延材料的质量是十分必要的。
发明内容
本发明所要解决的技术问题在于，提供一种发光二极管外延片及其制备方法，其可提升发光二极管的发光效率。
本发明还要解决的技术问题在于，提供一种发光二极管，其发光效率高。
为了解决上述问题，本发明公开了一种发光二极管外延片，其包括衬底，依次层叠于衬底上的缓冲层、N型半导体层、应力释放层、多量子阱层、电子阻挡层和P型半导体层；所述缓冲层包括依次层叠于所述衬底上的多孔AlN层和多孔AlGaN层；所述N型半导体层包括依次层叠于所述缓冲层上的Si掺多孔GaN层、非掺杂GaN层和重掺N型GaN层；
其中，所述多孔AlN层上设有多个贯穿至所述衬底的V型孔，所述V型孔延伸至所述Si掺多孔GaN层，并被所述非掺杂GaN层填平；
所述多孔AlGaN层经H2和/或NH3粗化处理，形成粗糙表面，以诱导所述Si掺多孔GaN层产生多个应力释放孔，所述应力释放孔被所述非掺杂GaN层填平。
作为上述技术方案的改进，所述V型孔的分布密度为2×108cm-2～5×1011cm-2，所述应力释放孔的分布密度为2×108cm-2～5×1012cm-2。
作为上述技术方案的改进，所述多孔AlN层的厚度为1nm～20nm；
所述多孔AlGaN层的厚度为50nm～500nm，其Al组分占比为0.05～0.6。
作为上述技术方案的改进，所述Si掺多孔GaN层的厚度为10nm～500nm，其Si掺杂浓度为5×1016cm-3～2×1018cm-3；
所述非掺杂GaN层的厚度为0.2μm～2μm；
所述重掺N型GaN层中N型掺杂元素为Si，掺杂浓度为3×1018cm-3～5×1019cm-3，其厚度为2μm～8μm。
作为上述技术方案的改进，所述多孔AlN层中掺杂有Mg，其掺杂浓度为2×1015cm-3～5×1018cm-3。
作为上述技术方案的改进，采用H2对所述多孔AlGaN层进行粗化处理，粗化处理的温度为950℃～1250℃，压力为100torr～500torr，时间为2min～5min。
相应的，本发明还公开了一种发光二极管外延片的制备方法，用于制备上述的发光二极管外延片，其包括：
提供衬底，在所述衬底上依次生长缓冲层、N型半导体层、应力释放层、多量子阱层、电子阻挡层和P型半导体层；所述缓冲层包括依次层叠于所述衬底上的多孔AlN层和多孔AlGaN层；所述N型半导体层包括依次层叠于所述缓冲层上的Si掺多孔GaN层、非掺杂GaN层和重掺N型GaN层；
其中，所述多孔AlN层上设有多个贯穿至所述衬底的V型孔，所述V型孔延伸至所述Si掺多孔GaN层，并被所述非掺杂GaN层填平；
所述多孔AlGaN层经H2和/或NH3粗化处理，形成粗糙表面，以诱导所述Si掺多孔GaN层产生多个应力释放孔，所述应力释放孔被所述非掺杂GaN层填平。
作为上述技术方案的改进，所述多孔AlN层的生长温度为800℃～1050℃，生长压力为50torr～200torr；
所述多孔AlGaN层的生长温度为1050℃～1250℃，生长压力为150torr～500torr。
作为上述技术方案的改进，所述Si掺多孔GaN层的生长温度为950℃～1150℃，生长压力为100torr～300torr；
所述非掺杂GaN层的生长温度为1100℃～1250℃，生长压力为10torr～300torr；
所述重掺N型GaN层的生长温度为1100℃～1250℃，生长压力为10torr～300torr。
相应的，本发明还公开了一种发光二极管，其包括上述的发光二极管外延片。
实施本发明，具有如下有益效果：
本发明的发光二极管外延片中缓冲层为多孔AlN层和多孔AlGaN层形成的叠层结构，且其设置了多个贯穿至衬底的V型孔，N型半导体层包括依次层叠的Si掺多孔GaN层、非掺杂GaN层和重掺N型GaN层；一者，这种缓冲层有利于充分释放外延层材料的应力，能够有效减少后续外延层材料受到大的应力而产生缺陷，从而提高外延层材料的质量。二者，多孔AlGaN层经H2和/或NH3粗化形成的粗糙表面，进而诱导后续生长的Si掺多孔GaN层产生多个应力释放孔，进一步充分释放外延层材料的应力，从而提高外延层材料的质量；同时，对多孔AlGaN层进行处理也会分解其表面结晶质量差的材料，有利于提高后续沉积外延材料的晶体质量。三者，非掺杂GaN层为合并层，完全填充V型孔和应力释放孔，在V型孔和应力释放孔合并过程中，部分位错缺陷将会不断的偏折、合并，降低外延层材料的位错密度，从而提高外延材料的质量。综合以上，采用本发明制备的发光二极管外延片，能够有效的释放由外延材料各子层之间晶格失配和热失配带来的失配应力，减少外延材料在生长过程中缺陷的产生，降低材料的位错密度，显著改善外延片材料的质量，从而提高发光二极管的良率和亮度等性能。
附图说明
图1是本发明一实施例中发光二极管外延片的结构示意图；
图2是本发明一实施例中缓冲层和N型半导体层的结构示意图；
图3是本发明一实施例中发光二极管外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
参考图1和图2，本发明公开了一种发光二极管外延片，其包括衬底100、依次层叠于衬底100上的缓冲层200、N型半导体层300、应力释放层400、多量子阱层500、电子阻挡层600和P型半导体层700；其中，缓冲层200包括依次层叠于衬底100上的多孔AlN层201和多孔AlGaN层202。多孔AlN层201有形成有多个大小基本一致，分布均匀的V型孔800。
其中，多孔AlN层201的厚度为1nm～20nm，示例性的为2nm、5nm、8nm、12nm、15nm或18nm，但不限于此。优选的为5nm～15nm。V型孔800的分布密度为2×108cm-2～5×1011cm-2，示例性的为4×108cm-2、9×108cm-2、3×109cm-2、2×1010cm-2、8×1010cm-2或3×1011cm-2，但不限于此。优选的为5×109cm-2～5×1010cm-2。
优选的，在本发明的一个实施例之中，多孔AlN层201中掺杂有Mg，其掺杂浓度为2×1015cm-3～5×1018cm-3，基于这种设置，可优化V型孔800的大小均匀程度及分布均匀程度，更好地释放应力。
其中，多孔AlGaN层202继承了多孔AlN层201的V型孔800结构，有效释放了热应力以及晶格失配形成的应力。具体的，多孔AlGaN层202的厚度为50nm～500nm，若其厚度＜50nm，则后续粗化处理后基本无剩余的多孔AlGaN层202，若其厚度＞500nm，则会部分填平V型孔800，不利于充分释放应力。示例性的，多孔AlGaN层202的厚度为80nm、120nm、230nm、340nm或450nm，但不限于此。优选的为100nm～300nm。此外，多孔AlGaN层202中引入了Al，其有利于降低多孔AlN层201与后续N型半导体层300的晶格失配。具体的，多孔AlGaN层202中Al组分占比为0.05～0.6，示例性的为0.1、0.23、0.24、0.33、0.37或0.44，但不限于此。优选的为0.35～0.45。
多孔AlGaN层202生长结束后经H2和/或NH3粗化处理，形成粗糙表面。具体的，粗化处理的温度为950℃～1250℃，压力为100torr～500torr，时间为2min～5min。基于该条件处理后，可更好地诱导后续应力释放孔的形成。
其中，N型半导体层300包括依次层叠于缓冲层200上的Si掺多孔GaN层301、非掺杂GaN层302和重掺N型GaN层303。Si掺多孔GaN层301不仅继承了V型孔800，而且由于多孔AlGaN层202粗糙表面的诱导，形成了多个大小基本相同，且分布均匀的应力释放孔900，进一步有效释放了应力。而非掺杂GaN层302则填平、合并了V型孔800和应力释放孔900，使得位错缺陷不断发生偏析、合并，进而大幅降低了位错密度。
其中，Si掺多孔GaN层301的厚度为10nm～500nm，示例性的为40nm、100nm、180nm、320nm或440nm，优选的为20nm～150nm。Si掺多孔GaN层301中Si掺杂浓度为5×1016cm-3～2×1018cm-3，优选的为5×1016cm-3～5×1017cm-3。
其中，应力释放孔900的分布密度为2×108cm-2～5×1012cm-2，示例性的为5×108cm-2、4×109cm-2、5×1010cm-2、6×1011cm-2或3×1012cm-2，但不限于此。优选的为1×1010cm-2～3×1012cm-2。
其中，非掺杂GaN层302的厚度为0.2μm～2μm，基于该厚度范围，可有效填平V型孔800和应力释放孔900，降低位错密度。示例性的，非掺杂GaN层302的厚度为0.5μm、0.9μm、1.3μm或1.7μm，但不限于此。优选的为1μm～2μm。
其中，重掺N型GaN层303中N型掺杂元素为Si，掺杂浓度为3×1018cm-3～5×1019cm-3，示例性的为5×1018cm-3、3×1018cm-3、1×1019cm-3或3×1019cm-3，但不限于此。重掺N型GaN层303的厚度为2μm～8μm，示例性的为2.6μm、3.2μm、3.8μm、4.5μm、6μm或7.2μm，但不限于此。优选的为3μm～5μm。
其中，衬底100为蓝宝石衬底、硅衬底或碳化硅衬底，但不限于此。优选的为蓝宝石衬底。
其中，应力释放层400是由InaGa1-aN层(a＝0.1～0.2)和低掺N-GaN层交叠生长的所得周期性结构，周期数为3～10。其中，单个InaGa1-aN层的厚度为2nm～5nm，示例性的为2.4nm、2.8nm、3.2nm、3.6nm、4nm、4.4nm或4.8nm，但不限于此。单个低掺N-GaN层的厚度为5nm～10nm，示例性的为6nm、7nm、8nm或9nm，但不限于此。低掺N-GaN层的掺杂元素为Si或Ge，但不限于此，优选的为Si。低掺N-GaN层的掺杂浓度为1×1017cm-3～1×1018cm-3，示例性的为2×1017cm-3、4×1017cm-3、6×1017cm-3、8×1017cm-3或9×1017cm-3，但不限于此。
其中，多量子阱层500为周期性结构，周期数为3～15，每个周期均包括依次层叠的InGaN量子阱层和GaN量子垒层。其中，单个InGaN量子阱层的厚度为2nm～5nm，其In组分含量为0.12～0.25。单个GaN量子垒层的厚度为6nm～15nm。
其中，电子阻挡层600为AlGaN层或InAlGaN层，但不限于此。优选的为AlGaN层。电子阻挡层600的厚度为30nm～100nm，示例性的为40nm、50nm、60nm、70nm、80nm或90nm，但不限于此。
其中，P型半导体层700为P型GaN层，其P型掺杂元素为Mg，但不限于此。P型GaN层700中P型掺杂浓度为1×1019cm-3～1×1021cm-3。P型GaN层700的厚度为100nm～500nm，示例性的为140nm、220nm、240nm、300nm、400nm或450nm，但不限于此。
相应的，参考图3，本发明还提供了一种发光二极管外延片的制备方法，用于制备上述的发光二极管外延片，其具体包括以下步骤：
S1：提供衬底；
S2：在衬底上依次生长缓冲层、N型半导体层、应力释放层、多量子阱层、电子阻挡层和P型半导体层；
具体的，步骤S2包括：
S21：在衬底生长多孔AlN层；
其中，通过MOCVD生长多孔AlN层，其生长温度为800℃～1050℃，生长压力为50torr～200torr。
S22：在多孔AlN层上生长多孔AlGaN层，得到缓冲层；
其中，通过MOCVD生长多孔AlGaN层，其生长温度为1050℃～1250℃，生长压力为150torr～500torr。
具体的，生长完成后，在H2和/或NH3气氛下进行粗化处理，形成粗糙表面。具体的，粗化处理的温度为950℃～1250℃，压力为100torr～500torr，时间为2min～5min。
S23：在缓冲层上生长Si掺多孔GaN层；
其中，通过MOCVD生长Si掺多孔GaN层，其生长温度为950℃～1150℃，生长压力为100torr～300torr。
S24：在Si掺多孔GaN层上生长非掺杂GaN层；
其中，通过MOCVD生长非掺杂GaN层，其生长温度为1100℃～1250℃，生长压力为10torr～300torr。
S25：在非掺杂GaN层上生长重掺N型GaN层，得到N型半导体层；
其中，通过MOCVD生长重掺N型GaN层，其生长温度为1100℃～1250℃，生长压力为10torr～300torr。
S26：在N型半导体层上生长应力释放层；
其中，在MOCVD中周期性生长InaGa1-aN层和低掺N-GaN层，直至得到应力释放层。其中，InaGa1-aN层的生长温度为750℃～850℃，生长压力为100torr～200torr。低掺N-GaN层的生长温度为850℃～900℃，生长压力为100torr～200torr。
S27：在应力释放层上生长多量子阱层；
其中，通过MOCVD法周期性生长InGaN量子阱层和GaN量子垒层，直至得到多量子阱层。其中，InGaN量子阱层的生长温度为750℃～800℃，生长压力为100torr～500torr。GaN量子垒层的生长温度为850℃～900℃，生长压力为100torr～500torr。
S28：在多量子阱层上生长电子阻挡层；
其中，在本发明的一个实施例之中，通过MOCVD法生长AlGaN层，作为电子阻挡层，其生长温度为1000℃～1100℃，生长压力为100torr～300torr。
S29：在电子阻挡层上生长P型半导体层；
其中，在本发明的一个实施例之中，通过MOCVD法生长P型GaN层，作为P型半导体层，其生长温度为900℃～1000℃，生长压力为100torr～300torr。
下面以具体实施例对本发明进行进一步说明：
实施例1
参考图1和图2，本实施例提供一种发光二极管外延片，其包括衬底100，依次层叠于衬底100上的缓冲层200、N型半导体层300、应力释放层400、多量子阱层500、电子阻挡层600和P型半导体层700。
其中，衬底1为蓝宝石衬底。缓冲层200包括依次层叠于衬底100上的多孔AlN层201和多孔AlGaN层202；多孔AlN层201上设有多个贯穿至衬底100的V型孔800；多孔AlN层201的厚度为18nm，V型孔800的分布密度为4×108cm-2。多孔AlGaN层202的厚度为450nm，其Al组分占比为0.5。多孔AlGaN层通过H2粗化处理，形成粗糙表面。
其中，N型半导体层300包括依次层叠于缓冲层200上的Si掺多孔GaN层301、非掺杂GaN层302和重掺N型GaN层303。Si掺多孔GaN层301上形成有多个应力释放孔900。Si掺多孔GaN层301的厚度为210nm，Si掺杂浓度为1×1018cm-3。应力释放孔900的分布密度为3×109cm-2。非掺杂GaN层302的厚度为0.8μm。重掺N型GaN层303中Si掺杂浓度为4×1019cm-3，其厚度为6μm。
其中，应力释放层400是由InaGa1-aN层(a＝0.11)和低掺N-GaN层交叠生长的所得周期性结构，周期数为8。其中，单个InaGa1-aN层的厚度为2.5nm，单个低掺N-GaN层的厚度为9nm，其Si掺杂浓度为8×1017cm-3。
其中，多量子阱层500为周期性结构，周期数为10，每个周期均包括依次层叠的InGaN量子阱层和GaN量子垒层。InGaN量子阱层的厚度为3nm，In组分占比为0.2。GaN量子垒层的厚度为10nm。
其中，电子阻挡层600为AlGaN层，其厚度为65nm。
其中，P型半导体层为P型GaN层，其Mg掺杂浓度为3×1020cm-3，其厚度为220nm。
本实施例中发光二极管外延片的制备方法包括以下步骤：
(1)提供衬底。
(2)在衬底上生长缓冲层；
其中，通过MOCVD生长多孔AlN层，其生长温度为950℃，生长压力为100torr。
(3)在多孔AlN层上生长多孔AlGaN层，得到缓冲层；
其中，通过MOCVD生长多孔AlGaN层，其生长温度为1150℃，生长压力为400torr。
具体的，生长完成后，在H2气氛下进行粗化处理，形成粗糙表面。具体的，具体的，粗化处理的温度为1200℃，压力为300torr，时间为4min。
(4)在缓冲层上生长Si掺多孔GaN层；
其中，通过MOCVD生长Si掺多孔GaN层，其生长温度为1050℃，生长压力为200torr。
(5)在Si掺多孔GaN层上生长非掺杂GaN层；
其中，通过MOCVD生长非掺杂GaN层，其生长温度为1100℃，生长压力为50torr。
(6)在非掺杂GaN层上生长重掺N型GaN层，得到N型半导体层；
其中，通过MOCVD生长重掺N型GaN层，其生长温度为1220℃，生长压力为200torr。
(7)在N型半导体层上生长应力释放层；
其中，在MOCVD中周期性生长InaGa1-aN层和低掺N-GaN层，直至得到应力释放层。其中，InaGa1-aN层的生长温度为760℃，生长压力为140torr。低掺N-GaN层的生长温度为860℃，生长压力为140torr。
(8)在应力释放层上生长多量子阱层；
其中，通过MOCVD法周期性生长InGaN量子阱层和GaN量子垒层，直至得到多量子阱层。其中，InGaN量子阱层的生长温度为780℃，生长压力为200torr。GaN量子垒层的生长温度为870℃，生长压力为200torr。
(9)在多量子阱层上电子阻挡层；
其中，通过MOCVD法生长AlGaN层，作为电子阻挡层。电子阻挡层的生长温度为1050℃，生长压力为200torr。
(10)在电子阻挡层上生长P型半导体层；
其中，通过MOCVD法生长P型GaN层，作为P型半导体层，其生长温度为950℃，生长压力为200torr。
实施例2
参考图1和图2，本实施例提供一种发光二极管外延片，其与实施例1的区别在于，多孔AlN层201的厚度为10nm，V型孔800的分布密度为8×109cm-2。多孔AlGaN层202的厚度为220nm，其Al组分占比为0.4。多孔AlGaN层通过H2粗化处理，形成粗糙表面。应力释放孔900的分布密度为9×109cm-2。
其余均与实施例1相同。
实施例3
参考图1和图2，本实施例提供一种发光二极管外延片，其与实施例2的区别在于，Si掺多孔GaN层301的厚度为120nm，Si掺杂浓度为3×1017cm-3。应力释放孔900的分布密度为4×1010cm-2。非掺杂GaN层302的厚度为1.5μm。重掺N型GaN层303的厚度为4.2μm。
其余均与实施例2相同。
实施例4
参考图1和图2，本实施例提供一种发光二极管外延片，其与实施例3的区别在于，多孔AlN层201中掺杂有Mg，其掺杂浓度为4×1016cm-3。
对比例1
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，缓冲层200为AlN层，其厚度为50nm，其不设有V型孔。其通过PVD制得。
N型半导体层300中不包括Si掺多孔GaN层。
其余均与实施例1相同。
将实施例1～实施例4，对比例1所得的外延片测试发光亮度。以对比例1的数据为基准，计算发光亮度提升率，具体结果如下表所示。
亮度提升率(％)
实施例1 5.8
实施例2 6.3
实施例3 8.6
实施例4 8.9
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种发光二极管外延片，其特征在于，包括衬底，依次层叠于衬底上的缓冲层、N型半导体层、应力释放层、多量子阱层、电子阻挡层和P型半导体层；所述缓冲层包括依次层叠于所述衬底上的多孔AlN层和多孔AlGaN层；所述N型半导体层包括依次层叠于所述缓冲层上的Si掺多孔GaN层、非掺杂GaN层和重掺N型GaN层；
其中，所述多孔AlN层上设有多个贯穿至所述衬底的V型孔，所述V型孔延伸至所述Si掺多孔GaN层，并被所述非掺杂GaN层填平；
所述多孔AlGaN层经H2和/或NH3粗化处理，形成粗糙表面，以诱导所述Si掺多孔GaN层产生多个应力释放孔，所述应力释放孔被所述非掺杂GaN层填平。
2.如权利要求1所述的发光二极管外延片，其特征在于，所述V型孔的分布密度为2×108cm-2～5×1011cm-2，所述应力释放孔的分布密度为2×108cm-2～5×1012cm-2。
3.如权利要求1所述的发光二极管外延片，其特征在于，所述多孔AlN层的厚度为1nm～20nm；
所述多孔AlGaN层的厚度为50nm～500nm，其Al组分占比为0.05～0.6。
4.如权利要求1所述的发光二极管外延片，其特征在于，所述Si掺多孔GaN层的厚度为10nm～500nm，其Si掺杂浓度为5×1016cm-3～2×1018cm-3；
所述非掺杂GaN层的厚度为0.2μm～2μm；
所述重掺N型GaN层中N型掺杂元素为Si，掺杂浓度为3×1018cm-3～5×1019cm-3，其厚度为2μm～8μm。
5.如权利要求1～4任一项所述的发光二极管外延片，其特征在于，所述多孔AlN层中掺杂有Mg，其掺杂浓度为2×1015cm-3～5×1018cm-3。
6.如权利要求1～4任一项所述的发光二极管外延片，其特征在于，采用H2对所述多孔AlGaN层进行粗化处理，粗化处理的温度为950℃～1250℃，压力为100torr～500torr，时间为2min～5min。
7.一种发光二极管外延片的制备方法，用于制备如权利要求1～6任一项所述的发光二极管外延片，其特征在于，包括：
提供衬底，在所述衬底上依次生长缓冲层、N型半导体层、应力释放层、多量子阱层、电子阻挡层和P型半导体层；所述缓冲层包括依次层叠于所述衬底上的多孔AlN层和多孔AlGaN层；所述N型半导体层包括依次层叠于所述缓冲层上的Si掺多孔GaN层、非掺杂GaN层和重掺N型GaN层；
其中，所述多孔AlN层上设有多个贯穿至所述衬底的V型孔，所述V型孔延伸至所述Si掺多孔GaN层，并被所述非掺杂GaN层填平；
所述多孔AlGaN层经H2和/或NH3粗化处理，形成粗糙表面，以诱导所述Si掺多孔GaN层产生多个应力释放孔，所述应力释放孔被所述非掺杂GaN层填平。
8.如权利要求7所述的发光二极管外延片的制备方法，其特征在于，所述多孔AlN层的生长温度为800℃～1050℃，生长压力为50torr～200torr；
所述多孔AlGaN层的生长温度为1050℃～1250℃，生长压力为150torr～500torr。
9.如权利要求7所述的发光二极管外延片的制备方法，其特征在于，所述Si掺多孔GaN层的生长温度为950℃～1150℃，生长压力为100torr～300torr；
所述非掺杂GaN层的生长温度为1100℃～1250℃，生长压力为10torr～300torr；
所述重掺N型GaN层的生长温度为1100℃～1250℃，生长压力为10torr～300torr。
10.一种发光二极管，其特征在于，包括如权利要求1～6任一项所述的发光二极管外延片。
CN202311243177.XA 2023-09-25 2023-09-25 发光二极管外延片及其制备方法、发光二极管 Pending CN117276431A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311243177.XA CN117276431A (zh) 2023-09-25 2023-09-25 发光二极管外延片及其制备方法、发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311243177.XA CN117276431A (zh) 2023-09-25 2023-09-25 发光二极管外延片及其制备方法、发光二极管

Publications (1)

Publication Number Publication Date
CN117276431A true CN117276431A (zh) 2023-12-22

Family

ID=89215554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311243177.XA Pending CN117276431A (zh) 2023-09-25 2023-09-25 发光二极管外延片及其制备方法、发光二极管

Country Status (1)

Country Link
CN (1) CN117276431A (zh)

Similar Documents

Publication Publication Date Title
CN115295697B (zh) 发光二极管外延片及其制备方法、发光二极管
CN107195736B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN109103303B (zh) 一种发光二极管外延片的制备方法及发光二极管外延片
CN116581210B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116565098B (zh) 氮化镓发光二极管外延片及其生长工艺
CN117133841B (zh) InGaN基绿光发光二极管外延片及其制备方法、LED
CN116314511B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116364820B (zh) 发光二极管外延片及其制备方法、led
CN117199203A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117954539A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117410405A (zh) 深紫外发光二极管外延片及其制备方法、深紫外led
CN117276428A (zh) InGaN基发光二极管外延片及其制备方法、LED
CN118572002B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116960248B (zh) 一种发光二极管外延片及制备方法
CN109873056B (zh) 发光二极管的外延片的制备方法
CN117712254A (zh) 一种高光效的发光二极管外延片及其制备方法
CN117832342A (zh) 一种led外延片及其制备方法
CN117613156A (zh) 发光二极管外延片及其制备方法、led
CN116682909A (zh) 一种led外延片、制备方法及led芯片
CN117276431A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115986022A (zh) 深紫外led外延片及其制备方法、深紫外led
CN114725259A (zh) 发光二极管外延片及其外延生长方法、发光二极管芯片
CN116825917B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117293241B (zh) 发光二极管外延片及其制备方法、发光二极管
CN118522835B (zh) 发光二极管外延片及其制备方法、led

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination