[go: up one dir, main page]

CN117251013A - 一种提高线性稳压器的电源抑制能力的方法 - Google Patents

一种提高线性稳压器的电源抑制能力的方法 Download PDF

Info

Publication number
CN117251013A
CN117251013A CN202311097690.2A CN202311097690A CN117251013A CN 117251013 A CN117251013 A CN 117251013A CN 202311097690 A CN202311097690 A CN 202311097690A CN 117251013 A CN117251013 A CN 117251013A
Authority
CN
China
Prior art keywords
loop
power supply
ldo
voltage
speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311097690.2A
Other languages
English (en)
Inventor
董嗣万
单成
丁雷声
卜森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian University of Posts and Telecommunications
Original Assignee
Xian University of Posts and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Posts and Telecommunications filed Critical Xian University of Posts and Telecommunications
Priority to CN202311097690.2A priority Critical patent/CN117251013A/zh
Publication of CN117251013A publication Critical patent/CN117251013A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了芯片设计技术领域的一种提高线性稳压器的电源抑制能力的方法包括以下步骤：步骤一、使用双环反馈结构，双环反馈结构包括高速环和低速环，高速环用于通过高速低增益快环回路提高LDO瞬态响应速度，低速环用于通过低速高增益慢环回路提高环路整体增益；步骤二、在LDO电路结构电源抑制的节点处增加辅助LDO；步骤三、添加动态电流阻抗调制技术；步骤四、使用NMOS晶体管做输入对管的折叠式共源共栅放大器结构对基准电压和反馈电压进行精准误差放大，在低频下具有极高电源抑制比，同时在高频下也具有良好电源抑制能力，为不同负载模块提供干净没有纹波的内部电源，在电源和噪声敏感模块之间起到了良好的隔离作用。

Description

一种提高线性稳压器的电源抑制能力的方法
技术领域
本发明属于芯片设计技术领域，具体是一种提高线性稳压器的电源抑制能力的方法。
背景技术
无线能量管理单元(Wireless Power Management Unit,WPMU)是电子设备的供能系统，在不同领域被广泛应用。随着片上集成技术的不断发展，集成电路片上系统(Systemon Chip,SoC)实现的功能应用也越来越繁杂。常见的穿戴式和植入式生物医疗电子设备，例如心跳血压监测器、胃肠胶囊内镜、心脏起搏器、深部脑刺激器等，在日常生活和身体健康方面，给人们带来了极大的便利。作为无线能量管理单元WPMU中的核心模块LDO主要面临一个难点，是电源抑制比难点，LDO在高频范围应具有更好的电源抑制能力，提供噪声敏感模块一个干净没有纹波的输入电压。
当WPMU输入功率范围为50μW至100μW时，因为输入电压过低需要DC-DC进行升压处理，其内部开关频率在高频1MHz～100MHz范围会存在电源纹波，从而导致稳压器对电源抑制能力变差，使电源和噪声敏感模块之间的隔离作用衰弱。
发明内容
为了解决稳压器对电源抑制能力差的缺陷，导致电源和噪声敏感模块之间的隔离作用衰弱的问题，本发明的目的是一种提高线性稳压器的电源抑制能力的方法。
为了实现上述目的，本发明的技术方案如下：一种提高线性稳压器的电源抑制能力的方法包括以下步骤：
步骤一、使用双环反馈结构，双环反馈结构包括高速环和低速环，高速环用于通过高速低增益快环回路提高LDO瞬态响应速度，低速环用于通过低速高增益慢环回路提高环路整体增益；
步骤二、在LDO电路结构电源抑制的节点处增加辅助LDO，增强高频范围内电源抑制比大小；
步骤三、添加动态电流阻抗调制技术，使得主极点阻抗大小保持动态稳定，提高相位裕度，保证环路稳定性；
步骤四、使用NMOS晶体管做输入对管的折叠式共源共栅放大器结构对基准电压和反馈电压进行精准误差放大。
采用上述方案后实现了以下有益效果：1、使得主极点阻抗大小保持动态稳定，提高相位裕度，保证环路稳定性；使得LDO具有极高的低频电源抑制比。
2、相比PMOS做输入对管减小电源噪声对放大器的影响。
3、本发明提出一种提高线性稳压器在低压条件下全频谱范围内电源抑制能力的方法作为WPMU中的核心稳压，在低频下具有极高电源抑制比，同时在高频下也具有良好电源抑制能力，为不同负载模块提供干净没有纹波的内部电源，在电源和噪声敏感模块之间起到了良好的隔离作用。
进一步，步骤一包括以下步骤：
S1.1、针对LOOP1输出节点VOUT，采用了片内集成电容的方式，使得主极点位置保持在VOUT，从而达到对高频电源噪声有效过滤的目的。
S1.2、针对LOOP2，主极点位置应当保持在Vmir，使得放大器输出结点VEA被推至高频MHz，确保LOOP2环路稳定性，提高增益，进一步增强电源抑制能力。
有益效果：使用双反馈回路对输出电压进行调整，其目的主要在于保证电路具有快速响应，同时保持极高的电源抑制比PSR，改善电源抑制尖峰导致的抑制能力较差问题，
进一步，所述步骤二中，三输入辅助LDO通过将输入电源电压的噪声进一步过滤，给内部提供一个干净没有纹波的Vmir电压，改善10MHz出现电源抑制尖峰。
进一步，所述步骤三中动态电流阻抗调制技术用于根据负载电流大小动态调节放大器第一级输出节点阻抗大小。
有益效果：在不使用片外大负载电容的情况下对环路相位裕度的性能要求极高，因此放大器PVT特性十分关键，同时由于高电源抑制比这一特征，需要放大器保持较高增益，然而提高环路增益会导致环路稳定性面临巨大挑战，其稳定能力会大幅降低，为了保证放大器相位裕度，保证环路稳定性，这里提出了动态电流阻抗调制技术，根据负载电流大小动态调节放大器第一级输出节点阻抗大小。
进一步，所述步骤四中NMOS作为输入对管的折叠式共源共栅放大器。
有益效果：1、误差放大器采用了NMOS为输入对管的折叠式共源共栅放大器，相比五管放大器结构增益得到了很大程度的增强，同时采用NMOS做输入对管减小电源电压对电路的影响，在电源抑制比要求极高类型的电路当中，相比PMOS做输入对管的电路，其电源抑制效果有更强的优势。误差放大器的第二级相比传统折叠式共源共栅结构新增了一层PMOS晶体管，在这里的主要目的是通过增加MOS晶体管对电源进行过滤，减小电源噪声对放大器输出的影响。
2、本发明能够增强低频增益、瞬态响应能力、环路相位裕度三种关键因素。首先双环路结构，这里作为快环低增益的电压翻转跟随环路，能够快速对负载突变做出响应，提高瞬态响应能力。其次利用内部三输入辅助LDO的过滤噪声纹波特性，将较为电源抑制比敏感处的节点进行有效过滤，提高全频谱范围电源抑制比大小。最后通过NMOS做输入对管的折叠式共源共栅放大器对基准电压和反馈电压进行误差放大，一方面提高环路增益，另一方面减小VDD电源处的噪声对放大器第一级输出的影响。
附图说明
图1是本发明整体结构示意图；
图2是本发明小信号模型示意图；
图3是本发明源电压跟随增强小信号模型示意图；
图4是本发明三输入辅助LDO示意图；
图5是本发明辅助LDO和传统LDO电源抑制比仿真结果；
图6是本发明动态电流比较电路结构示意框图；
图7是本发明Sd1、Sd2在不同负载电流下，高低电平信号仿真结果；
图8是本发明输入电压1.2V，输出电压1V，负载电流20mA范围内，采用动态电流阻抗调制技术整体环路增益和相位裕度仿真结果；
图9是本发明电路结构示意图；
图10是本发明环路波特性仿真结果；
图11是本发明低压1.2V，输出电压1V时电源抑制比后仿真结果；
图12是本发明瞬态下电源纹波抑制比仿真验证结果；
图13是本发明传统LDO和低压高电源抑制比电压翻转跟随型LDO瞬态响应仿真结果对比；
图14是应用本发明LDO线性调整率仿真结果；
图15是应用本发明LDO负载调整率仿真结果；
图16是应用本发明LDO输出电流变化对应效率变化的仿真结果。
具体实施方式
下面通过具体实施方式进一步详细说明：
实施例基本如附图1所示：一种提高线性稳压器的电源抑制能力的方法
实施例1
如图1-图16所示，本实施例提供了一种提高线性稳压器在低压条件下全频谱范围内电源抑制能力的方法，步骤如下：
步骤一、如图1所示使用双环反馈结构，一方面通过高速低增益快环回路提高LDO瞬态响应速度，另一方面通过低速高增益慢环回路提高环路整体增益使得LDO具有极高的低频电源抑制比；
步骤一包括以下步骤：
S1.1、为了评估LDO的不同环路传输函数特性，如图2所示对所设计的低压高电源抑制比电压翻转跟随型LDO小信号模型进行分析。分别将放大器第一级输出和源电压跟随增强的输入节点断开对不同环路进行传递函数公式推导。通过对公式的理论分析，找出不同环路传递函数的关键因子，对实际电路进行性能提升，最终实现LDO低压高频电源抑制比性能。其中gmi表示不同晶体管跨导大小。Ri、Ci、roi分别代表各节寄生电阻、寄生电容和MOS晶体管内阻大小。Aea代表误差放大器的直流增益。Amg＝gm20(ro20||ro21)和Apass＝gmp(rop||RL)分别表示M8、M9共栅放大器的直流增益和功率管Mpass的直流增益。
首先对LOOP1环路传递函数进行推导，由图2可知LOOP1环路输入输出变化分别由Vloop1和Ve表示，由于LDO反馈环路的原因，因此VOUT的变化等于Vloop1的变化。为了完善LOOP1的传递函数推导，这里需要从源电压跟随增强结构开始小信号分析，得出vg的小信号公式。如图3所示为源电压跟随增强电路小信号模型，根据基尔霍夫电流定律可得其传递函数为：
其中gm15/cg＝pg、1/c2(ro15||ro16)＝p2、1/c1(ro17||ro18)＝p1分别决定了各极点位置，因此可以利用零极点相消原理，消去z1、z2、p1、p2。通过对电压跟随增强电路传递函数化简，最终可得关于vg的表达式：
将vg带入低压高频电源抑制比LDO小信号模型中，完成LOOP1环路输入节点ve的推导。在环路LOOP1中主要针对极点pout、pe、pg、进行分析，其位置由该节点阻抗大小决定，同时由于使用片内集成电容的原因，LOOP1环路将pout视为主极点进行分析。最终可得ve节点电压变化和LOOP1传递函数，分别为：
S1.2、完成LOOP2环路传递函数推导，通过小信号模型分析，完成LOOP2环路输出节点电压vea公式推导，得出：
将上述公式带入LOOP2传递函数中可得：
由传递公式可得LOOP2与LOOP1主极点位置不同，主要利用内部大小为15pF的集成电容Cmir作为阻抗增强，将Vmir作为主极点，同时使得误差放大器输出极点pea为次级点，通过动态阻抗调制技术将其推至MHz以上的高频，确保环路具有较高增益同时保持超强稳定性，最终实现LDO在高频处具有良好电源抑制比功能，保证低压高电源抑制比电压翻转跟随型LDO稳定工作。
因此通过LOOP1与LOOP2双反馈环路的设计，使得环路具有较高增益和超高稳定性。最终实现LDO在全频谱范围内具有良好的电源抑制能力。
步骤二、在LDO电路结构电源抑制较为敏感的节点处增加辅助LDO，增强高频范围内电源抑制比大小；
为了提高基于电压翻转跟随型LDO的直流精度，增强电源抑制能力，通过使用三输入误差放大器结构(如图4所示)，新增一条反馈回路比较基准电压和输出电压的差值最终提高输出电压VOUT的电压精度。由于理论上VOUT和VREF的电压值更接近，假设三个输入晶体管的W\L是N:1:N-1，使得N为4，比例关系为4:3:1，可以推出VOUT为：
VMIR＝VOUT+ΔV
其中AEA为误差放大器的直流增益(这里包含VSET电压产生电压的增益)，ΔV为VOUT和VMIR由于PVT和负载电流变化的影响产生的差值。在理想情况下误差放大器增益AEA无限大，AEA>>1因此可以得到：
由公式可得在比例关系为4:1:3时，VREF比起VMIR更接近VOUT。当N无限大时，可得：
由上述公式可得N越大VMIR越接近VREA值，同理通过对电路小信号模拟进行推导得出公式：
由公式可知N越大其VOUT/VIN比值越小，对应PSR的对数值越低，电源抑制能力更高。最终实现辅助LDO具有快速瞬态响应的同时，也具有更高电源抑制能力。通过辅助LDO和传统LDO结构的电源抑制比仿真结果对比(如图5所示)，传统LDO虽然在低频处有较强的优势，但是针对高频1MHz以上的频率范围下，其电源抑制比能力非常差，在10MHz下PSR尖峰值甚至达到了0dB以上。而具有三输入误差放大器结构的翻转电压跟随型LDO在整个频谱范围内都有良好的电源抑制比性能，基本都保持在-40dB左右，在PSR最高峰值处也有至少-14dB的电源抑制比性能。因此最终选择三输入误差放大器电压翻转跟随型LDO作为内部辅助LDO电路结构，对输入电源电压进行全频谱范围内的高效电源抑制效果。
步骤三、提出动态电流阻抗调制技术，使得主极点阻抗大小保持动态稳定，提高相位裕度，保证环路稳定性；
根据MOS晶体管电流控制电压源的特性和迟滞比较器的原理，通过控制Md9、Md13晶体管和反相器电路，根据输出电流的变换，产生Sd1和Sd2两种不同控制信号(如图6所示)。图中虚线部分为放大器输出节点VEA处的动态电流阻抗调制模块，通过动态电流比较结构产生的Sd1和Sd2控制开关闭合和打开，根据输出电流的大小对节点VEA处的阻抗大小进行调整，确保该点始终保持在高频，减小对主极点影响，提高环路稳定性。
通过对Sd1、Sd2在不同负载电流下，高低电平信号仿真结果扫描(如图7所示)。实际电路设计中Md4和MPASS晶体管的W/L为1:3000，所以I1＝IOUT/3000，I8＝I7＝IOUT/12000，当IOUT＝0时，I7<I3+I4，Va、Vb为高电平Sd1、Sd1为低电平，为了保证pea有足够的频率并保持在高频位置，同时由公式可得pea大小由gmea和Cc的比值决定，因此内部补偿电容Cc＝C1。当IOUT增加到I7>I3+I4时，即IOUT>1.5mA，Sd1为高电平，Sd2仍然为低电平，内部补偿电容Cc＝C1+C2。当IOUT继续增加，会出现gmea最差的情况，为了保证环路稳定性的同时，确保pea处于高频位置，Sd1和Sd2为高电平，开关都处于闭合状态，内部补偿电容Cc＝C1+C2+C3。
图8为输入电压1.2V，输出电压1V，负载电流20mA范围内，采用动态电流阻抗调制技术整体环路增益和相位裕度扫描结果。由结果可知，使用动态电流阻抗调制之后的LDO波特仿真结果，其增益至少为78dB，同时在补偿之后其相位裕度保持在83°以上，满足LDO稳定性要求，实现了具有超高增益和高稳定性的LDO环路特性，最终保证LDO具有超强的电源抑制比。
步骤四、使用NMOS晶体管做输入对管的折叠式共源共栅放大器结构对基准电压和反馈电压进行精准误差放大，相比PMOS做输入对管减小电源噪声对放大器的影响。
低压高电源抑制比电压翻转跟随型LDO整体电路主要分为：误差放大器、动态电流阻抗调制、反相级、电压翻转跟随(如图9所示)。其中误差放大器采用了NMOS为输入对管的折叠式共源共栅放大器，相比五管放大器结构增益得到了很大程度的增强，同时采用NMOS做输入对管减小电源电压对电路的影响，在电源抑制比要求极高类型的电路当中，相比PMOS做输入对管的电路，其电源抑制效果有更强的优势。
误差放大器的第二级相比传统折叠式共源共栅结构新增了一层PMOS晶体管，在这里的主要目的也是通过增加MOS晶体管对电源进行过滤，减小电源电压对VEA的影响，同时误差放大器输出节点VEA控制NOMS晶体管M13栅极，使其有一端输出直接指向地，通过以上一系列增强电源抑制能力的晶体管连接方式，将最大限度的减小VDD的纹波影响。最终实现一个具有高频电源抑制比的NMOS输入对管折叠式共源共栅放大器电路结构。
反相级主要由晶体管M11-M13构成，目的在于保证VEA点和VOUT点同相变化，首先VEA通过M13共源放大器进行反相，然后通过M20共栅放大器再次反相，最后输出到VOUT节点上，经过两次反相之后确保VEA和VOUT的变化保持同相。当输出电压遭遇负载电流或输入电压波动时，可以快速的对VEA点电压进行调整，最终通过M20晶体管，使得VOUT稳定在基准电压VREF附近，保证输出电压VOUT精度。
同时经过反相级也可对跨导进一步增加，最终使得环路增益得到增强，由于低频电源抑制比和环路增益息息相关，因此随着环路增益的提高，也能进一步改善电源抑制比低频增益，实现LDO在低频段范围内也具有良好的电源抑制能力。
低压高电源抑制比电压翻转跟随型LDO最后一级为基本电压翻转跟随电路，由M14-M21晶体管构成。其中M14-M16为源电压跟随增强电路，主要通过M20晶体管漏级电流控制M15共源放大器，对MPass功率管栅极进行调整，实现稳压功能。相比直接反馈到功率管栅极的电压翻转跟随电路，增强了环路LOOP1的跨导，提高直流增益。
M19为自响应开关，由M17和M18晶体管控制，主要针对栅极电压由于外界因素发生突变而产生的电压尖峰问题，由M19晶体管对栅极电压进行快速自响应放电，减小外部因素对功率管栅极电压的影响。M20-M21为共栅放大器，主要通过LOOP2的VSET电压控制M20晶体管栅极，对辅助MPass功率管的输出电压进行调整，提高输出电压精度。同时共栅放大器也是LOOP1环路增益的主要组成部分，因此需要极大的输入M21晶体管宽长比，来提高跨导，增加LOOP1的环路增益。最终保证良好增益的同时，通过电压翻转跟随电路对输出电压实现快速瞬态响应功能。
实施例二
本实施例与上述实施例的区别在于：图10为LDO环路增益相位裕度仿真结果，当输入电压为1.2V，输出电压为1V时，环路增益为80dB，相位裕度为84.86°，单位增益频率为100kHz。仿真结果表明，所提出的辅助放大器跨导增强补偿和高速跨导缓冲结构可以帮助LDO在高压或低压模式下达到所需的增益和相位，使放大器能够准确地放大VFB和VREF误差，增强LDO整体线性和负载调整率性能。此外，低频段范围对应的电源抑制比大小也能被有效的提高。
电源抑制比是所设计低压高电源抑制比电压翻转跟随型LDO最关键的指标性能，反映了LDO对输入电源电压噪声所引起的电源纹波抑制能力的强弱，电源抑制越强，LDO输出的电压就越干净，最终给负载噪声敏感模块供电。
低压1.2V，输出电压1V时电源抑制比后仿真结果(如图11所示)，其中分别为负载电流100μA、1mA、10mA、20mA时PSR仿真结果，在频率100Hz、100kHz、1MHz、10MHz、100MHz、下最优结果分别为-90dB、-40dB、-22dB、-42dB、-50dB。在负载电流0～20mA变化范围内，PSR的最高峰值始终保持在0dB以下，最大为-2dB。因此由仿真结果可知，在低频0～100Hz范围内具有至少-85dB的电源抑制比，在1mA负载电流下，高频1MHz～100MHz范围内至少具有-15dB的电源抑制比。最终实现LDO在整个频谱范围内都具有良好的电源抑制比性能。
瞬态下电源纹波抑制比仿真验证结果(如图12所示)是对交流条件下电源抑制比大小的瞬态验证。该仿真为负载电流100μA时，输入电压频率10MHz，摆幅10mV下的高频PSRR电源纹波抑制仿真验证。仿真结果显示，当输入摆幅为10mV时，输出摆幅为80μV。由公式进行计算可得PSRR纹波抑制比为-42dB，其大小与交流条件下的10MHz对应电源抑制比保持一致。最终验证了低压高电源抑制比电压翻转跟随型LDO高电源抑制比性能。
在外部因素相同的情况下，将传统LDO和低压高电源抑制比电压翻转跟随型LDO瞬态响应仿真结果进行对比(如图13所示)。当负载电流从0到20mA以100nS上升/下降延时间突变时，虚线线条的传统LDO仿真结果显示，在输出电压上分别出现了149mV和198mV的过冲电压，恢复时间分别为5.4μS和5.5μS。然而采用提高低压差线性稳压器全频谱电源抑制能力的方法的实线线条仿真结果显示，其过冲电压分别为98mV和25mV，同时其恢复时间分别为741nS和900nS。
仿真结果表明采用电压翻转跟随型LDO的响应速度明显高于使用传统电阻反馈网络的LDO。因此本发明采用电压翻转跟随型LDO作为基础结构对整体进行改善，实现了LDO具有高速瞬态响应的能力。
图14-15为线性调整率和负载调整率仿真结果。当输入电压从1.1V到1.6V变化时，输出电压变化85μV，线性调整率为：0.17μV/mV。当输出电流从0到20mA变化时，输出电压变化2.8μV，负载调整率为：0.14μV/mA。
LDO输出电流变化对应效率变化的仿真结果(如图16所示)，当输出电流2mA到8mA变化时，效率从90％～95％变化，由效率公式可知IQ静态电流越小，本发明LDO的效率越高效，其功耗也就越低。最终保证了LDO的低压低功耗性能。
本文提出的一种提高线性稳压器在低压条件下全频谱范围内电源抑制能力的方法，不仅能够得到超高低频增益，提高电源抑制比性能，增加了输入电源噪声的过滤性，而且通过三输入辅助LDO的并用，可以使得高频范围内的电源抑制性能也能保持良好性能的状态。同时在关键极点处引入动态电流阻抗调制技术，增强LDO环路相位裕度，确保LDO环路稳定性。
LDO:低压差线性稳压器。
FVF:翻转电压跟随。
WPMU:无线能量管理单元。
PSR:电源电压抑制比。
LDR:负载调整率。
LNR:线性调整率。
综上，本发明公开了一种提高线性稳压器在低压条件下全频谱范围内电源抑制能力的方法，主要用于提高模拟低压差稳压器的各项性能指标。
本发明公开的电源抑制比增强方法由双环高增益高速反馈、三输入辅助LDO、动态电流阻抗调制、高增益误差放大器四部分结合构成。
本发明提出的双环高增益高速反馈，能在快速瞬态响应的同时保持环路的高增益，这种方法极大地提升了LDO瞬态响应能力，恢复快，精度高。
本发明所提出的三输入辅助LDO，通过过滤电源噪声敏感节点电压的噪声，可以极大地降低输入电源噪声对于LDO环路的影响，消除高频范围电源抑制比尖峰，使得LDO在全频谱范围都具有电源抑制能力。
本发明提出的动态电流阻抗调制，适用性强，灵敏度高，可以有效根据负载电流大小控制开关，改变关键极点的阻抗大小，提高环路相位裕度，确保LDO整体稳定性。
本发明提出的高增益误差放大器，增益高，稳定性高，可以有效减小电源噪声对放大器输出的影响，使得LDO具有极高的低频增益。
本发明针对电源抑制比、低频增益和环路相位裕度这三种LDO的关键指标，可以使LDO的PSR，LNR，LDR这些衡量LDO静态性能的参数得到提高。其次，双环高速高增益技术可以增强LDO的动态性能，使其具有快速瞬态响应能力。
以上所述的仅是本发明的实施例，方案中公知的具体结构及特性等常识在此未作过多描述，所属领域普通技术人员知晓申请日或者优先权日之前发明所属技术领域所有的普通技术知识，能够获知该领域中所有的现有技术，并且具有应用该日期之前常规实验手段的能力，所属领域普通技术人员可以在本申请给出的启示下，结合自身能力完善并实施本方案，一些典型的公知结构或者公知方法不应当成为所属领域普通技术人员实施本申请的障碍。应当指出，对于本领域的技术人员来说，在不脱离本发明结构的前提下，还可以作出若干变形和改进，这些也应该视为本发明的保护范围，这些都不会影响本发明实施的效果和专利的实用性。本申请要求的保护范围应当以其权利要求的内容为准，说明书中的具体实施方式等记载可以用于解释权利要求的内容。

Claims (5)

1.一种提高线性稳压器的电源抑制能力的方法，其特征在于：包括以下步骤：
步骤一、使用双环反馈结构，双环反馈结构包括高速环和低速环，高速环用于通过高速低增益快环回路提高LDO瞬态响应速度，低速环用于通过低速高增益慢环回路提高环路整体增益；
步骤二、在LDO电路结构电源抑制的节点处增加辅助LDO，增强高频范围内电源抑制比大小；
步骤三、添加动态电流阻抗调制技术，使得主极点阻抗大小保持动态稳定，提高相位裕度，保证环路稳定性；
步骤四、使用NMOS晶体管做输入对管的折叠式共源共栅放大器结构对基准电压和反馈电压进行精准误差放大。
2.根据权利要求1所述的一种提高线性稳压器的电源抑制能力的方法，其特征在于：步骤一包括以下步骤：
S1.1、针对LOOP1输出节点VOUT，采用了片内集成电容的方式，使得主极点位置保持在VOUT，从而达到对高频电源噪声有效过滤的目的。
S1.2、针对LOOP2，主极点位置应当保持在Vmir，使得放大器输出结点VEA被推至高频MHz，确保LOOP2环路稳定性，提高增益，进一步增强电源抑制能力。
3.根据权利要求2所述的一种提高线性稳压器的电源抑制能力的方法，其特征在于：所述步骤二中，三输入辅助LDO通过将输入电源电压的噪声进一步过滤，给内部提供一个干净没有纹波的Vmir电压，改善10MHz出现电源抑制尖峰。
4.根据权利要求3所述的一种提高线性稳压器的电源抑制能力的方法，其特征在于：所述步骤三中动态电流阻抗调制技术用于根据负载电流大小动态调节放大器第一级输出节点阻抗大小。
5.根据权利要求4所述的一种提高线性稳压器的电源抑制能力的方法，其特征在于：所述步骤四中NMOS作为输入对管的折叠式共源共栅放大器。
CN202311097690.2A 2023-08-29 2023-08-29 一种提高线性稳压器的电源抑制能力的方法 Pending CN117251013A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311097690.2A CN117251013A (zh) 2023-08-29 2023-08-29 一种提高线性稳压器的电源抑制能力的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311097690.2A CN117251013A (zh) 2023-08-29 2023-08-29 一种提高线性稳压器的电源抑制能力的方法

Publications (1)

Publication Number Publication Date
CN117251013A true CN117251013A (zh) 2023-12-19

Family

ID=89132129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311097690.2A Pending CN117251013A (zh) 2023-08-29 2023-08-29 一种提高线性稳压器的电源抑制能力的方法

Country Status (1)

Country Link
CN (1) CN117251013A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119203908A (zh) * 2024-11-28 2024-12-27 中茵微电子(南京)有限公司 高性能高低压差线性稳压器psrr版图布局方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119203908A (zh) * 2024-11-28 2024-12-27 中茵微电子(南京)有限公司 高性能高低压差线性稳压器psrr版图布局方法

Similar Documents

Publication Publication Date Title
CN105045329B (zh) 一种提高瞬态响应和电源抑制比的无片外电容ldo
CN108776506B (zh) 一种高稳定性的低压差线性稳压器
CN102385410B (zh) 一种摆率增强电路以及集成该电路的低压差线性稳压器
CN104063003B (zh) 一种集成摆率增强电路的低功耗无片外电容ldo
CN104076854B (zh) 一种无电容低压差线性稳压器
CN115328254B (zh) 一种基于多种频率补偿方式的高瞬态响应ldo电路
CN103838286A (zh) 一种快速瞬态响应、高稳定性的低压差线性稳压器
US20130320944A1 (en) Voltage regulator, amplification circuit, and compensation circuit
CN110320963A (zh) 低压差线性稳压电路
CN107402594B (zh) 实现高电源电压转变的低功耗低压差线性稳压器
CN105573396A (zh) 一种低压差线性稳压器电路
CN106774590A (zh) 一种高稳定性高电源噪声抑制比的低压差线性稳压电路
CN109947168A (zh) 一种低噪声低压差线性稳压器电路
CN117251013A (zh) 一种提高线性稳压器的电源抑制能力的方法
Yu et al. A fast-transient low-dropout regulator (LDO) with Super Class-AB OTA
CN203423624U (zh) 一种高稳定性反激式dc-dc变换器
CN114967811A (zh) 一种提高psr性能的无片外电容ldo
WO2025130094A1 (zh) 抑制纹波的低压差线性稳压器
CN211209670U (zh) 一种适用于人体脉搏信号的模拟前端电路
CN116560446A (zh) 一种面向大电流应用的全集成ldo电路及其工作方法
Park et al. Design techniques for external capacitor-less LDOs with high PSR over wide frequency range
CN204576328U (zh) 一种采用新型补偿网络的低功耗线性稳压器
Tang et al. A Low-Power Fast-Transient Output-Capacitorless LDO
CN212649430U (zh) 一种电压比较器电路
CN110299843B (zh) 一种复合dcdc电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination