CN117153863A - 半导体功率器件的终端保护结构的制造方法 - Google Patents
半导体功率器件的终端保护结构的制造方法 Download PDFInfo
- Publication number
- CN117153863A CN117153863A CN202311218540.2A CN202311218540A CN117153863A CN 117153863 A CN117153863 A CN 117153863A CN 202311218540 A CN202311218540 A CN 202311218540A CN 117153863 A CN117153863 A CN 117153863A
- Authority
- CN
- China
- Prior art keywords
- power device
- terminal protection
- protection structure
- implantation
- semiconductor power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
- H10D62/107—Buried supplementary regions, e.g. buried guard rings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种半导体功率器件的终端保护结构的制造方法,包括:步骤一、进行离子注入形成主结的第一注入区。步骤二、进行离子注入形成多个第二注入区并组成终端保护结构的场限环;各场限环形成于第一注入区外侧的第一外延层中并呈环形结构,从第一注入区的外侧边缘向外各场限环的内侧边缘的半径依次增加。步骤三、形成多个第一沟槽;在各第一沟槽中填充第一介质层形成沟槽隔离结构。沟槽隔离结构形成于各场限环之间、最内侧的场限环和第一注入区之间以及最外侧的场限环外侧。各场限环和第一外延层之间接触形成辅结;辅结的接触面为第一曲面;沟槽隔离结构从第一曲面的两侧对第一曲面进行限制。本发明能提高终端保护结构的反向击穿电压。
Description
技术领域
本发明涉及一种半导体集成电路制造方法,特别是涉及一种半导体功率器件的终端保护结构的制造方法。
背景技术
快恢复二极管(Fast Recovery Diode,FRD)作为近年来问世的新型功率器件,是电力电子设备中用量最多的功率半导体器件之一,由于具有开关性能好、反向恢复时间短、正向导通压降低,电流大、反向耐压高,漏电小等优点,在电力电子电路中常常与三端功率开关器件(如IGBT等)并联使用,作高频、大电流的续流二极管或整流管,具有极大的发展前景和市场需求。从耐压范围上看,小于1200V FRD主要用于变频家电、变频焊机、电动车;电压大于1200V-1700V的FRD主要应用在光伏逆变,高压变频器等工业产品上广泛使用。电力电子技术及消费电子技术的不断发展为半导体功率器件开拓了广泛的应用领域,伴随着电力电子技术及消费电子的快速增长,人们对于减小成本的要求越来越高。
对于快恢复二极管来说,反向击穿电压最重要的参数之一,它和最大电流容量一起决定了电力电子器件的额定功率。其中,硅基功率FRD通常是通过一个大面积PN结,以保证实现大电流工作。但是,对于高压工作的FRD来说,平面工艺中不可避免地存在着结面弯曲效应,而影响器件击穿电压的主要因数正是PN结扩散窗口区的结面弯曲引起的电场集中和界面电荷引起的表面电场集中,因为这些因素的影响使器件实际击穿电压仅为理想情况的10%~30%。因此,为了保证硅基FRD能够在高压下正常工作,通常需要在器件主结外边缘处采取措施即结终端保护技术,如场板(Field Plate)和场限环(Limiting FieldRing),来消除结面弯曲效应的影响,削弱表面电场强度,提高功率FRD器件pn结击穿电压.
现有快恢复二极管的场板的介质和场限环的隔离的介质均为位于硅外延层表面的场氧化物,但是,现有快恢复二极管中,终端的场限环即P+注入区与N-衬底间形成的PN结的PN接触面呈近似椭圆形的曲面,该结曲面的拐角部分会导致电力线比较集中,电场升高的现像,同时部分电力线会终止于场限环之间的间隔区中的硅外延层的表面,这两种情况都会导致此处的反向击穿电压明显低于主结平面部分的击穿电压,从而降低整个器件的反向击穿电压。如果能改善反向时耗尽层的平坦度和使电力线终止远离硅基表面,就会使终端部分的击穿电压更接近主结部分的击穿电压,从而提高整个器件的击穿电压,改善快恢复二极管的反向特性(击穿电压与反向漏电流)。
发明内容
本发明所要解决的技术问题是提供一种半导体功率器件的终端保护结构的制造方法,能形成对场限环的结面的曲面进行调节的终端保护结构,从而降低场限环的结面的曲面拐角所造成的电力线集中,还能防止电力线进入到场限环之间的外延层的顶部表面,从而降低由此产生的电场升高,提高终端保护结构的反向击穿电压并进而提高整个半导体功率器件的反向击穿电压,还能实现工艺简化。
为解决上述技术问题,本发明提供的半导体功率器件的终端保护结构的制造方法包括如下步骤:
步骤一、提供具有第一导电类型掺杂的第一外延层,在所述第一外延层的选定区域中进行第二导电类型离子注入形成第一注入区;所述第一注入区和所述第一外延层形成主结。
步骤二、在所述第一外延层的选定区域中进行第二导电类型离子注入形成多个第二注入区,各所述第二注入区分别形成一个场限环;所述场限环作为终端保护结构的组成部分,所述终端保护结构环绕在所述主结的周侧。
各所述场限环形成于所述第一注入区外侧的所述第一外延层中并呈环形结构,从所述第一注入区的外侧边缘向外各所述场限环的内侧边缘的半径依次增加。
步骤三、在所述第一外延层的选定区域中形成多个第一沟槽;所述第一沟槽位于终端保护结构的形成区域中。
在各所述第一沟槽中填充第一介质层形成沟槽隔离结构。
所述沟槽隔离结构形成于各所述场限环之间、最内侧的所述场限环和所述第一注入区之间以及最外侧的所述场限环外侧。
各所述场限环和所述第一外延层之间接触形成辅结;所述辅结的接触面为第一曲面;所述沟槽隔离结构从所述第一曲面的两侧对所述第一曲面进行限制,以降低所述第一曲面的面积、降低所述第一曲面两侧的拐角角度以及使所述第一曲面两侧的拐角位置位于所述第一外延层的顶部表面之下,从而在所述半导体功率器件反偏时防止各所述第一曲面两侧的拐角处的电力线集中并使电力线远离所述第一外延层的顶部表面,提高所述终端保护结构的反向击穿电压。
进一步的改进是,在步骤三之前,步骤一或步骤二之前或之后,还包括:
进行第一导电类型重掺杂离子注入在最外侧的所述场限环之外的所述第一外延层中形成截止环。
进一步的改进是,所述第一沟槽的底部表面和所述场限环的底部表面相平,以在所述半导体功率器件反偏时提高各所述辅结耗尽所形成的耗尽层的平坦性。
进一步的改进是,还包括如下步骤:
步骤四、形成层间膜。
所述沟槽隔离结构的顶部表面和所述第一外延层的顶部表面相平,所述层间膜形成于所述沟槽隔离结构和所述第一外延层的顶部表面上。
步骤五、在选定区域中形成穿过所述层间膜的接触孔。
步骤六、形成正面金属层,对所述正面金属层进行图形化形成正面电极,所述正面电极包括所述主结的第一电极和终端场板。
所述第一注入区通过顶部对应的所述接触孔连所述第一电极。
各所述场限环通过顶部对应的所述接触孔连接到对应的所述终端场板。
进一步的改进是,步骤三中,所述第一介质层采用氧化层。
进一步的改进是,步骤三中,所述第一介质层生长完成后,所述第一介质层将所述第一沟槽完全填充并还会延伸到所述第一沟槽外部区域的表面上。
在所述第一介质层生长完成后,还包括对所述第一介质层进行平坦化,以将所述第一沟槽外的所述第一介质层完全去除以及将所述第一沟槽内的所述第一介质层和所述第一沟槽的顶部表面相平并形成所述沟槽隔离结构。
进一步的改进是,步骤三中,所述第一介质层采用所述层间膜形成。
步骤三中,所述第一沟槽形成之后,直接进行步骤四的所述层间膜的沉积工艺,所述层间膜的沉积工艺形成第二氧化层,所述第二氧化层将所述第一沟槽完全填充并还会延伸到所述第二氧化层外部区域的表面上。
之后,还包括对所述第二氧化层进行平坦化,由平坦化后填充于所述第一沟槽中的所述第二氧化层组成所述沟槽隔离结构;位于所述沟槽隔离结构顶部以及所述第一沟槽外的所述第二氧化层组成所述层间膜。
进一步的改进是,步骤三中,采用化学机械研磨或回刻工艺对所述第一介质层进行平坦化。
进一步的改进是,步骤四中,采用化学机械研磨或回刻工艺对所述第二氧化层进行平坦化。
进一步的改进是,位于所述第一注入区的外侧边缘和最内侧的所述场限环的内侧边缘之间的所述沟槽隔离结构的内侧边缘和所述第一注入区的外侧边缘之间具有间距。
进一步的改进是,位于所述截止环的内侧边缘和最外侧的所述场限环的外侧边缘之间的所述沟槽隔离结构的外侧边缘和所述截止环的内侧边缘之间接触或者具有间距。
进一步的改进是,所述半导体功率器件包括快速恢复二极管。
进一步的改进是,步骤一的所述第一注入区的第二导电类型离子注入之后还包括进行退火推进的步骤;
步骤二的所述第二注入区的第二导电类型离子注入之后还包括进行退火推进的步骤。
进一步的改进是,所述第一注入区的退火推进和所述第二注入区的退火推进采用相同的工艺同时进行。
步骤一的所述第一注入区的第二导电类型离子注入和步骤二的所述第一注入区的第二导电类型离子注入分开独立进行以是所述第一注入区和所述第二注入区的工艺结构独立调节。
或者,步骤一的所述第一注入区的第二导电类型离子注入和步骤二的所述第一注入区的第二导电类型离子注入合并到一起同时进行,步骤一和步骤二合并成一个步骤。
进一步的改进是,所述第一外延层形成于半导体衬底表面;正面工艺完成后,还包括如下背面工艺:
步骤七、进行背面减薄,将所述半导体衬底减薄到需要的厚度。
步骤八、形成第一导电类型重掺杂的背面电极区。
当所述半导体衬底具有第一导电类型重掺杂时,背面电极区直接由减薄后的所述半导体衬底组成。
或者,所述背面电极区由减薄后的所述半导体衬底掺入第一导电类型重掺杂注入的杂质组成。
步骤九、在所述背面电极区的背面形成由背面金属层组成的背面电极。
进一步的改进是,第一导电类型为N型,第二导电类型为P型;或者,第一导电类型为P型,第二导电类型为N型。
本发明通过在各场限环之间设置沟槽隔离结构,并利用沟槽隔离结构从场限环的两侧对场限环的结面的曲面即第一曲面进行限制性调节,能降低第一曲面的面积、降低第一曲面两侧的拐角角度以及使第一曲面两侧的拐角位置位于第一外延层的顶部表面之下,这就能降低由第一曲面两侧的拐角过大所造成的电力线集中以及拐角位于第一外延层的顶部表面处所造成的电力线集中,这能降低由于电力线集中所造成的电场升高并从而能提高终端保护结构的反向击穿电压,所以,本发明能对场限环的结面的曲面进行调节,从而降低场限环的结面的曲面拐角所造成的电力线集中,还能防止电力线进入到场限环之间的外延层的顶部表面,从而降低由此产生的电场升高,提高终端保护结构的反向击穿电压并进而提高整个半导体功率器件的反向击穿电压。
本发明的沟槽隔离结构的形成工艺后置到主结的第一注入区和场限环的形成工艺之后,工艺后置有利于实现工艺简化,例如沟槽隔离结构的第一介质层能直接采用层间膜的第二氧化层,这样就能实现沟槽隔离结构的填充工艺和层间膜的沉积工艺的合并,从而能简化工艺。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是本发明实施例半导体功率器件的终端保护结构的制造方法的流程图;
图2是本发明实施例半导体功率器件的终端保护结构的制造方法形成的终端保护结构的结构示意图;
图3是本发明第一较佳实施例半导体功率器件的终端保护结构的制造方法的流程图;
图4是本发明第二较佳实施例半导体功率器件的终端保护结构的制造方法的流程图。
具体实施方式
如图1所示,是本发明实施例半导体功率器件的终端保护结构的制造方法的流程图;如图2所示,是本发明实施例半导体功率器件的终端保护结构的制造方法形成的终端保护结构的结构示意图;如图3所示,是本发明第一较佳实施例半导体功率器件的终端保护结构的制造方法的流程图;本发明实施例半导体功率器件的终端保护结构的制造方法包括如下步骤:
步骤一、提供具有第一导电类型掺杂的第一外延层102,在所述第一外延层102的选定区域中进行第二导电类型离子注入形成第一注入区103;所述第一注入区103和所述第一外延层102形成主结。
本发明第一较佳实施例方法中,所述第一外延层102形成于半导体衬底101表面。
所述半导体衬底101的材料包括硅,所述半导体衬底101采用外延硅片。提供第一外延层102对应于图3中的步骤S101。在其他实施例方法中,也能为:所述半导体衬底101采用区熔硅片。
本发明第一较佳实施例方法中,在步骤一之前,还包括:
进行第一导电类型重掺杂离子注入在最外侧的所述场限环104之外的所述第一外延层102中形成截止环106。所述截止环106也称为终止环。如图3所示,包括分步骤:
步骤S102、终止环光刻,即采用光刻工艺定义出所述截止环106的形成区域。
在一些实施例方法中,进行步骤S102之前,还包括在所述第一外延层102上生长一层大约50nm厚的牺牲氧化硅。
步骤S103、终止环N注入。本发明实施例方法中,第一导电类型为N型,故终止环采用N型注入,终止环N注入能采用深N阱工艺实现,用于防止电场扩散到芯片划片道。所述截止环106的注入完成后,进行退火推进,或者和后续步骤的所述第一注入区103一起进行退火推进。
本发明第一较佳实施例方法中,步骤一包括如下分步骤:
步骤S106、阳极区光刻,也即采用光刻工艺定义出所述第一注入区103。本发明实施例方法中,半导体功率器件为FRD,第一导电类型为N型,第二导电类型为P型,故所述第一注入区103位FRD的阳极区。
步骤S107、P+注入及推进,即进行所述第一注入区103的注入和退火推进,从而得到所述第一注入区103。P+注入采用P阱注入工艺实现。
步骤二、在所述第一外延层102的选定区域中进行第二导电类型离子注入形成多个第二注入区,各所述第二注入区分别形成一个场限环104;所述场限环104作为终端保护结构的组成部分,所述终端保护结构环绕在所述主结的周侧。
各所述场限环104形成于所述第一注入区103外侧的所述第一外延层102中并呈环形结构,从所述第一注入区103的外侧边缘向外各所述场限环104的内侧边缘的半径依次增加。
本发明第一较佳实施例方法中,步骤二包括如下分步骤:
步骤S104、场限环光刻,也即采用光刻工艺定义出所述场限环104的形成区域。
步骤S105、场限环P注入及推进,即进行所述场限环104的注入和退火推进,从而得到所述场限环104。场限环P注入采用P阱注入工艺实现。
本发明第一较佳实施例方法中,所述第一注入区103的退火推进和所述第二注入区的退火推进采用相同的工艺同时进行。在其他实施例方法中,也能为:所述第一注入区103的退火推进和所述第二注入区的退火推进分开进行。
本发明第一较佳实施例方法中,步骤一的所述第一注入区103的第二导电类型离子注入和步骤二的所述第一注入区103的第二导电类型离子注入分开独立进行以是所述第一注入区103和所述第二注入区的工艺结构独立调节。在其他实施例方法中,也能为:步骤一的所述第一注入区103的第二导电类型离子注入和步骤二的所述第一注入区103的第二导电类型离子注入合并到一起同时进行;再结合所述第一注入区103的退火推进和所述第二注入区的退火推进采用相同的工艺同时进行,则步骤一和步骤二合并成一个步骤。
步骤三、在所述第一外延层102的选定区域中形成多个第一沟槽;所述第一沟槽位于终端保护结构的形成区域中。
在各所述第一沟槽中填充第一介质层形成沟槽隔离结构105。
本发明第一较佳实施例方法中,形成所述第一沟槽和所述沟槽隔离结构105的分步骤包括:
形成硬掩膜层。
进行步骤S108、沟槽光刻,采用光刻定义出所述第一沟槽的形成区域,之后对所述第一外延层102进行刻蚀形成所述第一沟槽。
进行步骤S109、沟槽填充/研磨,采用第一介质层填充各所述第一沟槽形成所述沟槽隔离结构105。通常,所述第一介质层填充后还会延伸到所述第一沟槽外部区域的表面上;故需要进行对第一介质层进行平坦化,例如采用化学机械研磨工艺或回刻工艺进行平坦化,以将所述第一沟槽外的第一介质层去除并使第一介质层仅位于所述第一沟槽中并从而形成所述沟槽隔离结构105。所述第一介质层的顶部表面和所述第一沟槽外的所述第一外延层102的顶部表面相平。
如图2所示,所述沟槽隔离结构105形成于各所述场限环104之间、最内侧的所述场限环104和所述第一注入区103之间以及最外侧的所述场限环104外侧。
本发明第一较佳实施例方法中,位于所述第一注入区103的外侧边缘和最内侧的所述场限环104的内侧边缘之间的所述沟槽隔离结构105的内侧边缘和所述第一注入区103的外侧边缘之间具有间距。
位于所述截止环106的内侧边缘和最外侧的所述场限环104的外侧边缘之间的所述沟槽隔离结构105的外侧边缘和所述截止环106的内侧边缘之间接触或者具有间距。
各所述场限环104和所述第一外延层102之间接触形成辅结;所述辅结的接触面为第一曲面;所述沟槽隔离结构105从所述第一曲面的两侧对所述第一曲面进行限制,以降低所述第一曲面的面积、降低所述第一曲面两侧的拐角角度以及使所述第一曲面两侧的拐角位置位于所述第一外延层102的顶部表面之下,从而在所述半导体功率器件反偏时防止各所述第一曲面两侧的拐角处的电力线集中并使电力线远离所述第一外延层102的顶部表面,提高所述终端保护结构的反向击穿电压。
在一些较佳实施例方法中,所述第一沟槽的底部表面和所述场限环104的底部表面相平,以在所述半导体功率器件反偏时提高各所述辅结耗尽所形成的耗尽层的平坦性。
还包括如下步骤:
步骤四、形成层间膜107。
所述沟槽隔离结构105的顶部表面和所述第一外延层102的顶部表面相平,所述层间膜107形成于所述沟槽隔离结构105和所述第一外延层102的顶部表面上。
在本发明第一较佳实施例方法中,步骤四对应于图3中的步骤S110、层间介质淀积。层间介质即为所述层间膜107。所述层间膜107为氧化层,通过淀积氧化物介质层并使介质层致密化形成所述层间膜107。能有效防止外部环境的湿度和杂质对高压器件反向漏电流的影响。
步骤五、在选定区域中形成穿过所述层间膜107的接触孔108。
在本发明第一较佳实施例方法中,步骤五对应于图3中的步骤S111、CT光刻及刻蚀;采用光刻工艺定义出所述接触孔108的形成区域,之后再刻蚀所述层间膜107形成穿过所述层间膜107的所述接触孔108的开口。
之后,还包括:步骤S112、离子注入及退火。用于在所述接触孔108的开口的底部形成阱接触区。
在所述接触孔108的开口中填充金属形成所述接触孔108。
步骤六、形成正面金属层,对所述正面金属层进行图形化形成正面电极,所述正面电极包括所述主结的第一电极1091和终端场板1092。
所述第一注入区103通过顶部对应的所述接触孔108连所述第一电极1091。
各所述场限环104通过顶部对应的所述接触孔108连接到对应的所述终端场板1092。
在本发明第一较佳实施例方法中:
形成所述正面金属层的步骤对应于图3中的步骤S113、正面金属层淀积。
对所述正面金属层进行图形化的步骤对应于图3中的步骤S114、金属光刻刻蚀。也即采用光刻定义加金属刻蚀工艺对所述正面金属层进行图形化形成所述主结的第一电极1091和终端场板1092。
之后,还包括:
步骤S115、正面钝化层光刻。在顶层的所述正面金属层形成之后,还需要形成钝化层,所述钝化层的材料包括氮化硅和聚酰亚胺,用于对所述半导体功率器件进行保护。之后、还需采用光刻定义加刻蚀工艺对所述钝化层进行图形化,在所述钝化层的开口区域形成顶层的所述正面金属层的引出区域。这样就完成顶层结构的制作。
步骤S116、电子辐照及退火。
所述第一外延层102形成于半导体衬底表面;正面工艺完成后,还包括如下背面工艺:
步骤七、进行背面减薄,将所述半导体衬底减薄到需要的厚度。
步骤八、形成第一导电类型重掺杂的背面电极区。
当所述半导体衬底具有第一导电类型重掺杂时,背面电极区直接由减薄后的所述半导体衬底组成。
或者,所述背面电极区由减薄后的所述半导体衬底掺入第一导电类型重掺杂注入的杂质组成。
在本发明第一较佳实施例方法中,步骤七和步骤八对应于图3中的步骤S117、背面减薄,将所述半导体衬底101减薄到需要的厚度,背面注入N型杂质,通过低温退火或者激光退火形成场终止层,场终止层也作为背面电极区,半导体功率器件为FRD,故背面电极区也为阴极区。同时确保表面杂质浓度足够高以便形成欧姆接触;在选用带有深背面扩散层的所述半导体衬底101时,可以不做背面杂质注入以及退火工艺。
步骤九、在所述背面电极区的背面形成由背面金属层组成的背面电极。
在本发明第一较佳实施例方法中,步骤九对应于图3中的步骤S118、背面金属,也即在所述背面电极区的背面形成背面金属层并由背面金属层组成的背面电极。通过溅射或者蒸发的方法淀积形成背面金属层,最后对其进行少子寿命控制工艺处理来改善二极管的反向恢复特性。
本发明第一较佳实施例方法中,所述半导体功率器件为快速恢复二极管。
第一导电类型为N型,第二导电类型为P型。此时,所述第一注入区103为阳极区;所述背面电极区为阴极区。在其他实施例方法中也能为:第一导电类型为P型,第二导电类型为N型。
步骤S119、测试、划片。
本发明实施例通过在各场限环104之间设置沟槽隔离结构105,并利用沟槽隔离结构105从场限环104的两侧对场限环104的结面的曲面即第一曲面进行限制性调节,能降低第一曲面的面积、降低第一曲面两侧的拐角角度以及使第一曲面两侧的拐角位置位于第一外延层102的顶部表面之下,这就能降低由第一曲面两侧的拐角过大所造成的电力线集中以及拐角位于第一外延层102的顶部表面处所造成的电力线集中,这能降低由于电力线集中所造成的电场升高并从而能提高终端保护结构的反向击穿电压,所以,本发明实施例能对场限环104的结面的曲面进行调节,从而降低场限环104的结面的曲面拐角所造成的电力线集中,还能防止电力线进入到场限环104之间的外延层的顶部表面,从而降低由此产生的电场升高,提高终端保护结构的反向击穿电压并进而提高整个半导体功率器件的反向击穿电压。
本发明实施例的沟槽隔离结构105的形成工艺后置到主结的第一注入区103和场限环104的形成工艺之后,工艺后置不仅能和现有工艺兼容,还有利于实现工艺简化。
如图4所示,是本发明第二较佳实施例半导体功率器件的终端保护结构的制造方法的流程图;本发明第二较佳实施例半导体功率器件的终端保护结构的制造方法和本发明第一较佳实施例半导体功率器件的终端保护结构的制造方法的区别之处为,本发明第二较佳实施例半导体功率器件的终端保护结构的制造方法中:
步骤三中,所述第一介质层采用所述层间膜107形成。
步骤三中,所述第一沟槽形成之后,直接进行步骤四的所述层间膜107的沉积工艺,所述层间膜107的沉积工艺形成第二氧化层,所述第二氧化层将所述第一沟槽完全填充并还会延伸到所述第二氧化层外部区域的表面上。
之后,还包括对所述第二氧化层进行平坦化,由平坦化后填充于所述第一沟槽中的所述第二氧化层组成所述沟槽隔离结构105;位于所述沟槽隔离结构105顶部以及所述第一沟槽外的所述第二氧化层组成所述层间膜107。采用化学机械研磨或回刻工艺对所述第二氧化层进行平坦化。
图4中,所述第二氧化层的填充工艺分成了步骤S109a、沟槽/层间介质淀积;以及步骤S109b、层间介质淀积。也即步骤S109a中层间介质淀积形成的所述第二氧化层会将所述沟槽完全填充,之后,在根据所述层间膜107的厚度需要继续增加所述第二氧化层的厚度。之后再进行平坦化。本发明第二较佳实施例方法能进一步对沟槽填充工艺进行简化。但是,和本发明第一较佳实施例方法相比,本发明第二较佳实施例方法中填充沟槽的所述第一介质层的质量受到所述层间膜107的所述第二氧化层的质量限制,且还能采用其他绝缘介质材料,本发明第一较佳实施例能进一步提高所述沟槽隔离结构的质量和工艺灵活性。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
Claims (15)
1.一种半导体功率器件的终端保护结构的制造方法,其特征在于,包括如下步骤:
步骤一、提供具有第一导电类型掺杂的第一外延层,在所述第一外延层的选定区域中进行第二导电类型离子注入形成第一注入区;所述第一注入区和所述第一外延层形成主结;
步骤二、在所述第一外延层的选定区域中进行第二导电类型离子注入形成多个第二注入区,各所述第二注入区分别形成一个场限环;所述场限环作为终端保护结构的组成部分,所述终端保护结构环绕在所述主结的周侧;
各所述场限环形成于所述第一注入区外侧的所述第一外延层中并呈环形结构,从所述第一注入区的外侧边缘向外各所述场限环的内侧边缘的半径依次增加;
步骤三、在所述第一外延层的选定区域中形成多个第一沟槽;所述第一沟槽位于终端保护结构的形成区域中;
在各所述第一沟槽中填充第一介质层形成沟槽隔离结构;
所述沟槽隔离结构形成于各所述场限环之间、最内侧的所述场限环和所述第一注入区之间以及最外侧的所述场限环外侧;
各所述场限环和所述第一外延层之间接触形成辅结;所述辅结的接触面为第一曲面;所述沟槽隔离结构从所述第一曲面的两侧对所述第一曲面进行限制,以降低所述第一曲面的面积、降低所述第一曲面两侧的拐角角度以及使所述第一曲面两侧的拐角位置位于所述第一外延层的顶部表面之下,从而在所述半导体功率器件反偏时防止各所述第一曲面两侧的拐角处的电力线集中并使电力线远离所述第一外延层的顶部表面,提高所述终端保护结构的反向击穿电压。
2.如权利要求1所述的半导体功率器件的终端保护结构的制造方法,其特征在于:在步骤三之前,步骤一或步骤二之前或之后,还包括:
进行第一导电类型重掺杂离子注入在最外侧的所述场限环之外的所述第一外延层中形成截止环。
3.如权利要求2所述的半导体功率器件的终端保护结构的制造方法,其特征在于:所述第一沟槽的底部表面和所述场限环的底部表面相平,以在所述半导体功率器件反偏时提高各所述辅结耗尽所形成的耗尽层的平坦性。
4.如权利要求3所述的半导体功率器件的终端保护结构的制造方法,其特征在于,还包括如下步骤:
步骤四、形成层间膜;
所述沟槽隔离结构的顶部表面和所述第一外延层的顶部表面相平,所述层间膜形成于所述沟槽隔离结构和所述第一外延层的顶部表面上;
步骤五、在选定区域中形成穿过所述层间膜的接触孔;
步骤六、形成正面金属层,对所述正面金属层进行图形化形成正面电极,所述正面电极包括所述主结的第一电极和终端场板;
所述第一注入区通过顶部对应的所述接触孔连所述第一电极;
各所述场限环通过顶部对应的所述接触孔连接到对应的所述终端场板。
5.如权利要求4所述的半导体功率器件的终端保护结构的制造方法,其特征在于:步骤三中,所述第一介质层采用氧化层。
6.如权利要求5所述的半导体功率器件的终端保护结构的制造方法,其特征在于:步骤三中,所述第一介质层生长完成后,所述第一介质层将所述第一沟槽完全填充并还会延伸到所述第一沟槽外部区域的表面上;
在所述第一介质层生长完成后,还包括对所述第一介质层进行平坦化,以将所述第一沟槽外的所述第一介质层完全去除以及将所述第一沟槽内的所述第一介质层和所述第一沟槽的顶部表面相平并形成所述沟槽隔离结构。
7.如权利要求5所述的半导体功率器件的终端保护结构的制造方法,其特征在于:步骤三中,所述第一介质层采用所述层间膜形成;
步骤三中,所述第一沟槽形成之后,直接进行步骤四的所述层间膜的沉积工艺,所述层间膜的沉积工艺形成第二氧化层,所述第二氧化层将所述第一沟槽完全填充并还会延伸到所述第二氧化层外部区域的表面上;
之后,还包括对所述第二氧化层进行平坦化,由平坦化后填充于所述第一沟槽中的所述第二氧化层组成所述沟槽隔离结构;位于所述沟槽隔离结构顶部以及所述第一沟槽外的所述第二氧化层组成所述层间膜。
8.如权利要求6所述的半导体功率器件的终端保护结构的制造方法,其特征在于:步骤三中,采用化学机械研磨或回刻工艺对所述第一介质层进行平坦化。
9.如权利要求7所述的半导体功率器件的终端保护结构的制造方法,其特征在于:步骤四中,采用化学机械研磨或回刻工艺对所述第二氧化层进行平坦化。
10.如权利要求1所述的半导体功率器件的终端保护结构的制造方法,其特征在于:位于所述第一注入区的外侧边缘和最内侧的所述场限环的内侧边缘之间的所述沟槽隔离结构的内侧边缘和所述第一注入区的外侧边缘之间具有间距。
11.如权利要求2所述的半导体功率器件的终端保护结构的制造方法,其特征在于:位于所述截止环的内侧边缘和最外侧的所述场限环的外侧边缘之间的所述沟槽隔离结构的外侧边缘和所述截止环的内侧边缘之间接触或者具有间距。
12.如权利要求1所述的半导体功率器件的终端保护结构的制造方法,其特征在于:所述半导体功率器件包括快速恢复二极管。
13.如权利要求1所述的半导体功率器件的终端保护结构的制造方法,其特征在于:步骤一的所述第一注入区的第二导电类型离子注入之后还包括进行退火推进的步骤;
步骤二的所述第二注入区的第二导电类型离子注入之后还包括进行退火推进的步骤。
14.如权利要求13所述的半导体功率器件的终端保护结构的制造方法,其特征在于:所述第一注入区的退火推进和所述第二注入区的退火推进采用相同的工艺同时进行;
步骤一的所述第一注入区的第二导电类型离子注入和步骤二的所述第一注入区的第二导电类型离子注入分开独立进行以是所述第一注入区和所述第二注入区的工艺结构独立调节;
或者,步骤一的所述第一注入区的第二导电类型离子注入和步骤二的所述第一注入区的第二导电类型离子注入合并到一起同时进行,步骤一和步骤二合并成一个步骤。
15.如权利要求4所述的半导体功率器件的终端保护结构的制造方法,其特征在于:所述第一外延层形成于半导体衬底表面;正面工艺完成后,还包括如下背面工艺:
步骤七、进行背面减薄,将所述半导体衬底减薄到需要的厚度;
步骤八、形成第一导电类型重掺杂的背面电极区;
当所述半导体衬底具有第一导电类型重掺杂时,背面电极区直接由减薄后的所述半导体衬底组成;
或者,所述背面电极区由减薄后的所述半导体衬底掺入第一导电类型重掺杂注入的杂质组成;
步骤九、在所述背面电极区的背面形成由背面金属层组成的背面电极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311218540.2A CN117153863B (zh) | 2023-09-20 | 2023-09-20 | 半导体功率器件的终端保护结构的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311218540.2A CN117153863B (zh) | 2023-09-20 | 2023-09-20 | 半导体功率器件的终端保护结构的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117153863A true CN117153863A (zh) | 2023-12-01 |
CN117153863B CN117153863B (zh) | 2024-12-03 |
Family
ID=88912024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311218540.2A Active CN117153863B (zh) | 2023-09-20 | 2023-09-20 | 半导体功率器件的终端保护结构的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117153863B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117253903A (zh) * | 2023-09-20 | 2023-12-19 | 民华微(上海)电子科技有限公司 | 半导体功率器件的终端保护结构及其制造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201681941U (zh) * | 2010-02-10 | 2010-12-22 | 扬州国宇电子有限公司 | 一种n沟道中压大电流vdmos器件结构 |
CN111341832A (zh) * | 2018-12-19 | 2020-06-26 | 无锡华润华晶微电子有限公司 | 结终端结构及其制备方法 |
CN113193036A (zh) * | 2021-03-24 | 2021-07-30 | 深圳深爱半导体股份有限公司 | 晶体管终端结构及其制备方法 |
CN113889407A (zh) * | 2021-09-27 | 2022-01-04 | 上海华虹宏力半导体制造有限公司 | 沟槽型igbt器件的制作方法、沟槽型igbt器件 |
KR102372131B1 (ko) * | 2020-11-27 | 2022-03-08 | 재단법인 부산테크노파크 | 고내압 실리콘 카바이드 쇼트키 베리어 다이오드 및 제조방법 |
CN115602714A (zh) * | 2022-11-07 | 2023-01-13 | 南瑞联研半导体有限责任公司(Cn) | 一种沟槽型igbt终端及其制造方法 |
CN116741821A (zh) * | 2023-08-09 | 2023-09-12 | 深圳腾睿微电子科技有限公司 | Igbt器件结构及对应的制作方法 |
-
2023
- 2023-09-20 CN CN202311218540.2A patent/CN117153863B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201681941U (zh) * | 2010-02-10 | 2010-12-22 | 扬州国宇电子有限公司 | 一种n沟道中压大电流vdmos器件结构 |
CN111341832A (zh) * | 2018-12-19 | 2020-06-26 | 无锡华润华晶微电子有限公司 | 结终端结构及其制备方法 |
KR102372131B1 (ko) * | 2020-11-27 | 2022-03-08 | 재단법인 부산테크노파크 | 고내압 실리콘 카바이드 쇼트키 베리어 다이오드 및 제조방법 |
CN113193036A (zh) * | 2021-03-24 | 2021-07-30 | 深圳深爱半导体股份有限公司 | 晶体管终端结构及其制备方法 |
CN113889407A (zh) * | 2021-09-27 | 2022-01-04 | 上海华虹宏力半导体制造有限公司 | 沟槽型igbt器件的制作方法、沟槽型igbt器件 |
CN115602714A (zh) * | 2022-11-07 | 2023-01-13 | 南瑞联研半导体有限责任公司(Cn) | 一种沟槽型igbt终端及其制造方法 |
CN116741821A (zh) * | 2023-08-09 | 2023-09-12 | 深圳腾睿微电子科技有限公司 | Igbt器件结构及对应的制作方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117253903A (zh) * | 2023-09-20 | 2023-12-19 | 民华微(上海)电子科技有限公司 | 半导体功率器件的终端保护结构及其制造方法 |
CN117253903B (zh) * | 2023-09-20 | 2024-10-29 | 民华微(上海)电子科技有限公司 | 半导体功率器件的终端保护结构及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN117153863B (zh) | 2024-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6524666B2 (ja) | 半導体装置 | |
US9129982B2 (en) | Semiconductor device and manufacturing method | |
CN108682695B (zh) | 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法 | |
TWI576920B (zh) | 二極體元件及其製造方法 | |
US20130140584A1 (en) | Semiconductor device | |
KR101955055B1 (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
US9941383B2 (en) | Fast switching IGBT with embedded emitter shorting contacts and method for making same | |
US20210057557A1 (en) | Igbt devices with 3d backside structures for field stop and reverse conduction | |
CN111244171A (zh) | 一种沟槽rc-igbt器件结构及其制作方法 | |
US10062746B2 (en) | Semiconductor rectifier and manufacturing method thereof | |
CN111211168A (zh) | 一种rc-igbt芯片及其制造方法 | |
JP6454443B2 (ja) | フラットゲート転流型サイリスタ | |
WO2019143733A1 (en) | Self-aligned and robust igbt devices | |
CN117153863A (zh) | 半导体功率器件的终端保护结构的制造方法 | |
CN110459592B (zh) | 半导体器件及其制造方法 | |
TW202335308A (zh) | 寬能隙半導體元件與其製造方法 | |
JP2014150226A (ja) | 半導体装置および半導体装置の製造方法 | |
CN113299732A (zh) | 半导体器件、芯片、设备和制造方法 | |
CN117253903B (zh) | 半导体功率器件的终端保护结构及其制造方法 | |
WO2019053204A1 (en) | POWER SUPPLY PATTERN WITH HIGH CURRENT CAPACITY | |
CN216435912U (zh) | 肖特基势垒器件 | |
US12199192B1 (en) | Trench Schottky barrier rectifier and method for fabricating same | |
CN116525448B (zh) | 一种可调电压的半导体器件及其制造方法 | |
CN106816478B (zh) | 二极管元件及其制造方法 | |
JP2004221456A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |