CN117121179A - 用于在沉积室中制造包含气相外延层的半导体晶圆的工艺 - Google Patents
用于在沉积室中制造包含气相外延层的半导体晶圆的工艺 Download PDFInfo
- Publication number
- CN117121179A CN117121179A CN202280028028.9A CN202280028028A CN117121179A CN 117121179 A CN117121179 A CN 117121179A CN 202280028028 A CN202280028028 A CN 202280028028A CN 117121179 A CN117121179 A CN 117121179A
- Authority
- CN
- China
- Prior art keywords
- substrate wafer
- center
- substrate
- range
- susceptor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 235000012431 wafers Nutrition 0.000 title claims abstract description 85
- 230000008021 deposition Effects 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title claims abstract description 10
- 239000012808 vapor phase Substances 0.000 title abstract description 5
- 238000004519 manufacturing process Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 238000000151 deposition Methods 0.000 claims abstract description 23
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 239000013598 vector Substances 0.000 description 8
- 238000000576 coating method Methods 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000012935 Averaging Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 239000012636 effector Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
公开了一种用于在沉积室中制造包含气相外延层的半导体晶圆的工艺，包括：由机器人将衬底晶圆放置在具有圆形周边的基座上，所述机器人将衬底晶圆移动到放下位置并将其放置在基座上，由于预定的校正参数，在所述放下位置中，衬底晶圆的中心不位于基座的中心上方；以及在衬底晶圆上沉积外延层，其特征在于，由所述机器人利用第一预定校正参数将具有落在第一范围内的电阻率的第一数量的衬底晶圆移动到所述放下位置，以及由所述机器人利用第二预定校正参数将具有落在第二范围内的电阻率的第二数量的衬底晶圆移动到所述放下位置，其中所述第一预定校正参数与所述第二预定校正参数彼此不同。
Description
技术领域
本发明涉及一种用于在沉积室中生产具有由气相沉积而成的外延层的半导体晶圆(或晶片)的工艺(或方法)。
背景技术
生产电子部件需要具有外延层的半导体晶圆。该外延层通常在呈单个晶圆反应器的形式的沉积室中被沉积。待涂覆的衬底晶圆被放置在基座上，并且使沉积气体在沉积温度下在衬底晶圆的上方通过沉积室，其中所述衬底晶圆与所述基座一起旋转。
具有外延层的半导体晶圆的一个质量标准为边缘几何形状，特别是半导体晶圆的边缘区域中的外延层的厚度的均匀性。
现有技术/问题
JP 2016 213 218A描述了一种用于由单晶硅生产具有外延层的单晶硅半导体晶圆的工艺。根据其建议，将衬底晶圆放置在沉积反应器的基座上的机器人被移动到一放置位置，在该放置位置中，由于校正规范或校正参数(corrective precept)，衬底晶圆的中心不位于基座的中心上方。已经发现，否则的话，在外延层的沉积期间，衬底晶圆平均而言不居中地位于基座上。如果在外延层的沉积期间衬底晶圆不同心地定位于基座的凹穴中，则对外延层的厚度的均匀性具有不利影响。此外，任何这样的位置偏差都可能导致不希望的颗粒形成，特别是当其使得衬底晶圆的边缘与基座接触时更是如此。校正规范源自于平均值，该平均值描述了在先前涂覆操作期间衬底晶圆的中心相对于基座的中心的平均位置偏差。与校正规范相关联的是在涂覆操作期间获得的、与不存在校正规范的情况相比以平均偏差量更接近基座的中心的衬底晶圆的中心位置的期望值。
本发明的发明人已经确定，仅由先前涂覆操作期间的位置偏差指导的校正规范的规格或标准(specification)值得改进。
发明内容
因此，本发明的目的在于提出一种改进。
本发明的目的通过一种用于在沉积室中生产具有由气相沉积而成的外延层的半导体晶圆的工艺来实现，该工艺包括
由机器人将衬底晶圆放置在具有圆形周边的基座上，其中利用校正规范，所述机器人将所述衬底晶圆移动到一放置位置并将其放置在所述基座上，其中所述校正规范使得在所述放置位置中所述衬底晶圆的中心不位于所述基座的中心上方；以及
在所述衬底晶圆上沉积外延层，其中
由所述机器人利用第一校正规范将具有落在第一范围内的电阻率的第一数量的衬底晶圆移动到所述放置位置，以及由所述机器人利用第二校正规范将具有落在第二范围内的电阻率的第二数量的衬底晶圆移动到所述放置位置，其中第一校正规范与第二校正规范彼此不同。
本发明的实施考虑到以下发现，即，在外延层的沉积期间衬底晶圆的任何可能的错位程度取决于包括衬底的性能在内的因素，特别是取决于衬底中的掺杂剂的占比以及取决于由此导致的衬底的电阻率(以下简称为电阻)。因此根据本发明建议将校正规范视为衬底晶圆的电阻的函数，并且对于具有落在第一范围内的电阻的衬底晶圆，提供第一校正规范，该第一校正规范偏离用于具有落在第二范围内的电阻率的衬底晶圆的第二校正规范。第一范围与第二范围不相交，这意味着特定(或具体)的电阻不同时位于第一范围和第二范围中。
第一校正规范被计算为平均值，该平均值描述了在仅考虑其电阻落在第一范围内的那些衬底晶圆的情况下，在先前涂覆操作期间衬底晶圆的中心相对于基座的中心的平均位置偏差。相应地，第二校正规范被计算为平均值，该平均值描述了在仅考虑其电阻落在第二范围内的那些衬底晶圆的情况下，在先前涂覆操作期间衬底晶圆的中心相对于基座的中心的平均位置偏差。相应地，对于具有处于与第一范围和第二范围不相交的不同范围中的电阻的衬底晶圆，计算不同于第一校正规范和第二校正规范的不同校正规范。
为了计算平均值(算术平均值)，优选至少10个、更优选地至少20个衬底晶圆的位置偏差被包括进来，这些衬底晶圆优选地在待涂覆的衬底晶圆之前刚刚被涂覆，并且其具有在待涂覆的衬底晶圆的电阻的范围内的电阻。
根据本发明，其上沉积有外延层的衬底晶圆为包括掺杂剂的半导体晶圆，优选地为由单晶硅制成的衬底晶圆。
下面将参照附图更详细地描述本发明。
附图说明
图1以剖面图的方式示出了一种用于将外延层气相沉积到具有典型特征的衬底晶圆上的设备。
图2示出了具有两个不同电阻范围的衬底晶圆相对于基座的中心的位置偏差的第一平均值和第二平均值的位置。
图3在极坐标网格中示出了在放置于基座上之后具有在第一范围中的电阻的衬底晶圆的中心相对于基座的中心的分布。
图4在极坐标网格中示出了在放置于基座上之后具有在第二范围中的电阻的衬底晶圆的中心相对于基座的中心的分布。
附图标记列表
1上盖
2下盖
3沉积室
4衬底晶圆
5基座
6预热环
7上衬里
8下衬里
9上部进气孔
10基座中心
11上部出气口
12下部进气孔
13下部出气口
14放置后的衬底晶圆的中心的第一平均位置
15放置后的衬底晶圆的中心的第二平均位置
16矢量
17矢量
具体实施方式
图1所示的用于在衬底晶圆上沉积外延层的设备包括沉积室3，该沉积室3具有包围出反应空间的上盖1和下盖2以及上衬里7和下衬里8。未描绘存在于沉积室3的外部的上部灯阵列和下部灯阵列。灯的辐射能使沉积室达到气相(蒸汽)沉积所需的温度。
为了进行涂覆操作，衬底晶圆4被放置在基座5上，该基座5由托架(承载件)的臂从下方可旋转地保持。衬底晶圆被预先放置到机器人的端部执行器上，并由机器人移动到放置位置。预热环6围绕基座布置。衬底晶圆4可以被放置在基座5上，并且在涂覆之后，借助于穿过基座5的升降销从基座5升起。
在衬底晶圆4的涂覆过程中，沉积气体通过设置在上衬里7中的上部进气孔9沿着在衬底晶圆的上方朝向上部出气口11的流动方向被送入沉积室3中。此外，可选地，可以设置下部进气孔12和下部出气口13，以便吹扫气体在基座5的下方被输送通过直至下部出气口13。
如果机器人的放置位置被设立成使得衬底晶圆的中心位于基座的中心的正上方，则存在以下相对高的可能性，即在衬底晶圆已被放置之后，其中心将不位于基座的中心处。造成这种情况的特别的原因是分解的热应力，其使得衬底晶圆的中心相对于预定位置偏移。
现在已经发现，包含在衬底晶圆中的掺杂剂的量越大，相对于基座中心的偏移量便越大，该偏移量因此随着衬底晶圆的电阻下降而增大。根据本发明，在计算共同确定在将衬底晶圆放置到基座上之前机器人将衬底晶圆移动到的放置位置的校正规范时，该发现被考虑到。校正规范通过从先前涂覆的衬底晶圆的位置偏差求取平均值来计算，其中，用于求取平均值的数据仅为来自其电阻大致相同的衬底晶圆并由此位于同一预定范围内的那些数据。位置偏差的概念描述了放置后的衬底晶圆的中心相对于基座的中心的位置偏差。对于待涂覆的衬底晶圆，机器人使用的校正规范为已经针对该衬底晶圆的电阻计算的校正规范。具有相对高的电阻的第一范围可以包括例如11至12ohmcm(欧姆厘米)，而具有相对低的电阻率的第二范围可以包括例如9至10ohmcm。
在没有所提出的与电阻相关的求取平均值的情况下，由于电阻的影响将会被平均掉，对位置偏差求取平均值将会导致不太准确的校正规范。然而，校正规范应该当极其精确，因为衬底晶圆在基座上的居中(对中)位置对于所获得的具有外延层的半导体晶圆的边缘几何形状具有有利的后果，并且也降低了在外延层的沉积期间产生颗粒(微粒)的风险。
图2示出了衬底晶圆4，其被放置在基座5上，使得基座5的中心10与衬底晶圆4的中心重合。在该目标位置中，衬底晶圆4与基座5和预热环6同心。在没有校正规范的情况下，取决于其电阻率，衬底晶圆的中心将位于已针对其电阻范围计算的平均位置上或其附近—例如，在相对高的电阻率的情况下，位于第一平均位置14上或其附近，或者在相对低的电阻率的情况下，位于第二平均位置15上或其附近。在图中，为了能够图解本发明，位置14和15与基座的中心10相距不真实的距离。事实上，典型的位置偏差为与基座的中心10相距不超过1000μm。
第一平均位置14与基座5的中心10之间的距离对应于矢量16的长度。第二平均位置15与基座5的中心10之间的距离对应于矢量17的长度。如果矢量16或矢量17被偏移，使得其起点与基座的中心10重合，则矢量的尖端指向放置位置，其中机器人被要求将衬底晶圆连同其中心移动至该放置位置，以补偿预期的位置偏差。矢量16和17因此表示用于机器人的可能的校正规范。
对于11-12ohmcm的电阻范围和9-10ohmcm的电阻范围，图3和图4分别在极坐标网格中示出了具有300mm的直径、由单晶硅制成的掺硼衬底晶圆的测量位置偏差。所描绘的位置偏差分布的对比清楚地表明，位置偏差的量值取决于掺杂剂占比。
Claims (2)
1.一种用于在沉积室中生产具有由气相沉积而成的外延层的半导体晶圆的工艺，包括
由机器人将衬底晶圆放置在具有圆形周边的基座上，其中利用校正规范，所述机器人将所述衬底晶圆移动到一放置位置并将其放置在所述基座上，其中所述校正规范使得在所述放置位置中所述衬底晶圆的中心不位于所述基座的中心上方；以及
在所述衬底晶圆上沉积外延层，其中
由所述机器人利用第一校正规范将具有落在第一范围内的电阻率的第一数量的衬底晶圆移动到所述放置位置，以及由所述机器人利用第二校正规范将具有落在第二范围内的电阻率的第二数量的衬底晶圆移动到所述放置位置，其中所述第一校正规范与所述第二校正规范彼此不同。
2.如权利要求1所述的工艺，其中，取决于所述第一范围覆盖了小于还是大于被所述第二范围覆盖的电阻率的电阻率，所述第一校正规范的量值大于或小于所述第二校正规范的量值。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP21168164.8A EP4075489B1 (de) | 2021-04-13 | 2021-04-13 | Verfahren zum herstellen von halbleiterscheiben mit aus der gasphase abgeschiedener epitaktischer schicht in einer abscheidekammer |
| EP21168164.8 | 2021-04-13 | ||
| PCT/EP2022/058564 WO2022218720A1 (de) | 2021-04-13 | 2022-03-31 | Verfahren zum herstellen von halbleiterscheiben mit aus der gasphase abgeschiedener epitaktischer schicht in einer abscheidekammer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117121179A true CN117121179A (zh) | 2023-11-24 |
Family
ID=75529765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280028028.9A Pending CN117121179A (zh) | 2021-04-13 | 2022-03-31 | 用于在沉积室中制造包含气相外延层的半导体晶圆的工艺 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20240186168A1 (zh) |
| EP (1) | EP4075489B1 (zh) |
| JP (1) | JP7642860B2 (zh) |
| KR (1) | KR20230167433A (zh) |
| CN (1) | CN117121179A (zh) |
| IL (1) | IL307523A (zh) |
| TW (1) | TWI826992B (zh) |
| WO (1) | WO2022218720A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006032799A (ja) | 2004-07-20 | 2006-02-02 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハおよびその製造方法 |
| JP2006040972A (ja) | 2004-07-22 | 2006-02-09 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハおよびその製造方法 |
| JP4502199B2 (ja) * | 2004-10-21 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | エッチング装置およびエッチング方法 |
| JP5704461B2 (ja) * | 2012-02-24 | 2015-04-22 | 信越半導体株式会社 | 枚葉式エピタキシャルウェーハ製造装置およびそれを用いたエピタキシャルウェーハの製造方法 |
| JP6315285B2 (ja) | 2015-04-29 | 2018-04-25 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法及び気相成長装置 |
-
2021
- 2021-04-13 EP EP21168164.8A patent/EP4075489B1/de active Active
-
2022
- 2022-03-31 JP JP2023562762A patent/JP7642860B2/ja active Active
- 2022-03-31 KR KR1020237038919A patent/KR20230167433A/ko active Pending
- 2022-03-31 US US18/554,226 patent/US20240186168A1/en active Pending
- 2022-03-31 WO PCT/EP2022/058564 patent/WO2022218720A1/de active Application Filing
- 2022-03-31 IL IL307523A patent/IL307523A/en unknown
- 2022-03-31 CN CN202280028028.9A patent/CN117121179A/zh active Pending
- 2022-04-01 TW TW111112825A patent/TWI826992B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| JP7642860B2 (ja) | 2025-03-10 |
| WO2022218720A1 (de) | 2022-10-20 |
| KR20230167433A (ko) | 2023-12-08 |
| TWI826992B (zh) | 2023-12-21 |
| IL307523A (en) | 2023-12-01 |
| EP4075489B1 (de) | 2024-02-28 |
| JP2024517393A (ja) | 2024-04-22 |
| TW202240036A (zh) | 2022-10-16 |
| US20240186168A1 (en) | 2024-06-06 |
| EP4075489A1 (de) | 2022-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5992334B2 (ja) | ウエハのエッジおよび斜面の堆積を修正するためのシャドウリング | |
| US8999063B2 (en) | Susceptor, semiconductor manufacturing apparatus, and semiconductor manufacturing method | |
| TWI641721B (zh) | 發熱體、化學氣相沈積設備及化學氣相沈積設備的溫度控制方法 | |
| CN110998787B (zh) | 由单晶硅构成的外延涂覆的半导体晶片及其制造方法 | |
| JP5943201B2 (ja) | 偏芯評価方法及びエピタキシャルウェーハの製造方法 | |
| JP6132163B2 (ja) | 偏芯評価方法及びエピタキシャルウェーハの製造方法 | |
| TW202215482A (zh) | 在收容器中增加電漿均勻度 | |
| KR101380179B1 (ko) | 성막 장치 및 성막 방법 | |
| TW202331799A (zh) | 用於對矽片進行背封的方法和設備 | |
| CN117121179A (zh) | 用于在沉积室中制造包含气相外延层的半导体晶圆的工艺 | |
| TW202211990A (zh) | 基板處理裝置，噴嘴及半導體裝置的製造方法 | |
| JP2023541796A (ja) | 基板ウェハ上にエピタキシャル層を堆積させるための方法 | |
| TWI840780B (zh) | 在沉積室中生產具有由氣相沉積的磊晶層的半導體晶圓的方法 | |
| CN116438334A (zh) | 用于在衬底晶片上沉积外延层的方法 | |
| US20240117523A1 (en) | Process for manufacturing semiconductor wafers containing a gas-phase epitaxial layer in a deposition chamber | |
| JP2014116356A (ja) | 半導体製造方法及び半導体製造装置 | |
| EP3305940A1 (en) | Susceptor | |
| KR20190033439A (ko) | 서셉터 및 이를 포함하는 mocvd 장치 | |
| US20220243323A1 (en) | Use of rotation to correct for azimuthal non-uniformities in semiconductor substrate processing | |
| CN118835313A (zh) | 外延设备及其进气方法、可读存储介质及计算机设备 | |
| TW202518640A (zh) | 基座加熱器 | |
| JP2024117142A (ja) | エピタキシャルウェーハの製造装置及び製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |