CN116960242A - 一种发光二极管及其制作方法 - Google Patents

Abstract

本申请提供了一种发光二极管及其制作方法，其中，该发光二极管包括第一半导体层；位于所述第一半导体层上的发光层；位于所述发光层上的低温层；位于所述低温层上的第二半导体层；所述发光层包括叠层设置的量子垒层与量子阱层，以一层所述量子垒层与一层所述量子阱层为一个周期，所述发光层包括≤4个周期的所述量子垒层与量子阱层；所述发光层的厚度为10‑75nm。本申请降低了发光层的周期数及厚度，发光层结合低温层搭配使电子和空穴集中于发光层的量子阱层中，提高发光层二极管的VF4能力。较少的发光层周期数使有效的辐射复合的能隙更收敛，有助于提高发光二极管的发光一致性。

Description

一种发光二极管及其制作方法

技术领域

本申请涉及发光半导体技术领域，具体地，涉及一种发光二极管及其制作方法。

背景技术

与传统照明相比，发光二极管(LED)以其具有的高效率、长寿命、全固态、自发光和绿色环保等优点，在照明和显示两大领域得到了越来越广泛的应用。尤其是氮化镓系发光二极管因其带隙覆盖各种色光，成为国内外产学研各界重点研究对象，并在芯片技术上取得了重大进展。

发光二极管的VF4能力泛指微小电流下的电压值，即测试电流为1μA时，发光二极管无热效应产生，主要反映发光二极管芯片的一致性能力。但是，目前现有技术中发光二极管的VF4能力普遍在2.0-2.25V左右，在小电流驱动下，发光二极管芯片相对较易被启动发光，导致亮暗不均。

发明内容

本申请的目的是提供一种发光二极管及其制备方法，以进一步提高发光二极管的VF4数值，提升其发光一致性。

为了实现上述目的，本申请采用以下技术方案：

本申请第一方面提供了一种发光二极管，其包括：第一半导体层；位于所述第一半导体层上的发光层；位于所述发光层上的低温层；位于所述低温层上的第二半导体层；所述发光层包括叠层设置的量子垒层与量子阱层，以一层所述量子垒层与一层所述量子阱层为一个周期，所述发光层中包含的周期数≤4个；所述发光层的厚度为10-75nm。

在一些实施方式中，所述一层量子垒层和一层量子阱层的总厚度为10-18nm。

在一些实施方式中，所述量子垒层的材料为Al_x1Iny₁GaN，量子阱层的材料为Al_x2Iny₂GaN；其中，0≤x2≤x1≤1，0≤y1＜y2≤1。

在一些实施方式中，所述量子垒层的材料为GaN或AlGaN，所述量子阱层的材料为InGaN。

在一些实施方式中，所述低温层的厚度大于所述发光层的厚度。

在一些实施方式中，所述低温层的厚度为25-40nm。

在一些实施方式中，所述低温层与所述发光层的厚度差值≤20nm。

在一些实施方式中，所述低温层的材料为p型掺杂的Al_x3In_y3Ga_1-x3-y3N，其中0≤x3≤1，0≤y3≤1。

在一些实施方式中，所述p型掺杂的元素为Mg，Mg的掺杂浓度为5E19-2E20 atoms/cm³。

在一些实施方式中，所述低温层的碳浓度为2E17-7E17。

本申请第二方面提供一种发光二极管的制作方法，其包括：提供第一半导体层；在所述第一半导体层上生长发光层；在所述发光层上生长低温层；在所述低温层上生长第二半导体层；所述发光层包括量子阱层与量子垒层交替层叠得到的叠层结构，以一层量子阱层与一层量子垒层为一个周期，所述发光层的周期数≤4个，所述发光层的厚度为10-75nm。

在一些实施方式中，所述一个周期的量子阱层和量子垒层的总厚度为10-18nm。

在一些实施方式中，所述低温层的厚度大于所述发光层的厚度。

在一些实施方式中，所述低温层的厚度为25-40nm。

在一些实施方式中，所述低温层的生长温度为700-900℃，生长压力为100-300Torr。

与现有技术相比，本申请的有益效果：

本申请提供了一种发光二极管及其制作方法，该发光二极管包括第一半导体层、发光层、低温层和第二半导体层。其中发光层包括叠层设置的量子垒层与量子阱层，以一层量子垒层与一层量子阱层为一个周期，发光层包括≤4个周期的量子垒层与量子阱层；发光层的厚度为10-75nm。本申请降低了发光层的周期数及厚度，发光层结合低温层搭配使电子和空穴集中于发光层的量子阱层中，提高发光层二极管的VF4能力。较少的发光层周期数使有效的辐射复合的能隙更收敛，有助于提高发光二极管的发光一致性。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1示出了本申请一个实施例中发光二极管100的结构示意图；

图2示出了本申请一个实施例中发光二极管200的结构示意图；

图3示出了本申请一个实施例中发光二极管300的结构示意图；

图4示出了本申请一个实施例中发光二极管400的结构示意图；

图5示出了本申请一个实施例中发光层150的结构示意图；

图6示出了本申请发光二极管与现有技术发光二极管的VF4能力对比图；

图7示出了本申请发光二极管与现有技术中发光二极管的发光波长均匀性对比图。

附图标记说明：

110、衬底；130、第一半导体层；150、发光层；160、低温层；180、第二半导体层；220、缓冲层；240、应力释放层；370、电子阻挡层；390、p型接触层。

具体实施方式

以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。

如在详述本申请实施例时，为便于说明，表示器件结构的剖视图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其它元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件、除了附图中描绘的方向之外的其他方向。此外，当一层被称为两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。

在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

需要说明的是，本实施例中所提供的图示仅以示意说明本申请的基本构想，遂图示中仅显示与本申请中有关的组间而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，其组件布局形态也可能更为复杂。

现有技术中，发光二极管包括多重量子阱结构的发光层，其为量子阱层和量子垒层的叠层结构，设定一层量子阱层和一层量子垒层为一个周期。其中，现有技术发光二极管的发光层中量子阱的周期通常为5-18个，导致发光层的厚度较厚。具有该种发光层厚度的发光二极管的VF4能力通常在2.0-2.25V左右，导致在小电流驱动下，或发光二极管中有轻微的电荷残留时，发光二极管芯片较易被启动发光，且发光亮暗不均。

针对上述现有技术中存在的不足，本申请提供了一种发光二极管。图1示出了本申请一些实施例中的发光二极管100的剖视图。如图1所示，本申请的发光二极管包括衬底110以及层叠于衬底110上的半导体叠层。半导体叠层包括第一半导体层130、第二半导体层180以及配置于第一半导体层130与第二半导体层180之间的发光层150、低温层160。下面将分别对上述衬底110、第一半导体层130、发光层150、低温层160和第二半导体层180进行详细描述。

在一些实施例中，衬底110为生长衬底，半导体叠层可以在衬底110上外延生长得到。衬底110可以选用导电材料或非导电材料，例如可以选用蓝宝石、SiC、GaAs、GaN、AlN、GaP、Si、ZnO或MnO中的一种或几种。在一个实施例中，本申请实施例中衬底110可以选用蓝宝石作为衬底。前述只是对本申请发光二极管100的衬底110做一个示例性说明，可以理解的是，前述描述只是示例性的而非限制性的。衬底110例如还可以是碳化硅、硅、氧化锌等中的一种或任一种。在前述衬底110上，可以采用有机金属化学气相沉积(MOCVD)、物理气相沉积(PVD)等方式形成半导体叠层。半导体叠层包括依序生长在衬底110上的第一半导体层130、发光层150、低温层160和第二半导体层180。第一半导体层130和第二半导体层180具有不同的导电型态、电性、极性或用于提供电子或空穴的掺杂元素。

第一半导体层130和第二半导体层180可以是基于氮化物的Ⅲ-Ⅴ族半导体层，例如GaN、InGaN、AlGaN、AlInGaN等。具体地，前述第一半导体层130可以是n型半导体，而第二半导体层180可以是p型半导体。n型杂质例如可以是Si，p型杂质例如可以是Mg，杂质种类不限于此。在一个具体的实施例中，前述第一半导体层130可以是掺杂硅的氮化镓层，硅的掺杂浓度在1E18至5E19 atoms/cm³之间；第二半导体层180可以是掺杂镁的氮化镓层。本申请并不对第一半导体层130、第二半导体层180的厚度做特殊限定。

前述发光层150形成于第一半导体层130和第二半导体层180之间。在电流驱动下，电子和空穴在发光层150中结合，将电能转换成光能以发光。发光层150可以由能带不同的量子阱层和量子垒层交替层叠而成，本申请并不对量子阱层与量子垒层的叠加顺序做限定。其中，量子垒层的能级高于量子阱层，使得电子和空穴在量子阱层内结合发光。本申请实施例中发光层150可以是绿光、蓝光等发光类型。

为了降低发光层150的膜层应力，本申请的发光层150的厚度可以是10-75nm。前述量子垒层的材料可以是Al_x1Iny₁Ga_1-x1-y1N，量子阱层的材料可以是Al_x2Iny₂Ga_1-x2-y2N。其中，0≤x2＜x1≤1，0≤y1＜y2≤1。在一些具体的实施例中，前述量子阱层为InGaN层，量子垒层为GaN层或AlGaN层，每个周期的量子垒层与量子阱层的总厚度可以是10-18nm。在另一些具体的实施例中，发光层150中量子垒层和量子阱层的周期数可以设置为≤4个。优选地，发光层150中量子垒层和量子阱层的周期数为3个。

在发光层150与第二半导体层180之间还设计有低温层160，其形成于发光层150上。在一些具体的实施例中，前述低温层160的材料可以是P型掺杂的Al_x3In_y3Ga_1-x3-y3N，其中0≤x3≤1，0≤y3≤1，该掺杂元素例如可以是Mg，Mg的掺杂浓度为5E19-2E20 atoms/cm³。低温层160材料中的碳浓度可以设置为2E17-7E17，低温层160厚度可以为25～40nm。在一些实施例中，低温层160的厚度可以大于发光层150的厚度。在一些实施例中，低温层160与发光层150的厚度差值≤20nm。本申请通过设计≤4个周期的较低周期数发光层150搭配具有一定厚度的低温层160，可使发光层150的膜层应力较低，空穴注入后更集中分布在该≤4个周期内的量子阱层内，一方面使发光二极管得到较高的VF4，另一方面还提高了发光二极管的发光波长一致性。优选地，当低温层160的厚度大于周期数为3个的发光层150的厚度时，本申请的发光二极管的VF4最高，发光一致性最好。

以上结合图1对根据本申请实施例的一种发光二极管100进行了示例性说明，图1所示的发光二极管能够通过减小发光层150的厚度来降低膜层应力，发光层150与低温层160的厚度搭配使电子和空穴集中于发光层150的量子阱层中，以提高发光二极管的VF4能力。较少的发光层周期数也使有效的辐射复合的能隙更收敛，有助于提高发光二极管的发光一致性。在一些应用场景中，本申请的发光二极管100可以在用于发射蓝光和绿光上具有通用性。

图2示出了本申请另一些实施例的发光二极管200的部分结构示意图。通过下面的描述可知，图2所示的发光二极管200可以是图1所示发光二极管100的一个具体化表现形式。因此，前文中结合图1的发光二极管100的描述也可以适用于下面对发光二极管200的描述中。其中衬底110、第二半导体层180、发光层150和低温层160已在前文发光二极管100中进行了详细的描述，此处不再赘述。

如图2所示，本申请的发光二极管200还可以包括在衬底110上表面形成的缓冲层220，缓冲层220形成于衬底110和第一半导体层130之间。缓冲层220可减小第一半导体层130直接在衬底110上生长时易导致的晶格不匹配并抑制晶格错位，从而改善外延品质。在一些具体的实施例中，前述缓冲层220可以采用PVD或MOCVD的方式在衬底110上生长，缓冲层220的材料可以是AlN、AlGaN、AlInGaN、GaN中的一种或几种。在一个实施例中，缓冲层220可以选用AlN。本申请并不对缓冲层220的厚度做特殊限定。

在一些实施例中，本申请的发光二极管200还可以包括应力释放层240，其形成于第一半导体层130与发光层150之间。在第一半导体层130与发光层150之间设置应力释放层240，发光层150因为生长在应力释放层240基础上，两者晶格比较接近，可有效释放量子阱的应力。并且使发光层150的晶格不会被拉扯，使晶格排布相对受应力影响较小，有助于获得较好的晶体质量，增强发光层150的发光强度和效率。在一些具体的实施例中，应力释放层240可以是InGaN/GaN的超晶格结构。本申请并不对应力释放层240的厚度做特殊限定。

以上结合图2对本申请实施例的发光二极管进行了示例性的说明，图2所示的发光二极管200进一步提高了发光二极管的强度和发光效率。

图3示出了本申请的发光二极管300的部分结构示意图，通过下面的描述可知，图3所示的发光二极管300可以是图1所示发光二极管100的一个具体化表现形式。因此，前文中结合图1的发光二极管100的描述也可以适用于下面对发光二极管300的描述中。其中衬底110、第一半导体层130、发光层150和低温层160已在前文发光二极管100中进行了详细的描述，此处不再赘述。

如图3所示，本申请的发光二极管300还包括电子阻挡层370，其形成于低温层160与第二半导体层180之间，以避免电子跃迁到第二半导体层180中与空穴进行非辐射复合，进而影响发光二极管的发光效率。在一些具体的实施例中，前述电子阻挡层370可以是含Al层，如AlN、AlGaN、AlInGaN等，以阻挡电子溢流。本申请并不对电子阻挡层370的厚度做特殊限定。

如图3进一步示出的，在一些实施例中，本申请的发光二极管300还可以包括p型接触层390，其形成于第二半导体层180的上表面，以实现与发光二极管工艺中的电极或透明导电薄膜之间形成的良好的欧姆接触，降低接触电阻。p型接触层390的材料可以与第二半导体层180相同，但是该p型接触层390的材料中p型掺杂的浓度通常高于第二半导体层180的掺杂浓度，以降低欧姆接触电阻。在一个具体的实施例中，p型接触层390的材料可以是p型掺杂的氮化铟镓。本申请并不对p型接触层390的厚度做特殊限定。

以上结合图3对根据本申请实施例的发光二极管进行了示例性的说明，图3所示的发光二极管300能够进一步提高发光二极管的发光效率。

图4示出了本申请一个实施例中发光二极管400的示意图。通过下面的描述可知，图4所示的发光二极管400可以是图1所示发光二极管100、图2所示发光二极管200、图3所示发光二极管300的一个具体化表现形式。因此前文中结合图1的发光二极管100、图2的发光二极管200、图3所示的发光二极管300的描述也可以适用于下面对发光二极管400的描述中。

如图4所示，发光二极管400可以包括衬底110、以及依序生长于衬底100上表面的缓冲层220、第一半导体层130、应力释放层240、发光层150、低温层160、电子阻挡层370、p型接触层390。在一些具体的实施例中，前述衬底110可以是蓝宝石基板，缓冲层220可以是不掺杂的氮化镓层，第一半导体层130可以是n型氮化镓层，应力释放层240可以是InGaN单层超晶格结构。

进一步，前述发光层150可以是周期数为1至3的叠层结构，该叠层结构中一个周期内包括一层量子垒层151和一层量子阱层152。图5示出了发光层150周期数为3时的叠层结构的示意图，如图5所示，发光层150为量子阱层与量子垒层叠加得到的叠层结构。其中量子阱层可以是InGaN层，量子垒层为GaN层或AlGaN层。每个周期量子阱层与量子垒层的厚度为10-18nm，发光层的厚度可以是10-65nm。

进一步，前述低温层160为低温p型氮化镓层，具体可以是P型掺杂的Al_x3In_y3Ga_1-x3-y3N，其中0≤x3≤1，0≤y3≤1，Mg的浓度不低于5E19 atoms/cm³。低温层160厚度可以为25-40nm。为了降低发光层150的膜层应力，设计低温层160的厚度大于发光层150的厚度。前述电子阻挡层370的材料可以是掺杂镁的铝镓氮/铝镓铟氮或不掺杂的铝镓氮/铝镓铟氮。前述p型接触层390可以是p型掺杂的氮化铟镓。

本申请的第二方面提供了发光二极管的制作方法，包括：提供衬底110，在该衬底110上外延生长半导体叠层；具体地，可以采用MOCVD法在衬底110上依序自下而上生长第一半导体层130、发光层150、低温层160和第二半导体层180。沉积过程通过控制温度及MO源的比例，来实现第一半导体层130、第二半导体层180、发光层150和低温层160的沉积。本申请对形成半导体叠层的方法不作特别限定，例如还可以是溅射法、离子镀法、PVD法等。

其中，发光层150为量子阱层与量子垒层交替层叠得到的叠层结构，以一层量子阱层与一层量子垒层为一个周期，本申请发光二极管中发光层150的周期数为1-3，一个周期的量子阱层和量子垒层的总厚度可以是10-18nm。在一些实施例中，前述发光层150的厚度可以是10-75nm。进一步，低温层160的厚度设计大于发光层150的厚度。在一些实施例中，低温层160厚度可以为25～40nm。在另一些实施例中，低温层160的生长温度为700-900℃，生长压力为100-300Torr。本申请设定低温层160的生长温度低于第二半导体层180的生长温度，低温层160和第二半导体层180的生长温度可以通过碳浓度反应，生长温度越低，碳浓度越高。在一些实施例中，低温层160的碳浓度可以设定为2E17-7E17。

具体地，前述第一半导体层130可以是掺杂硅的氮化镓层，第二半导体层180可以是掺杂镁的氮化镓层。发光层150的量子垒层可以是Al_x1Iny₁Ga_1-x1-y1N，量子阱层的材料可以是Al_x2Iny₂Ga_1-x2-y2N。其中，0≤x2＜x1≤1，0≤y1＜y2≤1。低温层160的材料可以是P型掺杂的Al_x3In_y3Ga_1-x3-y3N，其中0≤x3≤1，0≤y3≤1，Mg的浓度为5E19-2E20 atoms/cm³。

在一些实施例中，前述衬底110上表面还可以生长缓冲层220，其生长于衬底110与第一半导体130之间。第一半导体130表面上可以生长应力释放层240，其生长于第一半导体130与发光层150之间。其中，缓冲层220可以是AlN、AlGaN、AlInGaN、GaN中的一种或几种。在一个实施例中，缓冲层220可以选用AlN。应力释放层240可以是InGaN/GaN的超晶格结构。前述缓冲层220和应力释放层240可以通过MOCVD等沉积方式生长。

在另一些实施例中，前述低温层160与第二半导体层180之间还可以生长电子阻挡层370，第二半导体层180上表面还可以生长p型接触层390。其中，电子阻挡层370可以是含Al层，如AlN、AlGaN或AlInGaN。p型接触层390的材料可以与第二半导体层180相同，但是该p型接触层390的材料中p型掺杂的浓度通常高于第二半导体层180的掺杂浓度，以降低欧姆接触电阻。在一个具体的实施例中，p型接触层390可以是p型掺杂的氮化铟镓。前述电子阻挡层370和p型接触层390可以通过MOCVD等沉积方式生长。

本申请进一步对本申请实施例的发光二极管进行了性能测试，如图6、图7所示。图6示出了本申请实施例的发光二极管与现有技术中发光二极管的VF4能力对比图。如图6所示，本申请实施例的发光二极管的VF4数值为2.65V，现有技术的发光二极管VF4数值为2.11V，本申请实施例的发光二极管的VF4数值提升了0.54V，表明本申请实施例的发光二极管芯片的一致性能力较好。在具体实施时，外延层可以生长在不同尺寸的衬底上以得到不同尺寸的外延片，例如外延片的尺寸可以是4寸。本申请进一步检测了外延片尺寸为4寸时得到的发光二极管的波长均匀性，图7示出了本申请实施例的发光二极管与现有技发光二极管的发光波长均匀性对比图。如图7所示，本申请实施例的发光二极管的WLD_STD(波长的标准差)为1.094，现有技术的发光二极管的WLD_STD为1.374。由图7可知，本申请实施例的发光二极管的WLD_STD更小，发光时的波长分布更集中，具有更好的波长一致性。

以上所述仅是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本申请的保护范围。

Claims (15)

1.一种发光二极管，其特征在于，包括：

第一半导体层；

位于所述第一半导体层上的发光层；

位于所述发光层上的低温层；

位于所述低温层上的第二半导体层；

所述发光层包括叠层设置的量子垒层与量子阱层，以一层所述量子垒层与一层所述量子阱层为一个周期，所述发光层中包含的周期数≤4个；

所述发光层的厚度为10-75nm。

2.如权利要求1所述的发光二极管，其特征在于，所述一层量子垒层与一层量子阱层的总厚度为10-18nm。

3.如权利要求1所述的发光二极管，其特征在于，所述量子垒层的材料为Al_x1Iny₁GaN，量子阱层的材料为Al_x2Iny₂GaN；

其中，0≤x2≤x1≤1，0≤y1＜y2≤1。

4.如权利要求3所述的发光二极管，其特征在于，所述量子垒层的材料为GaN或AlGaN，所述量子阱层的材料为InGaN。

5.如权利要求1所述的发光二极管，其特征在于，所述低温层的厚度大于所述发光层的厚度。

6.如权利要求1所述的发光二极管，其特征在于，所述低温层的厚度为25-40nm。

7.如权利要求1所述的发光二极管，其特征在于，所述低温层与所述发光层的厚度差值≤20nm。

8.如权利要求1所述的发光二极管，其特征在于，所述低温层的材料为p型掺杂的Al_x3In_y3Ga_1-x3-y3N，其中0≤x3≤1，0≤y3≤1。

9.如权利要求8所述的发光二极管，其特征在于，所述p型掺杂的元素为Mg，Mg的掺杂浓度为5E19-2E20 atoms/cm³。

10.如权利要求8所述的发光二极管，其特征在于，所述低温层的碳浓度为2E17-7E17。

11.一种发光二极管的制作方法，其特征在于，包括：

提供第一半导体层；

在所述第一半导体层上生长发光层；

在所述发光层上生长低温层；

在所述低温层上生长第二半导体层；

所述发光层包括量子阱层与量子垒层交替层叠得到的叠层结构，以一层量子阱层与一层量子垒层为一个周期，所述发光层的周期数≤4个，所述发光层的厚度为10-75nm。

12.如权利要求11所述的制作方法，其特征在于，所述一层量子垒层与一层量子阱层的总厚度为10-18nm。

13.如权利要求12所述的制作方法，其特征在于，所述低温层的厚度大于所述发光层的厚度。

14.如权利要求13所述的制作方法，其特征在于，所述低温层的厚度为25-40nm。

15.如权利要求13所述的制作方法，其特征在于，所述低温层的生长温度为700-900℃，生长压力为100-300Torr。