CN116895683A - 宽带隙半导体器件以及制造方法 - Google Patents
宽带隙半导体器件以及制造方法 Download PDFInfo
- Publication number
- CN116895683A CN116895683A CN202310354512.7A CN202310354512A CN116895683A CN 116895683 A CN116895683 A CN 116895683A CN 202310354512 A CN202310354512 A CN 202310354512A CN 116895683 A CN116895683 A CN 116895683A
- Authority
- CN
- China
- Prior art keywords
- region
- semiconductor device
- section
- wide bandgap
- bandgap semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 117
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000009826 distribution Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 18
- 230000015556 catabolic process Effects 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 8
- 238000005137 deposition process Methods 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 18
- 230000000903 blocking effect Effects 0.000 description 12
- 229910010271 silicon carbide Inorganic materials 0.000 description 11
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 239000007943 implant Substances 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 7
- 230000007423 decrease Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 208000037408 Device failure Diseases 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
- H10D12/031—Manufacture or treatment of IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
- H10D12/031—Manufacture or treatment of IGBTs
- H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/129—Cathode regions of diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/60—Impurity distributions or concentrations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
提出了宽带隙半导体器件(100)。宽带隙半导体器件(100)包括半导体本体(102)，半导体本体(102)具有第一表面(104)和沿着竖直方向(y)与第一表面(104)相对的第二表面(106)。宽带隙半导体器件(100)还包括至少部分地邻接第一表面(104)的第一导电类型的第一区(108)、第二导电类型的漂移区(110)、邻接第二表面(106)的高掺杂第二区(112)。宽带隙半导体器件(100)还包括布置在漂移区(110)与高掺杂第二区(112)之间的第二导电类型的缓冲区(114)。缓冲区(114)的掺杂浓度(c)的竖直分布在第一区段(1141)中包括至少一个台阶(116)并且在第二区段(1442)中朝向第二表面(106)近似指数地增加。第一区段(1141)布置在第二区段(1442)和高掺杂第二区(112)之间。
Description
技术领域
本公开涉及一种宽带隙半导体器件，尤其涉及一种包括缓冲区的宽带隙半导体器件。
背景技术
新世代的宽带隙半导体器件(例如SiC功率半导体器件)的技术发展的目的在于通过缩小器件几何形状来改善电器件特性并降低成本。虽然通过缩小器件几何形状可以降低成本，但是当增加每单位面积的器件功能时，必须要满足各种折衷和挑战。例如，雪崩鲁棒性和短路耐受能力之间的折衷就需要设计优化。
因此，需要一种改进的宽带隙半导体器件。
发明内容
本公开的一个示例涉及宽带隙半导体器件。该宽带隙半导体器件包括半导体本体，该半导体本体具有第一表面和沿竖直方向与第一表面相对的第二表面。宽带隙半导体器件还包括至少部分地邻接第一表面的第一导电类型的第一区、漂移区和邻接第二表面的高掺杂第二区。宽带隙半导体器件还包括布置在漂移区和高掺杂第二区之间的第二导电类型的缓冲区。缓冲区的掺杂浓度的竖直分布在第一区段中包括至少一个台阶，并且在第二区段中朝向第二表面指数地增加。第一区段布置在第二区段和高掺杂第二区之间。
本公开的另一示例涉及一种制造宽带隙半导体器件的方法。该方法包括：在具有第一表面和沿着竖直方向与第一表面相对的第二表面的半导体本体中形成邻接第一表面的第一导电类型的第一区。该方法还包括形成漂移区。该方法还包括：形成邻接第二表面的高掺杂第二区。该方法还包括形成第二导电类型的缓冲区，该缓冲区布置在漂移区和高掺杂第二区之间。缓冲区的掺杂浓度的竖直分布在第一区段中包括至少一个台阶，并且在第二区段中朝向第二表面近似指数地增加。第一区段布置在第二区段和高掺杂第二区之间。
本领域技术人员在阅读以下详细描述并查看附图后将认识到附加特征和优点。
附图说明
附图被包括进来以提供对实施例的进一步理解，并且被并入本说明书中并构成本说明书的一部分。附图图示了宽带隙半导体器件的示例，并且与描述一起用于解释各示例的原理。在以下详细描述和权利要求中描述了其他示例。
图1是用于图示包括缓冲区的宽带隙半导体器件的一个示例的部分剖视图。
图2A至2C是示例性曲线图，用于图示沿图1的竖直线AA′的缓冲区的掺杂浓度c的示例性竖直分布。
具体实施方式
在以下详细描述中，请参考附图，附图形成了详细描述的一部分，并且在附图中通过图示的方式示出了宽带隙半导体器件的具体示例。应当理解，在不脱离本公开的范围的情况下，可以利用其他示例并且可以进行结构或逻辑改变。例如，针对一个示例图示或描述的特征可以与其他示例结合使用，以产生又一示例。本公开旨在包括这样的修改和变化。使用特定语言描述了各示例，该特定语言不应被解释为限制所附权利要求的范围。附图没有按比例绘制，并且仅用于说明的目的。如果没有另外说明，则在不同附图中对应的元件由相同的附图标记来表示。
术语“具有”、“含有”、“包含”、“包括”等是开放的，并且这些术语指示所述结构、元件或特征的存在，但不排除附加元件或特征的存在。冠词“一”、“一个”和“该”旨在包括复数以及单数，除非上下文另有明确指示。
术语“电连接”可以描述电连接的元件之间的永久性低电阻连接，例如相关元件之间的直接接触或经由金属和/或高掺杂半导体材料的低电阻连接。术语“电耦合”包括一个或多个适于信号和/或功率传输的中间元件可以连接在电耦合元件之间，该元件例如可控制以在第一状态中临时提供低电阻连接和在第二状态中临时提供高电阻电去耦。欧姆接触是一种非整流的电接合。
物理尺寸的给定范围包括边界值。例如，参数y从a到b的范围理解为a≤y≤b。同样适用于具有一个边界值的范围，比如“至多”和“至少”。
术语“在......上”和“在......上方”不应被解释为仅意味着“直接在......上”和“直接在......上方”。相反，如果一个元件位于另一元件“上”或“上方”(例如，一层在另一层“上”或“上方”或者在衬底“上”或“上方”)，则其它部件(例如，其它层)可以位于这两个元件之间(例如，如果一层在衬底“上”或“上方”，则其它层可以位于该层和所述衬底之间)。
宽带隙半导体器件的示例可以包括半导体本体，该半导体本体具有第一表面和沿着竖直方向与第一表面相对的第二表面。宽带隙半导体器件还可以包括至少部分地邻接第一表面的第一导电类型的第一区、漂移区和邻接第二表面的高掺杂第二区。漂移区可以是例如第二导电类型的。宽带隙半导体器件还可以包括布置在漂移区与高掺杂第二区之间的第二导电类型的缓冲区。缓冲区的掺杂浓度的竖直分布可以在第一区段中包括至少一个台阶，并且可以在第二区段中朝向第二表面近似指数地增加。第一区段被布置在第二区段与高掺杂第二区之间。
例如，宽带隙半导体器件可以是集成电路的一部分，或者可以是分立半导体器件或半导体模块。例如，宽带隙半导体器件可以是或可以包括绝缘栅场效应晶体管(IGFET)，诸如金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极晶体管(IGBT)、晶闸管、或pn结二极管、或肖特基结二极管。宽带隙半导体器件可以是竖直半导体器件，该竖直半导体器件在第一表面和与第一表面相对的第二表面之间具有负载电流。竖直功率半导体器件可以被配置成传导大于1A、或大于10A、或大于30A、或大于50A、或大于75A、或甚至大于100A的电流，并且还可以被配置成阻挡负载电极之间的电压，例如IGBT上的集电极和发射极之间的电压、或MOSFET的漏极和源极之间的电压、或二极管的阴极和阳极之间的电压，该电压在几百到几千伏特的范围内，例如400V、650V、1.2kV、1.7kV、3.3kV、4.5kV、5.5kV、6kV、6.5kV、10kV。例如，阻挡电压可以对应于在功率半导体器件的数据表中指定的电压等级。
宽带隙半导体器件可以基于来自晶体宽带隙半导体材料的半导体本体，该晶体宽带隙半导体材料的带隙大于硅的带隙，即大于1.12eV。该宽带隙半导体材料可以具有六边形晶格，并且例如可以是碳化硅(SiC)或氮化镓(GaN)。例如，该半导体材料可以是2H-SiC(2H多型的SiC)、6H-SiC或15R-SiC。根据示例，该半导体材料是4H多型(4H-SiC)的碳化硅。所述半导体本体可以包括半导体衬底或由半导体衬底组成，该半导体衬底在其上没有半导体层、具有一个或多个半导体层，该半导体层例如是外延生长层。
例如，第一表面可以是半导体本体的前表面或顶表面，并且第二表面可以是半导体本体的背表面或后表面。例如，半导体本体可以经由第二表面附着到引线框架。例如，在半导体本体的第一表面上方，可以布置键合焊盘，并且可以在键合焊盘上键合键合线。
至少部分地邻接第一表面的第一导电类型的第一区可以是例如MOSFET的本体区、或者二极管的阳极区或者IGBT的发射极区。例如对于n沟道MOSFET，第一导电类型可以是p型，并且第二导电类型可以是n型。然而，例如对于p沟道MOSFET，第一导电类型还可以是n型，并且第二导电类型可以是p型。第一区可以电连接到宽带隙半导体器件的第一负载电极。第一电极负载电极可以是例如IGBT的发射极电极、MOSFET的源极电极或二极管的阳极。第一负载电极可以是半导体本体上方的布线区域的一部分。布线区域可以包括一个或多个(例如两个、三个、四个或甚至更多个)布线层级。每个布线层级可由单个导电层形成或由导电层的堆叠形成，导电层例如是(一个或多个)金属层。例如，可以以光刻方式图案化各布线层级。在堆叠的布线层级之间，可以布置层间介电结构。可以在层间介电结构的开口中形成(一个或多个)接触插塞或(一个或多个)接触线，以将不同布线层级的各部分(例如金属线或接触区域)彼此电连接。第一负载电极可以由布线区域的一个或多个元件形成。
第一区可以与漂移区形成pn结。宽带隙半导体器件的阻挡电压可以通过半导体本体中的漂移区的杂质或掺杂浓度和/或竖直延伸来调整。漂移区可以是第二导电类型的。例如，漂移区可以是位于第一区和缓冲区之间的掺杂区。漂移区可以是单个掺杂区，或者可以包括其间具有(例如第一导电类型的)其他掺杂区的几个区。例如，漂移区可以包括电流扩散区。单独地或组合地，漂移区可以包括第二导电类型的柱。第二导电类型的柱可以被第一导电类型的柱中断。这些柱可以形成所谓的超级结结构。
漂移区的掺杂浓度可以至少在其竖直延伸的部分中随着到第一表面的距离的增加而逐渐地或以台阶方式增加或减小。根据其他示例，漂移区中的杂质浓度可以是近似均匀的。对于基于SiC的宽带隙功率半导体器件，漂移区中的平均杂质浓度可以在5×1014cm-3和1×1017cm-3之间，例如在1×1015cm-3至2×1016cm-3的范围内。漂移区的竖直范围可以取决于宽带隙半导体器件的电压阻挡要求，例如指定的电压等级。当在电压阻挡模式中操作宽带隙半导体器件时，空间电荷区可以竖直延伸部分或完全通过漂移区，这取决于施加到宽带隙半导体器件的阻挡电压。当在指定的最大阻挡电压或接近指定的最大阻挡电压操作宽带隙半导体器件时，空间电荷区可以到达缓冲区或穿透到缓冲区中，缓冲区被配置成防止空间电荷区进一步到达第二表面处的第二负载电极的接触部。第二负载电极例如可以是IGBT的集电极电极，或者MOSFET的漏极电极，或者二极管的阴极。
为了实现期望的电流承载能力，宽带隙半导体器件可以由多个并联连接的宽带隙半导体器件单元设计。并联连接的宽带隙半导体器件单元可以是例如以条带或条带片段的形状形成的宽带隙半导体器件单元。当然，宽带隙半导体器件单元也可以具有任何其他形状，例如圆形、椭圆形、诸如六边形或八面体的多边形。宽带隙半导体器件单元可以被布置在半导体本体的有源区域中。有源区域可以是其中在第一表面处的IGBT的发射极区、或MOSFET的源极区或二极管的阳极区与IGBT的集电极区、或MOSFET的漏极区或二极管的阴极区沿着竖直方向彼此相对布置的区域。在有源区域中，负载电流可以例如经由半导体本体的第一表面上的接触插塞进入或离开宽带隙半导体器件的半导体本体。宽带隙半导体器件还可以包括边缘终止区域，该边缘终止区域可以包括终止结构。在宽带隙半导体器件的阻挡模式或反向偏置模式中，有源区域和无场区之间的阻挡电压跨终止结构横向下降。终止结构可以具有比有源区域更高或略低的电压阻挡能力。例如，终止结构可以包括具有或不具有横向掺杂变化(VLD)的结终止扩展(JTE)、一个或多个横向分离的保护环、或者它们的任意组合。
在宽带隙半导体器件是IGBT的情况下，邻接第二表面的高掺杂第二区可以是第一导电类型的集电极区，例如高掺杂后侧发射极区。在宽带隙半导体器件是诸如MOSFET的IGFET的情况下，邻接第二表面的高掺杂第二区也可以是第二导电类型的漏极区。在宽带隙半导体器件是二极管的情况下，邻接第二表面的高掺杂第二区也可以是阴极区。高掺杂半导体区还可以例如通过掺杂量和材料而被配置用于到第二负载电极(例如金属化层)的欧姆接触，和/或通过提供足以实现机械稳定性的半导体本体的厚度而被配置为确保在制造工艺期间的安全处置。
缓冲区的第一区段中的至少一个台阶中的任何台阶可以具有由这种掺杂分布的制造概率确定的台阶状分布形状。例如，台阶状分布形状可能具有由工艺技术(例如由掺杂剂的热扩散工艺或前体气体的供应)引起的一定程度的弯曲。对于缓冲区的第二区段中掺杂分布的近似指数增加，这同样成立，例如可以通过将掺杂剂的供应从缓冲区中的高掺杂水平快速降低到漂移区的掺杂水平来制造该第二区段。自动掺杂工艺可能导致所述分布朝向漂移区的指数减小。例如，缓冲区的第二区段中掺杂分布的近似指数增加可以通过多个台阶来近似。例如，由例如用于近似掺杂分布的指数增加的半导体处理引起的与缓冲区的第二区段中掺杂分布的近似指数增加的理想指数增加的局部偏差可以小于50％、或小于30％、或甚至小于15％。
缓冲区中掺杂浓度的竖直分布可以实现雪崩鲁棒性和短路耐受能力的提高。这可以允许通过抑制或减少早期器件故障来提高宽带隙半导体器件的可靠性。缓冲区中掺杂浓度的竖直分布还可以允许提高抗双极退化的鲁棒性。此外，由于通过上述缓冲分布，用于实现抗退化的期望鲁棒性的缓冲厚度可以被减小，制造成本可以降低。此外，本文描述的缓冲分布允许在短路、雪崩或通过正空间电荷的快速切换期间对电子电流进行部分补偿(在n沟道MOSFET的情况下)。由此，可以减小电场强度的峰值高度。此外，从高掺杂衬底到漂移区(具有比衬底低几个数量级的掺杂浓度)的晶格匹配可以通过缓冲分布来改进。这可以允许降低晶格应变，并且由此允许改进抗双极退化的鲁棒性。另一个益处是，鉴于缓冲区的掺杂分布，因为在关断期间空间电荷区的穿透被减慢，所以改善了器件关断期间的柔和度。
例如，缓冲区的掺杂浓度的竖直分布可以在第一区段中包括朝向第二表面增加的多个台阶。台阶的数量可以是两个、三个、四个、五个、六个或甚至更多。台阶高度(例如缓冲区中掺杂浓度的台阶)可以至少彼此不同。然而，在对数标度上，一些或所有台阶高度也可以彼此相等。通过适配台阶的台阶高度和竖直范围，朝向第二表面的电场分布可以适于宽带隙半导体器件的特定要求。
例如，所述多个台阶的竖直范围可以彼此相差至多10％。竖直范围可以指台阶的特性位置(例如台阶高度的参考高度，诸如台阶高度的一半)之间的竖直距离。
例如，所述多个台阶的竖直范围可以在0.2μm至5μm、或0.3μm至3μm、或0.4μm至2μm、或0.5μm至1.5μm的范围内。各台阶的竖直范围可以彼此不同。例如，各台阶的竖直范围可以朝向第二表面增加或减小。这可以允许朝向第二表面的电场的减小适于器件的特定要求。
例如，最接近高掺杂第二区的台阶可以具有至少8×1017cm-3，或者甚至大于2×1018cm-3的最大掺杂浓度。
例如，缓冲区的掺杂浓度的竖直分布可以包括在第三区段中的至少一个台阶，第三区段布置在第二区段和漂移区之间。缓冲区中台阶的数量可以是两个、三个、四个、五个、六个或甚至更多。例如，在宽带隙半导体器件的电压阻挡模式中，数量、台阶高度和台阶宽度可以适于设置朝向第二表面的期望电场降低。这些台阶的竖直范围可以是例如在100nm和1000nm之间的范围内，或者在150nm和500nm之间的范围内。
第一区段中的至少一个台阶的最大掺杂浓度可以比第三区段中的至少一个台阶的最小掺杂浓度大至少一个数量级，例如大一个数量级和两个数量级之间。
例如，缓冲区的掺杂浓度的竖直分布可以在掺杂浓度的至少一个数量级内朝第二表面近似指数地增加。
例如，缓冲区的掺杂浓度的竖直分布可以在从1μm至10μm、或从1.5μm至8μm、或从2μm至5μm的范围内的竖直范围内朝向第二表面指数地增加。
例如，第二区段中缓冲区的掺杂浓度的竖直分布的梯度在第二区段的竖直范围的至少20％内可以在从1×1020cm-4至3×1021cm-4的范围内，或者在第二区段的竖直范围的至少20％内可以在从1×1020cm-4至1×1021cm-4的范围内，或者在第二区段的竖直范围的至少20％内在从3×1020cm-4至1×1021cm-4的范围内。在一些其它示例中，上述梯度范围在第二区段的竖直范围的至少30％内也可以适用。
例如，对于缓冲区中至少50％的台阶，缓冲区的掺杂浓度可以从台阶到台阶增加到2至4倍。在一些示例中，倍数范围对于甚至大于60％、或大于80％、或甚至对于缓冲区中的所有台阶也可以适用。
例如，宽带隙半导体器件还可以包括经由第一表面电连接到第一区的第一负载电极。宽带隙半导体器件还可以包括经由第二表面电连接到高掺杂第二区的第二负载电极。以μm为单位的缓冲区的竖直范围可以在以kV为单位的Vbr值的三倍的60％至140％的范围内，Vbr是第一负载电极与第二负载电极之间的电击穿电压。对于1kV的电击穿电压Vbr，缓冲区可以具有例如范围从1.8μm至4.2μm的竖直范围。第一电极负载电极可以是例如IGBT的发射极电极、MOSFET的源极电极或二极管的阳极。第一负载电极可以是半导体本体上方的布线区域的一部分。第二负载电极可以是例如IGBT的集电极电极、MOSFET的漏极电极或二极管的阴极。
例如，缓冲区的掺杂浓度的竖直分布中台阶的数量可在4x(Vbr/1000V)1/2的60％至140％的范围中，Vbr为第一负载电极与第二负载电极之间的电击穿电压。对于1kV的电击穿电压Vbr，缓冲区的掺杂浓度的竖直分布中台阶的数量可以具有例如从2.4至5.6的范围，即从3至5。
可以组合以上和以下描述的示例和特征。
关于以上示例描述的功能和结构细节(例如，材料、尺寸)将同样适用于图中所示的以及以下进一步参考制造方法描述的示例。
一种制造宽带隙半导体器件的方法可以包括在具有第一表面和沿竖直方向与第一表面相对的第二表面的半导体本体中形成邻接第一表面的第一导电类型的第一区。该方法还可以包括形成第二导电类型的漂移区。该方法还可以包括形成邻接第二表面的高掺杂第二区，以及形成第二导电类型的缓冲区，该缓冲区布置在漂移区和高掺杂第二区之间。缓冲区的掺杂浓度的竖直分布可以在第一区段中包括至少一个台阶，并且在第二区段中朝向第二表面近似指数地增加，其中，第一区段被布置在第二区段和高掺杂第二区之间。
例如，本文描述的缓冲掺杂分布可以通过在层沉积工艺(例如外延工艺)期间基于时间添加期望的掺杂剂(例如，SiC中的氮或铝，或者替代地或附加地，用磷掺杂)来制造。替代地，在缓冲层沉积之后或甚至在缓冲层完全沉积之前中断外延工艺的情况下(取决于可用注入能量，如果必要，也中断几次)，缓冲区掺杂的形成也可通过期望掺杂剂的离子注入来实施，在此情况下，几种注入能量和注入剂量(也可设想注入能量和注入剂量的连续变化)和/或还有与沟道化注入的组合可被用于实现期望的缓冲掺杂分布。而且，与注入角的逐步或连续变化的组合可以用于进一步增加期望的掺杂分布设置的精度。
对于基于离子注入的缓冲分布，通过使用适当掩模技术用于离子注入，不仅可以制造竖直变化的缓冲分布而且可以制造横向变化的缓冲分布。例如，可以在边缘终止区中使用更弱掺杂的场停止，以增加边缘终止的阻挡能力，因为在该区中减少了注入到缓冲区中的空穴，并因此可以显著降低双极退化的风险。
例如，形成掺杂浓度的竖直分布可以包括以下中的至少一个：重复实施层沉积工艺和随后的至少一个离子注入工艺、或者在用于形成缓冲区的层沉积工艺期间改变掺杂剂的供应。
结合碳化硅衬底描述了一些以上和以下的示例。替代地，可以处理宽带隙半导体衬底，例如宽带隙晶片，例如包括不同于碳化硅的宽带隙半导体材料。宽带隙半导体晶片的带隙可以大于硅的带隙(1.1eV)。例如，宽带隙半导体晶片可以是碳化硅(SiC)晶片、或砷化镓(GaAs)晶片、或氮化镓(GaN)晶片。
更多细节和方面结合上述或下述示例来提及。处理宽带隙半导体晶片可以包括与结合所提出的构思或者以上或以下描述的一个或多个示例提及的一个或多个方面对应的一个或多个可选的附加特征。
说明书和附图仅仅说明了本公开的原理。此外，本文中叙述的所有示例明确地主要旨在仅用于说明性目的，以帮助读者理解本公开的原理和由(一个或多个)发明人为增进现有技术贡献的构思。本文中叙述本公开的原理、方面和示例的所有陈述及其具体示例旨在涵盖其等同物。
应当理解，除非明确地或隐含地另外声明，例如通过类似“此后”的表达，例如出于技术原因，否则在说明书或权利要求中公开的多个动作、工艺、操作、步骤或功能的公开不应被解释为是按特定顺序的。因此，多个动作或功能的公开将不会将这些限制到特定顺序，除非这样的动作或功能出于技术原因不可互换。此外，在一些示例中，单个动作、功能、工艺、操作或步骤可以分别包括或可以被分解成多个子动作、子功能、子工艺、子操作或子步骤。除非明确排除，否则这些子动作可被包括在该单个动作的公开内容中并且是其一部分。
图1示意性且示例性地示出宽带隙半导体器件100的有源区域的部分剖视图。宽带隙半导体器件100可以是竖直功率半导体器件，该竖直功率半导体器件还包括至少部分地围绕有源区域(图1中未图示)的边缘终止区域。宽带隙半导体器件100包括SiC半导体本体102，SiC半导体本体102具有第一表面104和沿竖直方向y与第一表面104相对的第二表面106。第一导电类型的第一区108至少部分地邻接第一表面104。例如，第一区108可以是二极管的p掺杂阳极区，或者MOSFET或IGBT的p掺杂本体区。宽带隙半导体器件100还包括第二导电类型的漂移区110，例如n-掺杂漂移区。高掺杂第二区112邻接第二表面106。例如，高掺杂第二区112可以是IGBT的p+掺杂的集电极区，或者MOSFET的n+掺杂的漏极或漏极接触区，或者二极管的n+掺杂的阴极或阴极接触区。
第一负载电极L1经由半导体本体102的第一表面104电连接到第一区108。第二负载电极L2经由半导体本体102的第二表面106电连接到高掺杂第二区112。例如，第一负载电极L1和第二负载电极L2之间宽带隙半导体器件100的阻挡电压可以由第一区108和漂移区110之间的pn结的击穿电压来确定。
第二导电类型的缓冲区114(例如n掺杂缓冲区)被布置在漂移区110和高掺杂第二区112之间。缓冲区114的掺杂浓度c的竖直分布包括在第一区段1141中的至少一个台阶，并且在第二区段1442中朝向第二表面106近似指数地增加。第一区段1141布置在第二区段1442和高掺杂第二区112之间。
图2A至2C的示意曲线图在半对数曲线图中图示了缓冲区114的掺杂浓度c沿图1的线AA′的示例性竖直分布。在图2A至2C的示例中，缓冲区114的导电类型对应于高掺杂第二区112的导电类型。图2A到2C的示例可以涉及例如功率半导体MOSFET或功率半导体二极管。
参考图2A，缓冲区114的掺杂浓度c1的竖直分布包括第一区段1141中的台阶116，并且在第二区段1442中朝向第二表面106近似指数地增加。从缓冲区114的第一区段1141到高掺杂第二区112的过渡也可以包括台阶。例如，在第二区段1142的竖直范围的至少20％内，在第二区段1142中缓冲区114的掺杂浓度c1的竖直分布的梯度可在1×1020cm-4至3×1021cm-4的范围内。
参考图2B，缓冲区114的掺杂浓度c2的竖直分布包括第一区段1141中的多个台阶(这里示例性地图示：三个台阶116)，并且在第二区段1442中朝向第二表面106近似指数地增加。台阶的数量可根据宽带隙半导体器件100的特定要求而变化。举例来说，缓冲区114的掺杂浓度c2的竖直分布中台阶的数量可在4x(Vbr/1000V)1/2的60％至140％的范围中，Vbr为第一负载电极L1与第二负载电极L2之间的电击穿电压。例如，对于缓冲区114中至少50％的台阶，缓冲区114的掺杂浓度c2可以从台阶到台阶增加到2至4倍。在图2B中所示的示例中，台阶116的竖直范围v1、v2、v3彼此对应。在一些其它示例中，多个台阶116的竖直范围可以彼此相差至多10％。例如，台阶116的竖直延伸v1、v2、v3的范围可从0.2μm至5μm，或从0.3μm至3μm，或从0.4μm至2μm，或从0.5μm至1.5μm。最接近高掺杂第二区112的台阶可以具有最大掺杂浓度cmax，例如至少8×1017cm-3或至少2×1018cm-3。
参考图2C，缓冲区114的掺杂浓度c3的竖直分布包括在布置在第二区段1442和漂移区110之间的第三区段1143中的至少一个台阶116(这里示例性地图示：一个台阶)。
说明书和附图仅仅说明了本公开的原理。此外，本文中叙述的所有示例明确地主要旨在仅用于说明性目的，以帮助读者理解本公开的原理和由(一个或多个)发明人为增进现有技术贡献的构思。本文中叙述本公开的原理、方面和示例的所有陈述及其具体示例旨在涵盖其等同物。
连同先前详述的示例和附图中的一个或多个一起提及和描述的方面和特征也可以与其他示例中的一个或多个组合，以便替换其他示例的类似特征或者以便向其他示例额外地引入该特征。
Claims (15)
1.一种宽带隙半导体器件(100)，包括：
半导体本体(102)，具有第一表面(104)和沿着竖直方向(y)与第一表面(104)相对的第二表面(106)；
第一导电类型的第一区(108)，至少部分地邻接所述第一表面(104)；
漂移区(110)；
邻接所述第二表面(106)的高掺杂第二区(112)；以及
第二导电类型的缓冲区(114)，布置在所述漂移区(110)和所述高掺杂第二区(112)之间，其中，所述缓冲区(114)的掺杂浓度(c)的竖直分布在第一区段(1141)中包括至少一个台阶(116)并且在第二区段(1442)中朝向第二表面(106)近似指数地增加，其中，第一区段(1141)布置在第二区段(1442)和所述高掺杂第二区(112)之间。
2.根据前一权利要求所述的宽带隙半导体器件(100)，其中，所述缓冲区(114)的掺杂浓度(c)的竖直分布包括所述第一区段(1142)中朝向所述第二表面(106)增加的多个台阶。
3.根据前一权利要求所述的宽带隙半导体器件(100)，其中，所述多个台阶的竖直范围彼此相差至多10％。
4.根据前述两个权利要求中任一项所述的宽带隙半导体器件(100)，其中，所述多个台阶的竖直范围在0.2μm至5μm的范围内。
5.根据前述权利要求中任一项所述的宽带隙半导体器件(100)，其中，最接近所述高掺杂第二区(112)的台阶具有至少8×1017cm-3的最大掺杂浓度(c)。
6.根据前述权利要求中任一项所述的宽带隙半导体器件(100)，其中，所述缓冲区(114)的掺杂浓度(c)的所述竖直分布包括在第三区段(1143)中的至少一个台阶(116)，所述第三区段布置在所述第二区段(1442)与所述漂移区(110)之间。
7.根据前一权利要求所述的宽带隙半导体器件(100)，其中，所述第一区段(1141)中所述至少一个台阶(116)的最大掺杂浓度(c)比所述第三区段(1143)中所述至少一个台阶(116)的最小掺杂浓度大至少一个数量级。
8.根据前述权利要求中任一项所述的宽带隙半导体器件(100)，其中，所述缓冲区(114)的掺杂浓度(c)的竖直分布在所述掺杂浓度(c)的至少一个数量级内朝向所述第二表面(106)近似指数地增加。
9.根据前述权利要求中任一项所述的宽带隙半导体器件(100)，其中，所述缓冲区(114)的掺杂浓度(c)的竖直分布在范围从1μm至10μm的竖直范围内朝向所述第二表面(106)近似指数地增加。
10.根据前述权利要求中任一项所述的宽带隙半导体器件(100)，其中，在所述第二区段(1142)的竖直范围的至少20％内，所述第二区段(1142)中所述缓冲区(114)的掺杂浓度(c)的竖直分布的梯度范围为1×1020cm-4至3×1021cm-4。
11.根据前述权利要求中任一项所述的宽带隙半导体器件(100)，其中，对于所述缓冲区(114)中至少50％的台阶，所述缓冲区(114)的掺杂浓度(c)从台阶到台阶增加到2至4倍。
12.根据前述权利要求中任一项所述的宽带隙半导体器件(100)，还包括：第一负载电极(L1)，经由所述第一表面(104)电连接到所述第一区(108)；以及第二负载电极(L2)，经由所述第二表面(106)电连接到所述高掺杂第二区(112)，并且其中，以μm为单位的所述缓冲区(114)的竖直范围在以kV为单位的Vbr值的三倍的60％至140％的范围内，Vbr是所述第一负载电极(L1)与所述第二负载电极(L2)之间的电击穿电压。
13.根据前一权利要求所述的宽带隙半导体器件(100)，其中，所述缓冲区(114)的掺杂浓度(c)的所述竖直分布中台阶的数量在4x(Vbr/1000V)1/2的60％至140％的范围内，Vbr是所述第一负载电极(L1)与所述第二负载电极(L2)之间的电击穿电压。
14.一种制造宽带隙半导体器件(100)的方法，包括：
在具有第一表面(104)和沿着竖直方向(y)与第一表面(104)相对的第二表面(106)的半导体本体(102)中形成邻接第一表面(104)的第一导电类型的第一区(108)；
形成第二导电类型的漂移区(110)；
形成邻接第二表面(106)的高掺杂第二区(112)；以及
形成布置在所述漂移区(110)和所述高掺杂第二区(112)之间的第二导电类型的缓冲区(114)，其中，所述缓冲区(114)的掺杂浓度(c)的竖直分布在第一区段(1141)中包括至少一个台阶(116)并且在第二区段(1442)中朝向第二表面(106)近似指数地增加，其中，第一区段(1141)布置在第二区段(1442)和高掺杂第二区(112)之间。
15.根据前一权利要求所述的方法，其中，形成所述掺杂浓度(c)的竖直分布包括以下中的至少一个：
重复实施层沉积工艺和随后的至少一个离子注入工艺，或
在用于形成所述缓冲区的层沉积工艺期间改变掺杂剂的供应。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP22166544.1A EP4258364A1 (en) | 2022-04-04 | 2022-04-04 | Wide band gap semiconductor device and manufacturing method |
| EP22166544.1 | 2022-04-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116895683A true CN116895683A (zh) | 2023-10-17 |
Family
ID=81327978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310354512.7A Pending CN116895683A (zh) | 2022-04-04 | 2023-04-04 | 宽带隙半导体器件以及制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20230317797A1 (zh) |
| EP (1) | EP4258364A1 (zh) |
| CN (1) | CN116895683A (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106128946B (zh) * | 2011-05-18 | 2019-03-08 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| US9324783B2 (en) * | 2014-09-30 | 2016-04-26 | Infineon Technologies Ag | Soft switching semiconductor device and method for producing thereof |
| DE102015208097B4 (de) * | 2015-04-30 | 2022-03-31 | Infineon Technologies Ag | Herstellen einer Halbleitervorrichtung durch Epitaxie |
| US10615274B2 (en) * | 2017-12-21 | 2020-04-07 | Cree, Inc. | Vertical semiconductor device with improved ruggedness |
| US11158735B2 (en) * | 2020-02-05 | 2021-10-26 | Infineon Technologies Austria Ag | Charge compensation MOSFET with graded epi profile and methods of manufacturing thereof |
-
2022
- 2022-04-04 EP EP22166544.1A patent/EP4258364A1/en active Pending
-
2023
- 2023-03-22 US US18/124,842 patent/US20230317797A1/en active Pending
- 2023-04-04 CN CN202310354512.7A patent/CN116895683A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20230317797A1 (en) | 2023-10-05 |
| EP4258364A1 (en) | 2023-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11837629B2 (en) | Power semiconductor devices having gate trenches and buried edge terminations and related methods | |
| EP2264769B1 (en) | Silicon carbide horizontal channel buffered gate semiconductor devices | |
| CN103531450B (zh) | 用于形成横向变化掺杂浓度的方法和半导体器件 | |
| US9349797B2 (en) | SiC devices with high blocking voltage terminated by a negative bevel | |
| CN107112276A (zh) | 具有带锥形氧化物厚度的多晶硅填充渠沟的功率组件 | |
| EP3353814B1 (en) | Area efficient floating field ring termination | |
| CN111164762B (zh) | 肖特基二极管与mosfet的集成 | |
| JP4119148B2 (ja) | ダイオード | |
| WO2013119548A1 (en) | Sic devices with high blocking voltage terminated by a negative bevel | |
| US20230352520A1 (en) | Wide band gap semiconductor device | |
| EP1737042A1 (en) | Voltage-controlled semiconductor device | |
| CN118974941A (zh) | 半导体器件和制造半导体器件的方法 | |
| CN116895683A (zh) | 宽带隙半导体器件以及制造方法 | |
| KR102170068B1 (ko) | 바이폴라 논-펀치-스루 전력 반도체 디바이스 | |
| CN115579387A (zh) | 包括突出区的半导体器件 | |
| US20240371772A1 (en) | Vertical power semiconductor device having an interlayer dielectric structure | |
| US20240332407A1 (en) | Power semiconductor device including a diode area | |
| US20230326974A1 (en) | Semiconductor diode and manufacturing method | |
| KR102426997B1 (ko) | 트리플 트렌치 구조를 구비하는 SiC 트랜지스터 및 그것의 제조 방법 | |
| EP4465365A1 (en) | Vertical power semiconductor device | |
| US20230290828A1 (en) | Insulated gate bipolar transistor | |
| CN117673169A (zh) | 包括多个台面区的竖向结型场效应晶体管 | |
| CN116153998A (zh) | 包括沟槽栅极结构的半导体器件 | |
| CN118712217A (zh) | Rc-igbt和rc-igbt的制造方法 | |
| CN115117156A (zh) | 包括沟槽结构的半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |