CN116800248A - 发送接收电路、方法 - Google Patents
发送接收电路、方法 Download PDFInfo
- Publication number
- CN116800248A CN116800248A CN202211062149.3A CN202211062149A CN116800248A CN 116800248 A CN116800248 A CN 116800248A CN 202211062149 A CN202211062149 A CN 202211062149A CN 116800248 A CN116800248 A CN 116800248A
- Authority
- CN
- China
- Prior art keywords
- pulse
- waveform
- signal
- transmitting
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K9/00—Demodulating pulses which have been modulated with a continuously-variable signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/026—Arrangements for coupling transmitters, receivers or transceivers to transmission lines; Line drivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Dc Digital Transmission (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
本发明的目的在于抑制消耗电力的增加。本实施方式的发送接收电路具备:发送部,根据输入信号,输出包括N个脉冲波形的第一波形,N为2以上的自然数;传输部,使所述第一波形成为包括至少N+1个脉冲波形的第二波形并通过电磁场耦合进行传输;以及接收部,接收所述第二波形,基于至少N+1个所述脉冲波形来判定输入信号。
Description
本申请以日本专利申请2022-041102(申请日:03/16/2022)为基础上,从该申请享有优先的利益。本申请通过参照该申请,包括该申请的全部内容。
技术领域
本发明的实施方式涉及发送接收电路、方法。
背景技术
通过绝缘信号传输而被传输的输入信号作为模拟波形而被输出,该模拟波形根据基于绝缘元件的带通滤波器型的频率特性而被强调了输入信号中包括的脉冲的边缘。
在接收部,接收与从发送部发送的模拟波形中包括的脉冲相同数量的脉冲,并判定信号。关于该传输,期望抑制消耗电力的方法。
发明内容
本实施方式是鉴于如上述那样的问题点而做出的,其目的在于抑制消耗电力的增加。
本实施方式的发送电路具备:发送部,根据输入信号,输出包括N(N是2以上的自然数)个脉冲波形的第一波形;传输部,使所述第一波形成为包括至少N+1个脉冲波形的第二波形并通过电磁场耦合进行传输;以及;以及接收部,接收所述第二波形,基于至少N+1个所述脉冲波形来判定输入信号。
附图说明
图1是表示本实施方式的发送接收电路的整体结构的图。
图2是表示发送脉冲生成电路的电路结构的图。
图3是表示通过与触发信号以及数据信号的组合而输出的发送信号的图。
图4是表示信号发送时的开关的接通、断开的图。
图5是表示发送电路发送模拟波形的动作的一例的流程图。
图6是表示绝缘元件和接收电路的结构的图。
图7是表示将绝缘元件的截止频率(fc_hpf)进行了变更的情况下的特定的端子中的脉冲的变化的图。
图8是表示脉冲检测电路的结构的概念图。
图9是表示发送信号与脉冲图案的关系的图。
图10是表示脉冲检测电路的结构的图。
图11是表示脉冲检测电路的动作概念图的图。
图12是表示脉冲波形的数量N为3个的情况、以及2个的情况下的比较的图。
图13是表示模拟波形中包括的脉冲的数量中的消耗电力的关系的图。
图14是表示使第一发送脉冲增加的情况下的信号振幅以及消耗电力的图。
图15是表示变形例的脉冲检测电路的整体结构的图。
图16是表示变形例的发送脉冲生成电路的结构的图。
图17是表示信号发送时的开关的接通(ON)、断开(OFF)的图。
图18是表示变形例的发送接收电路的整体结构的图。
图19是表示变形例的发送脉冲生成电路的电路结构的图。
图20是表示通过与触发信号以及数据信号的组合而输出的发送信号的图。
图21是表示信号发送时的开关的接通、断开的图。
图22是表示变形例的发送接收电路的整体结构的图。
图23表示变形例的接收电路的结构。
图24是表示变形例的发送接收电路的整体结构的图。
图25是表示变形例的发送接收电路的整体结构的图。
图26是表示通过与数据信号的组合而输出的发送信号的图。
图27是表示变形例的发送接收电路的整体结构的图。
[附图标记说明]
1000、2000、3000、4000、5000、6000、7000、8000发送接收电路
100、2100、3100、4100、5100、6100、7100、8100传输电路
110、2110、3110、4110发射脉冲产生电路
120、5120、6120、7120、8120控制信号生成部
111、4111电流源
112、3112、4112开关
200、3200、4200、5200绝缘元件
210高通滤波器
310低通滤波器
3111端子
300、5300接收电路
320、5320比较器
330脉冲检测电路
331、332触发器
333与门
334或非门
335信号判定电路
400AD变换电路
2330脉冲检测电路
2331波形图案比较部
2332、2333波形存储器
5340控制部
具体实施方式
图1表示本实施方式的发送接收电路1000的整体结构。图2表示发送脉冲生成电路(发送脉冲生成部)110的电路结构。图3表示通过与触发信号及数据信号的组合而输出的发送信号。图4表示信号发送时的开关的接通、断开。
发送接收电路1000包括发送电路100、绝缘元件200和接收电路300。
发送接收电路1000作为输入侧的发送电路100与作为输出侧的接收电路300通过作为电绝缘体的绝缘元件200进行绝缘并传输信号。
发送电路100根据输入信号来输出模拟波形(第一波形)。详细而言,发送电路100与输入信号的转变同步地输出模拟波形(第一波形)。发送电路100也可以称为发送部。
输入信号例如是将由电流传感器或电压传感器输出的模拟信号变换为数字信号的信号。
输入信号包括电流传感器或电压传感器观测到的不是放大对象电信号的信号例如噪声等。
输入信号的转变表示输入信号的状态的变化。输入信号的转变例如是输入信号的上升沿、下降沿。
发送电路100包括发送脉冲生成电路110和控制信号生成部120。
发送电路100输出的模拟波形是包括连续的脉冲波形的波形。
所谓连续的脉冲波形,除了包括脉冲波形彼此的间隔为0的情况以外,还包括脉冲波形彼此每隔一定的周期间隔的情况。例如,也包括脉冲波形与脉冲波形之间的间隔为每1秒的情况。
例如,在设脉冲波形的数量N(N为2以上的自然数)的情况下,发送电路100将输入信号作为N个连续的脉冲波形的模拟波形进行发送。
该脉冲波形能够通过基于振幅来判别高电平或低电平而成设为布尔值(Boolean)。
例如,该模拟波形能够视为由N个比特表示的数字信号。
以下,将模拟波形中包括的脉冲波形的数量N设为2来进行说明,但即使N为其他的数量也不被排除。
发送电路100作为将输入信号变换为具有2个脉冲波形的模拟波形并发送的发送部发挥功能。
在本说明中,将在发送电路100输出的脉冲中最初输出的脉冲设为第一发送脉冲(第一发送脉冲波形),将接下来输出的脉冲设为第二发送脉冲(第二发送脉冲波形)。
发送脉冲生成电路110生成脉冲波形。在本实施方式中,发送脉冲生成电路110通过差动电流脉冲来生成脉冲波形。
发送脉冲生成电路110包括电流源111_1~111_4和开关112_1~112_4。
电流源111_1~111_4(第一电流源)是流过I1的电流的电流源,分别与开关112_1~112_4(第一开关)连接。
开关112_1~112_4通过开闭来控制电流源的输出,例如变为接通,由此电流流过电路。
开关112_1~112_4在电流源的输出控制的开闭中不限于基于机械触点进行的开闭。
开关112_1~112_4也可以通过逻辑门进行电流源的输出控制。例如,开关112_1~112_4也可以是晶体管、集成电路(IC)等数字电路。
发送脉冲生成电路110通过将极性不同的发送脉冲组合来传递H或L这两种信号作为发送信号。
信号H例如是表示数字信号的高电平的信号,信号L例如是表示数字信号的低电平的信号。
例如,在发送信号H的情况下,在第一发送脉冲中,使开关112_1、112_4同时接通,从而向Iout输出I的电流。
接着,在第二发送脉冲中,使开关112_2、112_3同时接通,从而向Iout输出-I1的电流。
即,在发送信号H的情况下,如图4所示,以使开关112_1成为接通、断开的状态的顺序进行操作。
以下同样地,以使开关112_2成为断开、接通的状态的顺序进行操作。以开关112_3为断开、接通的状态的顺序进行操作。以使开关112_4成为接通、断开的状态的顺序进行操作。
流过Iout的电流以I1、-I1的顺序输出。
例如,在发送信号L的情况下,在第一发送脉冲中,使开关112_2、112_3同时接通,从而向Iout输出-I1的电流。
接着,在第二发送脉冲中,使开关112_1、112_4同时接通,从而向Iout输出I1的电流。
即,在发送信号L的情况下,如图4所示,以使开关112_1成为断开、接通的状态的顺序进行操作。
以下同样地,以使开关112_2成为接通、断开的状态的顺序进行操作。以使开关112_3成为接通、断开的状态的顺序进行操作。以使开关112_4成为断开、接通的状态的顺序进行操作。
流过Iout的电流以-I1、I1的顺序输出。
控制信号生成部120生成对发送脉冲生成电路110所包括的开关的动作进行控制的控制信号。
控制信号生成部120根据数据信号和触发信号这两种信号来控制发送脉冲生成电路110的开关的动作。
触发信号是表示发送脉冲生成电路110发送脉冲的定时的信号。触发信号是能够判别高电平或低电平的信号。
控制信号生成部120根据触发信号的上升沿,发送脉冲信号。
数据信号是表示发送脉冲输出的信号的种类的信号。与触发信号同样地,数据信号是能够判别高电平或低电平的信号。
控制信号生成部120控制发送脉冲生成电路110所包括的开关,以输出与数据信号的高电平、低电平对应的发送脉冲。
在本实施方式中,如果数据信号为高电平,则控制信号生成部120发送信号H。如果数据信号为低电平,则控制信号生成部120发送信号L。
例如,如图3所示,在检测到触发信号的上升沿并且数据信号表示高电平的定时,发送脉冲生成电路110发送信号H。
例如,在检测到触发信号的上升沿并且数据信号表示低电平的定时,发送脉冲生成电路110发送信号L。
触发信号和数据信号可以通过组合而成为输出模拟波形(第一波形)的输入信号。
在本实施方式中,在发送电路100中包括发送脉冲生成电路110和控制信号生成部120而成为一体,但也可以分体设置。
例如,发送电路100也可以输出模拟波形,在发送电路100的外部设置发送脉冲生成电路110和控制信号生成部120中的各个或者一方。
图5表示发送电路100发送模拟波形的动作的一例。
控制信号生成部120判定是否接收到触发信号的上升沿(S1001)。在接收到触发信号的情况下,进入到S1002,在未接收到触发信号的情况下,结束处理。
控制信号生成部120判定是否接收到数据信号(S1002)。在接收到数据信号的情况下,进入到S1003,在未接收到数据信号的情况下,结束处理。
控制信号生成部120判定接收到的数据信号的种类(S1003)。在接收到高电平的数据信号的情况下,进入到S1004,在接收到低电平的数据信号的情况下,进入到S1005。
在接收到的数据信号为高电平的情况下,控制信号生成部120控制发送脉冲生成电路110,以输出信号H(S1004)。
同样地,在接收到的数据信号为低电平的情况下,控制信号生成部120控制发送脉冲生成电路110,以输出信号L(S1005)。
图6示出了绝缘元件200和接收电路300的结构。图7表示将绝缘元件200的截止频率(fc_hpf)进行了变更的情况下的特定的端子中的脉冲的变化。
绝缘元件200通过电磁场耦合来传输从发送电路100发送的模拟波形。绝缘元件200也可以称为传输部。
此时,绝缘元件200作为从由发送电路100发送的信号中提取特定频带的(带通特性)滤波器发挥功能。结果,从发送电路100发送的模拟波形变形。
在本实施方式中,绝缘元件200是为了提高耐电压性能而具有由绝缘元件构成的高通滤波特性的绝缘变压器,但也可以是其他种类的元件,例如电容、电容器。
绝缘元件200根据作为高通滤波器的特性,对与脉冲宽度对应的频率的成分进行强调并输出模拟波形(第二波形)。在绝缘元件200对频率成分进行了强调的模拟波形中,也包括如噪声那样的不是放大对象电信号的信号。
绝缘元件200输出的模拟波形包括基于第一发送脉冲的第一接收脉冲、基于第二发送脉冲的第二接收脉冲。绝缘元件200输出的模拟波形除此之外还包括第三接收脉冲,该第三接收脉冲是基于第一发送脉冲、第二发送脉冲通过绝缘元件200被强调了频率的成分这一情况的强调脉冲波形。
绝缘元件200向接收电路300输出包括3个脉冲波形的模拟波形。即,绝缘元件200输出比发送电路100输出的模拟波形中包括的2个脉冲波形多的个数的脉冲波形。
例如,在模拟波形中包括的脉冲波形的数量为N的情况下,在接收电路300中基于至少N+1个脉冲波形进行信号的判定。
在发送接收电路1000中,由发送电路100发送的模拟波形通过绝缘元件200,通过后述的低通滤波器310之后,由脉冲检测电路330等接收。
在设脉冲宽度为tpulse、设基本频率f0=1/tpulse的情况下,在图6的A、B、C的各端子中,将高通滤波器210的截止频率(fc_hpf)在0.02f0~f0的范围内进行了变更后的波形如图7、图8所示。
接收电路300接收比发送电路100发送的模拟波形中包括的脉冲波形的数量N大的个数的脉冲波形的情况下,需要适当地设定绝缘元件200的截止频率。
例如,在本实施方式中,在将图6所示的端子A、B、C中的绝缘元件200的截止频率进行了变更的情况下,如图7所示。
图6的端子A测定出的波形是来自发送电路100的刚发送后的模拟波形、即测定了发送脉冲的波形。图6的端子B测定出的波形是刚通过绝缘元件200之后的模拟波形。用图6的端子C测定出的波形是刚通过低通滤波器310后的模拟波形、即测定了接收脉冲的波形。
在fc_hpf为0.02fc的情况下,在端子C观测到与所发送的2个发送脉冲对应的2个接收脉冲。
此时,接收电路300再现基于2个接收脉冲的脉冲,无法进行基于3个接收脉冲的接收。
在fc_hpf为0.1fc~0.4fc的情况下,在端子C观测到针对所发送的2个发送脉冲波形的3个接收脉冲。
即,在绝缘元件200中,通过选择适当的截止频率,再现由端子C测定出的接收脉冲的大概形状。
接收电路300接收模拟波形。接收电路300也可以称为接收部。由接收电路300接收的模拟波形是通过绝缘元件200从发送信号中去除例如噪声等的信号。
接收电路300根据接收到的模拟波形中包括的接收脉冲,判定数字信号的高电平、低电平,再现输入信号。
接收电路300包括低通滤波器310、比较器320和脉冲检测电路330。
低通滤波器310是不使比截止频率低的频率的成分衰减而使比截止频率高的频率的成分递减的滤波器。
从绝缘元件200输出的信号是根据绝缘元件200的作为高通滤波器的特性而主要包括比截止频率高的频率的成分(比截止频率低的频率的成分被递减)的信号。
低通滤波器310从该信号中使比截止频率高的频率的成分递减,从而提取适当的频率成分的信号。
在从绝缘元件200输出的信号可以不提取频率的成分的情况下,例如,在发送电路100主要由特定的低频率的成分构成的情况下,也可以不经由低通滤波器310。
无论在哪种情况下,由接收电路300接收的接收脉冲也与透过带通滤波器的信号同样地成为提取了特定的频率成分后的脉冲。
比较器320检测脉冲信号。
比较器320输出与检测到的脉冲信号的极性对应的信号。
在本实施方式中,比较器320从由低通滤波器310提取出的信号整形为矩形波。详细而言,如果脉冲信号为高电平,则比较器320输出高电平的矩形波。如果脉冲信号为低电平,则比较器320不进行输出。
比较器320将矩形波发送到脉冲检测电路330。
在本实施方式中,比较器320具有2个比较器320_1、320_2。
比较器320_1(第一比较器)、320_2(第二比较器)以非反相输入和反相输入相反的方式连接。
例如,与比较器320_1的非反相输入连接的电路与比较器320_2的反相输入连接。同样地,与比较器320_1的反相输入连接的电路与比较器320_2的非反相输入连接。
比较器320_1、320_2分别输出CMPOUT1、CMPOUT2,并输出到脉冲检测电路330。
图8是表示脉冲检测电路330的结构的概念图。图9表示发送信号与脉冲图案的关系。
图10表示脉冲检测电路330的电路结构。图11表示脉冲检测电路330的动作概念图。
脉冲检测电路330检测比较器320输出的脉冲波形。详细而言,脉冲检测电路330将检测出的脉冲波形与特定的脉冲图案进行比较而输出信号。脉冲检测电路330也可以称为脉冲检测部。
脉冲检测电路330判定所输入的CMPOUT1以及CMPOUT2的波形是否与预先决定的脉冲图案1以及脉冲图案2中的某一个一致。
例如,通过构成为在与脉冲图案1一致的情况下输出高电平,在与脉冲图案2一致的情况下输出低电平,从而能够根据所发送的脉冲图案来判定输出信号。
脉冲检测电路330通过检测比较器320的输出中的上升沿来进行判定。
例如,在检测脉冲图案1的情况下,如图9所示,从CMPOUT1输入有输入、无输入、有输入的波形。
脉冲检测电路330通过检测CMPOUT1的上升沿来识别波形。
以下同样地,从CMPOUT2输入无输入、有输入、无输入的波形。
脉冲检测电路330通过检测CMPOUT2的上升沿来识别波形。
脉冲检测电路330以基于来自CMPOUT1的输入的上升沿、基于来自CMPOUT2的输入的上升沿、基于来自CMPOUT1的输入的上升沿的顺序来识别波形。
脉冲检测电路330通过将识别出的波形与脉冲图案1进行比较来判定是否一致。脉冲检测电路330输出与脉冲图案1对应的高电平的信号。
例如,在检测脉冲图案2的情况下,如图9所示,从CMPOUT1输入无输入、有输入、无输入的波形。
以下同样地,从CMPOUT2输入有输入、无输入、有输入的波形。
脉冲检测电路330以基于来自CMPOUT2的输入的上升沿、基于来自CMPOUT1的输入的上升沿、基于来自CMPOUT2的输入的上升沿的顺序来识别波形。
脉冲检测电路330通过将识别出的波形与脉冲图案2进行比较来判定是否一致。脉冲检测电路330输出与脉冲图案2对应的低电平的信号。
详细而言,脉冲检测电路330包括3个串联连接的触发器331、332、与门333、或非门334、信号判定电路335。
触发器331是串联连接成3个的触发器。
触发器331由触发器331_1~331_3构成。触发器331是将由接收电路300接收的脉冲波形的个数的触发器串联连接的电路。
在本实施方式中,接收电路300为了接收3个脉冲波形,3个触发器在触发器之间夹着与门而串联连接。
例如,如果接收电路300接收到N+1个脉冲波形,则N+1个触发器在触发器之间夹着与门而串联连接。
触发器331_1将CMPOUT1连接到置位端子S,将或非门334_1连接到复位端子R。触发器331_1从输出端子Q将输出结果(第一输出信号)输出,并发送到与门333_1。
触发器331_2将与门333_1的输出结果连接到、置位端子S,将或非门334_1连接到复位端子R。触发器331_2从输出端子Q将输出结果(第一输出信号)输出,并发送到与门333_2。
触发器331_3将与门333_2的输出结果连接到置位端子S,将或非门334_1连接到复位端子R。触发器331_3将输出结果作为DET_H(第二输出信号)从输出端子Q输出,并发送到信号判定电路335。
触发器331例如在CMPOUT1、CMPOUT2以CMPOUT1、CMPOUT2、CMPOUT1的顺序成为高电平的情况下,将DET_H作为高电平输出。
触发器332是串联连接成3个的触发器。
触发器332由触发器332_1~332_3构成。触发器332是将接收电路300接收的脉冲波形的个数的触发器串联连接而成的电路。
在本实施方式中,接收电路300为了接收3个脉冲波形,3个触发器在触发器之间夹着与门而串联连接。
触发器332_1将CMPOUT1连接到置位端子S,将或非门334_2连接到复位端子R。触发器332_1从输出端子Q将输出结果输出,并发送到与门333_3。
触发器332_2将与门333_3的输出结果连接到置位端子S,将或非门334_2连接到复位端子R。触发器332_2从输出端子Q将输出结果输出,并发送到与门333_4。
触发器332_3将与门333_4的输出结果连接到置位端子S,将或非门334_2连接到复位端子R。触发器332_3将输出结果作为DET_L(第二输出信号)从输出端子Q输出,并发送到信号判定电路335。
触发器332例如在CMPOUT1、CMPOUT2以CMPOUT2、CMPOUT1、CMPOUT2的顺序成为高电平的情况下,将DET_L作为低电平输出。
即,被串联连接的M(M为1以上且N以下的自然数)个触发器在模拟波形中包括的接收脉冲的第M个脉冲波形与脉冲图案1或脉冲图案2的对应的脉冲波形一致的情况下,向接下来连接的触发器即第M+1个触发器输出。
同样地,触发器331、332重复从第一个到第N+1个触发器,输出DET_H或DET_L。
触发器331、332为了防止接收到的脉冲信号以外的噪声成分等引起的误判定,也可以构成为针对相对于发送的脉冲信号而言短一定以上的脉冲或长一定以上的脉冲不反应。
例如,通过适当地设定触发器331、332的响应时间,能够去除短的脉冲。
例如,也可以通过向触发器331、332自身追加基于超时的复位机构来去除长的脉冲。
或非门334是分别用于将触发器331、332复位的或非门。
在接收电路300接收的信号结束、即CMPOUT1、CMPOUT2均为低电平时,或非门334分别将触发器331、332复位,并不影响接下来接收的信号的判定。
信号判定电路335基于DET_H和DET_L,判定所发送的信号的高电平、低电平。信号判定电路335也可以称为信号判定部。
如图11所示,根据基于CMPOUT1、CMPOUT2的输出的DET_H及DET_L来判定输出。
图12表示脉冲波形的数量N为3个的情况、以及2个的情况的比较。
图13表示模拟波形中包括的脉冲的数量中的消耗电力的关系。
模拟波形中包括的脉冲能够基于振幅来判别高电平或低电平。
此时,高电平有时在正的输出方向为高电平的情况和在负的输出方向为高电平的情况。
模拟波形中包括的脉冲将正的输出(P)和负的输出(N)反复输出。例如,模拟波形在以高电平表示第一发送脉冲的情况下,以正的高电平输出。
接着,在以高电平表示第二发送脉冲的情况下,以负的高电平输出。以下同样地反复进行正的输出和负的输出。
例如,如图12的(A)所示,在模拟波形中包括的脉冲的数量N为3个的情况下,以正的高电平输出第一发送脉冲、第三发送脉冲,以负的高电平输出第二发送脉冲。
在该情况下,输出的脉冲通过绝缘元件200作为图12的(B)所示的模拟波形输出。
接着,该波形通过比较器320进行图12的(C)所示的输出。脉冲检测电路330通过检测该输出的上升沿来检测脉冲。
例如,如图12的(D)所示,在模拟波形中包括的脉冲的数量N为2个的情况下,以正的高电平输出第一发送脉冲,以负的高电平输出第二发送脉冲。
在该情况下,输出的脉冲通过绝缘元件200作为图12的(E)所示的模拟波形输出。
接着,该波形通过比较器320进行图12的(F)所示的输出。脉冲检测电路330通过检测该输出的上升沿来检测脉冲。
即使在脉冲的数量N为3个、2个的任意情况下,脉冲检测电路330也能够检测3个上升沿。即,即使在发送电路100输出的模拟波形中包括的脉冲波形的数量少的情况下,也能够检测出相同的脉冲波形的数量的输出的上升沿。
发送电路100输出的模拟波形中包括的脉冲波形的数量越多,消耗的电力越增大。即,发送接收电路1000的消耗电力与模拟波形中包括的脉冲波形的数量成比例。
例如,在图13中,横轴表示发送电流,纵轴表示发送接收电路1000消耗的电流的估算。图13以实线表示发送电路100输出的模拟波形中包括的脉冲波形的数量为3个的情况,虚线表示发送电路100输出的模拟波形中包括的脉冲波形的数量为2个的情况。
关于发送接收电路1000的消耗电流,与发送电路100输出的模拟波形中包括的脉冲波形的数量为3个的情况相比,2个的情况能够减少。
图14表示使第一发送脉冲增加的情况下的信号振幅以及消耗电力。
在本实施方式中,发送电路100输出的模拟波形中包括的脉冲波形均为相同的高度,但也可以为不同的高度。
例如,第一发送脉冲也可以比其他发送脉冲高输出,即信号振幅大。
在第一发送脉冲和其他发送脉冲为相同的输出的情况下,通过绝缘元件200的传输,第一接收脉冲的信号振幅变得最小。
如图14的(A)所示,作为第一发送脉冲的正的高电平输出的信号振幅为作为第二发送脉冲的负的高电平输出的信号振幅的α倍,从而第一接收脉冲的信号振幅增加,能够通过接收电路300进行信号的接收。
在图14的(B)中,横轴表示第一发送脉冲的增加倍率,纵轴表示接收脉冲的脉冲峰值电压。图14的(B)用实线表示第一接收脉冲,用虚线表示第二接收脉冲,用单点划线表示第三接收脉冲。
例如,如图14的(B)所示,在第一发送脉冲为1倍以上的情况下,与脉冲峰值电压最低的第一接收脉冲相比,其他接收脉冲变大。即,其他接收脉冲的信号振幅大于第一接收脉冲的信号振幅。
无论在哪种情况下,通过使第一发送脉冲为第二发送脉冲的α倍,包括所发送的N个脉冲的模拟波形都能够不妨碍将包括N+1个脉冲的模拟波形输出,而能够同时实施。
以上,根据本实施方式,发送接收电路1000能够从发送电路100发送的包括2个脉冲的模拟波形以接收电路300接收的模拟波形接收3个脉冲。
由此,接收电路300能够基于比发送电路100输出的模拟波形中包括的脉冲波形的个数多的个数的脉冲波形,进行信号的判定。即,发送接收电路1000能够以较少的消耗电力发送信号。另外,发送接收电路能够发送对于噪声、干扰具有耐性的信号。
(变形例1)
图15表示本变形例的脉冲检测电路2330的整体结构。
在变形例1中,发送接收电路2000包括接收电路2300。接收电路2300包括脉冲检测电路2330。
发送接收电路2000除了接收电路2300及脉冲检测电路2330以外的结构不从发送接收电路1000变更,因此省略该部分。
脉冲检测电路2330包括波形图案比较部2331和波形存储器2332、2333。
脉冲检测电路2330不经由触发器等,而是通过波形图案比较部2331接收比较器320输出的输出CMPOUT1、CMPOUT2。
脉冲检测电路2330基于存储于存储部的脉冲图案,对输入的信号进行判定。
波形图案比较部2331将输入的波形即CMPOUT1、CMPOUT2的输出与波形存储器2332、2333的波形进行比较,输出与一致度为阈值以上的情况对应的信号。
例如,在与波形存储器2332的波形一致的情况下,在与信号H、波形存储器2333的波形一致的情况下,作为接收到信号L而进行输出。
波形图案比较部2331通过适当地设定判定一致度的阈值,从而能够防止对噪声等的误判定。
波形存储器2332、2333是预先存储与特定的脉冲图案对应的波形的存储元件。
波形存储器2332、2333也可以称为存储部。
在本实施方式中,在波形存储器2332中存储脉冲图案1。同样地,在波形存储器2333中存储脉冲图案2。
根据本变形例,波形图案比较部2331能够对通过不经由DET_H以及DET_L、即利用了触发器以外的要素的电子电路所发送的信号进行判定。
(变形例2)
图16表示发送脉冲生成电路3110的结构。图17表示信号发送时的开关的接通、断开。
在变形例2中,发送接收电路3000包括发送电路3100。发送电路3100包括发送脉冲生成电路3110。
发送接收电路3000除了发送电路3100以及发送脉冲生成电路3110以外的结构不从发送接收电路1000变更,因此省略该部分。
发送电路3100包括发送脉冲生成电路3110和控制信号生成部120。
发送脉冲生成电路3110生成脉冲波形。在本实施方式中,发送脉冲生成电路3110通过差动电压脉冲生成脉冲波形。
发送脉冲生成电路3110包括被施加了电压V1的端子3111_1和开关3112_1~3111_4。
在本说明中,对开关各具有4个的情况进行了说明,但也可以是除此以外的数量。
例如,在发送信号H的情况下,在第一发送脉冲中,使开关3112_1、3112_4同时接通,从而向Vout输出电压V1。
接着,在第二发送脉冲中,使开关3112_2、3112_3同时接通,从而向Vout输出电压-V1。
即,在发送信号H的情况下,如图17所示,以使开关3112_1成为接通、断开的状态的顺序进行操作。
以下同样地,以使开关3112_2成为断开、接通的状态的顺序进行操作。以使开关3112_3成为断开、接通的状态的顺序进行操作。以使开关3112_4成为接通、断开的状态的顺序进行操作。
向Vout输出的电压以V1、-V1的顺序输出。
例如,在发送信号L的情况下,在第一发送脉冲中,使开关3112_2、3112_3同时接通,从而向Vout输出电压-V1。
接着,在第二发送脉冲中,使开关3112_1、3112_4同时接通,从而向Vout输出电压V1。
即,在发送信号L的情况下,如图17所示,以使开关3112_1成为断开、接通的状态的顺序进行操作。
以下同样地,以使开关3112_2成为接通、断开的状态的顺序进行操作。以使开关3112_3成为接通、断开的状态的顺序进行操作。以使开关3112_4成为断开、接通的状态的顺序进行操作。
向Vout输出的电压以-V1、V1的顺序输出。
根据变形例2,在将向Vout输出的电压V1设为高电平、并将电压-V1设为低电平的输出的情况下,发送电路3100发送的发送脉冲也能够使用电流脉冲以外的脉冲例如差动电压脉冲。
(变形例3)
图18表示本变形例的发送接收电路4000的整体结构。
图19表示本变形例的发送脉冲生成电路4110的电路结构。
图20表示通过与触发信号及数据信号的组合而输出的发送信号。
图21表示信号发送时的开关的接通、断开。
在变形例3中,发送接收电路4000包括发送电路4100。发送电路4100包括发送脉冲生成电路4110。
发送接收电路4000除了发送电路4100以及发送脉冲生成电路4110以外的结构不从发送接收电路1000变更,因此省略该部分。
发送脉冲生成电路4110生成脉冲波形。在本实施方式中,发送脉冲生成电路4110通过伪差动电流脉冲生成脉冲波形。
发送脉冲生成电路4110例如通过与在中点连接了接地点的绝缘元件4200连接,从而也能够应对为了伪差动结构而输出的Ioutp和Ioutn不相等的情况。
在本实施例中,绝缘元件4200由变压器构成,但只要与接地点连接,也可以是变压器以外的元件,例如电容、电容器。
例如,如图20所示,在检测到触发信号的上升沿并且数据信号表示高电平的定时,发送脉冲生成电路4110发送信号H。
例如,在检测到触发信号的上升沿并且数据信号表示低电平的定时,发送脉冲生成电路4110发送信号L。
发送脉冲生成电路4110包括电流源4111_1、4111_2和开关4112_1、4112_2。
在本说明中,对电流源和开关分别为2个的情况进行了说明,但也可以是除此以外的数量。
例如,在发送信号H的情况下,在第一发送脉冲中,使开关4112_1接通,从而向Ioutn输出电流I1。
接着,在第二发送脉冲中,使开关4112_2接通,从而向Ioutp输出电流I1。
即,在发送信号H的情况下,如图21所示,以使开关4112_1成为接通、断开的状态的顺序进行操作。
以下同样地,以使开关4112_2成为断开、接通的状态的顺序进行操作。
流过Ioutp的电流以无输出、I1的顺序输出。流过Ioutn的电流以I1、无输出的顺序输出。
例如,在发送信号L的情况下,在第一发送脉冲中,使开关4112_1同时接通,从而向Ioutn输出电流-I1。
接着,在第二发送脉冲中,使开关4112_2接通,从而向Ioutp输出电流I1。
即,在发送信号L的情况下,如图21所示,以使开关4112_1成为断开、接通的状态的顺序进行操作。
以下同样地,以使开关4112_2成为接通、断开的状态的顺序进行操作。
流过Ioutp的电流以I1、无输出的顺序输出。流过Ioutn的电流以无输出、I1的顺序输出。
根据变形例3,发送电路发送的发送脉冲也能够使用基于伪差动电流的电流脉冲。
(变形例4)
图22表示本变形例的发送接收电路5000的整体结构。图23表示本变形例的接收电路5300的结构。
在变形例4中,发送接收电路5000包括发送电路5100、绝缘元件5200和接收电路5300。
发送电路5100包括发送脉冲生成电路110和控制信号生成部5120。接收电路5300包括比较器5320、脉冲检测电路330和控制部5340。
发送接收电路5000中,发送电路5100中包括的控制信号生成部5120、绝缘元件5200、接收电路5300中包括的比较器5320及控制部5340以外的结构不从发送接收电路1000变更,因此省略该部分。发送接收电路5000基于从外部接收到的信号,适当地调整截止频率与脉冲宽度的关系。
在发送接收电路5000中,脉冲宽度、即脉冲的周期对信号的传输速率造成影响。脉冲宽度越小,即脉冲的周期越短,则能够进行越高速的信号的传输。
为了检测脉冲宽度小的脉冲,接收电路5300需要将比较器5320的动作设为高速。
比较器5320的操作变得越高速,则接收电路5300的消耗电力越增加。
发送接收电路5000在基于信号的传输所需的最高的传输速率将比较器5320的动作速度固定而设定的情况下,消耗基于动作速度的电力。
即使在以最高的传输速率发送信号之后,发送接收电路5000也需要在比较器5320保持高速的状态下以较高的消耗电力进行动作。
发送接收电路5000通过根据需要的传输速率调整比较器5320的速度,能够减轻消耗电力。
控制信号生成部5120基于脉冲宽度调整信号,控制发送脉冲的脉冲宽度。
通过调整发送脉冲的脉冲宽度,后述的接收电路5300能够接收由发送电路5100所发送的信号。
绝缘元件5200基于截止频率调整信号(第二调整信号),变更绝缘元件5200的截止频率。
通过调整截止频率,包括发送电路5100所发送的N个脉冲在内的模拟波形输出包括N+1个脉冲在内的模拟波形。
接收电路5300利用基于比较器动作速度调整信号(第一调整信号)调整后的动作速度的比较器5320接收信号。
控制部5340基于接收到的比较器动作速度调整信号(第一调整信号),调整比较器5320的动作速度。
在本变形例中,比较器5320包括比较器5320_1和比较器5320_2,以非反相输入和反相输入相反的方式连接。
比较器5320_1、5320_2以由控制部5340调整后的动作速度进行动作。
控制部5340能够再次调整已调整了一次的比较器5320的动作速度。例如,在变更了比较器动作速度调整信号的情况下,能够基于该信号来变更比较器5320的动作速度。
在本变形例中,接收比较器动作速度调整信号的控制部5340与比较器5320分体构成,但也可以是一体。例如,比较器5320也可以直接接收比较器动作速度调整信号,并基于该信号调整动作信号。
脉冲宽度调整信号、截止频率调整信号、比较器动作速度调整信号在本变形例中是从外部提供的,但也可以构成为在制造时或出厂时等设定固定的值。
根据变形例4,通过与必要的传输速率相应地调整脉冲宽度、截止频率、比较器动作速度,无论是怎样的输入信号,都能够减少消耗电力。
(变形例5)
图24表示本变形例的发送接收电路6000的整体结构。
在变形例5中,发送接收电路6000包括发送电路6100、绝缘元件200、接收电路300和AD变换电路400。
发送电路6100包括发送脉冲生成电路110和控制信号生成部6120。
发送接收电路6000除了发送电路6100所包括的控制信号生成部6120以及AD变换电路400以外的结构不从发送接收电路1000变更,因此省略该部分。
发送接收电路6000是输入信号为模拟输入信号的发送接收电路。发送接收电路6000作为对模拟信号进行绝缘传输的隔离放大器而动作。
AD变换电路400是将模拟输入信号变换为数字输入信号的变换电路。AD变换电路400也可以称为AD变换部。AD变换电路400也被称为模拟-数字变换电路,能够利用闪存ADC、管线ADC、ΔΣ调制器等。
对AD变换电路400和控制信号生成部6120输入CLK信号(时钟信号)。
AD变换电路400基于CLK信号的定时,对模拟输入信号进行数字信号的变换,并作为数据信号输出。
控制信号生成部6120基于CLK信号,在AD变换电路400的输出不变化的定时获取数据信号,生成对发送脉冲生成电路110的控制信号。
例如,在CLK信号的上升沿,AD变换电路400的输出信号发生变化,在下降沿,控制信号生成部6120获取数据信号,生成控制信号。
根据变形例5,能够将模拟信号作为输入信号而变换为数字信号,并传输至接收电路300。
(变形例6)
图25表示本变形例的发送接收电路7000的整体结构。
图26表示通过与数据信号的组合而输出的发送信号。
在变形例6中,发送接收电路7000包括发送电路7100、绝缘元件200和接收电路300。
发送电路7100包括发送脉冲生成电路110和控制信号生成部7120。
发送接收电路7000除了发送电路7100中包括的控制信号生成部7120以外的结构不从发送接收电路1000变更,因此省略该部分。
发送电路7100根据数据信号的转变来发送信号。
控制信号生成部7120生成对发送脉冲生成电路110所包括的开关的动作进行控制的控制信号。
控制信号生成部7120根据数据信号来控制发送脉冲生成电路110的开关的动作。
数据信号是表示发送脉冲输出的信号的种类的信号。数据信号是能够判别高电平或低电平的信号。
控制信号生成部7120控制发送脉冲生成电路110所包括的开关,以输出与数据信号的高电平、低电平的变化对应的发送脉冲。
在本变形例中,如果检测到数据信号的上升沿,则控制信号生成部7120发送信号H。如果检测到数据信号的下降沿,则控制信号生成部7120发送信号L。
数据信号也可以是通过数据信号的转变而输出模拟波形(第一波形)的输入信号。
在此,数据信号的转变表示数据信号的状态的变化。数据信号的转变例如是数据信号的上升沿、下降沿。
根据变形例6,控制信号生成部7120能够通过数据信号来控制信号的发送接收。
(变形例7)
图27表示本变形例的发送接收电路8000的整体结构。
在变形例7中,发送接收电路8000包括发送电路8100、绝缘元件4200和接收电路300。
发送电路8100包括发送脉冲生成电路4110和控制信号生成部8120。
发送接收电路8000除了发送电路8100所包括的控制信号生成部8120以外的结构不从发送接收电路4000变更,因此省略该部分。
另外,本发明并不限定于上述实施方式,在实施阶段能够在不脱离其主旨的范围内对构成要素进行变形而具体化。另外,通过上述实施方式所公开的多个构成要素的适当组合,能够形成各种发明。例如,也可以从实施方式所示的全部构成要素中删除几个构成要素。进而,也可以适当组合不同的实施方式中的构成要素。
[技术方案1]
一种发送接收电路,具备:
发送部,根据输入信号,输出包括N个脉冲波形的第一波形,N为2以上的自然数;
传输部,使所述第一波形成为包括至少N+1个脉冲波形的第二波形并通过电磁场耦合进行传输;以及
接收部,接收所述第二波形,基于至少N+1个所述脉冲波形来判定输入信号。
[技术方案2]
技术方案1所记载的发送接收电路,
所述接收部具备对所述第二波形中包括的所述脉冲波形进行检测的比较器,
所述比较器输出与所述脉冲波形的极性对应的信号。
[技术方案3]
技术方案2所述的发送接收电路,
所述比较器基于第一调整信号来变更所述比较器的动作速度。
[技术方案4]
技术方案2或3所述的发送接收电路,
所述比较器具备第一比较器和第二比较器,
所述第一比较器的反相输入和所述第二比较器的非反相输入被连接,所述第一比较器的非反相输入和所述第二比较器的反相输入被连接。
[技术方案5]
技术方案1~4中任一项所述的发送接收电路,
所述接收部具备脉冲检测部,该脉冲检测部基于预先确定的脉冲图案来判定所述第二波形中包括的所述脉冲波形。
[技术方案6]
技术方案5所记载的发送接收电路,
具备存储有所述脉冲图案的存储部,
所述脉冲检测部判定所述第二波形中包括的所述脉冲波形是否与所述存储部中存储的所述脉冲图案一致。
[技术方案7]
技术方案5或6所述的发送接收电路,
还具备:N+1个被串联连接的触发器;以及信号判定部,判定由第N+1个被连接的所述触发器输出的第一输出信号,
第M个被连接的所述触发器,根据所述第二波形中包括的第M个所述脉冲波形,向第M+1个被连接的所述触发器输出所述第一输出信号,M为1以上且N以下的自然数,
所述信号判定部判定从第N+1个被连接的所述触发器输出了所述第一输出信号这一情况,输出第二输出信号,
所述脉冲检测部基于所述第二输出信号来检测所述脉冲波形。
[技术方案8]
技术方案1~7中任一项所述的发送接收电路,
所述传输部是具有提取所述第一波形的特定频带并输出所述第二波形的带通特性的滤波器。
[技术方案9]
技术方案8所记载的发送接收电路,
所述传输部基于第二调整信号来变更所述特定频带。
[技术方案10]
技术方案8或9所述的发送接收电路,
所述传输部是绝缘元件。
[技术方案11]
技术方案10所记载的发送接收电路,
所述绝缘元件是变压器或电容器。
[技术方案12]
技术方案1~11中任一项所述的发送接收电路,
所述发送部具备生成所述脉冲波形的发送脉冲生成部,
所述发送脉冲生成部具有:至少2个以上的第一电流源;以及
第一开关,控制所述第一电流源的输出,
所述发送脉冲生成部通过基于所述第一开关的开闭的所述第一电流源的输出的组合来生成所述脉冲波形。
[技术方案13]
技术方案12所述的发送接收电路,
还具备控制信号生成部,该控制信号生成部基于对输出所述脉冲波形的脉冲的极性进行表示的数据信号来控制所述发送脉冲生成部的输出。
[技术方案14]
技术方案13所记载的发送接收电路,
所述控制信号生成部还基于对所述脉冲波形的输出的定时进行表示的触发信号来控制所述发送脉冲生成部的输出。
[技术方案15]
技术方案1~14中任一项所述的发送接收电路,
所述脉冲波形是电流脉冲,基于差动电流或模拟差动电流而被输出。
[技术方案16]
技术方案1~14中任一项所述的发送接收电路,
所述脉冲波形是电压脉冲,基于差动电压而被输出。
[技术方案17]
技术方案1~16中任一项所述的发送接收电路,
所述发送部将所述第一波形作为模拟波形输出。
[技术方案18]
技术方案1~17中任一项所述的发送接收电路,
还包括AD变换部,该AD变换部将模拟输入信号变换为数字输入信号,
所述AD变换部基于时钟信号的定时,输出所述数字输入信号,
所述发送部基于所述时钟信号的定时,在所述AD变换部的输出不变化的定时获取所述数字输入信号,并发送所述脉冲波形。
[技术方案19]
技术方案1~18中任一项所述的发送接收电路,
所述脉冲波形包括第一发送脉冲波形和所述第一发送脉冲波形之后的第二发送脉冲波形,所述第一发送脉冲波形的振幅大于所述第二发送脉冲波形的振幅。
[技术方案20]
一种方法,
根据输入信号,输出包括N个脉冲波形的第一波形,N为2以上的自然数,使所述第一波形成为包括至少N+1个脉冲波形的第二波形并通过电磁场耦合进行传输,
接收所述第二波形,基于至少N+1个所述脉冲波形来判定输入信号。
Claims (20)
1.一种发送接收电路,具备:
发送部,根据输入信号,输出包括N个脉冲波形的第一波形,N为2以上的自然数;
传输部,使所述第一波形成为包括至少N+1个脉冲波形的第二波形并通过电磁场耦合进行传输;以及
接收部,接收所述第二波形,基于至少N+1个所述脉冲波形来判定输入信号。
2.如权利要求1所述的发送接收电路,
所述接收部具备对所述第二波形中包括的所述脉冲波形进行检测的比较器,
所述比较器输出与所述脉冲波形的极性对应的信号。
3.如权利要求2所述的发送接收电路,
所述比较器基于第一调整信号来变更所述比较器的动作速度。
4.如权利要求2或3所述的发送接收电路,
所述比较器具备第一比较器和第二比较器,
所述第一比较器的反相输入和所述第二比较器的非反相输入被连接,所述第一比较器的非反相输入和所述第二比较器的反相输入被连接。
5.如权利要求1至4中任一项所述的发送接收电路,
所述接收部具备脉冲检测部,该脉冲检测部基于预先确定的脉冲图案来判定所述第二波形中包括的所述脉冲波形。
6.如权利要求5所述的发送接收电路,
具备存储有所述脉冲图案的存储部,
所述脉冲检测部判定所述第二波形中包括的所述脉冲波形是否与所述存储部中存储的所述脉冲图案一致。
7.如权利要求5或6所述的发送接收电路,
还具备:N+1个被串联连接的触发器;以及信号判定部,判定由第N+1个被连接的所述触发器输出的第一输出信号,
第M个被连接的所述触发器,根据所述第二波形中包括的第M个所述脉冲波形,向第M+1个被连接的所述触发器输出所述第一输出信号,M为1以上且N以下的自然数,
所述信号判定部判定从第N+1个被连接的所述触发器输出了所述第一输出信号这一情况,输出第二输出信号,
所述脉冲检测部基于所述第二输出信号来检测所述脉冲波形。
8.如权利要求1至7中任一项所述的发送接收电路,
所述传输部是具有提取所述第一波形的特定频带并输出所述第二波形的带通特性的滤波器。
9.如权利要求8所述的发送接收电路,
所述传输部基于第二调整信号来变更所述特定频带。
10.如权利要求8或9所述的发送接收电路,
所述传输部是绝缘元件。
11.如权利要求10所述的发送接收电路,
所述绝缘元件是变压器或电容器。
12.如权利要求1至11中任一项所述的发送接收电路,
所述发送部具备生成所述脉冲波形的发送脉冲生成部,
所述发送脉冲生成部具有:至少2个以上的第一电流源;以及第一开关,控制所述第一电流源的输出,
所述发送脉冲生成部通过基于所述第一开关的开闭的所述第一电流源的输出的组合来生成所述脉冲波形。
13.如权利要求12所述的发送接收电路,
还具备控制信号生成部,该控制信号生成部基于对输出所述脉冲波形的脉冲的极性进行表示的数据信号来控制所述发送脉冲生成部的输出。
14.如权利要求13所述的发送接收电路,
所述控制信号生成部还基于对所述脉冲波形的输出的定时进行表示的触发信号来控制所述发送脉冲生成部的输出。
15.如权利要求1至14中任一项所述的发送接收电路,
所述脉冲波形是电流脉冲,基于差动电流或模拟差动电流而被输出。
16.如权利要求1至14中任一项所述的发送接收电路,
所述脉冲波形是电压脉冲,基于差动电压而被输出。
17.如权利要求1至16中任一项所述的发送接收电路,
所述发送部将所述第一波形作为模拟波形输出。
18.如权利要求1至17中任一项所述的发送接收电路,
还包括AD变换部,该AD变换部将模拟输入信号变换为数字输入信号,
所述AD变换部基于时钟信号的定时,输出所述数字输入信号,
所述发送部基于所述时钟信号的定时,在所述AD变换部的输出不变化的定时获取所述数字输入信号,并发送所述脉冲波形。
19.如权利要求1至18中任一项所述的发送接收电路,
所述脉冲波形包括第一发送脉冲波形和所述第一发送脉冲波形之后的第二发送脉冲波形,所述第一发送脉冲波形的振幅大于所述第二发送脉冲波形的振幅。
20.一种方法,
根据输入信号,输出包括N个脉冲波形的第一波形,N为2以上的自然数,
使所述第一波形成为包括至少N+1个脉冲波形的第二波形并通过电磁场耦合进行传输,
接收所述第二波形,基于至少N+1个所述脉冲波形来判定输入信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022-041102 | 2022-03-16 | ||
JP2022041102A JP2023135818A (ja) | 2022-03-16 | 2022-03-16 | 送受信回路、方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116800248A true CN116800248A (zh) | 2023-09-22 |
Family
ID=88048616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211062149.3A Pending CN116800248A (zh) | 2022-03-16 | 2022-08-31 | 发送接收电路、方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230300007A1 (zh) |
JP (1) | JP2023135818A (zh) |
CN (1) | CN116800248A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021215237A1 (ja) * | 2020-04-24 | 2021-10-28 | ローム株式会社 | パルス受信回路、信号伝達装置 |
-
2022
- 2022-03-16 JP JP2022041102A patent/JP2023135818A/ja active Pending
- 2022-08-31 CN CN202211062149.3A patent/CN116800248A/zh active Pending
- 2022-09-06 US US17/903,665 patent/US20230300007A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230300007A1 (en) | 2023-09-21 |
JP2023135818A (ja) | 2023-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100871828B1 (ko) | 히스테리시스 특성을 이용한 싱글 슬로프 adc와 그 변환 방법, 및 상기 싱글 슬로프 adc를 구비하는 cmos 이미지 센서 | |
JP2009200944A (ja) | ヒステリシスコンパレータ | |
JPWO2008020567A1 (ja) | A/d変換器 | |
CN116800248A (zh) | 发送接收电路、方法 | |
US4201942A (en) | Data conversion system | |
EP2584719B1 (en) | Control circuit for reducing electromagnetic interference | |
US7936296B2 (en) | AD converter, data receiver and data reception method | |
US12184290B2 (en) | PAM-4 receiver using pattern-based clock and data recovery circuitry | |
US6052422A (en) | Analog signal offset cancellation circuit and method | |
US12206414B2 (en) | Electronic circuitry | |
US9813816B2 (en) | Audio plug detection structure in audio jack corresponding to audio plug and method thereof | |
JP2005109699A (ja) | データスライサ回路、集積回路およびデータ検出方法 | |
EP1335495A2 (en) | Ultra low power adaptive pulse distance radio decoder for coded data by feedback of output data | |
JP4460182B2 (ja) | 信号補償回路及び復調回路 | |
CN110896516B (zh) | 半导体装置和声音输出装置 | |
US8335290B2 (en) | Data receiving circuit determining logic of input signal based on digital value | |
JP3660914B2 (ja) | 信号検知回路 | |
JP4186951B2 (ja) | テストシステム | |
JP5407270B2 (ja) | 受信回路、電子機器、及び受信回路の制御方法 | |
US20240063835A1 (en) | Receiver With Improved Noise Immunity | |
CN113841365B (zh) | 接收电路 | |
JP2017163525A (ja) | 増幅回路とアンテナモジュール及び無線通信装置 | |
US7772923B2 (en) | Test circuit for programmable gain amplifier | |
WO2020133850A1 (zh) | 信号发生电路及音频处理装置 | |
JPH08331186A (ja) | 周波数復調回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |