[go: up one dir, main page]

CN116783848A - 使用并行极化码中的非理想极化比特信道的系统和方法 - Google Patents

使用并行极化码中的非理想极化比特信道的系统和方法 Download PDF

Info

Publication number
CN116783848A
CN116783848A CN202280010314.2A CN202280010314A CN116783848A CN 116783848 A CN116783848 A CN 116783848A CN 202280010314 A CN202280010314 A CN 202280010314A CN 116783848 A CN116783848 A CN 116783848A
Authority
CN
China
Prior art keywords
codes
bits
polarization
information
parallel polarization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280010314.2A
Other languages
English (en)
Inventor
哈米德·易卜拉欣扎德
张筑虹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN116783848A publication Critical patent/CN116783848A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/611—Specific encoding aspects, e.g. encoding by means of decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0065—Serial concatenated codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Error Detection And Correction (AREA)

Abstract

所公开的系统、结构和方法涉及对信息进行编码和解码以通过通信信道传输。所述编码方法包括：将所述信息比特分配在m个并行极化码之间，使得所述m个并行极化码中的每个并行极化码包括所述信息比特的子集；将所述m个并行极化码中的每个并行极化码中的所述信息比特的子集划分成保护信息部分和全速率信息部分；保护所述m个并行极化码中的每个并行极化码中的保护信息部分内的信息比特；在所述m个并行极化码中的每个并行极化码中设置多个冻结比特；为所述m个并行极化码中的每个并行极化码生成极化编码码字。

Description

使用并行极化码中的非理想极化比特信道的系统和方法
交叉引用
本申请要求于2021年1月29日提交的申请号为17/163,100、发明名称为“使用并行极化码中的非理想极化比特信道的系统和方法(SYSTEMS AND METHODS FOR USING NOTPERFECTLY POLARIZED BIT CHANNELS IN PARALLEL POLAR CODES)”的美国非临时专利申请的权益和优先权，其全部内容通过引用并入本文中。
技术领域
本公开大体上涉及对信息进行编码和解码以通过噪声介质传输的领域，更具体地涉及用于使用极化码来增强数据传输可靠性的系统和方法。
背景技术
在数据通信系统中，数据通过信道从发送器发送到接收器。由于信道中存在噪声，发出的数据会出现质量下降，导致接收到的数据可能与发出的数据不一致。上述发送器和接收器的实现过程取决于待发送数据的信道，例如，信道是无线信道、电缆还是光纤。
通过使接收器能够检测和纠正有限数量的错误，前向纠错(Forward errorcorrection，FEC)码在单向信道中提供可靠通信。前向纠错(Forward Error Correction，FEC)技术可以用于降低误码率(bit error rate，BER)。消息可以使用FEC编码比特来发送，这些比特包括冗余信息，例如，奇偶校验比特或校验比特。在接收器侧恢复的比特估计是在发送器侧生成的FEC编码比特的估计。这些估计可以根据选择的FEC方案在接收器侧进行FEC解码。FEC解码利用FEC编码比特中包括的冗余信息来检测和纠正比特错误。最终，原始消息比特的估计可以从FEC解码比特估计中恢复。
FEC的两种基本类型是块FEC和卷积FEC。块FEC将数据划分成块，每个块在发送之前都会经过独立编码(即独立于其它块)。在卷积FEC中，编码数据取决于数字通信方案中的当前数据和之前数据。
FEC在数据传输系统中非常重要。例如，在高吞吐量光传输系统中，前向纠错消耗光数字处理(optical digital processing，oDSP)中一半以上的功率并不少见。因此，希望设计具有高编码增益、低延迟和低功耗的FEC。
设计FEC的技术有许多，而且本领域已知许多种FEC(例如，代数码、卷积turbo码、低密度奇偶校验(low-density parity-check，LDPC)码、turbo乘积码(turbo productcode，TPC)等)。2009年，Arikan在以下文献中介绍了一种称为“极化码”的块FEC：E.Arikan发表在(2009年7月)《IEEE信息理论汇刊》的第55卷、第7期的第3051至3073页上的“ChannelPolarization:A method for Constructing Capacity Achieving Codes for SymmetricBinary-Input Memoryless Channels(信道极化：一种用于构造对称二进制输入无记忆信道的容量实现码的方法)”。极化码是一种线性块码，它可以使比特信道的容量“两极分化”。也就是说，在比特信道通过极化块码进行两极分化之后，比特信道的容量接近1(即理想信道)或0(全噪声信道)。然后，数据通过容量接近1的比特信道发送，而预定(例如，恒定)比特值则通过容量接近0的比特信道发送(这些比特称为“冻结”比特，因为它们的值不会变化)。Arikan能够证明，当码长(即比特信道的数量)接近无穷大时，容量为1的比特信道的数量除以比特信道的总数得到的值接近信道容量，即信道的理论最大数据速率(也称为“香农容量(Shannon capacity)”)。
Arikan提出的极化码解码算法称为“连续消除(successive-cancellation，SC)”解码，它可以有效地表示为二叉树搜索。虽然SC解码在码长接近无穷大时表现出优异的性能，但它在中小型码长方面的性能不尽人意。因此，人们提出了许多替代的解码算法。这些替代方案中最常引用的一种方案称为“连续消除列表(successive-cancellation-list，SCL)”解码，在以下文献中有介绍：I.Tal和A.Vardy发表在(2015年5月)《IEEE信息理论汇刊》的第61卷、第5期的第2213至2226页上的“List Decoding of Polar Codes(极化码的列表解码)”。SCL解码将列表解码(一种自20世纪50年代以来为人所知的解码技术)与极化码的SC解码相结合，产生了一种算法，该算法不检查单个候选码字(与在SC解码中的处理一样)，而是检查包括Lm个最可能候选码字的“列表”。人们已经证明，极化码的SCL解码结合循环冗余校验(cyclic redundancy check，CRC)(一类自1961年以来为人所知的错误检测码)具有与低密度奇偶校验码相当的纠错性能。但是，SC解码器和SCL解码器都存在高延迟问题，因此很难在高吞吐量应用中实现。
极化码是第一类，也是目前唯一一类经过分析证明能够在可实现的复杂性下实现信道容量的代码。虽然极化码相对于其它已知的FEC具有这种理论优势，但在实际实施方面，仍然存在许多挑战。因此，希望改进使用编码增益增加和高吞吐量的极化编码技术的方法。
发明内容
本公开提供了一种编码器和一种解码器，它们并行使用多个极化码并且相互合作。与传统的极化码相比，这种合作提高了增益，而且使用并行极化码提高了总吞吐量。因此，所公开的技术提高了数字通信的可靠性和吞吐量。
根据本公开的一方面，上述技术被实现为一种用于对信息比特进行编码以通过通信信道发送的方法。所述方法可以包括：将所述信息比特分配在m个并行极化码之间，使得所述m个并行极化码中的每个并行极化码包括所述信息比特的子集；将所述m个并行极化码中的每个并行极化码的信息比特子集划分成保护信息部分和全速率信息部分；保护所述m个并行极化码中的每个并行极化码的保护信息部分中的信息比特；在所述m个并行极化码中的每个并行极化码中设置多个冻结比特；为所述m个并行极化码中的每个并行极化码生成极化编码码字。
根据一些其它和任一上述实施例，所述m个并行极化码中的每个并行极化码中的保护信息部分内的信息比特设置在所述m个并行极化码中的相应并行极化码中的非理想极化比特信道中的位置上。
根据一些其它和任一上述实施例，对于所述m个并行极化码中的每个并行极化码，所述非理想极化比特信道中的位置被分组到L个块，其中，所述L个块中的每个块包括所述保护信息部分内的信息比特的子集。
根据一些其它和任一上述实施例，所述m个并行极化码中的每个并行极化码中的非理想极化比特信道中的多个块的总数是根据m的大于1因数的总数确定的。
根据一些其它和任一上述实施例，所述m个并行极化码中的每个并行极化码中的保护信息部分内的信息比特使用重复码来保护。
根据一些其它和任一上述实施例，所述m个并行极化码中的第一并行极化码中的L个块中的一个块中的信息比特在所述m个并行极化码中的第二并行极化码中的L个块中的一个块中重复。
根据一些其它和任一上述实施例，所述m个并行极化码中的第一并行极化码中的L个块中的一个块中的信息比特在所述m个并行极化码中重复di次，其中，di是m的因数且大于1。
根据一些其它和任一上述实施例，所述m个并行极化码中的每个并行极化码中的保护信息部分内的信息比特使用博斯-查德胡里-霍昆格母(Bose-Chaudhuri-Hocquenghem，BCH)或Reed-Muller码来保护。
根据本公开的另一方面，存在一种用于对通过通信信道接收到的m个极化编码码字进行解码的方法。所述m个极化编码码字中的每个码字用于对多个节点中的信息比特进行编码，所述方法包括：对于所述m个极化编码码字中的每个码字中的每个节点：当所述节点在全速率信息部分内时，根据对数似然比(log-likelihood ratio，LLR)解码算法对所述节点进行解码，以生成解码消息的第一部分；当所述节点在保护信息部分内时，根据平均LLR解码算法对所述节点进行解码，以生成所述解码消息的第二部分。
根据一些其它和任一上述实施例，SC或SCL解码器用于对码字中的节点进行解码。
根据一些其它和任一上述实施例，所述方法还包括：对于所述m个极化编码码字中的每个码字，当所述相应码字中的比特是冻结比特时，根据预定值在所述解码消息中生成解码比特。
根据一些其它和任一上述实施例，所述平均LLR解码算法基于：
其中，di是所述节点在所述m个极化编码码字中的重复总数，/>是所述节点在所述m个极化编码码字中的相应码字j中的LLR，j＝1……m。
根据本公开的一方面，存在一种对信息比特进行编码以通过通信信道发送的编码器。所述编码器包括电路，所述电路用于：将所述信息比特分配在m个并行极化码之间，使得所述m个并行极化码中的每个并行极化码包括所述信息比特的子集；将所述m个并行极化码中的每个并行极化码中的所述信息比特的子集划分成保护信息部分和全速率信息部分；保护所述m个并行极化码中的每个并行极化码中的保护信息部分内的信息比特；在所述m个并行极化码中的每个并行极化码中设置多个冻结比特；为所述m个并行极化码中的每个并行极化码生成极化编码码字。
根据一些其它和任一上述实施例，所述电路包括至少一个处理器和存储编程指令的存储器，其中，所述编程指令在由所述至少一个处理器执行时使得所述至少一个处理器对所述信息比特进行编码。
根据一些其它和任一上述实施例，所述m个并行极化码中的每个并行极化码中的保护信息部分内的信息比特设置在所述m个并行极化码中的相应并行极化码中的非理想极化比特信道中的位置上。
根据一些其它和任一上述实施例，对于所述m个并行极化码中的每个并行极化码，所述非理想极化比特信道中的位置被分组到L个块，其中，所述L个块中的每个块包括所述保护信息部分内的信息比特的子集。
根据一些其它和任一上述实施例，所述m个并行极化码中的每个并行极化码中的保护信息部分内的信息比特使用重复码来保护。
根据一些其它和任一上述实施例，所述m个并行极化码中的第一并行极化码中的L个块中的一个块中的信息比特在所述m个并行极化码中的第二并行极化码中的L个块中的一个块中重复。
根据一些其它和任一上述实施例，所述m个并行极化码中的第一并行极化码中的L个块中的一个块中的信息比特在所述m个并行极化码中重复di次，其中，di是m的因数且大于1。
根据本公开的一方面，存在一种用于对通过通信信道接收到的m个极化编码码字进行解码的解码器。所述解码器包括电路，所述电路用于：对于所述m个极化编码码字中的每个码字中的每个节点：当所述节点在全速率信息部分内时，根据对数似然比(log-likelihood ratio，LLR)解码算法对所述节点进行解码，以生成解码消息的第一部分；当所述节点在保护信息部分内时，根据平均LLR解码算法对所述节点进行解码，以生成所述解码消息的第二部分；当所述相应码字中的比特是冻结比特时，根据预定值在所述解码消息中生成解码比特。
附图说明
结合附图，通过以下详细描述，本公开的特征和优点将变得显而易见，在附图中：
图1示出了一些示例性实施例提供的用于极化码的编码器(例如，可以用于极化编码)。
图2是可以实现本公开中技术的通信系统的方框图。
图3是说明了3个极化码的比特信道容量的示例性图表。
图4是说明了1个极化码的比特信道容量的示例性图表。
图5示出了一些示例性实施例提供的示例性并行极化码的结构。
图6是一些示例性实施例提供的编码方法的流程图。
图7是一些示例性实施例提供的解码方法的流程图。
图8示出了所公开的技术的一种实现方式提供的并行极化编码方法的模拟结果。
应当理解，在所有附图和对应的描述中，相同的特征由相同的附图标记标识。此外，还应当理解，附图和以下的描述仅用于说明目的，并且这些公开内容并不旨在限制权利要求书的范围。
具体实施方式
下面将参考附图更全面地描述所公开技术的各种代表性实施例。但是，本公开中的技术可以以许多不同的形式体现，并且不应解释为限于本文中阐述的代表性实施例。在附图中，为了清晰起见，可能夸大了层和区域的尺寸和相对尺寸。在整个说明书中，相似数字是指相似元件。
应当理解，尽管术语“第一”、“第二”、“第三”等在本文中可以用于描述各种元件，但这些元件不应受到这些术语的限制。这些术语用于区分一个元件与另一个元件。因此，在不脱离本公开教导的情况下，下文论述的第一元件可以称为第二元件。本文中使用的术语“和/或”包括相关联的所列项中的一个或多个项的任意和所有组合。
应当理解，当一个元件称为“连接”或“耦合”到另一个元件时，该元件可以直接连接或耦合到另一个元件，或者也可以存在中间元件(例如，间接连接或耦合)。相反，当一个元件称为“直接连接”或“直接耦合”到另一个元件时，不存在中间元件。用于描述元件之间关系的其它词语应以类似的方式解释(例如，“在……之间”与“直接在……之间”，“相邻”与“直接相邻”等)。此外，应当理解，元件可以提供机械、电、通信、无线、光学等方式进行“耦合”或“连接”，具体取决于与其耦合或连接的元件的类型和性质。
本文中使用的术语仅用于描述特定的代表性实施例，并不用于限制本公开中的技术。除非上下文清楚说明，否则本文中使用的单数形式“一”和“所述”也包括复数形式。还应当理解，本说明书中所使用的术语“包括”用于说明存在所述特征、整数、步骤、操作、元件和/或组件，但并不排除存在或添加一个或多个其它特征、整数、步骤、操作、元件、组件和/或它们的组合。
图中所示的各种元件的功能，包括标记为“处理器”的任何功能块，可以通过使用专用硬件以及能够执行指令的硬件与适当的软件指令相关联来提供。当由处理器提供时，这些功能可以由单个专用处理器、单个共享处理器或多个单独处理器提供，其中一些处理器可以共用。在本公开中技术的一些实施例中，处理器可以是通用处理器，例如，中央处理器(central processing unit，CPU)，或专用于特定用途的处理器，例如，数字信号处理器(digital signal processor，DSP)。此外，术语“处理器”的显式使用不应解释为专门指能够执行软件的硬件，并且可以隐式地包括但不限于专用集成电路(application specificintegrated circuit，ASIC)、现场可编程门阵列(field programmable gate array，FPGA)，用于存储软件的只读存储器(read-only memory，ROM)、随机存取存储器(randomaccess memory，RAM)和非易失性存储器。还可以包括其它传统和/或定制硬件。
软件模块或暗示为软件的简单模块或单元在本文中可以表示为流程图元素或指示过程步骤和/或文本描述的性能的其它元素的任意组合。这类模块可以由显式或隐式示出的硬件执行。此外，应当理解，模块可以包括但不限于提供所需能力的计算机程序逻辑、计算机程序指令、软件、堆栈、固件、硬件电路或其组合。还应当理解，“模块”通常定义与限定功能相关联的相关软件代码或如上所述的其它元素的逻辑分组或组织。因此，相关领域的普通技术人员将理解，在一些实现方式中，被描述为“模块”一部分的特定代码或元素可以放置在其它模块中，具体取决于软件代码或其它元素的逻辑组织，并且这种修改在权利要求书所定义的公开内容的范围内。
需要说明的是，本文中使用的术语“优化”表示改进。“优化”不是表示技术产生了客观上“最佳”的技术方案，而是表示产生了改进的技术方案。在内存访问的上下文中，通常表示可以提高内存访问的效率或速度。
本文中使用的术语“确定”通常表示进行直接或间接的运算、计算、决定、查找、测量或检测。在一些情况下，这种确定可能是近似。因此，确定一个值表示可以直接或间接运算、计算、决定、查找、测量或检测这个值或这个值的近似值。如果一个项是“预定”的，则在指示该项为“预定”项的时刻之前的任何时间上，确定该项。
本公开中的技术可以实现为一种系统、一种方法和/或一种计算机程序产品。所述计算机程序产品可以包括一种或多种存储计算机可读程序指令的计算机可读存储介质。所述计算机可读程序指令在由处理器执行时，使得所述处理器执行所公开技术的各个方面。所述计算机可读存储介质可以是，例如，电子存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或这些设备的任意合适组合。所述计算机可读存储介质的更具体示例的非详尽列表包括：便携式计算机磁盘、硬盘、随机存取存储器(random access memory，RAM)、只读存储器(read-only memory，ROM)、闪存、光盘、记忆棒、软盘、机械或视觉编码介质(例如，打孔卡或条形码)，和/或这些设备的任意组合。本文中使用的计算机可读存储介质应被解释为非瞬时性计算机可读介质。它不应被解释为暂时性信号，例如，无线电波或其它自由传播的电磁波、通过波导或其它传输介质传播的电磁波(例如，通过光纤电缆的光脉冲)或通过电线发送的电信号。
应当理解，计算机可读程序指令可以从计算机可读存储介质下载到相应的计算或处理设备，或者互联网、局域网、广域网和/或无线网络等通过网络下载到外部计算机或外部存储设备。每个计算/处理设备中的网络接口可以通过网络接收计算机可读程序指令，并转发计算机可读程序指令，以便存储在相应计算或处理设备内的计算机可读存储介质中。用于执行本公开的操作的计算机可读程序指令可以是汇编程序指令、机器指令、固件指令、集成电路的配置数据，或者以一种或多种编程语言的任何组合编写的源代码或目标代码。
本文中描述本公开中技术的原理、方面和实现方式的所有说明以及其具体示例都旨在包括其结构和功能等效物，无论它们是目前已知的还是未来开发的。因此，例如，本领域技术人员将理解，本文中任何框图都表示体现本公开中技术的原理的说明性电路的概念视图。类似地，应当理解，任何流程图、流图、状态转换图、伪代码等表示可以基本上用计算机可读程序指令表示的各种过程。这些计算机可读程序指令可以提供给处理器或其它可编程数据处理装置以产生机器，使得通过计算机或其它可编程数据处理装置的处理器执行的指令创建用于实现流程图和/或一个或多个框块步骤中指定的功能/动作的构件。这些计算机可读程序指令还可以存储在计算机可读存储介质中，所述计算机可读存储介质可以指示计算机、可编程数据处理装置和/或其它设备以特定方式运行，使得存储有指令的计算机可读存储介质包括含有指令的制造物品，所述指令用于实现流程图、流图、状态转换图、伪代码等中详述的功能/动作的各个方面。
计算机可读程序指令还可以加载到计算机、其它可编程数据处理装置或其它设备上，以使得在计算机、其它可编程装置或其它设备上执行一系列操作步骤，从而产生计算机实现的过程，使得在计算机、其它可编程装置或其它设备上执行的指令用于实现流程图、流图、状态转换图、伪代码等中详述的功能/动作。
在一些替代的实现方式中，流程图、流图、状态转换图、伪代码等中标注的功能可以不按图中标注的顺序执行。例如，流程图中连续显示的两个步骤实际上可以基本上同时执行，或者根据所使用的功能，这些步骤有时可以按相反的顺序执行。还需要说明的是，图中标注的每个功能以及这些功能的组合可以通过执行指定功能或动作的专用硬件系统或通过专用硬件和计算机指令的组合来实现。
基于这些基础知识，下面论述一些非限制性示例来说明本公开的各个方面的各种实现方式。
图1示出了用于极化码的编码器100。如上所述，极化码是一种线性块码，用于使比特信道(也可以称为子信道)的容量“两极分化”，因此这些信道的容量接近1(即理想信道)或0(全噪声信道)。消息中的信息比特102这时通过容量接近1的比特信道发送，而冻结比特104(即预定的恒定比特值)通过容量接近0的比特信道发送。
假设N和k是正整数，其中，k≤N。对于(N,k)块码，它的输入是k个比特的向量，输出是N个比特的向量。编码器是(N,k)块码的一种实现方式，可以是软件或硬件中的函数。N称为块大小或块长度。k/N可以称为码率。
极化编码器100通常对输入比特106进行编码。输入比特106包括信息比特102和冻结比特104，其总的块长度是N＝2n，其中，n是整数。这可以称为(N,k)极化码，包括k个信息比特(即信息比特102)和N个编码比特108，剩余的是(N–k)个冻结比特104。一般而言，(N,k)极化码可以通过N×N生成矩阵G限定，其中，
在上述公式中，表示n倍克罗内克(Kronecker)幂。这里，输入比特106表示为u＝[u1,u2,…,uN]T，编码比特108(统称为“码字”x)表示为x＝[x1,x2,…,xN]T，码字通过x＝GBu给出，其中，B表示N×N比特反转排列矩阵。这个运算发生在极化编码器100内。
应当理解，生成矩阵G只是一个产生极化的生成矩阵，众所周知，其它生成矩阵也会产生这种极化。此外，尽管为了便于说明，示出了冻结比特104在输入比特106内位于头部，但是它们实际上可以分散在所有输入比特106之间。
还应当理解，信道的完全极化只有在N→∞的极限下实现。对于中小型码长N，极化码会产生具有一定范围的容量的信道，虽然这些容量通常还会两极分化到1(即理想信道)或0(即全噪声信道)，但不会达到这两个极限中的任何一个。因此，对于现实世界的极化编码，k个信息比特102应该放置在u中的k个最可靠(即最高容量)位置上。N–k个冻结比特104则可以放置在u中的最不可靠位置上，并且分配有编码器100和解码器(未在图1中示出)都知道的固定值。
图2是可以实现本公开中技术的通信系统200的框图。通信系统包括编码器202和发送器204、通信信道220、接收器250和解码器252。
如上所述，通信信道220可以是无线通信信道、电缆或光纤等。应当理解，通信信道220上可能存在噪声或干扰。由于这种噪声或干扰，在接收器250侧接收到的其中一些比特可能会在发送过程中被更改，因此可能与发送器204通过通信信道220发送的比特不一样。
编码器202接收要在其输入206端发送的信息块(例如，消息或消息的一部分)，根据如下所述的公开技术的一种实现方式对信息进行编码，以产生用于通过通信信道220发送的码字，并且将码字转发给发送器204以通过通信信道220发送。在一些实现方式中，编码器202包括一个或多个处理器210和存储器212，存储器212包括使处理器210对信息进行编码的编程指令，如下所述。应当理解，在一些实现方式中，例如，在一个或多个芯片组、一个或多个微处理器、一个或多个数字信号处理器、一个或多个光数字信号处理器、一个或多个专用集成电路(application-specific integrated circuit，ASIC)、一个或多个现场可编程门阵列(field-programmable gate array，FPGA)、专用逻辑电路或其组合中，编码器202可以包括替代的或附加的硬件或电路，以对信息进行编码，如下所述。
发送器204通过通信信道220发送码字。因此，发送器204的配置取决于通信信道220的性质。一般而言，发送器204是用于通信信道220的传统发送器。因此，发送器204可以包括用于后编码处理的模块，以及用于通信信道220的发送链中的模块或组件，例如，调制器、放大器、复用器、光源(例如，用于光通信)、天线(例如，用于无线通信)，和/或传统发送器中的其它模块或组件。
类似地，接收器250通过通信信道220接收码字。因此，接收器250的配置的详细内容取决于通信信道220的性质。接收器250是用于通信信道220的传统接收器，并且可以包括传统接收链(未示出)中的各种模块和组件，以及用于任何预解码处理的组件(未示出)。例如，这些模块和组件可以包括天线(例如，用于无线通信)、光学传感器或检测器(例如，用于光通信)、解调器、放大器、解复用器和/或传统接收链中的其它模块或组件。接收器250接收到的码字被转发给解码器252。
解码器252从接收器250接收码字，并且根据如下所述的公开技术的一种实现方式对码字进行解码，以产生由解码器用作输出256的接收信息。在一些实现方式中，解码器252包括一个或多个处理器260和存储器262，存储器262包括使处理器260对信息进行解码的编程指令，如下所述。应当理解，在一些实现方式中，例如，在一个或多个芯片组、一个或多个微处理器、一个或多个数字信号处理器、一个或多个光数字信号处理器、一个或多个专用集成电路(application-specific integrated circuits，ASIC)、一个或多个现场可编程门阵列(field-programmable gate array，FPGA)、专用逻辑电路或其组合中，解码器252可以包括替代的或附加的硬件或电路，以对信息进行解码，如下所述。
图3是说明3个极化码的比特信道容量的示例性图表300。通信信道的信噪比(signal-to-noise ratio，SNR)为3dB。x轴表示有序比特信道索引除以块长度N。在这里，“除以”指的是数学运算。y轴表示比特信道容量值，其中，容量值“1”称为香农容量。可以看出，在通过相同环境(例如，SNR＝3dB)发送的所有3个极化码中，对于块长度N＝256的极化码310而言，接近容量1或0的比特信道(即理想极化比特信道)的数量与块长度256之比最小。对于块长度N＝1024的极化码320而言，接近容量1或0的比特信道(即理想极化比特信道)的数量与块长度1024之比第二小。对于块长度N＝4096的极化码330而言，接近容量1或0的比特信道(即理想极化比特信道)的数量与块长度4096之比最大。这表明，当N增加时，信道极化效果更好。
图4是说明1个极化码的比特信道容量的示例性图表400。x轴表示有序比特信道索引除以块长度N。在这里，“除以”指的是数学运算。y轴表示比特信道容量值。假设SNR为3dB，灰色区域450表示比特信道容量大约在0.05～0.95之间的比特信道的区域，可以称为非理想极化比特信道。应当理解，非理想极化比特信道的比特信道容量的定义可以根据通信信道噪声、编码算法效率、通信标准(例如，4G与5G)或通信信道类型(例如，无线通信与光通信)等许多因素而变化；例如，在一些情况下，非理想极化比特信道的比特信道容量可以(根据香农容量)限定在0.1～0.9的范围内。
如图4所示，非理想极化比特信道的数量与块长度N之比通常随着码块长度N的增大而减小，但是对于中小型码长N，极化码会产生一些具有一定范围的容量的信道，虽然这些容量通常还会两极分化到1(即理想信道)或0(即全噪声信道)，但不会达到这两个极限中的任何一个。理想极化比特信道与非理想极化比特信道(或与块长度N)之比通常随着块长度N的减小而减小。
在传统的极化码中，非理想极化比特信道通常用作极化比特信道：如果比特信道的容量接近1，则全速率信息通过该信道发送；或者，如果比特信道的容量接近0，则该比特信道中的比特用作冻结比特。但是，区域450内的比特信道实际上不是理想极化比特信道，因此通过这些比特信道发送全速率信息产生的误码率(bit error rate，BER)可能会比通过接近容量1的理想极化比特信道(例如，图4中区域450上方的理想极化比特信道)发送全速率信息产生的误码率高。另一方面，将这些非理想极化比特信道中的比特用作冻结比特可能会浪费比特信道的容量。本公开中的技术利用非理想极化比特信道通过某种形式的保护(安全保障)发送信息比特，例如，在发送信息比特时对这些比特信道使用重复码，如下详述。所公开的技术提供了一种增益，这样可以相对于传统极化码支持更高吞吐量，并且也可以用于5G无线通信标准。
图5示出了本公开提供的并行极化码的结构500。分组在不同块b1、b2……b28中的信息比特使用m个并行极化码来发送，使得m个并行极化码中的每个并行极化码包括信息比特的非空子集。(忽略空集和空子集)。有些块可能在m个并行极化码之中重复。如图所示，在所说明的示例中，存在m个并行极化码502，其中，m＝12，沿竖轴示为极化码1至极化码12。可以为m个并行极化码502中的每个并行极化码生成极化编码码字。
极化编码信息如横轴所示，左边是最不可靠比特信道，位置的可靠性从左向右递增。冻结比特503标记为f1、f2……f12，占用左边的最不可靠比特(即容量最接近0的比特信道)。每个极化码中的信息比特分成两个部分，称为保护信息部分和全速率信息部分。全速率信息部分中的信息比特506(分组为块b1、b2……b12)占用最可靠比特信道(即，容量最接近1的比特信道)并且使用全速率发送。在一些实施例中，全速率信息部分中的信息比特506可以使用BCH码或Reed-Muller码等传统纠错码来保护。
保护信息部分中的信息比特505(分组为块b13、b14……b28)占用非理想极化比特信道位置并且使用小于1的速率发送，这表示，如下详述，信息比特505在m个并行极化码之中的一个或多个其它行中受到保护。应当理解，b1、b2至b28都是比特块并且都可以包括一个或多个单比特(例如，二进制比特)。
在一些示例性实施例中，在m个并行极化码502之中的每个极化码502中，非理想极化比特信道位置上的信息比特505可以分组到L个比特块(以下简称为“一个或多个块”)中。L个块中的每个块包括保护信息部分中的信息比特505的子集。在图5所示的示例中，L＝5。L个块中的每个块中的比特数可以不同。
例如，对于极化码1，信息比特可以分组到多个块b13、b14、b16、b19和b23中的一个块中。这些块b13、b14、b16、b19和b23都可以使用不同的码率来发送。例如，仍然参考极化码1，块b13可以使用速率1/12来发送，块b14可以使用速率1/6来发送，块b16可以使用速率1/4来发送，块b19可以使用速率1/3来发送，块b23可以使用速率1/2来发送。保护信息部分中的块都可以使用一种或另一种方法来保护。在一些实施例中，这些块可以使用重复码来保护。在其它实施例中，这些块可以使用博斯-查德胡里-霍昆格母(Bose-Chaudhuri-Hocquenghem，BCH)码来保护。这里的“保护(protected/protection)”可以指一种提供一定程度的纠错能力的比特模式或编码方案。
包括每个极化码502中的非理想极化比特信道位置上的信息比特505的块的数量可以通过m的大于1的因数的总数确定。在图5所示的示例中，m＝12，6个因数为1、2、3、4、6和12，其中有5个是大于1，因此块bn的总数(可以用L表示)为5。这时，每个极化码502包括非理想极化比特信道位置上的五(5)个信息比特505块。
在更一般的术语中，给定m个并行极化码502，假设di表示m的大于1的因数的值，则个比特块505通过m个并行极化码502中的每个并行极化码中的非理想极化比特信道中的每个比特信道发送，而不是通过m个比特信道发送m个比特块或0比特，而且/>个比特块中的每个比特可以使用具有长度di的重复码来保护。具有长度di的重复码表示比特(或比特块)可以在m个并行极化码502之中总共重复di次。
在一些实施例中，对于m个并行极化码502中的某一个极化码，用于发送保护信息部分内的非理想极化比特信道位置上的比特块的码率1/di可以通过di确定。由于在图5所示的示例中，每个极化码502中的保护信息部分内存在5个比特块505，这5个块中的每个块可以使用不同的码率来发送，其中，码率可以通过m的大于1因数确定；在这里，m＝12。例如，查看极化码1，最不可靠比特位置被分组到非理想极化比特信道位置上的第一块(例如，b13)中，该块的码率是1/12，其中，di＝12是m的最大因数。随着比特信道在非理想极化比特信道位置上的可靠性增加，第二块(例如，b14)可以使用码率1/6来发送，其中，di＝6是m的第二大因数；第三块(例如，b16)可以使用码率1/4来发送，其中，di＝4是m的第三大因数；第四块(例如，b19)可以使用码率1/3来发送，其中，di＝3是m的第四大因数；第五块(例如，b23)可以使用码率1/2来发送，其中，di＝2是m的最小大于1因数。
如上所述，码率“1/di”还表示使用码率1/di的块可以使用重复码在m个并行极化码502之中重复di次。假设L表示包括每个极化码502中的非理想极化比特信道位置上的信息比特505的块的总数。当使用重复码时，m个并行极化码中的第一并行极化码(例如，极化码1)中的L个块中的一个块(例如，b13)中的信息比特505在m个并行极化码中的第二并行极化码(例如，极化码2)中的L个块中的一个块中重复。块bn的重复次数可以由用于发送块bn的码率1/di表示。
在图5所示的示例中，L＝5，m＝12在速率1/12下的列505a中，块(例如，b13)在12个并行极化码之中重复di＝12次；在速率1/4下的列505b中，每个块(例如，b16、b17或b18)在12个并行极化码之中重复di＝4次；在速率1/2下的列505c中，每个块(例如，b23至b28中的一个块)在12个并行极化码之中重复di＝2次。一个并行极化码中的保护信息部分内的信息比特505可以在m个并行极化码502之中的一个以上其它并行极化码中重复。
因此，保护信息部分内的信息比特505可以看作是使用极化码(即沿着横轴)和重复码(即沿着竖轴)进行编码的。此外，m个极化码502中的每个极化码包括冻结比特503(标记为f1至f12)。
应当理解，图5仅示出了一个示例，根据所公开的技术，可以使用包括不同数量的并行极化码和不同数量的比特块的其它比特放置模式和/或编码方案。一般而言，当一个并行极化码502中的保护信息部分内的每个比特出现在至少一个其它并行极化码502中的保护信息部分内时，在解码方面提供了一些优势。应当理解，所说明的示例500仅示出了信息比特505的简单重复模式，但还可以使用其它重复模式。
假设表示每个极化码502中使用具有长度di的重复码来保护的非理想极化比特信道的总数。/>可以使用如下所述的优化问题方法来计算。
通过密度进化(density evolution，DE)，任何比特信道(假设连续取消解码)的分布和错误概率可以计算如下。假设具有密度pdfk的第k个比特信道使用具有长度dk的重复码来保护。然后，得到的密度可以计算为：
其中，“*”表示卷积的数学运算。
通过使用得到的密度可以计算保护比特信道的错误概率。极化码中的m个块的有效速率r可以根据以下公式计算：
其中，K1是无额外保护的比特数。
优化问题可以表述为：
但须满足：
其中，Kc是非理想极化比特信道中的比特总数，Pe(ik)是第ik个比特信道的错误概率且可以预先确定。
假设比特信道根据其可靠性进行排序，并且可以对更多不可靠比特实施更多的保护，则FER可以写成：
其中，Ai＝{N-K1-…-Ki+1:N-K1-…-Ki}，Pr(k,di)是第k个比特信道在使用具有长度di的重复码来保护时的错误概率。
通过使用密度评估，本文中提供了一种高效方法，以增加需要更多保护的非理想极化比特信道的数量和和比特信道的保护程度。
图6是所公开技术的一种实现方式提供的编码方法600的流程图。编码器接收p个信息比特，并且使用m个并行极化码对信息进行编码。在步骤610中，编码器将p个待编码信息比特分成m个部分或子集，其中，每个部分或子集会编码到m个并行极化码中的一个并行极化码中。m个部分或子集中的一个部分或子集内的一些信息比特可以在m个部分或子集中的另一个部分或子集内重复。一般而言，可以选择p和m，使得这种划分在每个并行极化码中产生相同数量的待编码信息比特。替代地，可以填充p个信息比特以实现这种比特划分。
在步骤620中，将每个极化码中的p/m个信息比特划分(分离或单独处理)成保护信息部分和全速率信息部分。执行这种划分使得保护信息部分内的信息比特可以使用非理想极化比特信道来发送，而全速率信息部分内的信息比特可以使用理想极化比特信道(例如，比特信道容量在0.9～1的范围内)来发送。
在一些实施例中，对于m个并行极化码中的每个并行极化码，非理想极化比特信道中的位置被分组到L个块中，其中，L个块中的每个块包括保护信息部分内的信息比特的子集。
在一些实施例中，m个并行极化码中的每个并行极化码中的非理想极化比特信道中的多个块的总数是根据m的大于1因数的总数确定的。
在步骤630中，保护m个并行极化码中的每个并行极化码中的保护信息部分内的信息比特。为了实现这一点，在一些实现方式中，可以使用上文结合图5论述的重复码，但也可以使用其它保护方案。
在一些实施例中，m个并行极化码中的第一并行极化码中的L个块中的一个块中的信息比特在m个并行极化码中的第二并行极化码中的L个块中的一个块中重复。
在一些实施例中，m个并行极化码中的第一并行极化码中的L个块中的一个块中的信息比特在m个并行极化码中重复di次，其中，di是m的因数且大于1。
在一些实施例中，m个并行极化码中的每个并行极化码中的保护信息部分内的信息比特使用博斯-查德胡里-霍昆格母(Bose-Chaudhuri-Hocquenghem，BCH)码来保护。
在一些实施例中，m个并行极化码中的第一并行极化码中的L个块中的一个块中的信息比特可以使用重复码、BCH码和/或Reed-Muller码等两种或两种以上保护方案来保护。
在一些实施例中，m个并行极化码中的并行极化码可以使用第一保护方案(例如，重复码)来保护，而m个并行极化码中的另一个并行极化码可以使用第二保护方案(例如，BCH码或Reed-Muller码)来保护。
在步骤640中，将冻结比特设置在m个并行极化码中的每个并行极化码中。这里的“设置”是指比特在并行极化码中的地点或位置。例如，一个或多个冻结比特可以添加到m个并行极化码中的每个并行极化码中，其中，每个冻结比特占用比特容量接近0的理想极化比特信道。虽然为了便于说明，图5中示出了冻结比特503在m个极化码中的每个极化码内位于头部，即位于信息比特505和506之前，但是它们实际上可以分散在每个极化码中的信息比特505和506之间。通常情况下，这些冻结比特都可以具有相同的恒定值“0”或“1”，而且编码器和解码器都知道这个值。应当理解，在一些实现方式中，可以使用冻结比特的其它模式，前提是编码器和解码器都知道每个冻结比特的值。通过冻结比特，每个并行极化码应该具有预定大小，即2的幂(即，极化码的大小N＝2n，其中，n是整数)。
在步骤650中，将传统的极化编码方法应用于每个并行极化码，从而为每个并行极化码生成编码码字。然后，这些码字可以通过无线信道、电缆或光纤等信道发送。极化编码方法可以是上述结合图1描述的编码方法，即E.Arikan发表在(2009年7月)《IEEE信息理论汇刊》的第55卷、第7期的第3051至3073页上的“Channel Polarization:A method forConstructing Capacity Achieving Codes for Symmetric Binary-Input MemorylessChannels(信道极化：一种用于构造对称二进制输入无记忆信道的容量实现码的方法)”中描述的编码方法，或者任何其它用于极化编码的已知方法或算法。
使用结合图6所述的编码器对m×(lprotected+lunprotected)个信息比特进行编码，其中，lprotected是每个并行极化码中的保护信息部分内的比特数，lunprotected是每个并行极化码中的全速率信息部分内的比特数，m是并行极化码的数量，共有m×(lprotected+lunprotected+lfrozen)个编码比特，其中，lfrozen是每个并行极化码中的冻结比特数。
图7是所公开技术的各种实现方式提供的解码方法700的流程图。通常情况下，解码是对通过噪声信道接收到的码字执行的，目的是从接收到的码字中正确解码出最初编码和通过信道发送的信息。因此，在步骤770中，解码器接收m个待解码的并行极化码字760。码字760通过无线信道、电缆或光纤等信道接收。信道上可能存在噪声或干扰，这表示接收到的码字760中的一些比特可能会在发送过程中被更改，因此可能与通过信道发出的码字中的比特不一致。因此，解码器应能够检测和(用于FEC)纠正这些错误。
根据所公开技术的一种实现方式，解码方法以低复杂性设计，并且通过连续消除(successive-cancellation，SC)或连续取消列表(successive-cancellation-list，SCL)解码器实现低功耗解码。方法700在到达叶子节点前可以使用几个码字的并行和独立解码来实现。
方法700由SC或SCL解码器对m个极化编码码字760中的每个码字执行，该码字包括多个编码比特。编码比特可以是冻结比特或根据p个信息比特的一部分或子集进行编码的消息的一部分，如上文结合图6所述。在传统的SC解码方法中，对于具有长度为N＝2n的极化码，解码方法可以表示为深度n的全二叉树Tn。在步骤710中，检查二叉树Tn中的节点，该节点可以是比特，以确定该节点是否是一组叶子节点的一部分，这些叶节点都是冻结比特(“冻结节点”)。当节点属于这组冻结节点时，这表示相应码字中的编码比特是冻结比特，在步骤720中，根据预定值在解码消息780中生成解码比特，其中，该预定值可以是1或0。
当节点不属于任何一组冻结叶节点时，在步骤730中，解码器检查该节点是否在保护信息部分内。当节点在全速率信息部分内时，在步骤740中，解码器(可以是连续消除(successive-cancellation，SC)或连续消除列表(successive-cancellation-list，SCL)解码器)可以使用对数似然比(log-likelihood ratio，LLR)解码算法对节点进行解码，以生成解码消息780的第一部分。例如，SC解码器在以下文献中描述：E.Arikan发表在(2009年7月)《IEEE信息理论汇刊》的第55卷、第7期的第3051至3073页上的“ChannelPolarization:A method for Constructing Capacity Achieving Codes for SymmetricBinary-Input Memoryless Channels(信道极化：一种用于构造对称二进制输入无记忆信道的容量实现码的方法)”。例如，SCL解码器在以下文献中描述：I.Tal和A.Vardy发表在2015年5月的《IEEE信息理论汇刊》的第61卷、第5期的第2213至2226页上的“List Decodingof Polar Codes(极化码的列表解码)”。
当节点在保护信息部分内时，在步骤750中，解码器(可以是连续消除(successive-cancellation，SC)或连续消除列表(successive-cancellation-list，SCL)解码器)可以使用平均LLR解码算法对节点进行解码，以生成解码消息780的另一部分。在一些实施例中，在步骤750中，使用以下平均LLR对个信息块中的具有长度为di的重复码的节点进行解码：
其中，di是节点在m个极化编码码字中的总重复次数，/>是m个极化编码码字中的相应码字j中的节点的LLR，j＝1……m。这里的“*”表示乘法的数学运算。
在一些实施例中，在步骤750中，可以使用不同的解码算法，例如，BCH码或Reed-Muller码，对个信息块中的使用长度为di的重复码来保护的节点进行解码。
解码方法700可以对m个并行极化码字执行并行解码。
图8是上述公开技术的一种实现方式提供的并行极化编码方法(“本公开提出的方法”曲线806)相对于原始极化码(“原始极化码”曲线808)的模拟结果的示意图800。原始极化码可以在以下文献中介绍：E.Arikan发表在(2009年7月)《IEEE信息理论汇刊》的第55卷、第7期的第3051至3073页上的“Channel Polarization:A method for ConstructingCapacity Achieving Codes for Symmetric Binary-Input Memoryless Channels(信道极化：一种用于构造对称二进制输入无记忆信道的容量实现码的方法)”。对于模拟，极化码长N是32768个比特，开销为67％。横轴示出了不存在任何编码时的误码率(bit errorrate，BER)。竖轴示出了存在某种编码时的误码率。
可以看出，本公开提出的方法曲线806相比于原始极化码曲线808，改进约0.25dB。本领域技术人员应当理解，这表示前向纠错码性能具有显著改进。
应当理解，尽管本文中提出的实施例已经参考特定特征和结构描述，但在不脱离这些公开内容的情况下，可以进行各种修改和组合。因此，说明书和附图仅被视为所附权利要求书限定的对论述的实现方式或实施例和其原理的说明，并且预期覆盖属于本公开的范围内的任何和所有修改、变化、组合或等同物。

Claims (19)

1.一种用于对信息比特进行编码以通过通信信道发送的方法，其特征在于，所述方法包括：
将所述信息比特分配在m个并行极化码之间，使得所述m个并行极化码中的每个并行极化码包括所述信息比特的子集；
将所述m个并行极化码中的每个并行极化码中的所述信息比特的子集划分成保护信息部分和全速率信息部分；
保护所述m个并行极化码中的每个并行极化码中的保护信息部分内的信息比特；
在所述m个并行极化码中的每个并行极化码中设置多个冻结比特；
为所述m个并行极化码中的每个并行极化码生成极化编码码字。
2.根据权利要求1所述的方法，其特征在于，所述m个并行极化码中的每个并行极化码中的保护信息部分内的信息比特设置在所述m个并行极化码中的相应并行极化码中的非理想极化比特信道中的位置上。
3.根据权利要求2所述的方法，其特征在于，对于所述m个并行极化码中的每个并行极化码，所述非理想极化比特信道中的位置被分组到L个块，其中，所述L个块中的每个块包括所述保护信息部分内的信息比特的子集。
4.根据权利要求3所述的方法，其特征在于，所述m个并行极化码中的每个并行极化码中的保护信息部分内的信息比特使用重复码来保护。
5.根据权利要求4所述的方法，其特征在于，所述m个并行极化码中的第一并行极化码中的L个块中的一个块中的信息比特在所述m个并行极化码中的第二并行极化码中的L个块中的一个块中重复。
6.根据权利要求5所述的方法，其特征在于，所述m个并行极化码中的第一并行极化码中的L个块中的一个块中的信息比特在所述m个并行极化码中重复di次，其中，di是m的因数且大于1。
7.根据权利要求3至6中任一项所述的方法，其特征在于，所述m个并行极化码中的每个并行极化码中的非理想极化比特信道中的多个块的总数是根据m的大于1因数的总数确定的。
8.一种用于对通过通信信道接收到的m个极化编码码字进行解码的方法，其特征在于，所述m个极化编码码字中的每个码字用于对多个节点中的信息比特进行编码，所述方法包括：
对于所述m个极化编码码字中的每个码字中的每个节点：
当所述节点在全速率信息部分内时，根据对数似然比(log-likelihood ratio，LLR)解码算法对所述节点进行解码，以生成解码消息的第一部分；
当所述节点在保护信息部分内时，根据平均LLR解码算法对所述节点进行解码，以生成所述解码消息的第二部分。
9.根据权利要求8所述的方法，其特征在于，所述方法还包括：对于所述m个极化编码码字中的每个码字，当所述相应码字中的比特是冻结比特时，根据预定值在所述解码消息中生成解码比特。
10.根据权利要求8或9所述的方法，其特征在于，所述对节点进行解码通过连续消除(successive-cancellation，SC)或连续消除列表(successive-cancellation-list，SCL)执行。
11.根据权利要求8至10中任一项所述的方法，其特征在于，所述平均LLR解码算法基于：
其中，di是所述节点在所述m个极化编码码字中的重复总数，/>是所述节点在所述m个极化编码码字中的相应码字j中的LLR，j＝1……m，这里的“*”表示乘法数学运算。
12.一种对信息比特进行编码以通过通信信道发送的编码器，其特征在于，所述编码器包括电路，所述电路用于：
将所述信息比特分配在m个并行极化码之间，使得所述m个并行极化码中的每个并行极化码包括所述信息比特的子集；
将所述m个并行极化码中的每个并行极化码中的所述信息比特的子集划分成保护信息部分和全速率信息部分；
保护所述m个并行极化码中的每个并行极化码中的保护信息部分内的信息比特；
在所述m个并行极化码中的每个并行极化码中设置多个冻结比特；
为所述m个并行极化码中的每个并行极化码生成极化编码码字。
13.根据权利要求12所述的编码器，其特征在于，所述电路包括至少一个处理器和存储编程指令的存储器，其中，所述编程指令在由所述至少一个处理器执行时使得所述至少一个处理器对所述信息比特进行编码。
14.根据权利要求12或13所述的编码器，其特征在于，所述m个并行极化码中的每个并行极化码中的保护信息部分内的信息比特设置在所述m个并行极化码中的相应并行极化码中的非理想极化比特信道中的位置上。
15.根据权利要求14所述的编码器，其特征在于，对于所述m个并行极化码中的每个并行极化码，所述非理想极化比特信道中的位置被分组到L个块，其中，所述L个块中的每个块包括所述保护信息部分内的信息比特的子集。
16.根据权利要求15所述的编码器，其特征在于，所述m个并行极化码中的每个并行极化码中的保护信息部分内的信息比特使用重复码来保护。
17.根据权利要求16所述的编码器，其特征在于，所述m个并行极化码中的第一并行极化码中的L个块中的一个块中的信息比特在所述m个并行极化码中的第二并行极化码中的L个块中的一个块中重复。
18.根据权利要求17所述的编码器，其特征在于，所述m个并行极化码中的第一并行极化码中的L个块中的一个块中的信息比特在所述m个并行极化码中重复di次，其中，di是m的因数且大于1。
19.一种用于对通过通信信道接收到的m个极化编码码字进行解码的解码器，其特征在于，所述解码器包括电路，所述电路用于：
对于所述m个极化编码码字中的每个码字中的每个节点：
当所述节点在全速率信息部分内时，根据对数似然比(log-likelihood ratio，LLR)解码算法对所述节点进行解码，以生成解码消息的第一部分；
当所述节点在保护信息部分内时，根据平均LLR解码算法对所述节点进行解码，以生成所述解码消息的第二部分；
当所述相应码字中的比特是冻结比特时，根据预定值在所述解码消息中生成解码比特。
CN202280010314.2A 2021-01-29 2022-01-20 使用并行极化码中的非理想极化比特信道的系统和方法 Pending CN116783848A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/163,100 US11515964B2 (en) 2021-01-29 2021-01-29 Systems and methods for using not perfectly polarized bit channels in parallel polar codes
US17/163,100 2021-01-29
PCT/CN2022/072899 WO2022161236A1 (en) 2021-01-29 2022-01-20 Systems and methods for using not perfectly polarized bit channels in parallel polar codes

Publications (1)

Publication Number Publication Date
CN116783848A true CN116783848A (zh) 2023-09-19

Family

ID=82611756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280010314.2A Pending CN116783848A (zh) 2021-01-29 2022-01-20 使用并行极化码中的非理想极化比特信道的系统和方法

Country Status (3)

Country Link
US (2) US11515964B2 (zh)
CN (1) CN116783848A (zh)
WO (1) WO2022161236A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11515964B2 (en) * 2021-01-29 2022-11-29 Huawei Technologies Co., Ltd. Systems and methods for using not perfectly polarized bit channels in parallel polar codes

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10135460B2 (en) * 2013-10-01 2018-11-20 Texas Instruments Incorporated Apparatus and method for multilevel coding (MLC) with binary alphabet polar codes
US10461779B2 (en) * 2015-08-12 2019-10-29 Telefonaktiebolaget Lm Ericsson (Publ) Rate-compatible polar codes
KR102433645B1 (ko) * 2015-11-09 2022-08-18 삼성전자주식회사 무선 통신 시스템에서 복호화 방법 및 장치
US10312947B2 (en) 2016-01-21 2019-06-04 Huawei Technologies Co., Ltd. Concatenated and sliding-window polar coding
US10305514B2 (en) * 2016-02-04 2019-05-28 The Royal Institution For The Advancement Of Learning/Mcgill University Multi-mode unrolled polar decoders
US9917675B2 (en) * 2016-06-01 2018-03-13 Qualcomm Incorporated Enhanced polar code constructions by strategic placement of CRC bits
US10579452B2 (en) * 2016-06-17 2020-03-03 Huawei Technologies Co., Ltd. Systems and methods for rate matching via a heterogeneous kernel when using general polar codes
US10644829B2 (en) 2016-09-15 2020-05-05 Huawei Technologies Co., Ltd. Method and apparatus for encoding data using a polar code
US11349598B2 (en) * 2016-09-30 2022-05-31 Telefonaktiebolaget Lm Ericsson (Publ) Spatially coupled polar codes
US10484130B2 (en) 2016-09-30 2019-11-19 Huawei Technologies Co., Ltd. Method and device for parallel polar code encoding/decoding
US10805939B2 (en) 2017-01-11 2020-10-13 Qualcomm Incorporated Control channel code rate selection
US10601450B2 (en) 2017-03-29 2020-03-24 Qualcomm Incorporated List management for parallel operations of polar codes
US10784991B2 (en) 2017-06-01 2020-09-22 Qualcomm Incorporated Polar code construction for low-latency decoding and reduced false alarm rate with multiple formats
US11039425B2 (en) * 2017-06-23 2021-06-15 Qualcomm Incorporated Polar codes with a cross-referenceable nested structure for hierarchical signaling
CN111095831B (zh) 2017-08-21 2023-11-07 高通股份有限公司 用于极化码的速率匹配技术
WO2019090468A1 (en) 2017-11-07 2019-05-16 Qualcomm Incorporated Methods and apparatus for crc concatenated polar encoding
US11121728B2 (en) 2018-12-04 2021-09-14 The Regents Of The University Of California Pre-coding and decoding polar codes using local feedback
KR102104670B1 (ko) 2019-02-14 2020-04-24 아주대학교산학협력단 공유 노드에 기반한 극부호 복호화 방법 및 그 복호화 장치
EP3813278B1 (en) * 2019-10-22 2023-03-01 Mitsubishi Electric R&D Centre Europe B.V. Multilevel polar-coded modulation transmitting and receiving methods and devices
US11515964B2 (en) * 2021-01-29 2022-11-29 Huawei Technologies Co., Ltd. Systems and methods for using not perfectly polarized bit channels in parallel polar codes

Also Published As

Publication number Publication date
US12015480B2 (en) 2024-06-18
WO2022161236A1 (en) 2022-08-04
US11515964B2 (en) 2022-11-29
US20230106123A1 (en) 2023-04-06
US20220247514A1 (en) 2022-08-04

Similar Documents

Publication Publication Date Title
US10103752B2 (en) Encoding/decoding method, device, and system
US20170187396A1 (en) Encoding method and apparatus using crc code and polar code
Lin et al. A reduced latency list decoding algorithm for polar codes
Mahdavifar et al. On the construction and decoding of concatenated polar codes
KR102061938B1 (ko) 비-2진 ldpc 코드 디코딩을 위한 신드롬 계산을 위한 기본 체크 노드 처리
CN109314524B (zh) 使用通用极化码时通过异构内核进行速率匹配的系统和方法
KR101895164B1 (ko) 코드 디코딩 에러 정정 방법 및 장치
WO2018133215A1 (zh) 基于lsc-crc译码的分段极化码编译码方法及系统
US8718170B2 (en) Lattice coded mimo transmission method and apparatus
KR20170097580A (ko) 폴라 코딩 장치
US10075197B1 (en) Method and apparatus for transmitting hamming weight and codeword
KR102054556B1 (ko) 사전 정렬된 입력을 사용하는 기본 검사 노드 기반의 신드롬 디코딩
CN102799495B (zh) 用于生成校验和的装置
EP3713096B1 (en) Method and device for decoding staircase code, and storage medium
Boiko et al. Methodology of FPGA Implementation and Performance Evaluation of Polar Coding for 5G Communications.
CN116783848A (zh) 使用并行极化码中的非理想极化比特信道的系统和方法
KR102396814B1 (ko) 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치
WO2023116544A1 (en) Systems and methods for using special nodes for polar encoding in polar codes
WO2022116562A1 (en) Parallel polar code with shared data and cooperative decoding
JP5523064B2 (ja) 復号装置及び方法
Heloir et al. Stochastic chase decoder for reed-solomon codes
El Kasmi Alaoui et al. High Speed Soft Decision Decoding of Linear Codes Based on Hash and Syndrome Decoding.
CN112889221A (zh) 用于非二进制码的消息传递解码的校验节点处理单元中的偏移值确定
Jabour et al. Asymmetrical Extended Min-Sum for Successive Cancellation Decoding of Non-Binary Polar Codes
CN112470405A (zh) 非二进制码的消息传递解码的可变节点处理方法和设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination