CN116700416A - 一种高压转低压的线性稳压电路及电子设备 - Google Patents

Abstract

本申请公开了一种高压转低压的线性稳压电路及电子设备，稳压电路包括功率管，用于输出线性稳压电路的输出电压；分压电阻串模块，将线性稳压电路的输出电压通过电阻串分压得到分压；误差放大器模块，将分压和基准电压之间的差值放大得到差值放大电压；缓冲器模块，利用差值放大电压驱动第三MOS管，以将差值放大电压传递到功率管的栅极；缓冲器模块和功率管根据输入电压获得供电电压；第一预稳压器模块，产生第一偏置电压，第二MOS管在第一偏置电压驱动下获得第一低压电源轨道，为误差放大器模块供电。误差放大器模块可以全部由低压5V的MOS管实现，因此可以减少高压MOS管的数量，能够减小稳压电路的功耗和面积，有效降低成本。

Description

一种高压转低压的线性稳压电路及电子设备

技术领域

本申请属于线性稳压电路技术领域，以及开关电源技术领域，具体涉及种高压转低压的线性稳压电路及电子设备。

背景技术

高压转低压的线性稳压器在工业和汽车电子中有广泛的应用，其主要特点是在宽输入范围(例如8Vˉ55V)下直接输出3.3V或5V的电压，用于给其他电路模块供电，如数字隔离器、模数转换器等。

线性稳压器内部需要采用一些高压器件(如LDMOS)，考虑到成本，需要尽可能地减少高压器件的数量。

而在现有技术中，如公开号为CN113568466A的中国发明专利公开的一种耐高压的低压差线性稳压器LDO及其上电电路，这种稳压器如果用到高压下至少要用到两个高压PMOS以及三个高压NMOS，会增加电路的功耗和面积；并且这个稳压器结构没有加缓冲器，如果VOUT需要接片外大电容，有可能会有稳定性问题。如果在这个结构基础上增加缓冲器，需要另外再增加高压管。

发明内容

本申请针对现有稳压器电路需要比较多的高压器件会增加驱动芯片的功耗和面积，而且可能会有稳定性问题，提供一种高压转低压的线性稳压电路及开关电源。

为实现上述技术目的，本申请采用以下技术方案。

一方面，本申请提供一种高压转低压的线性稳压电路，包括:

功率管M0，用于输出所述线性稳压电路的输出电压VOUT；

分压电阻串模块，用于将所述输出电压VOUT通过电阻串分压得到分压VFB；

所述误差放大器模块，用于将所述分压VFB和基准电压VBG之间的差值放大得到差值放大电压VEA；

所述缓冲器模块，包括第三MOS管M3，所述缓冲器模块用于利用所述差值放大电压VEA驱动所述第三MOS管M3，以将所述差值放大电压VEA传递到所述功率管M0的栅极，其中所述缓冲器模块和所述功率管M0根据输入电压VIN获得供电电压；

第一预稳压器模块，包括第一偏置单元和第二MOS管M2，所述第一偏置单元用于产生第一偏置电压，所述第二MOS管M2在所述第一偏置电压驱动下获得第一低压电源轨道VINT5，所述第一低压电源轨道VINT5用于为所述误差放大器模块供电。

另一方面，本申请提供了一种电子设备，包括：如以上所述的高压转低压的线性稳压电路。

与现有技术相比，本申请技术方案至少具有以下优点：

本申请提供的高压转低压的线性稳压电路，包括：功率管MO、分压电阻串模块、误差放大器模块、缓冲器模块和第一预稳压器模块，通过第一预稳压器模块产生内部低压5V的第一低压电源轨VINT5，给误差放大器模块供电，则误差放大器模块可以全部由低压5V的MOS管实现，因此可以减少高压MOS管的数量，能够减小稳压电路的功耗和面积，有效降低成本。

另外，增加了第二预稳压器模块，用于产生一个6Vˉ8V的第二低压电源轨VINT6，来给缓冲器模块和功率管MO供电，则功率管M0和缓冲器模块中的PMOS管第一MOS管M1都可以仅采用5V低压管实现。例如，输出电压VOUT正常输出5V，则功率管M0各端口之间均不会过压

进一步地，增加钳位电路，在第二低压电源轨道VINT6高于第二偏置电压VB时，将第二低压电源轨道VINT6钳制在预设电位，而不会出现过压。

本申请提供的稳压电路还包括了上电复位模块和第十MOS管M10，能够将输出电压VOUT充高至稳态电压5V，在此过程中功率管M0也不会过压。

本申请提供的电子设备，可以减少高压MOS管的数量，能够减小稳压电路的功耗和面积，有效降低成本。

附图说明

在此描述的附图仅用于解释目的，而不意图以任何方式来限制本申请公开的范围。另外，图中的各部件的形状和比例尺寸等仅为示意性的，用于帮助对本申请的理解，并不是具体限定本申请各部件的形状和比例尺寸。本领域的技术人员在本申请的教导下，可以根据具体情况选择各种可能的形状和比例尺寸来实施本申请。在附图中：

图1为本申请实施例1提供的线性稳压电路的原理示意框图；

图2为本申请实施例2提供的线性稳压电路的原理示意框图；

图3为本申请实施例3提供的线性稳压电路的原理示意框图；

图4为本申请实施例4提供的线性稳压电路的原理示意框图；

图5为本申请实施例5提供的线性稳压电路的原理示意框图；

图6为本申请实施例5提供的线性稳压电路的波形示意图；

图7为本申请实施例6提供的电子设备结构示意图；

附图标记：10-第一预稳压器模块、20-第二预稳压器模块、30-缓冲器模块、40-误差放大器模块、50-分压电阻串模块、60-上电复位模块、100-线性稳压电路、200-电子设备。

具体实施方式

为了使本技术领域的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本申请中的具体含义。

传统的线性稳压电路需要比较多的高压器件而且可能会有稳定性问题，针对这些问题，本申请提供了一种高压转低压的线性稳压电路100，能够采用比较少的高压器件实现高压转低压。

本申请中部分英文术语释意如下：

VGS：栅极到源极的压差；

LDMOS：横向扩散金属氧化物半导体。

实施例1

本申请实施例1提供的高压转低压的线性稳压电路100的示意图如图1所示。参考图1，该线性稳压电路100包括分压电阻串模块50、误差放大器模块40、缓冲器模块30、第一预稳压器模块10和功率管M0。

功率管MO，用于输出线性稳压电路100的输出电压VOUT；

分压电阻串模块50，用于将输出电压VOUT通过电阻串分压得到分压VFB；

误差放大器模块40，用于将分压VFB和基准电压VBG之间的差值放大得到差值放大电压VEA；

缓冲器模块30，包括第三MOS管M3，缓冲器模块30用于利用差值放大电压VEA驱动第三MOS管M3，以将差值放大电压VEA传递到功率管M0的栅极；缓冲器模块30和功率管M0根据输入电压VIN获得供电电压；

第一预稳压器模块10，包括第一偏置单元和第二MOS管M2，第一偏置单元用于产生第一偏置电压，第二MOS管M2在第一偏置电压驱动下获得第一低压电源轨道VINT5，第一低压电源轨道VINT5用于为误差放大器模块40供电。

如图1所示，输出电压VOUT为线性稳压电路100输出电压，通过第一电阻R1、第二电阻R2组成的分压电阻串模块50得到分压VFB，再由误差放大器模块40将分压VFB和基准电压VBG之间的差值放大得到差值放大电压VEA，差值放大电压VEA通过缓冲器模块30传递到输出端的功率管M0的栅极。

为了尽可能减少高压管的数量，此电路内部包含了一个简单的第一预稳压器模块10，包括第一偏置单元和第二MOS管M2，其中第一偏置单元包括第一齐纳二极管D1和第五电阻R5；第五电阻R5的一端连接输入电压VIN，另一端连接第一齐纳二极管D1的阴极；第一齐纳二极管D1的阳极连接地GND，第一齐纳二极管D1的阴极连接第二MOS管M2的栅极；第二MOS管M2的漏极连接输入电压VIN，第二MOS管M2的源极输出第一低压电源轨道VINT5。

由第一齐纳二极管D1和第五电阻R5产生偏置，再由一个N型LDMOS(如图1所示的MOS管M2)产生内部低压5V的第一低压电源轨VINT5，给误差放大器模块40供电，则误差放大器模块40可以全部由低压5V的MOS管实现，因此可以减少高压MOS管的数量，能够减小电路的功耗和面积，有效降低成本。

缓冲器模块30还包括第一MOS管M1；第一MOS管M1的源极连接输入电压VIN；第一MOS管M1的栅极连接功率管M0的栅极；第一MOS管M1的栅极连接输入电压VIN；第一MOS管M1的栅极连接第一MOS管M1的漏极；第一MOS管M1的漏极连接第三MOS管M3的漏极；第三MOS管M3的源极连接到地GND；第三MOS管M3的栅极连接差值放大电压VEA。

在一些实施例中，为了实现缓启和限流的作用，增加第三电阻R3，即第三MOS管M3的源极通过第三电阻R3连接到地GND，利用第三电阻R3将稳压器电路输出电流限制在K*(VEA-VGS)/R3，其中K为输出功率管M0和第一MOS管M1的尺寸(宽长比)比例。

而在一些实施例中，第一MOS管M1的栅极通过第四电阻R4连接输入电压VIN。第四电阻R4的作用是保证稳压电路未启动时输出功率管M0栅极上拉，保持截止状态。整个稳压器只需要输出功率管M0、第一MOS管M1两个高压P型LDMOS，以及第二MOS管M2和第三MOS管M3两个高压N型LDMOS，其余均为低压器件。

本实施例中的缓冲器模块30利用高压MOS管来产生一个所需要的输出功率管M0的驱动电压，形成负反馈的控制环路，提高线性稳压电路100的稳定性和可靠性。连接在电阻串中第一电阻R1两端的电容C0为补偿电容，可以进一步地保证稳压器的稳定性。输出端有一个片外滤波电容Cload，其容值通常大于几十nF，也能提高稳压电路的稳定性。

图1提供的稳压器电路同时采用了N型LDMOS和P型LDMOS，对于一些工艺平台，需要针对P型LDMOS增加额外的掩模版层数，对成本不友好。对此，其他实施例在实施例1的基础上做出了以下改进。

实施例2

本实施例提供的高压转低压线性稳压电路100，在实施例1的基础上增加了第二预稳压器模块20，不需要高压P型LDMOS，且只需要三个高压N型LDMOS，不需要针对P型LDMOS增加额外的掩模版层数，减少成本。

第二预稳压器模块20，包括第二偏置单元和第四MOS管M4；

第二偏置单元用于产生第二偏置电压VB，第四MOS管M4在第二偏置电压VB的驱动下获得第二低压电源轨道VINT6，第二低压电源轨道VINT6用于为缓冲器模块30和功率管M0供电。

输出端的功率管M0不需要像实施例1中采用高压P型LDMOS，在本申请中功率管M0可以仅采用5V低压管实现。

该实施例中，输出电压VOUT经过分压电阻串模块50分压得到分压VFB，再通过误差放大器40将分压VFB和基准电压VBG的差别放大至差值放大电压VEA，通过缓冲器模块30传递到功率管M0的栅极VG，形成一个负反馈的控制环路。第一预稳压器模块10通过第五电阻R5和第一齐纳二极管D1产生偏置，通过高压N型LDMOS(第二MOS管M2)产生一个内部第一低压电源轨VINT5给误差放大器模块40供电，则误差放大器模块40可以完全采用低压管实现。

缓冲器模块30中，第十二MOS管M12是高压N型LDMOS，则第三MOS管M3可用低压管实现，第三电阻R3可将稳压器输出电流限制在K*(VEA-VGS)/R3，其中K为第一MOS管M1和功率管M0的尺寸比例。

第四电阻R4为功率管M0栅极的上拉电阻，保证稳压器未启动时功率管处于截止状态。

C0为补偿电容，可以保证稳压器的稳定性。

本实施例中，增加了第二预稳压器模块20，用于产生一个6V～8V的第二低压电源轨VINT6，来给缓冲器模块30和功率管M0供电，则功率管M0和缓冲器模块30中的PMOS管M1都可以仅采用5V低压管实现。例如，VOUT正常输出低压5V，则功率管M0各端口之间均不会过压。

如图2所示，第二偏置单元包括第六电阻R6、第二齐纳二极管D2、第八MOS管M8和第九MOS管M9；

第六电阻R6的两端分别连接输入电压VIN和第二齐纳二极管D2的阴极；

第二齐纳二极管D2的阳极连接第八MOS管M8的漏极；

第八MOS管M8的源极连接第九MOS管M9的漏极，第八MOS管M8的栅极连接第八MOS管M8的漏极；

第九MOS管M9的漏极连接第九MOS管M9的栅极，第九MOS管M9的源极连接地GND；第二齐纳二极管D2的阴极输出第二偏置电压VB。

由第六电阻R6和第二齐纳二极管D2连接的低压NMOS管(第八MOS管M8、第九MOS管M9)构成偏置电路，产生第二偏置电压VB，第二偏置电压VB连接到第四MOS管M4的栅极。C2为第二偏置电压VB的稳压电容。

本实施例中，缓冲器模块30还包括第一MOS管M1和第十二MOS管M12；

第一MOS管M1的源极连接第二低压电源轨道VINT6；

第一MOS管M1的漏极连接第十二MOS管M12的漏极；

第一MOS管M1的漏极连接第一MOS管M1的栅极；

第一MOS管M1的栅极连接功率管M0的栅极；

第一MOS管M1的栅极连接第二低压电源轨道VINT6。

第十二MOS管M12的栅极连接第一低压电源轨道VINT5；

第十二MOS管M12的源极连接第三MOS管M3的漏极；

第三MOS管M3的源极连接到地GND；

第三MOS管M3的栅极连接差值放大电压VEA。

为了实现缓启和限流的作用，增加第三电阻R3，即第三MOS管M3的源极通过第三电阻R3连接到地GND，利用第三电阻R3将稳压器电路输出电流限制在K*(VEA-VGS)/R3，其中K为输出功率管M0和第一MOS管M1的尺寸(宽长比)比例。

而在一些实施例中，第一MOS管M1的栅极通过第四电阻R4连接第二低压电源轨道VINT6。第四电阻R4的作用是保证稳压电路未启动时输出功率管M0栅极上拉，保持截止状态。

该实施例中，在无高压P型LDMOS的情况下，仅采用三个高压N型LDMOS(第二MOS管M2、第十二MOS管M12和第四MOS管M4)即实现了高压至低压的转换。且第十二MOS管M12只需采用8V耐压的器件，大大降低了成本。

实施例3

由于实施例2中，第二低压电源轨VINT6的负载电流主要是缓冲器模块30和功率管M0的电流，当输出电压VOUT负载电流较小时，第二低压电源轨VINT6无泄放电流的通路，在输入电压VIN快速上升时通过第四MOS管M4的寄生电容耦合，第二低压电源轨VINT6可能有过压风险，所以在本实施例中，如图3所示，增加钳位电路，用于在第二低压电源轨道VINT6高于第二偏置电压VB时，将第二低压电源轨道VINT6钳制在预设电位。

如图3所示，由5V低压管第六MOS管M6和第七MOS管M7作为钳位电路。

第六MOS管M6的栅极连接第二偏置电压VB，第六MOS管M6的源极连接第四MOS管的源极，第六MOS管M6的漏极连接第七MOS管M7的源极，第七MOS管M7的栅极连接第八MOS管M8的栅极，第七MOS管M7的漏极连接地GND。

当第六MOS管M6的源极第二低压电源轨VINT6高于它的栅极第二偏置电压VB一个阈值电压时，第六MOS管M6导通，形成第二低压电源轨VINT6电源轨的泄放电流通路，将第二低压电源轨VINT6的电压钳位至VB+VGS。考虑到第二偏置电压VB在输入电压VIN较高时可能高达9V，采用第七MO管M7串联在第六MOS管M6的漏极，将第六MOS管M6的漏极钳位至3*VGS，保护第六MOS管M6不会过压。

实施例4

在实施例2或实施例3提供的稳压电路的基础上，假设输入电压VIN的范围为8V～55V，而输出电压VOUT需要输出低压5V的电压，在VIN＝8V时而输出电压VOUT负载电流较大时(例如50mA)，第二低压电源轨VINT6可能电压过低，导致输出电压VOUT无法输出5V。此时第六电阻R6两端电压较小，因此第二齐纳二极管D2和第八MOS管M8、第九MOS管M9的偏置电流较小，导致第二偏置电压VB较低，第二低压电源轨VINT6偏低，功率管M0可能进入线性区。

为了解决此问题，在本实施例中，如图4所示，进一步地，增加低压PMOS管即第五MOS管M5，第五MOS管M5的源极连接第四MOS管M4的源极；第五MOS管M5的漏极连接第八MOS管M8的栅极；第五MOS管M5的栅极连接功率管M0的栅极。

第五MOS管M5采用和第一MOS管M1相同的尺寸，则第五MOS管M5的电流为功率管M0负载电流的1/K。将第五MOS管M5的电流注入到第二齐纳二极管D2连接的第八MOS管M8和第九MOS管M9上，那么功率管M0负载电流越大，第五MOS管M5电流越大，第二偏置电压VB越高，第二低压电源轨VINT6越高，可以缓解功率管M0的电压裕度问题，保证稳压器在全范围内正常输出低压5V。

实施例5

以上实施例2、实施例3、实施例4提供的稳压电路，已经在无高压P型LDMOS的情况下解决了稳压器稳态工作点的问题，然而在系统上电时，输出电压VOUT需要从0开始建立到稳态电压，而第二低压电源轨VINT6可以快速建立到6V～8V，在这过程中功率管M0依然有过压风险。

因此在以上实施例2、实施例3、或实施例4提供的稳压电路的基础上，本实施例中，采用了两段式启动的方式，增加上电复位模块60和低压管第十MOS管M10，

第十MOS管M10的漏极连接第八MOS管M8的漏极，第十MOS管M10的源极连接地GND；

上电复位模块60包括施密特触发器、第七电阻R7和第十一MOS管M11，第十一MOS管M11的栅极连接至分压电阻串模块50的分压抽头VDIV；

第十一MOS管M11的源极连接地GND；

第十一MOS管M11的漏极通过第七电阻R7上拉至第一低压电源轨道VINT5，第十一MOS管M11的漏极连接施密特触发器的输入端，施密特触发器的输出端连接至第十MOS管M10的栅极。

如图5所示，在输出电压VOUT较低时产生高电平控制信号NOK，控制第十MOS管M10导通，将第二齐纳二极管D2的阳极短路到地GND，保证此时第二低压电源轨VINT6只有5V左右，则功率管M0不会过压。随着输出电压VOUT逐渐上升到3V左右，高电平控制信号NOK变低，将第二低压电源轨VINT6抬高至6V～8V，则功率管M0的源极和漏极之间有足够的电压裕度，可以持续产生电流，将输出电压VOUT充高至稳态电压5V，在此过程中功率管M0也不会过压。此上电复位模块60由第一低压电源轨VINT5供电，由第七电阻R7、低压管第十一MOS管M11和一个施密特触发器I0组成，输入端连接到分压电阻串模块50的中间分压抽头VDIV。输出电压VOUT低于3V时，分压抽头VDIV低于第十一MOS管M11的阈值电压，第十一MOS管M11截止，施密特触发器I0输入端被第七电阻R7上拉至第一低压电源轨VINT5，NOK为高电平；输出迪纳亚VOUT高于3V时，分压抽头VDIV高于第十一MOS管M11的阈值电压，第十一MOS管M11导通，将施密特触发器I0输入端拉低，高电平控制信号NOK为低电平。

图6为本申请实施例5提供的线性稳压电路100正常上电后的波形示意图。如图6，0～t1：输入电压VIN开始上电，内部第一低压电源轨道VINT5和第二低压电源轨道VINT6同步开始建立到5V。稳压器开始工作，输出电压VOUT从0逐渐上升。此时输出电压VOUT低于3V，NOK为高电平。

t1～t2：第一低压电源轨道VINT5和第二低压电源轨道VINT6上电至5V，高电平控制信号NOK为稳定的5V高电平。

t2：输出电压VOUT上升至3V，高电平控制信号NOK跳转至低电平，第二低压电源轨道VINT6继续上升到6V～8V。

t4：输出电压VOUT上电至5V，稳压器完成建立。

容易看出，在整个过程中第二低压电源轨道VINT6和输出电压VOUT的压差不会超过5V，则功率管M0不会过压。

实施例6

本实施例提供了一种电子设备200，如图7所示，包括：如以上实施例所提供的线性稳压电路100。本申请提供的电子设备200，可以减少高压MOS管的数量，能够减小稳压电路的功耗和面积，有效降低成本。

应该理解，以上描述是为了进行图示说明而不是为了进行限制。通过阅读上述的描述，在所提供的示例之外的许多实施例和许多应用对本领域技术人员来说都将是显而易见的。因此，本教导的范围不应该参照上述描述来确定，而是应该参照前述权利要求以及这些权利要求所拥有的等价物的全部范围来确定。出于全面之目的，所有文章和参考包括专利申请和公告的公开都通过参考结合在本文中。在前述权利要求中省略这里公开的主题的任何方面并不是为了放弃该主体内容，也不应该认为申请人没有将该主题考虑为所公开的申请主题的一部分。

Claims (10)

1.一种高压转低压的线性稳压电路(100)，其特征在于，包括：

功率管M0，用于输出所述线性稳压电路(100)的输出电压VOUT；

分压电阻串模块(50)，用于将所述输出电压VOUT通过电阻串分压得到分压VFB；

误差放大器模块(40)，用于将所述分压VFB和基准电压VBG之间的差值放大得到差值放大电压VEA；

缓冲器模块(30)，包括第三MOS管M3，所述缓冲器模块(30)用于利用所述差值放大电压VEA驱动所述第三MOS管M3，以将所述差值放大电压VEA传递到所述功率管M0的栅极，其中所述缓冲器模块(30)和所述功率管M0根据输入电压VIN获得供电电压；

第一预稳压器模块(10)，包括第一偏置单元和第二MOS管M2，所述第一偏置单元用于产生第一偏置电压，所述第二MOS管M2在所述第一偏置电压驱动下获得第一低压电源轨道VINT5，所述第一低压电源轨道VINT5用于为所述误差放大器模块(40)供电。

2.根据权利要求1所述的高压转低压的线性稳压电路(100)，其特征在于，所述第一偏置单元包括第一齐纳二极管D1和第五电阻R5；

所述第五电阻R5的一端连接所述输入电压VIN，另一端连接所述第一齐纳二极管D1的阴极；

所述第一齐纳二极管D1的阳极连接地GND，所述第一齐纳二极管D1的阴极连接所述第二MOS管M2的栅极；

所述第二MOS管M2的漏极连接所述输入电压VIN，所述第二MOS管M2的源极输出所述第一低压电源轨道VINT5。

3.根据权利要求1所述的高压转低压的线性稳压电路(100)，其特征在于，所述线性稳压电路(100)还包括：

第二预稳压器模块(20)；

所述第二预稳压器模块(20)包括第二偏置单元和第四MOS管M4，所述第二偏置单元用于基于所述输入电压VIN产生第二偏置电压VB，所述第四MOS管M4在所述第二偏置电压VB的驱动下获得第二低压电源轨道VINT6，所述第二低压电源轨道VINT6用于为所述缓冲器模块(30)和所述功率管M0供电。

4.根据权利要求3所述的高压转低压的线性稳压电路(100)，其特征在于，所述第二偏置单元包括第六电阻R6、第二齐纳二极管D2、第八MOS管M8和第九MOS管M9；

所述第六电阻R6的一端连接所述输入电压VIN，另一端连接所述第二齐纳二极管D2的阴极；

所述第二齐纳二极管D2的阳极连接所述第八MOS管M8的漏极；

所述第八MOS管M8的栅极连接所述第八MOS管M8的漏极；

所述第八MOS管M8的源极连接所述第九MOS管M9的漏极；

所述第九MOS管M9的漏极连接所述第九MOS管M9的栅极；

所述第九MOS管M9的源极连接地GND；

所述第二齐纳二极管D2的阴极输出所述第二偏置电压VB。

5.根据权利要求3所述的高压转低压的线性稳压电路(100)，其特征在于，所述第二预稳压器模块(20)还包括钳位电路，所述钳位电路用于在所述第二低压电源轨道VINT6高于所述第二偏置电压VB时，将所述第二低压电源轨道VINT6钳制在预设电位。

6.根据权利要求4所述的高压转低压的线性稳压电路(100)，其特征在于，所述第二预稳压器模块(20)还包括第五MOS管M5；

所述第五MOS管M5的源极连接所述第四MOS管M4的源极；

所述第五MOS管M5的漏极连接所述第八MOS管M8的栅极；

所述第五MOS管M5的栅极连接所述功率管M0的栅极。

7.根据权利要求4所述的高压转低压的线性稳压电路(100)，其特征在于，所述第二预稳压器模块(20)还包括第十MOS管M10和上电复位模块(60)；

所述第十MOS管M10的漏极连接所述第八MOS管M8的漏极，所述第十MOS管M10的源极连接地GND；

所述上电复位模块(60)包括施密特触发器、第七电阻R7和第十一MOS管M11，所述第十一MOS管M11的栅极连接至所述分压电阻串模块(50)的分压抽头VDIV；

所述第十一MOS管M11的源极连接地GND；

所述第十一MOS管M11的漏极通过第七电阻R7上拉至所述第一低压电源轨道VINT5，所述第十一MOS管M11的漏极连接所述施密特触发器的输入端，所述施密特触发器的输出端连接至所述第十MOS管M10的栅极。

8.根据权利要求3所述的高压转低压的线性稳压电路(100)，其特征在于，所述缓冲器模块(30)还包括第一MOS管M1和第十二MOS管M12；

所述第一MOS管M1的源极连接所述第二低压电源轨道VINT6；

所述第一MOS管M1的漏极连接所述第十二MOS管M12的漏极；

所述第一MOS管M1的漏极连接所述第一MOS管M1的栅极；

所述第一MOS管M1的栅极连接所述功率管M0的栅极；

所述第一MOS管M1的栅极连接所述第二低压电源轨道VINT6；

所述第十二MOS管M12的栅极连接所述第一低压电源轨道VINT5；

所述第十二MOS管M12的源极连接所述第三MOS管M3的漏极；

所述第三MOS管M3的源极连接到地GND；

所述第三MOS管M3的栅极连接所述差值放大电压VEA。

9.根据权利要求8所述的高压转低压的线性稳压电路(100)，其特征在于，所述第一MOS管M1的栅极通过第四电阻连接所述第二低压电源轨道VINT6。

10.一种电子设备(200)，其特征在于，包括：如权利要求1-9中任一项所述的高压转低压的线性稳压电路(100)。