CN116629186B - 两级全差分运算放大器的版图设计方法和版图布局结构 - Google Patents
两级全差分运算放大器的版图设计方法和版图布局结构 Download PDFInfo
- Publication number
- CN116629186B CN116629186B CN202310591718.1A CN202310591718A CN116629186B CN 116629186 B CN116629186 B CN 116629186B CN 202310591718 A CN202310591718 A CN 202310591718A CN 116629186 B CN116629186 B CN 116629186B
- Authority
- CN
- China
- Prior art keywords
- region
- layout
- area
- array plate
- capacitor array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000003990 capacitor Substances 0.000 claims abstract description 124
- 230000003071 parasitic effect Effects 0.000 abstract description 20
- 238000004088 simulation Methods 0.000 abstract description 16
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 238000002955 isolation Methods 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000012938 design process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000013011 mating Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种两级全差分运算放大器的版图设计方法和版图布局结构。其中该版图布局结构包括：从左到右依次并列排列的第一版图区、第二版图区、第三版图区和第四版图区；第一版图区包括：从上至下依次排列的第一共模电容阵列版图区、第一电阻阵列版图区和第一补偿电容阵列版图区；第二版图区包括：从上至下依次排列的电流镜版图区和偏置电路版图区；第三版图区包括：从上至下依次排列的差分对管版图区、共模反馈管版图区和第一级负载管版图区；第四版图区包括：从上至下依次排列的第二共模电容阵列版图区、第二电阻阵列版图区和第二补偿电容阵列版图区。该版图布局结构信号流向清晰，由寄生参数引起的电路性能损耗较小，后仿真通过率较高。
Description
技术领域
本发明涉及CMOS模拟集成电路版图设计技术领域，尤其是一种两级全差分运算放大器的版图设计方法和版图布局结构。
背景技术
CMOS模拟集成电路版图设计是一个对已完成创建的电路网表进行精准物理描述的过程，这一过程必须同时满足设计流程，制造工艺以及电路性能指标的共同约束。相对数字集成电路来说，CMOS模拟集成电路对寄生参数更敏感，因此，在前仿真满足了设计要求的情况下，后仿真不一定能够达到设计要求。在深亚微米阶段，寄生效应对于电路的影响更加明显。在芯片设计过程中，放大器的运用场景非常多，运放版图直接影响了电路整体性能。在对电路性能要求较高的电路版图中常常使用到两级全差分运算放大器。
相关技术中，两级全差分运算放大器版图的布局结构中存在的不合理的规划，导致信号流向不清晰，版图产生的寄生参数会大大降低电路的性能，版图的后仿真通过率低。
发明内容
以下是对本文详细描述的主题的概述。
本发明实施例提供了一种两级全差分运算放大器的版图设计方法和版图布局结构，能够根据电路功能进行布局得到两级全差分运算放大器的版图布局结构，该版图布局结构信号流向清晰，由寄生参数引起的电路性能损耗较小，后仿真通过率较高。
第一方面，本发明实施例提供了一种两级全差分运算放大器的版图布局结构，包括：
从左到右依次并列排列的第一版图区、第二版图区、第三版图区和第四版图区；
所述第一版图区包括：从上至下依次排列的第一共模电容阵列版图区、第一电阻阵列版图区和第一补偿电容阵列版图区；
所述第二版图区包括：从上至下依次排列的电流镜版图区和偏置电路版图区；
所述第三版图区包括：从上至下依次排列的差分对管版图区、共模反馈管版图区和第一级负载管版图区；
所述第四版图区包括：从上至下依次排列的第二共模电容阵列版图区、第二电阻阵列版图区和第二补偿电容阵列版图区；
其中，所述电流镜版图区分别与所述偏置电路版图区、所述差分对管版图区、所述共模反馈管版图区、第一级负载管版图区连接；
所述共模反馈管版图区分别与所述第一共模电容阵列版图区、所述第二共模电容阵列版图区、所述第一电阻阵列版图区和所述第二电阻阵列版图区连接；
所述第一级负载管版图区分别与所述第一补偿电容阵列版图区和所述第二补偿电容阵列版图区连接。
在一些实施例中，所述差分对管版图区、所述共模反馈管版图区和所述第一级负载管版图区均呈共质心匹配。
在一些实施例中，所述偏置电路版图区呈对称结构匹配。
在一些实施例中，所述第一共模电容阵列版图区与所述第二共模电容阵列版图区形状大小相同，且关于对称轴左右对称分布；所述第一电阻阵列版图区和所述第二电阻阵列版图区形状大小相同，且关于对称轴左右对称分布；所述第一补偿电容阵列版图区和所述第二补偿电容阵列版图区形状大小相同，且关于对称轴左右对称分布。
在一些实施例中，还包括：对称设置的差分信号输入端口和差分信号输出端口，所述差分信号输入端口设置于整体版图的最上边沿的中心位置，所述差分信号输出端口设置于整体版图的最下边沿的中心位置。
第二方面，本发明实施例提供了一种两级全差分运算放大器的版图设计方法，包括：
设置从左到右依次并列排列的第一版图区、第二版图区、第三版图区和第四版图区；
设置所述第一版图区包括：从上至下依次排列的第一共模电容阵列版图区、第一电阻阵列版图区和第一补偿电容阵列版图区；
设置所述第二版图区包括：从上至下依次排列的电流镜版图区和偏置电路版图区；
设置所述第三版图区包括：从上至下依次排列的差分对管版图区、共模反馈管版图区和第一级负载管版图区；
设置所述第四版图区包括：从上至下依次排列的第二共模电容阵列版图区、第二电阻阵列版图区和第二补偿电容阵列版图区；
将所述电流镜版图区分别与所述偏置电路版图区、所述差分对管版图区、所述共模反馈管版图区、第一级负载管版图区连接；
将所述共模反馈管版图区分别与所述第一共模电容阵列版图区；所述第二共模电容阵列版图区；所述第一电阻阵列版图区和所述第二电阻阵列版图区连接；
将所述第一级负载管版图区分别与所述第一补偿电容阵列版图区和所述第二补偿电容阵列版图区连接。
在一些实施例中，对所述差分对管版图区、所述共模反馈管版图区和所述第一级负载管版图区分别进行共质心匹配布局，得到所述差分对管版图区、所述共模反馈管版图区和所述第一级负载管版图区均呈共质心匹配。
在一些实施例中，对所述偏置电路版图区进行对称结构匹配布局，得到所述偏置电路版图区呈对称结构匹配。
在一些实施例中，设置所述第一共模电容阵列版图区与所述第二共模电容阵列版图区形状大小相同，且关于对称轴左右对称分布；设置所述第一电阻阵列版图区和所述第二电阻阵列版图区形状大小相同，且关于对称轴左右对称分布；设置所述第一补偿电容阵列版图区和所述第二补偿电容阵列版图区形状大小相同，且关于对称轴左右对称分布。
在一些实施例中，还包括：对称设置差分信号输入端口和差分信号输出端口，将所述差分信号输入端口设置于整体版图的最上边沿的中心位置，将所述差分信号输出端口设置于整体版图的最下边沿的中心位置。
本发明实施例包括：在设计两级全差分运算放大器的版图时，首先，通过设置从左到右依次并列排列的第一版图区、第二版图区、第三版图区和第四版图区；然后，设置第一版图区包括：从上至下依次排列的第一共模电容阵列版图区、第一电阻阵列版图区和第一补偿电容阵列版图区；接着，设置第二版图区包括：从上至下依次排列的电流镜版图区和偏置电路版图区；再接着，设置第三版图区包括：从上至下依次排列的差分对管版图区、共模反馈管版图区和第一级负载管版图区；然后，设置第四版图区包括：从上至下依次排列的第二共模电容阵列版图区、第二电阻阵列版图区和第二补偿电容阵列版图区；最后，将电流镜版图区分别与偏置电路版图区、差分对管版图区、共模反馈管版图区、第一级负载管版图区连接；将共模反馈管版图区分别与第一共模电容阵列版图区；第二共模电容阵列版图区；第一电阻阵列版图区和第二电阻阵列版图区连接；将第一级负载管版图区分别与第一补偿电容阵列版图区和第二补偿电容阵列版图区连接；得到按照功能进行布局的、信号流向清晰的两级全差分运算放大器的版图布局结构，该版图布局结构能够减小由寄生参数引起的电路性能损耗，从而提高后仿真通过率。即是说，本发明实施例的方案能够根据电路功能进行布局得到两级全差分运算放大器的版图布局结构，该版图布局结构信号流向清晰，由寄生参数引起的电路性能损耗较小，后仿真通过率较高。
发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书以及附图中所特别指出的结构来实现和获得。
附图说明
图1是本发明一个实施例提供的按照电路原理划分的两级全差分运算放大器的具体电路结构示意图；
图2是本发明一个实施例提供的两级全差分运算放大器的版图布局结构的示意图；
图3是本发明另一个实施例提供的两级全差分运算放大器的版图布局结构的示意图；
图4是本发明一个实施例提供的级联的两级全差分运算放大器的结构示意图；
图5是本发明一个实施例提供的两级全差分运算放大器的版图设计方法的流程示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。
需要说明的是，在本发明的描述中虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于流程图中的顺序执行所示出或描述的步骤。在本发明的描述中，若干的含义是一个或者多个，多个的含义是两个及两个以上。描述到“第一”、“第二”只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本发明实施例的目的，不是旨在限制本发明。
首先，对本发明中涉及的若干名词进行解释：
两级全差分运算放大器：两个差分输入端和两个差分输出端，其特点是需要共模反馈电路来稳定并确定输出点；电路规模和功耗是单端放大器的两倍，输出信号摆幅为单端节构的2倍，电源和地的噪声在输出端得到抑制。
PMOS(Positive channel Metal Oxide Semiconductor，P沟道金属氧化物半导体场效应晶体管)，包括漏极D、源极S和栅极G；当漏极D接负极，源极S接正极，栅极G负电压时，导电沟道建立，则P沟道MOS管开始工作。
NMOS(Negative channel Metal Oxide Semiconductor，N沟道金属氧化物半导体)，包括漏极D、源极S和栅极G；当漏极D接正极，源极S接负极，栅极G正电压时，导电沟道建立，N沟道MOS管开始工作。
Dummy管子：也可以称为虚拟元件。通过增加一些与LVS(电路匹配)无关的图形，例如Dummy管子，能够减小中间过程中的偏差，提高匹配程度。
STI效应：STI是Shallow Trench Isolation(浅槽隔离)的缩写，STI效应就是浅槽隔离效应。对于利用STI作隔离的深亚微米CMOS工艺制程技术，STI沟槽中填充的是隔离介质氧化物，由于硅衬底和隔离介质氧化物的热力膨胀系数不同，导致STI会产生压应力挤压邻近MOS的有源区，引起器件的电参数发生变化，这种效应即为STI效应。
CMOS模拟集成电路版图设计是一个对已完成创建的电路网表进行精准物理描述的过程，这一过程必须同时满足设计流程，制造工艺以及电路性能指标的共同约束。相对数字集成电路来说，CMOS模拟集成电路对寄生参数更敏感，因此，在前仿真满足了设计要求的情况下，后仿真不一定能够达到设计要求。在深亚微米阶段，寄生效应对于电路的影响更加明显。在芯片设计过程中，放大器的运用场景非常多，运放版图直接影响了电路整体性能。在对电路性能要求较高的电路版图中常常使用到两级全差分运算放大器。相关技术中，两级全差分运算放大器版图的布局结构中存在的不合理的规划，具体地，是没有对共模反馈的版图结构进行较好的规划，导致信号流向不清晰，版图产生的寄生参数会大大降低电路的性能，版图的后仿真通过率低。
基于此，本发明提供了一种两级全差分运算放大器的版图设计方法和版图布局结构，在设计两级全差分运算放大器的版图时，首先，通过设置从左到右依次并列排列的第一版图区、第二版图区、第三版图区和第四版图区；然后，设置第一版图区包括：从上至下依次排列的第一共模电容阵列版图区、第一电阻阵列版图区和第一补偿电容阵列版图区；接着，设置第二版图区包括：从上至下依次排列的电流镜版图区和偏置电路版图区；再接着，设置第三版图区包括：从上至下依次排列的差分对管版图区、共模反馈管版图区和第一级负载管版图区；然后，设置第四版图区包括：从上至下依次排列的第二共模电容阵列版图区、第二电阻阵列版图区和第二补偿电容阵列版图区；最后，将电流镜版图区分别与偏置电路版图区、差分对管版图区、共模反馈管版图区、第一级负载管版图区连接；将共模反馈管版图区分别与第一共模电容阵列版图区；第二共模电容阵列版图区；第一电阻阵列版图区和第二电阻阵列版图区连接；将第一级负载管版图区分别与第一补偿电容阵列版图区和第二补偿电容阵列版图区连接；得到按照功能进行布局的、信号流向清晰的两级全差分运算放大器的版图布局结构，该版图布局结构能够减小由寄生参数引起的电路性能损耗，从而提高后仿真通过率。因此，本发明实施例的方案能够根据电路功能进行布局得到两级全差分运算放大器的版图布局结构，该版图布局结构信号流向清晰，由寄生参数引起的电路性能损耗较小，后仿真通过率较高。
下面结合附图，对本发明实施例作进一步阐述。
如图1所示，按照电路原理划分，该两级全差分运算放大器电路可以划分为：偏置电路，共模反馈电路，第一级放大器和第二级放大器。进一步地，根据功能模块进行划分，两级全差分运算放大器电路可以划分为：电流镜单元201、差分对管单元202、共模反馈管单元203，第一级负载管单元204、共模电容电阻单元205、第一补偿电容阵列单元206、第二补偿电容阵列单元207和偏置电路单元208。
其中，电流镜单元201，包括：第一开关管PM1、第二开关管PM2、第三开关管PM3、第四开关管PM4和第五开关管PM5。
差分对管单元202，包括：第一差分对管PM6和第二差分对管单元PM7。
共模反馈管单元203，包括：第一共模反馈管PM8、第二共模反馈管PM9和第三共模反馈管PM10。
第一级负载管单元204，包括：第一负载管NM1和第二负载管NM2。
共模电容电阻单元205，包括：第一电阻R1、第一电容C1、第二电阻R2和第二电容C2。
第一补偿电容阵列单元206，包括：第一补偿电容C3。
第二补偿电容阵列单元207，包括：第二补偿电容C4。
偏置电路单元208，包括：第六开关管NM3、第七开关管NM4和Isink电流源。
其中，电流镜单元201分别与差分对管单元202、共模反馈管单元203、偏置电路单元208、第一补偿电容阵列单元206、第二补偿电容阵列单元207电连接；第一级负载管单元204分别与差分对管单元202、共模反馈管单元203、第一补偿电容阵列单元206、第二补偿电容阵列单元207电连接；共模反馈管单元203与共模电容电阻单元205电连接。
需要说明的是，两级全差分运算放大器电路中各个元器件之间的具体连接关系如图1所示，本发明在此不再赘述。
基于图1所示的两级全差分运算放大器的具体电路结构，进一步说明设计的两级全差分运算放大器的版图布局结构。
如图2所示，图2是本发明一个实施例提供的两级全差分运算放大器的版图布局结构的示意图。一种两级全差分运算放大器的版图布局结构100，包括：从左到右依次并列排列的第一版图区A、第二版图区B、第三版图区C和第四版图区D。
其中，第一版图区A包括：从上至下依次排列的第一共模电容阵列版图区105、第一电阻阵列版图区107和第一补偿电容阵列版图区109。
第二版图区B包括：从上至下依次排列的电流镜版图区101和偏置电路版图区111。
第三版图区C包括：从上至下依次排列的差分对管版图区102、共模反馈管版图区103和第一级负载管版图区104。
第四版图区D包括：从上至下依次排列的第二共模电容阵列版图区106、第二电阻阵列版图区108和第二补偿电容阵列版图区110。
其中，电流镜版图区101分别与偏置电路版图区、差分对管版图区102、共模反馈管版图区103、第一级负载管版图区104连接；共模反馈管版图区103分别与第一共模电容阵列版图区、第二共模电容阵列版图区106、第一电阻阵列版图区107和第二电阻阵列版图区连接；第一级负载管版图区104分别与第一补偿电容阵列版图区和第二补偿电容阵列版图区连接。
可以理解的是，将图1所示的电路原理图设计为图2所示的布局结构，则，电流镜单元201对应于电流镜版图区101、差分对管单元202对应于差分对管版图区102、共模反馈管单元203对应于共模反馈管版图区103，第一级负载管单元204对应于第一级负载管版图区104，共模电容电阻单元205中的第一电阻R1、第一电容C1、第二电阻R2和第二电容C2分别对应于第一电阻阵列版图区107、第二电阻阵列版图区108、第一补偿电容阵列版图区109和第二补偿电容阵列版图区110，第一补偿电容阵列单元206对应于第一共模电容阵列版图区105，第二补偿电容阵列单元207对应于第二共模电容阵列版图区106，偏置电路单元208对应于偏置电路版图区111。
可以理解的是，通过设置、布局电流镜版图区101、差分对管版图区102、共模反馈管版图区103、第一级负载管版图区104、第一共模电容阵列版图区105、第二共模电容阵列版图区106、第一电阻阵列版图区107、第二电阻阵列版图区108、第一补偿电容阵列版图区109、第二补偿电容阵列版图区110和偏置电路版图区111，可实现两级全差分运算放大器版图。其中，通过电流镜版图区101、差分对管版图区102和第一级负载管版图区104构成了放大器第一级版图，通过电流镜版图区101、第一电阻阵列版图区107、第二电阻阵列版图区108、第一补偿电容阵列版图区109和第二补偿电容阵列版图区110构成了放大器第二级版图，通过共模反馈管版图区103、第一共模电容阵列版图区105、第二共模电容阵列版图区106、第一电阻阵列版图区107和第二电阻阵列版图区108构成了共模反馈电路版图，偏置电路版图区111构成偏置电路版图。
根据本发明实施例提供的两级全差分运算放大器的版图布局结构，功能设计布局合理，且信号的流向清晰，由寄生参数引起的电路性能损耗较小，后仿真通过率较高。
需要强调的是，从整体上看，电流镜版图区101紧挨差分对管版图区102、共模反馈管版图区103，为差分对管版图区102和共模反馈管版图区103提供电流源，且有利于缩短电流路径。
需要说明的是，在图1所示的两级全差分运算放大器的电路结构图中，电流镜单元201的第一开关管PM1的G端和D端与偏置电路单元208连接，在设计电流镜版图区101的过程中，将第一开关管PM1排列在中心位置，其余的第二开关管PM2、第三开关管PM3、第四开关管PM4和第五开关管PM5则放置在第一开关管PM1的两侧，以提高电流镜版图区101的匹配度。
在一些实施例中，差分对管版图区102、共模反馈管版图区103和第一级负载管版图区104均呈共质心匹配。
具体地，对差分对管版图区102、共模反馈管版图区103和第一级负载管版图分别做共质心匹配，有利于提高匹配性能。同时，差分对管版图区102、共模反馈管版图区103和第一级负载管版图区104的宽度相同，且在竖直方向上对称，保证图2中所示的von1信号和vop1信号在差分对管版图区102、共模反馈管版图区103和第一级负载管版图区104上经过的路径最短且几乎相同。
具体地，设计两级全差分运算放大器的版图时，对于差分对管版图区102的匹配要求较高，因此需要采用共质心匹配。此外，在设计差分对管版图区102时，还需要在匹配管子添加合适距离的dummy管子来减小STI效应造成的寄生影响，以提高晶体管的匹配程度；在晶体管的外围用P环包N环的方式，以进一步降低外界的噪声干扰。
具体地，设计两级全差分运算放大器的版图时，也需要对第一级负载管版图进行共质心匹配，同时配合使用叉指晶体管，如将一个4um宽度的晶体管可以分成4个1um的叉指晶体管，减小晶体管的失配以及宽多晶硅栅电阻，以降低功耗。
在一些实施例中，偏置电路版图区111呈对称结构匹配。在图1所示的两级全差分运算放大器的电路结构图中，第六开关管NM3的G端与D端连接，在设计的偏置电路版图区111的过程中，将第六开关管NM3放置在中心位置，其余的开关管则放置在两侧，使得偏置电路版图区111呈对称结构匹配；此外，在匹配管子的四周添加dummy管子，以提高匹配程度。
在一些实施例中，第一共模电容阵列版图区105与第二共模电容阵列版图区106形状大小相同，且关于对称轴左右对称分布；第一电阻阵列版图区107和第二电阻阵列版图区108形状大小相同，且关于对称轴左右对称分布；第一补偿电容阵列版图区109和第二补偿电容阵列版图区110形状大小相同，且关于对称轴左右对称分布。
可以理解的是，从整体上看，第一版图区A和第四版图区D对称设置在整体版图布局的两侧，具体地，第一共模电容阵列版图区105与第二共模电容阵列版图区106、第一电阻阵列版图区107和第二电阻阵列版图区108、第一补偿电容阵列版图区109和第二补偿电容阵列版图区110分别对称设置在整体版图布局的两侧，使得图2中所示的输出信号von和vop的有效路径最短且几乎相同，从而满足全差分的设计要求。此外，电容采用同一尺寸、电阻采用同一尺寸，有利于提高匹配性能。
在一些实施例中，如图3所示，两级全差分运算放大器的版图布局结构还包括：对称设置的差分信号输入端口和差分信号输出端口，差分信号输入端口设置于整体版图的最上边沿的中心位置，差分信号输出端口设置于整体版图的最下边沿的中心位置。
具体地，如图4所示，在两个两级全差分运算放大器的级联的应用场景中，第一两级全差分运算放大器OP1的差分信号输出端口与第二两级全差分运算放大器OP2的差分信号输入端口连接，另外，第一两级全差分运算放大器OP1和第二两级全差分运算放大器OP2之间设置有电容。
通过对称设置的差分信号输入端口和差分信号输出端口，本发明实施例提供的全差分运算放大器的版图布局结构应用于多级联的场景。具体地，在级联的运用场景中，上一级两级全差分运算放大器版图的差分信号输出端口与下一级两级全差分运算放大器版图的差分信号输入端口之间的方向接近，走线造成的寄生电阻电容对运放造成的影响较小。
第二方面，参照图5，图5是本发明一本发明实施例提供了一种两级全差分运算放大器的版图设计方法，包括但不限于有步骤S110至步骤S160。
步骤S110：设置从左到右依次并列排列的第一版图区、第二版图区、第三版图区和第四版图区。
步骤S120：设置第一版图区包括：从上至下依次排列的第一共模电容阵列版图区、第一电阻阵列版图区和第一补偿电容阵列版图区。
步骤S130：设置第二版图区包括：从上至下依次排列的电流镜版图区和偏置电路版图区。
步骤S140：设置第三版图区包括：从上至下依次排列的差分对管版图区、共模反馈管版图区和第一级负载管版图区。
步骤S150：设置第四版图区包括：从上至下依次排列的第二共模电容阵列版图区、第二电阻阵列版图区和第二补偿电容阵列版图区。
步骤S160：将电流镜版图区分别与偏置电路版图区、差分对管版图区、共模反馈管版图区、第一级负载管版图区连接；将共模反馈管版图区分别与第一共模电容阵列版图区；第二共模电容阵列版图区；第一电阻阵列版图区和第二电阻阵列版图区连接；将第一级负载管版图区分别与第一补偿电容阵列版图区和第二补偿电容阵列版图区连接。
通过实施例步骤S110至步骤S160的两级全差分运算放大器的版图设计方法，在设计两级全差分运算放大器的版图时，首先，通过设置从左到右依次并列排列的第一版图区、第二版图区、第三版图区和第四版图区；然后，设置第一版图区包括：从上至下依次排列的第一共模电容阵列版图区、第一电阻阵列版图区和第一补偿电容阵列版图区；接着，设置第二版图区包括：从上至下依次排列的电流镜版图区和偏置电路版图区；再接着，设置第三版图区包括：从上至下依次排列的差分对管版图区、共模反馈管版图区和第一级负载管版图区；然后，设置第四版图区包括：从上至下依次排列的第二共模电容阵列版图区、第二电阻阵列版图区和第二补偿电容阵列版图区；最后，将电流镜版图区分别与偏置电路版图区、差分对管版图区、共模反馈管版图区、第一级负载管版图区连接；将共模反馈管版图区分别与第一共模电容阵列版图区；第二共模电容阵列版图区；第一电阻阵列版图区和第二电阻阵列版图区连接；将第一级负载管版图区分别与第一补偿电容阵列版图区和第二补偿电容阵列版图区连接；得到按照功能进行布局的、信号流向清晰的两级全差分运算放大器的版图布局结构，该版图布局结构能够减小由寄生参数引起的电路性能损耗，从而提高后仿真通过率。因此，本发明实施例的方案能够根据电路功能进行布局得到两级全差分运算放大器的版图布局结构，该版图布局结构信号流向清晰，由寄生参数引起的电路性能损耗较小，后仿真通过率较高。
在一些实施例中，对差分对管版图区、共模反馈管版图区和第一级负载管版图区分别进行共质心匹配布局，得到差分对管版图区、共模反馈管版图区和第一级负载管版图区均呈共质心匹配。
可以理解的是，通过对差分对管版图区、共模反馈管版图区和第一级负载管版图分别做共质心匹配，有利于提高匹配性能。此外，令差分对管版图区、共模反馈管版图区和第一级负载管版图区的宽度相同，且在竖直方向上对称，保证图2中所示的von1信号和vop1信号在差分对管版图区、共模反馈管版图区和第一级负载管版图区上经过的路径最短且几乎相同。
具体地，在设计差分对管版图区时，通过采用共质心匹配以满足差分对管版图区的较高的匹配要求。此外，在设计差分对管版图区时，还需要在匹配管子添加合适距离的dummy管子来减小STI效应造成的寄生影响，以提高晶体管的匹配程度；在晶体管的外围用P环包N环的方式，以进一步降低外界的噪声干扰。
具体地，在设计第一级负载管版图时，采用共质心匹配，同时配合使用叉指晶体管，如将一个4um宽度的晶体管可以分成4个1um的叉指晶体管，减小晶体管的失配以及宽多晶硅栅电阻，以降低功耗。
在一些实施例中，对偏置电路版图区进行对称结构匹配布局，得到偏置电路版图区呈对称结构匹配。
具体地，在设计偏置电路版图区时，将偏置电路单元208中的第六开关管NM3放置在中心位置，其余的开关管则放置在两侧，以实现对称结构匹配；并在匹配管子的四周添加dummy管子，以提高匹配程度。
在一些实施例中，设置第一共模电容阵列版图区与第二共模电容阵列版图区形状大小相同，且关于对称轴左右对称分布；设置第一电阻阵列版图区和第二电阻阵列版图区形状大小相同，且关于对称轴左右对称分布；设置第一补偿电容阵列版图区和第二补偿电容阵列版图区形状大小相同，且关于对称轴左右对称分布。
具体地，在整体版图布局的两侧对称设置第一版图区A和第四版图区D，进一步地，将第一共模电容阵列版图区与第二共模电容阵列版图区、第一电阻阵列版图区和第二电阻阵列版图区、第一补偿电容阵列版图区和第二补偿电容阵列版图区分别对称设置在整体版图布局的两侧，使得图2中所示的输出信号von和vop的有效路径最短且几乎相同，从而满足全差分的设计要求。此外，电容采用同一尺寸、电阻采用同一尺寸，有利于提高匹配性能。
在一些实施例中，对称设置差分信号输入端口和差分信号输出端口，将差分信号输入端口设置于整体版图的最上边沿的中心位置，将差分信号输出端口设置于整体版图的最下边沿的中心位置。
具体地，在整体版图的最上边沿的中心位置设置差分信号输入端口，对应地，在整体版图的最下边沿的中心位置设置差分信号输出端口。当应用于级联的运用场景时，上一级两级全差分运算放大器版图的差分信号输出端口与下一级两级全差分运算放大器版图的差分信号输入端口之间的方向接近，走线造成的寄生电阻电容对运放造成的影响较小。
综上所述，本发明实施例至少具有以下的有益效果：
一是，根据电路功能进行布局得到两级全差分运算放大器的版图布局结构，该版图布局结构信号流向清晰，由寄生参数引起的电路性能损耗较小，后仿真通过率较高。
二是，通过在整体版图的最上边沿和最下边沿的中心位置分别设置差分信号输入端口和差分信号输出端口，使得本发明实施例提供的版图布局结构能够适用于多个两级全差分运算放大器版图级联的应用场景中，普适性较强。
以上是对本发明的较佳实施进行了具体说明，但本发明并不局限于上述实施方式，熟悉本领域的技术人员在不违背本发明精神的前提下还可作出种种的等同变形或替换，这些等同的变形或替换均包含在本发明所限定的范围内。
Claims (8)
1.一种两级全差分运算放大器的版图布局结构，其特征在于，包括：
从左到右依次并列排列的第一版图区、第二版图区、第三版图区和第四版图区；
所述第一版图区包括：从上至下依次排列的第一共模电容阵列版图区、第一电阻阵列版图区和第一补偿电容阵列版图区；
所述第二版图区包括：从上至下依次排列的电流镜版图区和偏置电路版图区；
所述第三版图区包括：从上至下依次排列的差分对管版图区、共模反馈管版图区和第一级负载管版图区；
所述第四版图区包括：从上至下依次排列的第二共模电容阵列版图区、第二电阻阵列版图区和第二补偿电容阵列版图区；
其中，所述电流镜版图区分别与所述偏置电路版图区、所述差分对管版图区、所述共模反馈管版图区、第一级负载管版图区连接；
所述共模反馈管版图区分别与所述第一共模电容阵列版图区、所述第二共模电容阵列版图区、所述第一电阻阵列版图区和所述第二电阻阵列版图区连接；
所述第一级负载管版图区分别与所述第一补偿电容阵列版图区和所述第二补偿电容阵列版图区连接；
其中，所述差分对管版图区、所述共模反馈管版图区和所述第一级负载管版图区均呈共质心匹配；所述差分对管版图区、所述共模反馈管版图区和所述第一级负载管版图区的宽度相同，且在竖直方向上对称；
所述差分对管版图区中，匹配管子的四周设置有dummy管子；且晶体管的外围采用P环包N环的方式；
所述第一级负载管版图中，配合使用叉指晶体管实现共质心匹配。
2.根据权利要求1所述的版图布局结构，其特征在于，所述偏置电路版图区呈对称结构匹配。
3.根据权利要求1所述的版图布局结构，其特征在于，所述第一共模电容阵列版图区与所述第二共模电容阵列版图区形状大小相同，且关于对称轴左右对称分布；所述第一电阻阵列版图区和所述第二电阻阵列版图区形状大小相同，且关于对称轴左右对称分布；所述第一补偿电容阵列版图区和所述第二补偿电容阵列版图区形状大小相同，且关于对称轴左右对称分布。
4.根据权利要求1所述的版图布局结构，其特征在于，还包括：对称设置的差分信号输入端口和差分信号输出端口，所述差分信号输入端口设置于整体版图的最上边沿的中心位置，所述差分信号输出端口设置于整体版图的最下边沿的中心位置。
5.一种两级全差分运算放大器的版图设计方法，其特征在于，包括：
设置从左到右依次并列排列的第一版图区、第二版图区、第三版图区和第四版图区；
设置所述第一版图区包括：从上至下依次排列的第一共模电容阵列版图区、第一电阻阵列版图区和第一补偿电容阵列版图区；
设置所述第二版图区包括：从上至下依次排列的电流镜版图区和偏置电路版图区；
设置所述第三版图区包括：从上至下依次排列的差分对管版图区、共模反馈管版图区和第一级负载管版图区；
设置所述第四版图区包括：从上至下依次排列的第二共模电容阵列版图区、第二电阻阵列版图区和第二补偿电容阵列版图区；
将所述电流镜版图区分别与所述偏置电路版图区、所述差分对管版图区、所述共模反馈管版图区、第一级负载管版图区连接；
将所述共模反馈管版图区分别与所述第一共模电容阵列版图区；所述第二共模电容阵列版图区；所述第一电阻阵列版图区和所述第二电阻阵列版图区连接；
将所述第一级负载管版图区分别与所述第一补偿电容阵列版图区和所述第二补偿电容阵列版图区连接；
其中，所述方法还包括：对所述差分对管版图区、所述共模反馈管版图区和所述第一级负载管版图区分别进行共质心匹配布局，得到所述差分对管版图区、所述共模反馈管版图区和所述第一级负载管版图区均呈共质心匹配；所述差分对管版图区、所述共模反馈管版图区和所述第一级负载管版图区的宽度相同，且在竖直方向上对称；
所述差分对管版图区中，在匹配管子的四周设置dummy管子；且晶体管的外围采用P环包N环的方式；
所述第一级负载管版图中，配合使用叉指晶体管实现共质心匹配。
6.根据权利要求5所述的版图设计方法，其特征在于，对所述偏置电路版图区进行对称结构匹配布局，得到所述偏置电路版图区呈对称结构匹配。
7.根据权利要求5所述的版图设计方法，其特征在于，设置所述第一共模电容阵列版图区与所述第二共模电容阵列版图区形状大小相同，且关于对称轴左右对称分布；设置所述第一电阻阵列版图区和所述第二电阻阵列版图区形状大小相同，且关于对称轴左右对称分布；设置所述第一补偿电容阵列版图区和所述第二补偿电容阵列版图区形状大小相同，且关于对称轴左右对称分布。
8.根据权利要求5所述的版图设计方法，其特征在于，还包括：对称设置差分信号输入端口和差分信号输出端口，将所述差分信号输入端口设置于整体版图的最上边沿的中心位置，将所述差分信号输出端口设置于整体版图的最下边沿的中心位置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310591718.1A CN116629186B (zh) | 2023-05-23 | 2023-05-23 | 两级全差分运算放大器的版图设计方法和版图布局结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310591718.1A CN116629186B (zh) | 2023-05-23 | 2023-05-23 | 两级全差分运算放大器的版图设计方法和版图布局结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116629186A CN116629186A (zh) | 2023-08-22 |
| CN116629186B true CN116629186B (zh) | 2024-02-06 |
Family
ID=87591420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310591718.1A Active CN116629186B (zh) | 2023-05-23 | 2023-05-23 | 两级全差分运算放大器的版图设计方法和版图布局结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116629186B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117151014B (zh) * | 2023-09-12 | 2024-04-12 | 南京朗立微集成电路有限公司 | 一种对称的主从放大器的版图结构 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101783685A (zh) * | 2010-01-15 | 2010-07-21 | 中国电子科技集团公司第五十八研究所 | 一种电荷耦合流水线模数转换器的版图结构 |
| CN102930094A (zh) * | 2012-10-25 | 2013-02-13 | 北京七芯中创科技有限公司 | 带温度补偿的高精度时钟芯片版图结构 |
| CN103023504A (zh) * | 2012-12-18 | 2013-04-03 | 中国科学院微电子研究所 | 一种逐次逼近型adc版图结构 |
| CN104283519A (zh) * | 2014-10-24 | 2015-01-14 | 中国电子科技集团公司第十三研究所 | 电流复用型前馈补偿全差分运算放大器 |
| CN109728786A (zh) * | 2019-03-01 | 2019-05-07 | 赣南师范大学 | 一种交叉结构高增益两级运算跨导放大器 |
| CN110289818A (zh) * | 2019-06-21 | 2019-09-27 | 清能华波（北京）科技有限公司 | 基于常数过驱动偏置的高温度鲁棒性的运算放大器电路 |
| CN111106832A (zh) * | 2019-12-25 | 2020-05-05 | 苏州普源精电科技有限公司 | Dac版图结构和电阻分压式dac |
| CN111244088A (zh) * | 2020-02-24 | 2020-06-05 | 苏州迅芯微电子有限公司 | 一种流水式模数转换器中运算放大器的版图结构 |
| CN113162707A (zh) * | 2021-06-24 | 2021-07-23 | 成都旋极星源信息技术有限公司 | 一种应用于射频信号接收机的中频直流失调校准dcoc电路 |
| US11575356B1 (en) * | 2021-11-02 | 2023-02-07 | Ampliphy Technologies Limited | Fully-differential two-stage operational amplifier circuit |
| CN115981408A (zh) * | 2022-12-22 | 2023-04-18 | 电子科技大学 | 一种超低压差输出瞬态增强的无片外电容ldo电路 |
| CN116008916A (zh) * | 2022-12-27 | 2023-04-25 | 天津天芯微系统集成研究院有限公司 | 一种增益和带宽可变的低功耗高线性度模拟基带电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11658626B2 (en) * | 2021-06-17 | 2023-05-23 | Texas Instruments Incorporated | Split miller compensation in two-stage differential amplifiers |
-
2023
- 2023-05-23 CN CN202310591718.1A patent/CN116629186B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101783685A (zh) * | 2010-01-15 | 2010-07-21 | 中国电子科技集团公司第五十八研究所 | 一种电荷耦合流水线模数转换器的版图结构 |
| CN102930094A (zh) * | 2012-10-25 | 2013-02-13 | 北京七芯中创科技有限公司 | 带温度补偿的高精度时钟芯片版图结构 |
| CN103023504A (zh) * | 2012-12-18 | 2013-04-03 | 中国科学院微电子研究所 | 一种逐次逼近型adc版图结构 |
| CN104283519A (zh) * | 2014-10-24 | 2015-01-14 | 中国电子科技集团公司第十三研究所 | 电流复用型前馈补偿全差分运算放大器 |
| CN109728786A (zh) * | 2019-03-01 | 2019-05-07 | 赣南师范大学 | 一种交叉结构高增益两级运算跨导放大器 |
| CN110289818A (zh) * | 2019-06-21 | 2019-09-27 | 清能华波（北京）科技有限公司 | 基于常数过驱动偏置的高温度鲁棒性的运算放大器电路 |
| CN111106832A (zh) * | 2019-12-25 | 2020-05-05 | 苏州普源精电科技有限公司 | Dac版图结构和电阻分压式dac |
| CN111244088A (zh) * | 2020-02-24 | 2020-06-05 | 苏州迅芯微电子有限公司 | 一种流水式模数转换器中运算放大器的版图结构 |
| CN113162707A (zh) * | 2021-06-24 | 2021-07-23 | 成都旋极星源信息技术有限公司 | 一种应用于射频信号接收机的中频直流失调校准dcoc电路 |
| US11575356B1 (en) * | 2021-11-02 | 2023-02-07 | Ampliphy Technologies Limited | Fully-differential two-stage operational amplifier circuit |
| CN115981408A (zh) * | 2022-12-22 | 2023-04-18 | 电子科技大学 | 一种超低压差输出瞬态增强的无片外电容ldo电路 |
| CN116008916A (zh) * | 2022-12-27 | 2023-04-25 | 天津天芯微系统集成研究院有限公司 | 一种增益和带宽可变的低功耗高线性度模拟基带电路 |
Non-Patent Citations (5)
| Title |
|---|
| Bernardo Leite.Design of 28 nm CMOS integrated transformers for a 60 GHz power amplifier.SBCCI '15: Proceedings of the 28th Symposium on Integrated Circuits and Systems Design.2015,全文. * |
| Laureline David.Pre-Layout Inductive Corners for Advanced Digital Design Interconnect: Modeling and Silicon Validation.ISQED '06: Proceedings of the 7th International Symposium on Quality Electronic Design.2006,全文. * |
| 余菲 ; 赵杰 ; 陈树楷 ; .尺寸及版图设计对集成电路差分放大器性能的影响.深圳职业技术学院学报.2015,(第05期),全文. * |
| 张镇 ; 王雪原 ; 冯奕 ; .一种高速高精度AB类全差分运算放大器的设计.电子与封装.2019,(第04期),全文. * |
| 翁迪 ; 范明俊 ; 叶凡 ; 任俊彦 ; .一种高性能低功耗两级全差分运算放大器设计.复旦学报(自然科学版).2009,(第04期),全文. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116629186A (zh) | 2023-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ahn et al. | A 0.5-8.5 GHz fully differential CMOS distributed amplifier | |
| US7598541B2 (en) | Semiconductor device comprising transistor pair isolated by trench isolation | |
| US7847638B2 (en) | Cascoded circuit | |
| US6732334B2 (en) | Analog MOS semiconductor device, manufacturing method therefor, manufacturing program therefor, and program device therefor | |
| JP3628636B2 (ja) | スイッチトキャパシタ回路 | |
| US9245887B2 (en) | Method and layout of an integrated circuit | |
| CN116629186B (zh) | 两级全差分运算放大器的版图设计方法和版图布局结构 | |
| CN105322923B (zh) | 延迟线电路及半导体集成电路 | |
| JP2000223663A (ja) | 半導体装置 | |
| CN111244088B (zh) | 一种流水式模数转换器中运算放大器的版图结构 | |
| JP2011108994A (ja) | 半導体装置 | |
| US8406710B1 (en) | Method and apparatus of minimizing extrinsic parasitic resistance in 60 GHz power amplifier circuits | |
| US5420524A (en) | Differential gain stage for use in a standard bipolar ECL process | |
| Hazenboom et al. | A comparison of substrate noise coupling in lightly and heavily doped CMOS processes for 2.4-GHz LNAs | |
| US7705678B2 (en) | Amplifier using impedance circuit for canceling cutoff | |
| KR101485917B1 (ko) | 캐스코드 앰프 | |
| US7132727B2 (en) | Layout technique for C3MOS inductive broadbanding | |
| US8536946B2 (en) | Multi-input operational amplifier and output voltage compensation method thereof | |
| CN113380795B (zh) | 集成电路器件及其制造方法、以及集成电路制造系统 | |
| JPH08340246A (ja) | リーク電流補償回路 | |
| JPH03109626A (ja) | 入出力回路 | |
| US11929539B2 (en) | Directional coupler and semiconductor chip | |
| Stancu et al. | Offset Voltage Reduction in Two-Stage Folded-Cascode Operational Amplifier Using High-Precision Source Degeneration. Electronics 2023, 12, 4534 | |
| JP2004031407A (ja) | 半導体集積回路とその設計方法及び設計装置 | |
| CN119108393A (zh) | 斩波电路的版图结构和布局方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |