[go: up one dir, main page]

CN116529823A - 多层相变存储器件 - Google Patents

多层相变存储器件 Download PDF

Info

Publication number
CN116529823A
CN116529823A CN202180076346.8A CN202180076346A CN116529823A CN 116529823 A CN116529823 A CN 116529823A CN 202180076346 A CN202180076346 A CN 202180076346A CN 116529823 A CN116529823 A CN 116529823A
Authority
CN
China
Prior art keywords
phase change
electrode
layer
change layer
pcm cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180076346.8A
Other languages
English (en)
Inventor
K·W·布里
玉仁祚
韩金萍
T·M·菲利普
M·J·布莱特斯基
N·索尔尼尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN116529823A publication Critical patent/CN116529823A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Neurology (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种相变存储器(PCM)单元，包括：第一电极，包括第一导电材料；第二电极，包括第二导电材料；第一相变层，位于所述第一电极与所述第二电极之间并且包括第一相变材料；以及第二相变层，位于所述第一电极与所述第二电极之间并且包括第二相变材料。第一相变材料具有第一电阻率，第二相变材料具有第二电阻率，并且其中第一电阻率是第二电阻率的至少两倍。

Description

多层相变存储器件
技术领域
发明涉及计算机存储器，并且更具体地涉及具有多个层的相变材料存储器器件。
背景技术
相变存储器(PCM)可用于人工智能的模拟计算中的训练和推理。相变存储器结构可以包括具有由器件到器件的可调谐电导率的相变忆阻器件以及具有高保留的整体高器件电阻以最小化能量消耗。将PCM材料与电介质和导电性差的材料(例如，二氧化硅(SiO2)、一氧化硅(SiO)、氮氧化硅(SiON)、碳氧化硅(SiOC)和氮化铝(AlN))混合(也称为掺杂)可以提高结晶温度和电阻率，提供改善的电阻状态保持和低编程功率。
发明内容
根据本公开的实施例，相变存储器(PCM)单元包括，包括第一导电材料的第一电极、包括第二导电材料的第二电极、位于第一电极和第二电极之间并且包括第一相变材料的第一相变层、以及位于第一电极和第二电极之间并且包括第二相变材料的第二相变层。第一相变材料具有第一电阻率，第二相变材料具有第二电阻率，并且其中第一电阻率是第二电阻率的至少两倍。
根据本公开的实施例，PCM单元包括，包括第一导电材料的第一电极、包括第二导电材料的第二电极和位于第一电极与第二电极之间的第一相变层，第一相变层具有第一厚度并且包括第一相变材料。PCM单元还包括位于第一电极和第二电极之间的第二相变层，第二相变层具有第二厚度并且包括第二相变材料，并且第二厚度小于第一厚度的四分之一。
根据本公开的实施例，公开了一种使用PCM单元的方法，所述PCM单元包括第一电极、第二电极、位于所述第一电极和所述第二电极之间的掺杂相变层、以及与所述掺杂相变层以及所述第一电极和所述第二电极中的一个接触的第一未掺杂相变层。该方法包括：使第一电流从第一电极通过第一未掺杂相变层到达第二电极以在掺杂相变层中产生具有非晶配置的第一非晶区；通过第一非晶区测量第一电极与第二电极之间的第一电阻；以及使第二电流从第一电极通过未掺杂相变层到达第二电极以退火第一非晶区以具有多晶配置。
根据本公开的实施例，PCM单元包括，包括第一导电材料的第一电极、包括第二导电材料的第二电极、以及定位在第一电极与第二电极之间的包括电绝缘材料的绝缘体。该PCM单元还包括：第一相变层，该第一相变层位于第一电极和第二电极以及绝缘体旁边，第一相变层包括第一相变材料和掺杂剂材料的混合物，并且第一相变层具有第一厚度；以及第二相变层，该第二相变层与第一相变层接触并且位于第一电极与第二电极之间的电路径中，第二相变层基本上包括第二相变材料并且具有第二厚度。第二厚度小于第一厚度的一半。
根据本发明的实施例，一种PCM单元，所述PCM单元包括第一电极、第二电极和柱，所述柱包括第一相变材料和掺杂剂材料的混合物，并且所述柱具有第一高度。所述PCM单元还包括围绕所述柱的绝缘体，所述绝缘体包括电绝缘材料，以及基本上包括第二相变材料的层，所述层与所述柱接触并且沿着所述柱的整个侧面延伸，所述层与所述第一电极和所述第二电极中的至少一个接触，并且所述层具有第二高度，其中所述第二高度小于所述第一高度的一半。
附图说明
图1A是根据本公开的实施例的具有在多晶配置中的掺杂层的蘑菇PCM单元的截面视图。
图1B是根据本公开的实施例的具有包括掺杂相变材料层的非晶化部分的掺杂相变材料层的蘑菇PCM单元的横截面视图。
图1C是根据本公开的实施例的蘑菇PCM单元的截面图，该蘑菇PCM单元具有包括掺杂相变材料层的非晶化部分的掺杂相变材料层和包括未掺杂相变材料层的非晶化部分的未掺杂相变材料层。
图2A-2F是根据本公开的实施例的替代实施例蘑菇PCM单元的截面视图。
图3A-3C是根据本公开的实施例的桥式PCM单元的替换实施例的截面图。
图4是根据本公开的实施例的替代实施例柱PCM单元的横截面视图。
图5A-5G是根据本公开的实施例的替换实施例的限定PCM单元的横截面视图。
具体实施方式
本文中参考相关附图描述了本公开的各种实施方式。可设计替代实施例而不脱离本公开的范围。要注意的是，在以下描述和附图中，在元件之间阐述了各种连接和位置关系(例如，上方、下方、相邻等)。除非另有规定，否则这些连接和/或位置关系可以是直接或间接的，并且本公开不旨在限制该方面。因此，实体的连接可以指直接的或间接的连接，并且实体之间的位置关系可以是直接的或间接的位置关系。作为间接位置关系的实例，在本说明书中提及在层“B”上形成层“A”包括其中一个或多个中间层(例如，层“C”和“D”)在层“A”和层“B”之间的情况，只要中间层基本上不改变层“A”和层“B”的相关特征和功能。
以下定义和缩写将用于解释权利要求书和说明书。如在此使用的，术语“包含(comprises)”、“包含(comprising)”、“包括(includes)”、“包括(including)”、“具有(has)”、“具有(having)”、“含有(contains)”或“含有(containing)”或其任何其他变体旨在涵盖非排他性的包括。例如，包含一系列要素的组合物、混合物、过程、方法、物品或设备不必仅限于那些要素，而是可以包括未明确列出的或这种组合物、混合物、工艺、方法、物品或设备固有的其他要素。此外，除非另有明确说明，否则在本文中包括的任何数值范围包括其边界。
出于下文描述的目的，术语“上”、“下”、“右”、“左”、“竖直”、“水平”、“顶部”、“底部”及其派生词将涉及如图中定向的所描述的结构和方法。术语“覆盖”、“顶部”、“在顶部”、“定位在…上”或“定位在…顶部”是指第一元件(如第一结构)存在于第二元件(如第二结构)上，其中插入元件(如界面结构)可以存在于第一元件与第二元件之间。术语“直接接触”是指诸如第一结构的第一元件和诸如第二结构的第二元件在两个元件的界面处没有任何中间导电、绝缘或半导体层的情况下连接。应注意，术语“选择性”，诸如，“第一元件选择性用于第二元件”是指可以蚀刻第一元件，并且第二元件可以充当蚀刻阻挡。
为了简洁起见，在此可以或可以不详细描述与半导体器件和集成电路(IC)制造相关的常规技术。此外，本文描述的各种任务和过程步骤可以并入具有本文未详细描述的附加步骤或功能的更全面的程序或过程中。特别地，半导体器件和基于半导体的IC的制造中的各步骤是公知的，因此，为了简洁起见，许多常规步骤将仅在本文中简要提及，或将完全省略，而不提供公知的工艺细节。
一般而言，用于形成将被封装成IC的微芯片的各种工艺分为四大类，即，薄膜沉积、去除/蚀刻、半导体掺杂和图案化/光刻。
沉积可以是生长、涂覆或以其他方式将材料转移到晶圆上的任何工艺。可用的技术包括物理气相沉积(PVD)、化学气相沉积(CVD)、电化学沉积(ECD)、分子束外延(MBE)以及最近的原子层沉积(ALD)等。另一沉积技术为等离子体增强化学气相沉积(PECVD)，其为使用等离子体内的能量以在晶圆表面处引发反应的工艺，否则反应将需要与常规CVD相关联的较高温度。在PECVD沉积期间的能量离子轰击还可改善膜的电性能和机械性能。
去除/蚀刻可以是从晶圆去除材料的任何工艺。示例包括蚀刻工艺(湿法或干法)、化学机械平坦化(CMP)等。去除工艺的示例是离子束蚀刻(IBE)。通常，IBE(或铣削)指的是干法等离子体蚀刻方法，该方法利用远程宽束离子/等离子体源通过物理惰性气体和/或化学反应气体装置来去除衬底材料。与其他干式等离子体蚀刻技术类似，IBE具有诸如蚀刻速率、各向异性、选择性、均匀性、深宽比、和基板损伤的最小化之类的益处。干式移除工艺的另一实例为反应离子蚀刻(RIE)。通常，RIE使用化学反应等离子体来去除沉积在晶圆上的材料。利用RIE，在低压(真空)下通过电磁场产生等离子体。来自RIE等离子体的高能离子攻击晶圆表面并与其反应以去除材料。
半导体掺杂可以是通过一般通过扩散和/或通过离子注入掺杂例如晶体管源极和漏极来改变电性质。这些掺杂工艺之后是炉退火或快速热退火(“RTA”)。退火用于活化注入的掺杂剂。导体(例如，多晶硅、铝、铜等)和绝缘体(例如，各种形式的二氧化硅、氮化硅等)的膜用于连接和隔离晶体管及其部件。半导体衬底的各个区域的选择性掺杂允许衬底的导电性随着电压的施加而改变。通过创建这些不同部件的结构，数百万个晶体管可以被构建并且被布线在一起以形成现代微电子器件的复杂电路。
半导体光刻术可以是在半导体衬底上形成三维浮雕图像或图案以用于随后将图案转移到衬底。在半导体光刻中，图案由被称为光致抗蚀剂的光敏聚合物形成。为了构建构成晶体管的复杂结构和连接电路的数百万晶体管的许多导线，光刻和蚀刻图案转移步骤重复多次。将印刷在晶片上的每个图案与先前形成的图案对准，并且逐渐建立导体、绝缘体和选择性掺杂区以形成最终器件。
图1A是具有处于多晶配置中的掺杂层102的PCM单元100的横截面视图。图1B是具有掺杂层102的PCM单元100的截面图，掺杂层102包括具有非晶构造的区域116。图1C是具有掺杂层102和未掺杂层108-1的PCM单元100的截面图，掺杂层102包括具有非晶构造的区域116，未掺杂层108-1包括具有非晶构造的区域118。现在将彼此结合地讨论图1A-1C。
在所示实施例中，PCM单元100包括加热器106、与底部电极加热器106接触的未掺杂层108-1、与未掺杂层108-1接触的掺杂层102、与掺杂层102接触的未掺杂层108-2、以及与未掺杂层108-2接触的电极110。未掺杂层108-1、掺杂层102、未掺杂层108-2和电极110的宽度相同，而相对地，加热器106的宽度显著减小。由此，可以说PCM单元100具有蘑菇构型，其中电流可以通过未掺杂层108-1、掺杂层102和未掺杂层108-2从加热器106流到电极110。
加热器106和电极110可以包括导电材料，例如金属，例如氮化钛(TiN)。加热器106是具有相对窄的横截面积的电极，其集中流过PCM单元100的电流。这允许加热器106通过电阻加热产生热量，其可以用于改变PCM单元100(例如，未掺杂层108-1和掺杂层102)的温度，例如，高于掺杂层102的结晶温度和熔化温度。此外，加热器106可包括可布置成多层的多种不同导电材料。
未掺杂层108-1和108-2(统称为未掺杂层108)可基本上包括相变材料(诸如锗-锑-碲(GST)、镓-锑-碲(GaST)或银-铱-锑-碲化物(AIST)材料)，不过可酌情地使用其他材料。此外，未掺杂层108-1和108-2的相变材料在一些实施例中相同，并且其他实施例不同。如在此相对于不同层的材料所使用的术语“基本上包括(composed essentially)”和“基本上包括(consist essentially)”指示其他材料(如果存在的话)不实质性地改变所叙述的材料的基本特征。例如，基本上包括GST材料的层不包括实质上改变GST材料的基本特性的其他材料。因此，层108-1和108-2也被称为未掺杂层。另一方面，掺杂层102可以是相变材料112和相分离掺杂剂材料114的混合物。掺杂层102也可以是诸如钛-GST(TiGST)、镓-GST(GaGST)、硅-GST(SiGST)或铋-GST(BiGST)之类的置换或间隙掺杂相变材料，因为这些原子可以由于它们在GST中的溶解性而置换/位于间隙上。相变材料112可以是GST材料(尽管可以在适当时使用与未掺杂层108相同或不同的其他材料)。相分离掺杂剂材料114可以是一种或者多种介电材料或者导电性较差的金属，诸如，SiO2、SiO、SiON、SiOC、碳(C)、氮化钽(Ta3N5)、氮化铝(AlN)、以及氮化钛(TiN)，尽管可以适当地使用其他材料。相分离掺杂剂材料114的晶粒可以限制相变材料112的晶粒尺寸并且提供“纳米开口”(即，相对高电阻的局部区域)以增加掺杂层102的电阻，并且在一些实施例中，在掺杂层102中的相分离的掺杂剂材料114的量是按体积计至少10％。
在所示实施例中，未掺杂层108基本上比掺杂层102薄(在高度上)。此外，未掺杂层108-1和108-2的厚度在一些实施例中是相同的，并且其他实施例是不同的。在一些实施例中，未掺杂层108的厚度小于掺杂层102的厚度的一半。在一些实施例中，未掺杂层108的厚度小于掺杂层102的厚度的八分之一。在一些实施例中，未掺杂层108的厚度小于掺杂层102的厚度的十六分之一。在一些实施例中，未掺杂层108的厚度小于掺杂层102的厚度的八十分之一。在一些实施例中，未掺杂层108的厚度在0.2纳米(nm)与10nm之间，并且掺杂层102的厚度在20nm与100nm之间。在一些实施例中，未掺杂层108的厚度在0.5nm与5nm之间，并且掺杂层102的厚度在40nm与80nm之间。
在一些实施例中，PCM单元100的横截面(进入图1A和1B中的页面中)可以是正方形的，但是在其他实施例中，它可以是矩形或圆形的。在一些实施例中，加热器106的宽度或直径可在20nm与60nm之间。在一些实施例中，加热器106的宽度或直径可为约40nm。在一些实施例中，掺杂层102、未掺杂层108和电极110的宽度或直径可以在100nm与300nm之间。在一些实施例中，掺杂层102、未掺杂层108和电极110的宽度或直径可以是约200nm。在一些实施例中，掺杂层102、未掺杂层108和电极110的宽度或直径可以大于200nm。
在所示实施例中，PCM单元100可以通过使电流从加热器106流到电极110而作为存储器单元来操作。这可以在各种电压下完成以读取或写入PCM单元100上的值。例如，为了写入，可在短时间段内使用高电压(例如，1伏(V)至4V)，这可导致加热器106将掺杂层102加热至超过其熔点。一旦电流流动停止，掺杂层102可快速冷却，这在称为“重置”的工艺中形成区域116。区域116是掺杂层102的穹顶形区域，其中区域116内部的相变材料112处于非晶结构，但区域116外部的相变材料112仍处于多晶结构。此外，取决于复位电脉冲的电压、电流和/或持续时间，可以在未掺杂层108-1中形成类似的“复位”区118。此外，区域118的直径可以大于、等于或小于区域116(尽管其在图1C中被描绘为更大)。通常，该无定形构型没有明确的结构。然而，在区域116和/或区域118中可以存在局部的、不相交的晶核(即，相变材料112的小结晶区域)。
在一些实施例中，区域116可为40nm高且直径为40nm。与掺杂层102的单独多晶构造相比(如图1A)，区域116的创建可以使得跨PCM单元100的电阻增加。然后，在不改变电阻值的情况下，可以使用低电压(例如，0.2V)下的电流读取该新的电阻值。
此外，为了再次写入PCM单元100，相变材料112可以通过“设置”PCM单元100而返回到单独的多晶配置。可在短时间段(例如，10纳秒(ns))内使用高电压(例如，1V到4V)，这可致使加热器106将掺杂层102加热到超过其结晶点但未加热到其熔点。由于结晶温度低于熔融温度，一旦电流流动停止，掺杂层102就可以退火并形成晶体。这可以使得跨PCM单元100的电阻与具有无定形区116(图1B)和/或区118(图1C)相比减小。然后，在不改变电阻值的情况下，可以使用低电压(例如，0.2V)下的电流读取该新的电阻值。
在一些实施例中，未掺杂层108和掺杂层102的熔化温度(即，相变材料112和具有相分离掺杂剂材料114的相变材料112的熔化温度)可以是大约600℃。在一些实施例中，例如如果相分离的掺杂剂材料114是SiO2，则掺杂层102的结晶温度可以为约220℃。在一些实施例中，未掺杂层108的结晶温度可以为约180℃。另外，设置和重置PCM单元100的过程可以重复发生，并且在一些实施例中，可以在掺杂层102中产生具有不同电阻的各个区域116(例如，由于在区116中具有不同尺寸和数量的结晶核)。这允许PCM单元100是非二进制的，因为可以通过改变复位参数来创建各种不同的电阻。
可以通过在掺杂层102与加热器106/电极110之间包括未掺杂层108来促进设置和重置掺杂层102的能力。更具体地，掺杂层102中的相分离掺杂剂材料114可以最小化相变材料112可以在其上电结晶的时间和电压条件。由此，未掺杂层108可充当加热器106/电极110的低电阻与掺杂层102的高电阻之间的过渡，从而允许电流散布在比加热器106的上表面的面积更大的面积上。未掺杂层108可具有比掺杂层102更好的与加热器106/电极110的欧姆接触，并且由于与加热器106的均匀接触，未掺杂层108-1的低电阻状态的差异较小。此外，未掺杂层108可使与掺杂层102和加热器106/电极110的欧姆接触区域均匀化，从而降低低电阻状态变化。
PCM单元100的组件和配置提供模拟计算能力。例如，PCM单元100的可变电阻可被设置为对应于模拟权重的值。代替与适合于二进制计算的高和低电阻状态相关联的仅仅1和0，这些权重可以存在于模拟电阻值的连续区上并且可以用作用于人工智能计算和机器学习的神经网中的人工突触权重。位于加热器106/电极110与掺杂层102之间的相对薄的未掺杂层108拓宽了可用于设置和重置PCM单元100的电压范围。如果掺杂层102具有高掺杂量，则这可能是重要的，因为否则PCM单元100可能无法在第一次被重置之后被设置。此外，更宽的电压范围增加了PCM单元100的存储器编程功能的操作范围，这可以允许更紧密的电阻状态分布，从而导致PCM单元100的更可靠的操作。
在图1A-1C中描绘了本公开的一个实施例，对此存在替代方案。例如，掺杂层102可以由与掺杂层102一样厚的另一未掺杂层替代。在这样的实施例中，厚的未掺杂层可以是与薄的未掺杂层108不同的材料，薄的未掺杂层108具有基本上更高的电阻率。在一些实施例中，如果未掺杂层108基本上包括碲化锑(Sb2Te3)，则厚的未掺杂层可基本上包括GST225(即，Ge2Sb2Te5)。当结晶时，Sb2Te3具有约0.0005欧姆*cm的电阻率，而GST225具有约0.003欧姆*cm的电阻率。这与掺杂层102形成对比，掺杂层102在结晶时可以具有约1欧姆*cm的电阻率，掺杂层102可以与基本上包括GST225的未掺杂层108一起使用。虽然掺杂层102/厚的未掺杂层和未掺杂层108的电阻率可以随着晶体或非晶结构的改变而改变，但是通常，厚的未掺杂层的电阻率可以比未掺杂层108的电阻率大2至1000倍之间。在一些实施例中，厚的未掺杂层的电阻率可以比未掺杂层108的电阻率大8到750倍之间，并且在一些实施例中，厚的未掺杂层的电阻率可以比未掺杂层108的电阻率大10到500倍之间。
又例如，未掺杂层108中的一个或两个可分别由与未掺杂层108一样薄的另一掺杂层替代。在这样的实施例中，薄掺杂层可以是与厚掺杂层102不同的材料，其具有显著较低的电阻率。导致较低电阻率的掺杂剂可包括例如钛(Ti)、铋(Bi)、铟(In)和银(Ag)。这些掺杂剂与导致较高电阻率的掺杂剂相反，例如SiO2、SiO、SiON、SiOC、C、Ta3N5、AlN和TiN。因此，在一些实施例中，如果掺杂层102包括SiO2：GST，则薄掺杂层可包括TiGST。
图2A-2F分别是替换实施例PCM单元200A-200E(统称为PCM单元200)的横截面视图。PCM单元200在某些方面可以与PCM单元100(在图1中示出)相似或相同。因此，这些方面中的一些方面可具有比PCM单元100的参考数字大一百的参考数字。
在图2A所示的实施例中，PCM单元200-1包括位于加热器206和掺杂层202之间的单个薄的未掺杂层208-1。在图2B所示的实施例中，PCM单元200-2包括位于掺杂层202和电极210之间的单个薄的未掺杂层208-2。虽然PCM单元200-1和200-2具有比PCM单元100更少的未掺杂层，但是未掺杂层208-1和208-2的功能和目的可以与未掺杂层108的功能和目的相同。
在图2C的图示实施例中，PCM单元200-3包括位于加热器206和未掺杂层208-3之间的投影衬垫218-1，并且未掺杂层208-3也与掺杂层202接触。在图2D所示的实施例中，PCM单元200-4包括位于加热器206和掺杂层202之间的投影衬垫218-2，并且未掺杂层208-4位于掺杂层202和电极210之间。在图2E所示的实施例中，PCM单元200-5包括位于加热器206和未掺杂层208-5之间的投影衬垫218-3，并且未掺杂层208-5也与掺杂层202接触。此外，PCM单元200-5包括位于掺杂层202和电极210之间的第二未掺杂层208-6。在图2F的图示实施例中，PCM单元200-6包括位于加热器206和投影衬垫218-4之间的未掺杂层208-7，并且投影衬垫218-4也与掺杂层202接触。
投影衬垫218-1、218-2和218-3(统称为投影衬垫218)可分别跨越未掺杂层208-3、掺杂层202和未掺杂层208-5的整个宽度延伸。投影衬垫218可以包括金属和/或半导体材料。由此，当PCM单元200-3、200-4和200-5被复位时，投影衬垫218可以提供恒定量的电阻并且在区域116(在图1中示出)周围产生并联电流路径。
图3A-3C分别是替代实施例PCM单元300-1、300-2和300-3(统称为PCM单元300)的截面图。在某些方面，PCM单元300可以与PCM单元100(图1A和1B中所示)或200(图2A-2E中所示)相似或相同。因此，这些方面中的一些方面可以具有比PCM单元100的参考数字大两百或者比PCM单元200的参考数字大一百的参考数字。
在图3A所示的实施例中，PCM单元300-1包括电极306和310，绝缘体320位于电极306和310之间并且与电极306和310共面。绝缘体320可以包括电绝缘材料，诸如例如低介电常数材料、SiO2、氮化硅(SiN)和氟化的原硅酸四乙酯(FTEOS)。此外，未掺杂层308-1跨电极306的顶部的整个宽度延伸，并且未掺杂层308-2跨电极310的顶部的整个宽度延伸。掺杂层302沿着未掺杂层308-1和308-2(统称为未掺杂层308)和绝缘体320的整个长度延伸。
当电流通过PCM单元300-1时，它通过未掺杂层308-1、掺杂层302和未掺杂层308-2从电极306行进到电极310。因此，PCM单元300-1具有桥配置。类似于PCM单元100(图1A和1B中所示)，未掺杂层308与掺杂层302的厚度相比是薄的，掺杂层302可以具有与PCM单元100的比例和/或尺寸相同的比例和/或尺寸。在一些实施例中，掺杂层302高度在5nm与30nm之间。在一些实施例中，PCM单元300-1深度在100nm和800nm之间(即，进入图2A中的页面的尺寸)。然而，在一些实施例中，掺杂层302具有在中心具有在10nm与50nm之间的减小的深度的狗骨形或蝴蝶结形状。虽然PCM单元300-1具有与PCM单元100不同的未掺杂层308的配置，但是未掺杂层308的功能和目的可以与未掺杂层108的功能和目的相同。
在图3B所示的实施例中，PCM单元300-2包括单个薄的未掺杂层308-3，其跨电极306和310和绝缘体320的整个长度延伸。因此，掺杂层302沿着未掺杂层308-3的整个长度延伸。当电流流经PCM单元300-2时，其从电极306行进穿过未掺杂层308-3和掺杂层302到电极310(由此行进穿过掺杂层302的电流将穿过未掺杂层308-3两次)。
在图3C所示的实施例中，PCM单元300-3包括在电极306和310以及绝缘体320的整个长度上延伸的投影衬垫318。因此，未掺杂层308-4沿着投影衬垫318的整个长度延伸，并且掺杂层302沿着未掺杂层308-4的整个长度延伸。当电流流经PCM单元300-2时，其从电极306行进穿过投影衬垫318、未掺杂层308-4和掺杂层302到电极310(由此行进穿过未掺杂层308-4的电流将穿过投影衬垫318两次，并且行进穿过掺杂层302的电流将穿过未掺杂层308-4和投影衬垫318两次)。虽然PCM单元300-3具有与PCM单元200-3、200-4和200-5不同的投影衬垫318的配置，但是投影衬垫318的功能和目的可以与投影衬垫218的功能和目的相同。
图4是替代性实施例PCM单元400的截面图。在某些方面，PCM单元400可以与PCM单元100(图1A和1B中所示)、200(图2A-2E中所示)或300(图3A-3C中所示)相似或相同。因此，这些方面中的一些方面可以具有比PCM单元100的参考数字大三百的参考数字、比PCM单元200的参考数字大两百的参考数字和比PCM单元300的参考数字大一百的参考数字。
在所示实施例中，电极406、未掺杂层408-1、掺杂层402、未掺杂层408-2和电极410中的每一个具有相同的直径(例如，约40nm)。因此，PCM单元400具有柱状构造。PCM单元400可以通过形成(例如，沉积)每个层(即，电极406、未掺杂层408-1、掺杂层402、未掺杂层408-2和电极410)并且将它们蚀刻成柱来制成。
此外，PCM单元400包括电极406下方的选择器422。选择器422包括碳层424-1、与碳层424-1接触的双向阈值开关层426、以及与双向阈值开关层426和电极406接触的碳层424-2。然而，本领域普通技术人员将认识到，除了选择器422之外，还存在可用于PCM单元400中的其他选择器。
图5A-5G是替换实施例PCM单元500-1、500-2、500-3、500-4、500-5、500-6和500-7(统称为PCM单元500)的截面图。在某些方面，PCM单元500可以与PCM单元100(图1A和1B中所示)、200(图2A-2E中所示)、300(图3A-3C中所示)或400(图4中所示)相似或相同。因此，这些方面中的一些方面可以具有比PCM单元100的参考数字大四百、比PCM单元200的参考数字大三百、比PCM单元300的参考数字大两百、或者比PCM单元400的参考数字大一百的参考数字。
在图5A所示的实施例中，PCM单元500-1包括电极506、掺杂层502-1、未掺杂层508-1、电极510和绝缘体520。掺杂层502-1基本上比电极506和未掺杂层508-1窄，所以绝缘体520被定位成在电极506和未掺杂层508-1的投影内占据掺杂层502-1周围的空间。因此，PCM单元500-1具有受限的柱状构型。
与PCM单元400(图4中示出)不同，PCM单元500-1可以通过形成(例如，沉积)电极506和绝缘体520来制成。然后，可以在绝缘体520中形成(例如，蚀刻)孔或过孔通道(即，盲孔)，并且可以在其中形成(例如，沉积和抛光)掺杂层502-1。然后，可以在掺杂层502-1和绝缘体520的顶部上形成(例如，沉积)未掺杂层508-1。然后，可以在未掺杂层508-1的顶部上形成(例如，沉积)电极510。
在图5B所示的实施例中，与未掺杂层508-1相比，PCM单元500-2包括更短的未掺杂层508-2。然而，鉴于未掺杂层508-2跨掺杂层502-2的整个顶部延伸，则未掺杂层508-2的功能和目的可以是相同的。由于掺杂层502-2被绝缘体520包围，从电极506传递到电极510的电流仍将通过未掺杂层508-2。
在图5C的所图示的实施例中，PCM单元500-3包括在掺杂层502-3的底部处的短的未掺杂层508-3。因此，PCM单元500-3可以通过形成(例如，沉积)电极506和绝缘体520来制成。然后，可以在绝缘体520中形成(例如，蚀刻)孔或过孔通道，并且可以在其中形成(例如，沉积)未掺杂层508-3。然后，可以在未掺杂层508-3的顶部上形成(例如，沉积和抛光)掺杂层502-3。然后，可以在掺杂层502-3和绝缘体520的顶部上形成(例如，沉积)电极510。
在图5D所示的实施例中，PCM单元500-4包括掺杂层502-4下面的全宽度未掺杂层508-4。因此，PCM单元500-4可以通过形成(例如，沉积)电极506、未掺杂层508-4和绝缘体520来制成。然后，可以在向下延伸至未掺杂层508-4的绝缘体520中形成(例如，蚀刻)孔或过孔通道。然后，可以在未掺杂层508-4的顶部上形成(例如，沉积和抛光)掺杂层502-4。然后，可以在掺杂层502-4和绝缘体520的顶部上形成(例如，沉积)电极510。
在图5E的图示实施例中，PCM单元500-5包括在掺杂层502-5的任一端上的两个未掺杂层508-5和508-6。未掺杂层508-5仅是掺杂层502-5的宽度，而未掺杂层508-6是电极510的全宽度。在图5F的图示实施例中，PCM单元500-6包括在掺杂层502-6的任一端上的两个未掺杂层508-7和508-8。未掺杂层508-7是电极506的全宽度，但未掺杂层508-8仅是掺杂层502-6的宽度。在图5G的所示实施例中，PCM单元500-7包括沿着掺杂层502-6的侧面和底部延伸的未掺杂层508-9。
一些示例性实施例的进一步讨论
以下是本公开的一些示范性实施例的非排他性描述。
根据本公开内容的示范性实施例的PCM单元尤其包括：包括第一导电材料的第一电极；包括第二导电材料的第二电极；第一相变层，所述第一相变层位于所述第一电极和所述第二电极之间并且包括第一相变材料；以及第二相变层，所述第二相变层位于所述第一电极和所述第二电极之间并且包括第二相变材料；其中所述第一相变材料具有第一电阻率；其中所述第二相变材料具有第二电阻率；并且其中所述第一电阻率为所述第二电阻率的至少两倍。
前述段落的PCM单元可以可选地包括(附加地和/或替代地)以下特征、配置和/或附加部件中的任一个或多个：
前述PCM单元的另一实施例，还包括：与第一相变层和第二电极接触的第三相变层，第三相变层包括第三相变材料；其中，所述第三相变材料具有第三电阻率；并且其中，所述第一电阻率为所述第三电阻率的至少两倍。
前述PCM单元中的任一者的另一实施例，其中：第三相变层还包括掺杂剂材料。
前述PCM单元中的任一者的另一实施例，其中：第一相变层还包括掺杂剂材料。
前述PCM单元中的任一者的另一实施例，其中：第二相变层包括第二相变材料。
前述PCM单元中的任一者的另一实施例，其中：第二相变层与第一电极和第二电极接触。
前述PCM单元中的任一者的另一实施例，其进一步包括：投影衬垫，其定位在所述第一电极与所述第二电极之间且包括半导体材料。
前述PCM单元中的任一者的另一实施例，其中：投影衬垫与第一电极和第二相变层接触。
根据本公开内容的示范性实施例的PCM单元尤其包括：包括第一导电材料的第一电极；包括第二导电材料的第二电极；位于所述第一电极和所述第二电极之间的第一相变层，所述第一相变层具有第一厚度并且包括第一相变材料；以及位于所述第一电极和所述第二电极之间的第二相变层，所述第二相变层具有第二厚度并且包括第二相变材料；其中，所述第二厚度小于所述第一厚度的四分之一。
前述段落的PCM单元可以可选地包括(附加地和/或替代地)以下特征、配置和/或附加部件中的任一个或多个：
前述PCM单元的另一实施例，还包括：与第一相变层和第二电极接触的第三相变层，第三相变层具有第三厚度并且包括第三相变材料；其中，所述第三厚度小于所述第一厚度的四分之一。
前述PCM单元中的任一者的另一实施例，其中：第三相变层还包括掺杂剂材料。
前述PCM单元中的任一者的另一实施例，其中：第一相变层还包括掺杂剂材料。
前述PCM单元中的任一者的另一实施例，其中：第二相变层基本上包括未掺杂的第二相变材料。
前述PCM单元中的任一者的另一实施例，其中：第一相变层具有第一电阻率；第二相变层具有第二电阻率；以及第一电阻率是第二电阻率的至少两倍。
前述PCM单元中的任一者的另一实施例，其中：第二相变层与第一电极和第二电极接触。
前述PCM单元中的任一者的另一实施例，其进一步包括：投影衬垫，其定位在所述第一电极与所述第二电极之间且包括半导体材料。
前述PCM单元中的任一者的另一实施例，其中：投影衬垫与第一电极和第二相变层接触。
根据本公开内容的示范性实施例的PCM单元尤其包括：包括第一导电材料的第一电极；包括第二导电材料的第二电极；第一相变层，其包括第一相变材料和掺杂剂材料的混合物，所述第一相变层具有第一厚度；以及第二相变层，其与所述第一相变层以及所述第一电极和所述第二电极中的仅一个接触，所述第二相变层具有第二厚度并且基本上包括未掺杂的第二相变材料；其中，所述第二厚度小于所述第一厚度的一半。
前述段落的PCM单元可以可选地包括(附加地和/或替代地)以下特征、配置和/或附加部件中的任一个或多个：
前述PCM单元的另一实施例，其中：所述第二相变层与所述第一相变层和所述第一电极接触；所述PCM单元还包括与所述第一相变层和所述第二电极接触的第三相变层，所述第三相变层具有第三厚度并且包括未掺杂的第三相变材料；以及所述第三厚度小于所述第一厚度的一半。
前述PCM单元中的任一者的另一实施例，其中掺杂剂材料是电介质材料。
前述PCM单元中的任一者的另一实施例，其中掺杂剂材料从包括钛、镓、硅和氮的组中选择。
前述PCM单元中的任一者的另一实施例，其中所述第二相变材料基本上包括锗、锑和碲。
前述PCM单元中的任一者的另一实施例，其中第一电极、第二电极、第一相变层和第二相变层形成具有恒定横截面积的列。
前述PCM单元中的任一者的另一实施例，其进一步包括：选择器，其连接到所述第一电极，所述选择器包括双向阈值开关。
除其他可能之外，根据本公开内容的示范性实施例的使用PCM单元的方法包括：第一电极、第二电极、位于第一电极和第二电极之间的掺杂相变层，以及第一未掺杂相变层，所述第一未掺杂相变层与所述掺杂相变层以及所述第一电极和所述第二电极中的一个接触，除了其他可能的事项之外，包括：将第一电流从所述第一电极通过所述第一未掺杂相变层传递到所述第二电极以在所述掺杂相变层中创建具有非晶配置的第一非晶区；测量穿过所述第一非晶区的所述第一电极与所述第二电极之间的第一电阻；以及使第二电流从所述第一电极穿过所述未掺杂相变层传递到所述第二电极以退火所述第一非晶区以具有多晶配置。
前述段落的方法可选地可包含(附加地和/或替代地)以下特征、配置和/或附加组件中的任一个或多个：
前述方法的另一实施例，进一步包括：在该第一非晶区域的退火之后，测量该第一电极与该第二电极之间的第二电阻；其中该第二电阻小于该第一电阻。
前述任一者的另一实施例，还包括：使第三电流从所述第一电极通过所述第一未掺杂相变层传递到所述第二电极以在所述掺杂相变层中产生具有非晶配置的第二非晶区。
前述方法的任一者的另一实施例，其中所述第一电流首先穿过所述第一未掺杂相变层，其次穿过所述掺杂相变层。
前述方法中任一者的另一实施例，其中：所述PCM单元还包括与所述掺杂相变层接触的第二未掺杂相变层；以及所述第一电流首先穿过所述第一未掺杂相变层、所述第二掺杂相变层、以及所述第三未掺杂相变层。
根据本公开内容的示范性实施例的PCM单元尤其包括：第一电极，包括第一导电材料并且具有第一宽度；第二电极，包括第二导电材料并具有第二宽度；第一相变层，包括第一相变材料和掺杂剂材料的混合物，第一相变层具有第一厚度；以及位于所述第一相变层与所述第一电极和所述第二电极之一之间的第二相变层，所述第二相变层基本上包括第二相变材料并且具有第二厚度；其中，所述第一电极被配置为将所述第一相变材料加热到至少高于所述第一相变材料的结晶温度的温度。
前述段落的PCM单元可以可选地包括(附加地和/或替代地)以下特征、配置和/或附加部件中的任一个或多个：
前述PCM单元的另一实施例，其中：第一宽度小于第二宽度的一半；并且第二厚度小于第一厚度的一半。
前述PCM单元中的任的另一实施例，其中第一厚度在20纳米(nm)和100nm之间，并且第二厚度在0.2nm和10nm之间。
前述PCM单元中的任的另一实施例，其中第一宽度在20nm和60nm之间并且第二宽度在100nm和300nm之间。
前述PCM单元中的任的另一实施例，其中：第二相变层与第一电极接触；并且第一相变材料和第二相变材料相同并且基本上包括锗、锑和碲。
根据本公开内容的示范性实施例的PCM单元尤其包括：包括第一导电材料的第一电极；包括第二导电材料的第二电极；绝缘体，所述绝缘体包括被定位在所述第一电极与所述第二电极之间的电绝缘材料；第一相变层，所述第一相变层被定位在所述第一电极和所述第二电极以及所述绝缘体旁边，所述第一相变层包括第一相变材料和掺杂剂材料的混合物，并且所述第一相变层具有第一厚度；以及第二相变层，所述第二相变层与所述第一相变层接触并且在所述第一电极与所述第二电极之间的电路径中，所述第二相变层基本上包括第二相变材料并且具有第二厚度；其中，所述第二厚度小于所述第一厚度的一半。
前述段落的PCM单元可以可选地包括(附加地和/或替代地)以下特征、配置和/或附加部件中的任一个或多个：
前述PCM单元的另一实施例，其中第一厚度在20纳米(nm)和100nm之间，并且第二厚度在0.2nm和10nm之间。
前述PCM单元中的任一者的另一实施例，其中第一厚度在40nm和80nm之间，并且第二厚度在0.5nm和5nm之间。
前述PCM单元中的任一者的另一实施例，其中：第二相变层包括与第二部分分离的第一部分；第一部分与第一电极接触并沿着第一电极延伸；所述第二部分与所述第二电极接触并沿着所述第二电极延伸；以及所述第一相变层与所述第一部分、所述绝缘体和所述第二部分接触并沿着所述第一部分、所述绝缘体和所述第二部分延伸。
前述PCM单元中的任一者的另一实施例，其进一步包括：投影衬垫，其与所述第一电极、所述绝缘体和所述第二电极接触并沿着所述第一电极、所述绝缘体和所述第二电极延伸，所述投影衬垫包含选自包括以下各项的群组的材料：金属材料和半导体材料；其中，所述第二相变层与整个所述投影衬垫接触并且沿着整个所述投影衬垫延伸；并且其中，所述第一相变层与整个所述第二相变层接触并且沿着整个所述第二相变层延伸。
根据本公开内容的示范性实施例的PCM单元尤其包括：第一电极；第二电极；包括第一相变材料和掺杂剂材料的混合物的柱，并且该柱具有第一高度；围绕所述柱的绝缘体，所述绝缘体包括电绝缘材料；以及基本上包括第二相变材料的层，所述层与所述柱接触并且沿着所述柱的侧面的整体延伸，所述层与所述第一电极和所述第二电极中的至少一个接触，并且所述层具有第二高度，其中所述第二高度小于所述第一高度的一半。
前述的PCM单元可以可选地包括(附加地和/或替代地)以下特征、配置和/或附加部件中的任一个或多个：
前述PCM单元的另一实施例，其中第一高度在20纳米(nm)和100nm之间，并且第二高度在0.2nm和10nm之间。
前述PCM单元中的任一者的另一实施例，其中该层与第一电极和第二电极接触。
前述PCM单元中的任一者的另一实施例，其进一步包括：选择器，其连接到所述第一电极，所述选择器包括双向阈值开关。
已经出于说明的目的呈现了本发明的各种实施方式的描述，但并不旨在是详尽的或者限于所公开的实施方式。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对本领域普通技术人员将是显而易见的。这里使用的术语被选择来最好地解释实施例的原理、实际应用或对在市场中找到的技术的技术改进，或者使得本领域普通技术人员能够理解这里公开的实施例。

Claims (25)

1.一种相变存储器(PCM)单元，包括：
第一电极，包括第一导电材料；
第二电极，包括第二导电材料；
第一相变层，位于所述第一电极和所述第二电极之间并且包括第一相变材料；以及
位于所述第一电极和所述第二电极之间并且包括第二相变材料的第二相变层；
其中，所述第一相变材料具有第一电阻率；
其中，所述第二相变材料具有第二电阻率；以及
其中，所述第一电阻率为所述第二电阻率的至少两倍。
2.根据权利要求1所述的PCM单元，进一步包括：
与所述第一相变层和所述第二电极接触的第三相变层，所述第三相变层包括第三相变材料；
其中，所述第三相变材料具有第三电阻率；以及
其中，所述第一电阻率为所述第三电阻率的至少两倍。
3.根据权利要求2所述的PCM单元，其中，所述第三相变层进一步包括掺杂剂材料。
4.根据权利要求1所述的PCM单元，其中，所述第一相变层进一步包括掺杂剂材料。
5.根据权利要求4所述的PCM单元，其中，所述第二相变材料包括所述第二相变材料。
6.根据权利要求1所述的PCM单元，其中，所述第二相变层与所述第一电极和所述第二电极接触。
7.根据权利要求1所述的PCM单元，进一步包括：
投影衬垫，其定位在所述第一电极与所述第二电极之间且包括半导体材料。
8.根据权利要求7所述的PCM单元，其中，所述投影衬垫与所述第一电极和所述第二相变层接触。
9.一种相变存储器(PCM)单元，包括：
第一电极，包括第一导电材料；
第二电极，包括第二导电材料；
位于所述第一电极和所述第二电极之间的第一相变层，所述第一相变层具有第一厚度并且包括第一相变材料；以及
位于所述第一电极和所述第二电极之间的第二相变层，所述第二相变层具有第二厚度并且包括第二相变材料；
其中，所述第二厚度小于所述第一厚度的四分之一。
10.根据权利要求9所述的PCM单元，进一步包括：
与所述第一相变层和所述第二电极接触的第三相变层，所述第三相变层具有第三厚度并且包括第三相变材料；
其中，所述第三厚度小于所述第一厚度的四分之一。
11.根据权利要求9所述的PCM单元，其中，所述第三相变层进一步包括掺杂剂材料。
12.根据权利要求9所述的PCM单元，其中，所述第一相变层进一步包括掺杂剂材料。
13.根据权利要求12所述的PCM单元，其中，所述第二相变层基本上包括未掺杂的所述第二相变材料。
14.根据权利要求9所述的PCM单元，其中：
所述第一相变层具有第一电阻率；
所述第二相变层具有第二电阻率；以及
该第一电阻率是该第二电阻率的至少两倍。
15.根据权利要求9所述的PCM单元，其中，所述第二相变层与所述第一电极和所述第二电极接触。
16.根据权利要求9所述的PCM单元，进一步包括：
投影衬垫，其定位在所述第一电极与所述第二电极之间且包括半导体材料。
17.根据权利要求17所述的PCM单元，其中，所述投影衬垫与所述第一电极和所述第二相变层接触。
18.一种使用相变存储器(PCM)单元的方法，所述相变存储器(PCM)单元包括第一电极、第二电极、位于所述第一电极与所述第二电极之间的掺杂相变层、以及与所述掺杂相变层以及所述第一电极和所述第二电极中的一个接触的第一未掺杂相变层，所述方法包括：
使第一电流从所述第一电极穿过所述第一未掺杂相变层传递到所述第二电极以在所述掺杂相变层中产生具有非晶配置的第一非晶区；
通过所述第一非晶区测量所述第一电极与所述第二电极之间的第一电阻；以及
使第二电流从所述第一电极通过未掺杂的相变层传递到所述第二电极以退火所述第一非晶区以具有多晶配置。
19.根据权利要求18所述的方法，进一步包括：
在所述第一非晶区的退火之后，测量所述第一电极与所述第二电极之间的第二电阻；
其中，所述第二电阻小于所述第一电阻。
20.根据权利要求18所述的方法，进一步包括：
使第三电流从所述第一电极穿过所述第一未掺杂相变层传递到所述第二电极以在所述掺杂相变层中产生具有非晶配置的第二非晶区。
21.一种相变存储器(PCM)单元，包括：
第一电极，包括第一导电材料；
第二电极，包括第二导电材料；
绝缘体，所述绝缘体包括定位在所述第一电极与所述第二电极之间的电绝缘材料；
第一相变层，所述第一相变层位于所述第一电极和所述第二电极以及所述绝缘体旁边，所述第一相变层包括第一相变材料和掺杂剂材料的混合物，并且所述第一相变层具有第一厚度；以及
第二相变层，所述第二相变层与所述第一相变层接触并且在所述第一电极与所述第二电极之间的电路径中，所述第二相变层基本上包括第二相变材料并且具有第二厚度；
其中，所述第二厚度小于所述第一厚度的一半。
22.根据权利要求21所述的PCM单元，其中：
所述第二相变层包括与所述第二部分分离的第一部分；
所述第一部分与所述第一电极接触并沿着所述第一电极延伸；
所述第二部分与所述第二电极接触并沿着所述第二电极延伸；以及
所述第一相变层与所述第一部分、所述绝缘体和所述第二部分接触并沿着所述第一部分、所述绝缘体和所述第二部分延伸。
23.根据权利要求21所述的PCM单元，进一步包括：
投影衬垫，其与所述第一电极、所述绝缘体和所述第二电极接触并沿着所述第一电极、所述绝缘体和所述第二电极延伸，所述投影衬垫包括从金属材料和半导体材料组成的组中选择的材料；
其中，所述第二相变层与所述投影衬垫的整体接触并且沿着所述投影衬垫的整体延伸；以及
其中，所述第一相变层与整个所述第二相变层接触并且沿着整个所述第二相变层延伸。
24.一种相变存储器PCM单元，所述PCM单元包括：
第一电极；
第二电极；
柱，包括第一相变材料和掺杂剂材料的混合物，并且所述柱具有第一高度；
绝缘体，所述绝缘体围绕所述柱，所述绝缘体包括电绝缘材料；以及
基本上包括第二相变材料的层，所述层与所述柱接触并且沿着所述柱的侧面的整体延伸，所述层与所述第一和第二电极中的至少一个接触，并且所述层具有第二高度，其中所述第二高度小于所述第一高度的一半。
25.根据权利要求24所述的PCM单元，进一步包括：
选择器，连接至所述第一电极，所述选择器包括双向阈值开关。
CN202180076346.8A 2020-12-29 2021-10-26 多层相变存储器件 Pending CN116529823A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/136,384 US11621394B2 (en) 2020-12-29 2020-12-29 Multi-layer phase change memory device
US17/136,384 2020-12-29
PCT/CN2021/126411 WO2022142647A1 (en) 2020-12-29 2021-10-26 Multi-layer phase change memory device

Publications (1)

Publication Number Publication Date
CN116529823A true CN116529823A (zh) 2023-08-01

Family

ID=82119704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180076346.8A Pending CN116529823A (zh) 2020-12-29 2021-10-26 多层相变存储器件

Country Status (6)

Country Link
US (2) US11621394B2 (zh)
JP (1) JP2024501824A (zh)
CN (1) CN116529823A (zh)
DE (1) DE112021006731T5 (zh)
GB (1) GB2617946A (zh)
WO (1) WO2022142647A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11621394B2 (en) 2020-12-29 2023-04-04 International Business Machines Corporation Multi-layer phase change memory device
US20230099419A1 (en) * 2021-09-24 2023-03-30 International Business Machines Corporation Artificial intelligence device cell with improved phase change material region
US11957069B2 (en) * 2021-10-22 2024-04-09 International Business Machines Corporation Contact resistance of a metal liner in a phase change memory cell
US11955173B2 (en) * 2022-05-27 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. First fire operation for ovonic threshold switch selector
US20240008375A1 (en) * 2022-07-03 2024-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and fabrication method thereof
EP4390933A1 (en) * 2022-12-21 2024-06-26 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Material stack for microelectronic device, a microelectronic device that integrates such stack and method for manufacturing such stack
US20250008848A1 (en) * 2023-06-29 2025-01-02 International Business Machines Corporation Low drift phase change material composite matrix

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7425735B2 (en) * 2003-02-24 2008-09-16 Samsung Electronics Co., Ltd. Multi-layer phase-changeable memory devices
US20070267620A1 (en) 2006-05-18 2007-11-22 Thomas Happ Memory cell including doped phase change material
KR20080055508A (ko) 2006-12-15 2008-06-19 삼성전자주식회사 한 층에서 다른 결정 격자 구조를 갖는 상변화층 및 그형성 방법과 Ｔｉ 확산 방지 수단을 구비하는 상변화메모리 소자 및 그 제조 방법
US7838860B2 (en) * 2007-06-21 2010-11-23 Qimonda Ag Integrated circuit including vertical diode
US7571901B2 (en) * 2007-06-21 2009-08-11 Qimonda North America Corp. Circuit for programming a memory element
US7812333B2 (en) * 2007-06-28 2010-10-12 Qimonda North America Corp. Integrated circuit including resistivity changing material having a planarized surface
US8178386B2 (en) 2007-09-14 2012-05-15 Macronix International Co., Ltd. Phase change memory cell array with self-converged bottom electrode and method for manufacturing
US7893420B2 (en) * 2007-09-20 2011-02-22 Taiwan Seminconductor Manufacturing Company, Ltd. Phase change memory with various grain sizes
JP5351144B2 (ja) * 2008-04-01 2013-11-27 株式会社東芝 情報記録再生装置
US7692959B2 (en) 2008-04-22 2010-04-06 International Business Machines Corporation Multilayer storage class memory using externally heated phase change material
US8284596B2 (en) * 2008-06-09 2012-10-09 Qimonda Ag Integrated circuit including an array of diodes coupled to a layer of resistance changing material
US8009468B2 (en) * 2008-07-03 2011-08-30 Qimonda Ag Method for fabricating an integrated circuit including memory element with spatially stable material
US8124950B2 (en) * 2008-08-26 2012-02-28 International Business Machines Corporation Concentric phase change memory element
US8693233B2 (en) * 2010-06-18 2014-04-08 Sandisk 3D Llc Re-writable resistance-switching memory with balanced series stack
US8921802B2 (en) * 2011-03-17 2014-12-30 Nicholas R. White Mass analyzer apparatus and systems operative for focusing ribbon ion beams and for separating desired ion species from unwanted ion species in ribbon ion beams
US8648326B2 (en) 2011-07-27 2014-02-11 International Business Machines Corporation Phase change memory electrode with sheath for reduced programming current
FR2989517B1 (fr) 2012-04-12 2015-01-16 Commissariat Energie Atomique Reprise de contact sur substrat semi-conducteur heterogene
US9227378B2 (en) * 2012-08-07 2016-01-05 Micron Technology, Inc. Methods, devices and processes for multi-state phase change devices
US8921820B2 (en) * 2012-12-18 2014-12-30 International Business Machines Corporation Phase change memory cell with large electrode contact area
GB2515100A (en) 2013-06-14 2014-12-17 Ibm Phase-change memory cells
JP2015002283A (ja) 2013-06-17 2015-01-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
KR101671860B1 (ko) 2015-07-20 2016-11-03 서울대학교산학협력단 터널링 절연막이 삽입된 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법
US20170263863A1 (en) * 2016-03-14 2017-09-14 Macronix International Co., Ltd. Phase change memory having a composite memory element
US11621394B2 (en) 2020-12-29 2023-04-04 International Business Machines Corporation Multi-layer phase change memory device

Also Published As

Publication number Publication date
GB2617946A (en) 2023-10-25
US11889773B2 (en) 2024-01-30
JP2024501824A (ja) 2024-01-16
DE112021006731T5 (de) 2023-10-12
US11621394B2 (en) 2023-04-04
US20220209105A1 (en) 2022-06-30
WO2022142647A1 (en) 2022-07-07
US20230200267A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
CN116529823A (zh) 多层相变存储器件
US7772581B2 (en) Memory device having wide area phase change element and small electrode contact area
US7459717B2 (en) Phase change memory cell and manufacturing method
US7688619B2 (en) Phase change memory cell and manufacturing method
US7993962B2 (en) I-shaped phase change memory cell
US7414258B2 (en) Spacer electrode small pin phase change memory RAM and manufacturing method
US7893418B2 (en) Phase change memory cell having interface structures with essentially equal thermal impedances and manufacturing methods
US11121316B2 (en) Symmetric tunable PCM resistor for artificial intelligence circuits
JP2024536675A (ja) 相変化メモリセル側壁の突出ライナ
US11545624B2 (en) Phase change memory cell resistive liner
TWI835235B (zh) 相變化記憶體之全域加熱器
US20230210026A1 (en) Composite material phase change memory cell
US12207570B2 (en) Phase change memory with multi-level programming
US12150393B2 (en) Heater for phase change material memory cell
US20230082961A1 (en) Hybrid memory for neuromorphic applications
WO2024055597A1 (en) Resistive memory with resistance spreading layer
US20240224819A1 (en) Seamed resistive random access memory cell
US20230157185A1 (en) Phase change memory gaps

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination